CN104779137B - 一种阵列基板及其制备方法 - Google Patents

一种阵列基板及其制备方法 Download PDF

Info

Publication number
CN104779137B
CN104779137B CN201410012546.9A CN201410012546A CN104779137B CN 104779137 B CN104779137 B CN 104779137B CN 201410012546 A CN201410012546 A CN 201410012546A CN 104779137 B CN104779137 B CN 104779137B
Authority
CN
China
Prior art keywords
layer
reflecting layer
array base
base palte
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410012546.9A
Other languages
English (en)
Other versions
CN104779137A (zh
Inventor
谭志辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410012546.9A priority Critical patent/CN104779137B/zh
Publication of CN104779137A publication Critical patent/CN104779137A/zh
Application granted granted Critical
Publication of CN104779137B publication Critical patent/CN104779137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例公开了一种阵列基板及其制备方法，该方法包括：在衬底基板上形成介质层；在所述介质层的表面形成金属层；在所述金属层的表面形成抗反射层，所述抗反射层的材料为氮化钛TIN。本发明实施例中在金属层表面形成材料为TIN的抗反射层，该抗反射层质地均匀致密，表面光滑，弹性良好，附着性好，不但能够消除来自金属层表面的反射，而且能够有效地避免由于应力释放在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，使金属层中的电迁移过程中引起的断路或短路的问题，从而提高产品的可靠性。

Description

一种阵列基板及其制备方法
技术领域
本发明涉及阵列基板制造工艺技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
在CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）工艺制造工序中，通常在CMOS的阵列基板中的金属层表面溅射一层薄薄的抗反射层，通常为10nm-20nm，用来消除来自金属层表面的反射，以使在后续的光刻过程中维持较高的光刻精度。而对于传统的CMOS集成电路生产，由于产品的要求不高，通常使用材料多晶硅α-Si来制备抗反射层，来消除金属表面的反射，但这种抗反射层具有一定的局限性。
发明人在实现本发明的过程中发现现有使用α-Si作为抗反射层的技术方案至少存在以下缺陷：
使用材料α-Si制备抗反射层，由于金属层和该金属层下面的介质层的热膨胀系数不同,因此在热胀冷缩的过程中就会有一个应力的释放，在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，从而导致在金属层中的电迁移过程中，可能会引起断路或短路，使产品的使用寿命缩短，因此使用材料α-Si制备抗反射层不能够满足产品可靠性的要求。阵列基板的剖视图如图1a和1b所示，俯视图如图2a和2b所示，其中空洞如图1b和图2b中标注1所示，小丘如图1b和图2b中标注2所示。
由此可见，随着工艺发展的不断提升以及产品可靠性的要求的提高，目前亟需一种新型的材料来制备金属表面的抗反射层，该抗反射层不但能消除来自金属层表面的反射，而且能够有效地避免由于应力释放在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，使金属层中的电迁移过程中引起的断路或短路的问题，从而提高产品的可靠性。
发明内容
本发明实施例中提供一种阵列基板及其制备方法，能够消除来自金属层表面的反射，而且能够有效地避免由于应力释放在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，使金属层中的电迁移过程中引起的断路或短路的问题，从而提高产品的可靠性。
本发明实施例提供一种阵列基板的制备方法，包括：
在衬底基板上形成介质层；
在所述介质层的表面形成金属层；
在所述金属层的表面形成抗反射层，所述抗反射层的材料为氮化钛TIN。
优选地，利用物理气相沉积PVD设备在所述金属层的表面形成抗反射层。
优选地，在所述金属层的表面形成抗反射层，具体包括：
向装有钛靶的PVD设备中置入形成有所述金属层的阵列基板；
向所述PVD设备中通入氩气和氮气；
所述氩气在直流电源产生的电场作用下轰击钛靶，使钛靶与氮气发生反应，在所述金属层的表面形成抗反射层。
优选地，所述向装有钛靶的PVD设备通入氩气和氮气，具体包括：
开启所述PVD设备的阀门，并向装有钛靶的PVD设备通入一定剂量的氩气和氮气，维持5～8秒；
开启所述PVD设备的直流电源，并向所述PVD设备通入一定剂量的氩气和氮气，维持3～5秒；
将直流电源的功率增加到反应功率，并继续向PVD设备通入一定剂量的氩气和氮气，维持13～18秒。
优选地，每次通入氩气的剂量为45scc-55scc，通入氮气的剂量为55scc-65scc。
优选地，所述直流电源的反应功率为6400W～6500W。
优选地，所述抗反射层的厚度为30nm-40nm。
根据上述方法，本发明实施例提供了一种阵列基板，包括：
衬底基板，位于所述衬底基板上的介质层，位于所述介质层表面的金属层以及位于所述金属层表面的抗反射层，所述抗反射层的材料为氮化钛TIN。
优选地，所述抗反射层的厚度为30nm-40nm。
本发明的上述实施例中，在金属层的表面形成材料为氮化钛TIN的抗反射层，采用TIN材料制备的抗反射层质地均匀致密，表面光滑，弹性良好，附着性好，不但能够消除来自金属层表面的反射，而且能够有效地避免由于应力释放在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，使金属层中的电迁移过程中引起的断路或短路的问题，从而提高产品的可靠性。
附图说明
图1a为本发明实施例提供的使用α-Si作为抗反射层的阵列基板的剖面图；
图1b为本发明实施例提供的使用α-Si作为抗反射层的阵列基板的标注有空洞和小丘的剖面图；
图2a为本发明实施例提供的使用α-Si作为抗反射层的阵列基板的俯视图；
图2b为本发明实施例提供的使用α-Si作为抗反射层的阵列基板的标注有空洞和小丘的俯视图；
图3为本发明实施例提供的阵列基板的制备方法流程图；
图4为金属层表面形成材料为TIN的抗反射层的流程图。
具体实施方式
本发明实施例提出一种阵列基板及其制备方法，能够消除来自金属层表面的反射，而且能够有效地避免金属层的电迁移，提高阵列基板的可靠性。
下面结合附图，对本发明提供的一种阵列基板的制备方法的具体实施方式作进一步详细描述。
参见图3，本发明实施例提供的阵列基板的制备方法，包括步骤：
步骤301、在衬底基板上形成介质层；
步骤302、在该介质层的表面形成金属层；
步骤303、在该金属层的表面形成抗反射层，该抗反射层的材料为氮化钛TIN。
通常，在阵列基板的制备工艺中，金属层的材料一般为金属铝，当然也可以是其它的金属，这里对金属层的材料不作具体限定。
优选的，本发明实施例中在阵列基板中金属层表面形成抗反射层的制备工艺中，采用的是PVD(Physical Vapor Deposition，物理气相沉积)技术。
PVD技术是指在真空条件下，用物理的方法使材料沉积在被镀工件上的薄膜制备技术，即指利用物理过程实现物质转移，将原子或分子由源转移到基材表面上的过程。将某些有特殊性能（强度高、耐磨性、散热性、耐腐性等）的微粒喷涂在性能较低的基件上，使得基件具有更好的性能。采用PVD技术镀膜的膜层与基件表面的结合力更大，膜层的硬度更高，耐磨性和耐腐蚀性更好，膜层的性能也更稳定，并且采用PVD技术镀膜不会产生有毒或有污染的物质。
PVD技术主要分为三类：真空蒸发镀膜、真空溅射镀膜、真空离子镀膜。其中，真空直流磁控溅射技术是在真空环境下，通过电压和磁场的共同作用，以被离化的惰性气体离子对靶材进行轰击，致使靶材以离子、原子或分子的形式被弹出并沉积在基件上形成薄膜。采用真空直流磁控溅射技术镀出的膜层，具有高硬度、高耐磨性、质地均匀、很好的耐腐蚀性和化学稳定性等特点，膜层的寿命更长，并且采用真空直流磁控溅射镀膜工作过程稳定，镀膜沉积速度和厚度容易控制。
在阵列基板中金属层表面制备抗反射层的技术实现方式可以采用多种，这里不作具体限定，由于采用PVD中的真空直流磁控溅射技术镀出的膜层具有上述优点，因此本发明实施例优选采用PVD中的真空直流磁控溅射技术来制备阵列基板中金属层表面的抗反射层。
随着工艺发展的不断提升，以及产品可靠性的要求，由于新型材料TIN具有高硬度，出色的耐磨损性和化学稳定性，并且不但能够消除来自金属表面的反射，而且能有效地避免金属层中的电迁移，因此本发明实施例中采用材料TIN来制备金属表面的抗反射层。
下面对步骤303中，在金属层表面形成材料为TIN的抗反射层的过程进行详细说明，参见图4，具体包括以下步骤：
步骤401、向装有钛靶的PVD设备中置入形成有所述金属层的阵列基板；
步骤402、向该PVD设备中通入氩气和氮气；
步骤403、氩气在直流电源产生的电场作用下轰击钛靶，使钛靶与氮气发生反应，在该金属层的表面形成抗反射层。
在步骤401中，采用PVD工艺中的真空直流磁控溅射技术，并将钛靶作为主要材料装入PVD设备的腔体中，在装好了钛靶的PVD设备的腔体中置入形成金属层后的阵列基板，金属层表面朝向钛靶。
在步骤402中，向该PVD设备中通入氩气和氮气的具体过程如下：
步骤1、开启所述PVD设备的阀门，并向该PVD设备通入一定剂量的氩气和氮气。
优选地，通入氩气的剂量为45scc-55scc，通入氮气的剂量为55scc-65scc，并维持5～8秒，其中scc为立方厘米，用以保证在PVD设备腔体阀门全开的情况下，腔体能够维持一个稳定的压力。
步骤2、开启PVD设备的直流电源，并向该PVD设备通入一定剂量的氩气和氮气。
优选地，通入氩气的剂量为45scc-55scc，通入氮气的剂量为55scc-65scc，并维持3～5秒，其中scc为每立方厘米，用以在一定气体通入下确保功率正常启动和稳定，优选地，所加的直流电源DC POWER的功率为500W。
步骤3、将直流电源的功率增加到反应功率，并继续向PVD设备通入一定剂量的氩气和氮气。
优选地，通入氩气的剂量为45scc-55scc，通入氮气的剂量为55scc-65scc，并维持13～18秒，其中scc为每立方厘米。
优选地，采用的直流电源的反应功率为6400W～6500W，可以使通入的氩气在所加直流电源的作用下去轰击钛靶。
在步骤403中，氩气在所加反应功率为6400W～6500W的直流电源产生的电场作用下轰击钛靶，具体过程为：氩气在所加反应功率为6400W～6500W的直流电源产生的电场作用下，产生氩气离子并在所加直流电源产生的电场作用下导向钛靶表面，将钛靶表面的原子撞击出来，该钛靶原子在电场作用下导向阵列基板的金属层表面，此时该钛靶原子与氮气发生反应，其反应式为：
Ti+N2==TiN
通常，该钛靶原子与氮气发生反应的时间为13～18秒，最终生成的物质TiN在该金属层的表面形成抗反射层。
通过上述流程制备出的金属表面的抗反射层的厚度为30nm-40nm，因此可以在几乎不影响阵列基板中金属层原来尺寸的情况下，提高金属层表面的各种物理性能和化学性能。
本发明实施例中对阵列基板中的金属层的适用金属不作具体限定，下面以金属铝为例，对材料为TIN的抗反射层的阵列基板，与材料为α-Si的抗反射层的阵列基板的使用寿命进行测试。实验结果如表1所示。
表1
抗反射层的材料 金属层材料 使用寿命
α-Si 铝 8.4年
TIN 铝 12.4年
本发明的上述实施例中，在金属层的表面形成材料为氮化钛TIN的抗反射层，该材料为TIN的抗反射层质地均匀致密，表面光滑，弹性良好，附着性好，不但能够消除来自金属层表面的反射，而且材料为TIN的抗反射层在金属层表面产生的是压应力，能够有效地避免由于应力释放在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，使金属层中的电迁移过程中引起的断路或短路的问题，从而提高产品的可靠性。
基于相同的技术构思，本发明实施例提供一种阵列基板，所述阵列基板包括衬底基板，位于所述衬底基板上的介质层，位于所述介质层表面的金属层以及位于所述金属层表面的抗反射层，所述抗反射层的材料为氮化钛TIN。
优选的，所述抗反射层的厚度为30nm-40nm。
本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (4)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成介质层；
在所述介质层的表面形成金属层；
向装有钛靶的PVD设备中置入形成有所述金属层的阵列基板；
开启所述PVD设备的阀门，并向装有钛靶的PVD设备通入一定剂量的氩气和氮气，维持5～8秒；
开启所述PVD设备的直流电源，并向所述PVD设备通入一定剂量的氩气和氮气，维持3～5秒；
将直流电源的功率增加到反应功率，并继续向PVD设备通入一定剂量的氩气和氮气，维持13～18秒；
所述氩气在直流电源产生的电场作用下轰击钛靶，使钛靶与氮气发生反应，在所述金属层的表面形成抗反射层；所述抗反射层的厚度为30nm-40nm。
2.如权利要求1所述的制备方法，其特征在于，每次通入氩气的剂量为45scc-55scc，通入氮气的剂量为55scc-65scc。
3.如权利要求1所述的制备方法，其特征在于，所述直流电源的反应功率为6400W～6500W。
4.一种阵列基板，其特征在于，利用如权利要求1至3任一项所述的制备方法获得，所述阵列基板包括衬底基板，位于所述衬底基板上的介质层，位于所述介质层表面的金属层以及位于所述金属层表面的抗反射层，所述抗反射层的材料为氮化钛TIN；所述抗反射层的厚度为30nm-40nm。
CN201410012546.9A 2014-01-10 2014-01-10 一种阵列基板及其制备方法 Active CN104779137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410012546.9A CN104779137B (zh) 2014-01-10 2014-01-10 一种阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410012546.9A CN104779137B (zh) 2014-01-10 2014-01-10 一种阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN104779137A CN104779137A (zh) 2015-07-15
CN104779137B true CN104779137B (zh) 2018-03-27

Family

ID=53620548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410012546.9A Active CN104779137B (zh) 2014-01-10 2014-01-10 一种阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN104779137B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057830A (zh) * 2016-08-19 2016-10-26 京东方科技集团股份有限公司 一种阵列基板、显示面板及阵列基板制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200564A (zh) * 1997-05-23 1998-12-02 日本电气株式会社 半导体器件的制造方法
CN101386976A (zh) * 2008-10-31 2009-03-18 上海工程技术大学 一种在镁合金表面磁控溅射TiN薄膜的工艺
CN101471312A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 半导体器件及其制造方法
CN102237299A (zh) * 2010-04-27 2011-11-09 中芯国际集成电路制造(上海)有限公司 铝薄膜的形成方法
CN103050398A (zh) * 2011-10-14 2013-04-17 无锡华润上华半导体有限公司 一种半导体厚金属结构制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200564A (zh) * 1997-05-23 1998-12-02 日本电气株式会社 半导体器件的制造方法
CN101471312A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 半导体器件及其制造方法
CN101386976A (zh) * 2008-10-31 2009-03-18 上海工程技术大学 一种在镁合金表面磁控溅射TiN薄膜的工艺
CN102237299A (zh) * 2010-04-27 2011-11-09 中芯国际集成电路制造(上海)有限公司 铝薄膜的形成方法
CN103050398A (zh) * 2011-10-14 2013-04-17 无锡华润上华半导体有限公司 一种半导体厚金属结构制作方法

Also Published As

Publication number Publication date
CN104779137A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN107488828B (zh) 形成薄膜的方法以及形成氮化铝薄膜的方法
TW200625455A (en) Plasma sputtering film-forming method and equipment
US20140199561A1 (en) Coated article and method for manufacturing same
CN105514028A (zh) 扩大Ti/TiN应力窗口的工艺方法
CN101017793B (zh) 一种扩散阻挡层的制作方法
CN105200379B (zh) 沉积薄膜的磁控溅射方法
CN104779137B (zh) 一种阵列基板及其制备方法
JP2009035584A (ja) 摺動部材
JP2015224348A (ja) ダイヤモンドライクカーボン膜の成膜方法
KR20130091611A (ko) 코팅층 표면 처리 방법
TWI620829B (zh) Film forming method of semiconductor device and aluminum nitride film forming method of semiconductor device
JP5752640B2 (ja) 成膜方法
CN105331933B (zh) 一种物理气相沉积方法
CN108796459A (zh) 薄膜沉积方法
US20150235855A1 (en) Metal Deposition with Reduced Stress
US8404135B2 (en) Plasma cleaning for process chamber component refurbishment
CN110527958A (zh) 一种贵金属溅射镀膜方法
CN109786240A (zh) 一种金属层的形成方法、半导体器件及其形成方法
CN115354278A (zh) 一种薄膜阻容网络中薄膜电阻的制备方法
CN107742561A (zh) 一种Ni‑Zn‑N薄膜阻挡层及其制备方法
CN109887879A (zh) 一种在孔内覆盖薄膜的方法及半导体加工设备
CN105506561B (zh) 抑制叶片耐冲蚀涂层制备过程中边缘效应的方法
CN113529080A (zh) 一种用于pcb微型铣刀的涂层
CN102560347A (zh) 具有硬质涂层的被覆件及其制备方法
US8722180B2 (en) Coated article and method for making said article

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220725

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right