CN113539836A - 金属间介质层及其制造方法及半导体器件 - Google Patents
金属间介质层及其制造方法及半导体器件 Download PDFInfo
- Publication number
- CN113539836A CN113539836A CN202010289992.XA CN202010289992A CN113539836A CN 113539836 A CN113539836 A CN 113539836A CN 202010289992 A CN202010289992 A CN 202010289992A CN 113539836 A CN113539836 A CN 113539836A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- metal structure
- sro
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 130
- 239000002184 metal Substances 0.000 claims abstract description 130
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 87
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000011737 fluorine Substances 0.000 claims abstract description 31
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 31
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 23
- 239000005368 silicate glass Substances 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000011049 filling Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 276
- 239000007789 gas Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000012159 carrier gas Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 7
- 230000008859 change Effects 0.000 abstract description 5
- -1 fluorine ions Chemical class 0.000 abstract description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 15
- 229910000838 Al alloy Inorganic materials 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 238000013508 migration Methods 0.000 description 9
- 230000005012 migration Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229940104869 fluorosilicate Drugs 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种金属间介质层及其制造方法及半导体器件，所述金属间介质层的制造方法包括：获取形成有金属结构的基底结构，金属结构的表面被SRO层覆盖；在金属结构侧壁的SRO层表面形成具有压应力的氮化硅层；填充含氟硅玻璃使其覆盖金属结构、SRO层及氮化硅层作为金属间介质层。本发明在SRO层与含氟硅玻璃之间设置一氮化硅层，由于该氮化硅层具有压应力，因此能够抑制热过程造成的金属结构微观形变(金属结构的膨胀系数比含氟硅玻璃的膨胀系数大，所以在温度变化过程中金属结构微观形变量大)。进一步地，由于氮化硅的强度较大，因此新增的氮化硅层能够防止金属结构形变造成SRO层断裂，避免后续含氟硅玻璃中游离的氟离子进入并腐蚀金属结构造成空洞。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体器件，还涉及一种金属间介质层，一种金属间介质层的制造方法。
背景技术
AL/Cu(0.5％)合金是一种广泛应用于半导体后段制程(Back end of line，BEOL)作为集成电路的引线的材料，其主要特点有电阻低、导电性好、易于加工能满足不同结构芯片的设计要求、在AL中加入适量的Cu还能增加其抗电迁移特性等。目前AL/Cu合金主要用于110nm线宽及以上工艺的金属导线，随着芯片向着小尺寸方向的发展，AL/Cu合金作为金属连接线存在的一些问题逐渐暴露明显。
图1是一采用AL/Cu合金作为金属层(金属连接线)的器件样品的电子显微镜照片，可以看到在标记处(椭圆框)的金属内部形成了空洞，该空洞严重时会造成metal断路，主要表现是可靠性测试电阻迁移率过大导致可靠性失效。
发明内容
针对上述问题，有必要提供一种金属间介质层及其制造方法及半导体器件。
一种金属间介质层的制造方法，包括：获取形成有金属结构的基底结构，所述金属结构的表面被SRO层覆盖；在金属结构侧壁的SRO层表面形成具有压应力的氮化硅层；填充含氟硅玻璃使其覆盖所述金属结构、SRO层及氮化硅层作为金属间介质层。
在其中一个实施例中，所述氮化硅层是结构疏松多孔从而使介电常数降低的氮化硅。
在其中一个实施例中，所述氮化硅层的压应力为50MPa～180MPa。
在其中一个实施例中，所述在所述SRO层表面形成具有压应力的氮化硅层的步骤，是采用等离子增强化学气相沉积的工艺沉积氮化硅层。
在其中一个实施例中，所述沉积氮化硅层的射频功率为800～900W，反应压力为3～5Torr。
在其中一个实施例中，所述在所述SRO层表面形成氮化硅层的步骤前，还包括对所述SRO层进行表面处理从而在SRO层表面形成硅悬挂键的步骤。
在其中一个实施例中，所述对所述SRO层进行表面处理的步骤包括使用含硅源的气体对所述SRO层表面进行等离子体轰击处理。
在其中一个实施例中，所述气体包括作为硅源的SiH4和作为载气的氦气。
在其中一个实施例中，所述金属结构的制造步骤包括：在基底上形成氧化层；在所述氧化层上形成第一粘着层，所述第一粘着层包括钛和氮化钛；在所述第一粘着层上形成金属层，所述金属层包括铝掺铜的合金；在所述金属层上形成第二粘着层，所述第二粘着层包括钛和氮化钛；光刻并刻蚀所述第二粘着层、金属层及第一粘着层形成所述金属结构。
一种金属间介质层，包括含氟硅玻璃层，所述含氟硅玻璃层覆盖于表面形成有SRO层的金属结构上，还包括设于所述含氟硅玻璃层与SRO层之间的氮化硅层，所述氮化硅层具有压应力。
在其中一个实施例中，所述氮化硅层是结构疏松多孔从而使介电常数降低的氮化硅。
在其中一个实施例中，所述SRO层与氮化硅层的厚度之和不超过
一种半导体器件，包括器件基底，第一金属结构，第二金属结构，所述器件基底和第一金属结构之间的层间介质层，所述第二金属结构和第一金属结构之间的金属间介质层，其特征在于，所述金属间介质层是前述任一实施例所述的金属间介质层。
上述金属间介质层及其制造方法及半导体器件，在SRO层与含氟硅玻璃之间设置一氮化硅层，由于该氮化硅层具有压应力，因此能够抑制热过程造成的金属结构微观形变(金属结构的膨胀系数比含氟硅玻璃的膨胀系数大，所以在温度变化过程中金属结构微观形变量大)。进一步地，由于氮化硅的强度较大，因此新增的氮化硅层能够防止金属结构形变(膨胀或收缩)导致SRO层出现微裂纹甚至断裂，避免后续含氟硅玻璃中游离的氟离子进入并腐蚀金属结构造成空洞。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是一采用AL/Cu合金作为金属层(金属连接线)的器件样品的电子显微镜照片；
图2是一实施例中金属间介质层的制造方法的流程图；
图3是一实施例中形成金属结构的流程图；
图4是一实施例中步骤S210完成后器件的剖面示意图；
图5是一实施例中步骤S220完成后器件的剖面示意图；
图6是图5所示结构的氮化硅层压应力原理图；
图7是一实施例中SRO层表面形成硅悬挂键的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
随着芯片向着小尺寸方向的发展，AL/Cu合金作为金属连接线的存在的一些问题逐渐暴露明显，例如电迁移、应力迁移、金属间形成层间电容影响电路传输效率等问题。其中应力迁移是芯片制造过程中由于各层薄膜材料的膨胀系数不同，在热反应过程中膨胀和收缩比例不同所造成的应力不匹配现象。金属间及金属层间的应力迁移现象主要表现在AL/Cu合金及金属间介质(Inter MetalDielectric，IMD)之间的应力不匹配，其原因是AL/Cu合金和金属间介质的热膨胀系数不同，在热反应及后续测试时的升温及降温过程中铝条微观膨胀和收缩时内部空位发生迁移及聚合，在AL/Cu合金内部形成空洞，如图1所示。
对于AL/Cu连线的应力迁移的解决方法主要有：①改变金属连接线的形状来释放残余应力；②增加Dummy(仿造)金属线来接收应力迁移产生的空洞；③通过一定温度下的退火处理来改变AL/Cu合金中的晶界数量及大小；④在AL/Cu合金中加入其它金属，利用电化学反应原理来阻止应力迁移发生。
上述各项技术存在的缺点有：①改变金属连线的形状需要多增加光刻版；②增加Dummy金属线时，若金属线中的空位增多会引起短路风险且会增加芯片的面积；③退火处理改变晶界大小时其数量及大小不好监控；④在AL/Cu中引入其他金属时可能会增加导线的电阻。
本申请在金属间介质层的SRO(Silicon rich oxygen，富硅氧化物)层与含氟硅玻璃(FSG)层之间引入一层特殊性能的氮化硅，通过薄膜应力的相互传递作用来抑制金属连线的微观变形，从而减小因热过程中产生应力迁移造成金属空洞的风险。图2是一实施例中金属间介质层的制造方法的流程图，包括下列步骤：
S210，获取形成有金属结构的基底结构，金属结构的表面被SRO层覆盖。
金属结构即某一金属层的结构。金属间介质层为集成电路中不同层的金属之间的绝缘隔离介质，因此金属间介质层的制造是在形成了下层金属(例如Metal-1)之后进行。在形成下层金属之前，首先要完成晶圆制程(wafer process)的前段制程，例如形成包括衬底、浅沟槽隔离(STI)、有源区、栅极等结构的基底结构。最底层的金属层与衬底之间还形成有层间介质(Inter Layer Dielectric，ILD)层。
形成金属结构之前可以使用本领域习知的方法形成基底结构。在一个实施例中，形成基底结构包括如下步骤：
步骤一，在衬底中形成STI。通常通过STI或其他本领域习知的绝缘隔离结构定义有源区(AA)及作为器件间的隔离结构。衬底为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本实施例中衬底的构成材料选用单晶硅。
步骤二，形成阱区。可以通过离子注入或其他本领域常用的工艺形成阱区。
步骤三，形成栅极。可以在形成栅介电层后于栅介电层上淀积栅极材料，然后通过光刻和刻蚀形成所需的栅极结构。其中栅介电层的材料可以为二氧化硅，栅极材料可以为多晶硅。在其他实施例中，栅极介电层也可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电介质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。在其他实施例中栅极材料也可使用金属、金属氮化物、金属硅化物或类似化合物。
步骤四，对有源区进行掺杂。通过离子注入或其他本领域习知的掺杂工艺对源、漏等有源区结构进行掺杂以调整至所需的掺杂浓度。
步骤五，在需要通过导线引出的结构表面形成金属硅化物。源、漏、栅极等结构需要通过导线引出，可以在这些结构的上表面形成金属硅化物，以降低接触电阻。
形成金属结构之前还需要形成层间介质，金属结构形成于层间介质上。
参见图3，在一个实施例中，形成金属结构涉及以下步骤：
S110，在基底上形成氧化层。
在一个实施例中，是在要形成金属结构的基底上沉积一层二氧化硅。
S120，在氧化层上形成第一粘着层。
第一粘着层包括钛和氮化钛。在一个实施例中，通过沉积工艺形成钛和氮化钛，具体可以分别通过物理气相沉积和化学气相沉积形成。
S130，在第一粘着层上形成金属层。
金属层的材质可以是AL/Cu合金(铝掺铜的合金)，例如铜的质量分数为0.5％的AL/Cu合金。可以通过沉积工艺在第一粘着层上沉积形成金属层。
S140，在金属层上形成第二粘着层。
第二粘着层的材质和制备工艺可以与第一粘着层相同。
S150，光刻并刻蚀第二粘着层、金属层及第一粘着层形成金属结构。
使用该金属层的光刻版进行光刻和刻蚀形成所需的特定结构。
金属结构形成后可以通过沉积工艺在金属结构的表面沉积SRO层。图4是一实施例中步骤S210完成后器件的剖面示意图，由于本申请的基底结构可以不做改变，因此图4未绘出具体的基底结构(即未绘出有源区、STI、栅极、ILD等结构)。图4所示结构包括基底10、第一粘着层21、金属层22、第二粘着层23及SRO层32。
S220，在金属结构侧壁的SRO层表面形成具有压应力的氮化硅层。
图5是一实施例中步骤S220完成后器件的剖面示意图。由于应力迁移导致的金属空洞一般形成于金属层22的侧壁，因此至少需要在SRO层32的侧壁形成氮化硅层34。实际制造中为了不增加工艺难度，可以通过沉积工艺形成完整的一层氮化硅层34，如图5所示。
S230，填充含氟硅玻璃作为金属间介质层。
填充含氟硅玻璃使其覆盖金属结构、SRO层32及氮化硅层34作为金属间介质层。在一个实施例中，可以使用HDPCVD(等离子体化学气相淀积)工艺在金属结构间的空隙和金属结构上填充含氟硅玻璃。
上述金属间介质层的制造方法，在SRO层32与含氟硅玻璃之间设置一氮化硅层34。由于金属结构(例如铝)的膨胀系数比介质层(主要是含氟硅玻璃)的膨胀系数大，所以在温度变化过程中金属结构微观形变量大。而由于该氮化硅层34具有压应力，因此能够抑制热过程造成的金属结构微观形变，参见图6。进一步地，由于氮化硅的强度较大，因此新增的氮化硅层34能够防止金属结构形变(膨胀或收缩)导致SRO层32出现微裂纹甚至断裂，避免后续含氟硅玻璃中游离的氟离子进入并腐蚀金属结构造成空洞。且上述金属间介质层的制造方法在不改变金属结构、不增加光刻版、不引入其他金属的情况下，仅通过对制造工艺进行优化处理，就可实现减小应力迁移对可靠性的影响，工艺具有可行性强、成本低、效果好等优点。
在一个实施例中，将步骤S220中形成的氮化硅层34的应力控制在-50MPa～-180MPa，即氮化硅层34的压应力为50MPa～180MPa。
在一个实施例中，步骤S220中形成的氮化硅层34结构疏松多孔，从而能够获得介电常数较低的氮化硅层34。通过使氮化硅层34的结构疏松多孔，来降低氮化硅层34的介电常数，能够尽量避免降低集成电路的响应速度。
在一个实施例中，步骤S220是采用等离子增强化学气相沉积(PECVD)的工艺沉积氮化硅层34。具体的反应参数为射频功率800～900W，反应压力3～5Torr。采用上述工艺参数进行沉积能够得到微观孔隙多及具有压应力的氮化硅。
由于新增了氮化硅层34，若SRO层32+氮化硅层34的厚度较厚，则会对器件的电性能造成不利影响，例如使器件的响应速度降低。在一个实施例中，可以保持SRO层32+氮化硅层34的总厚度与原有的单SRO层厚度相同，这样相当于新增氮化硅层34后金属间介质层的厚度并没有增加。进一步地，可以将SRO层32与氮化硅层34的厚度按1：1分配。
对于线宽为110nm～180nm器件工艺的实施例，SRO层32与氮化硅层34的厚度之和不超过
在一个实施例中，SRO层32的厚度为
氮化硅层34的厚度为
对于线宽大于180nm的实施例，SRO层32+氮化硅层34的总厚度可以适当调整，SRO层32与氮化硅层34的膜厚比例也可做调整。
在一个实施例中，步骤S210和S220之间还包括对SRO层32进行表面处理从而在SRO层32表面形成硅悬挂键的步骤。如前述，由于增设了氮化硅层34，因此SRO层32的厚度相比原SRO层厚度减小，从而阻挡氟硅玻璃层中的氟离子进入金属结构内部的能力也就减弱了。而通过在SRO层32表面形成悬挂键，能够使得SRO层32在减薄的情况下仍然有优异的捕获金属离子、氟离子及水汽的性能，从而使得减薄后SRO层32仍然能够阻挡氟硅玻璃层中的氟离子进入金属结构内部。另一方面，硅悬挂键的存在能够作为步骤S220中氮化硅层34在金属结构侧壁的SRO层32表面沉积时的气体吸附活性位点，加速侧壁的沉积反应，使得氮化硅层34与侧壁的粘附性更好，防止氮化硅层34在后续的热过程发生剥落(peeling)。
在一个实施例中，通过使用含硅源的气体对SRO层32表面进行等离子体轰击处理形成硅悬挂键。图7是一实施例中SRO层32表面形成硅悬挂键的示意图，可以理解的，我们主要是想在金属层22侧壁上的SRO层32表面形成硅悬挂键，但实际进行等离子体轰击处理时也会在其他位置的SRO层32表面形成硅悬挂键。
在一个实施例中，等离子体轰击处理的气体源包括作为硅源的SiH4和作为载气的氦气，其中载气主要起稀释和促进作为硅源的气体解离的作用。在其他实施例中，SiH4也可以替换成其他合适的硅源，氦气也可以替换成其他惰性气体作为载气。
在一个实施例中，等离子体轰击处理的射频功率为100～150W，反应压力为2.0～5.0Torr。在一个实施例中，等离子体轰击处理的气体源中SiH4:He＝1:10～1:12(摩尔比)。
在一个实施例中，步骤S230之后还可以通过平坦化的方法(例如化学机械研磨CMP)对沉积的含氟硅玻璃进行平坦化，以使金属间介质层具有平坦的表面。
本申请相应提出一种金属间介质层，包括含氟硅玻璃层，所述含氟硅玻璃层覆盖于表面形成有SRO层的金属结构上。所述金属间介质层还包括设于所述含氟硅玻璃层与SRO层之间的氮化硅层，所述氮化硅层具有压应力。所述金属间介质层可以用以上任一实施例所述的金属间介质层的制造方法制造形成。
上述金属间介质层，在SRO层与含氟硅玻璃之间设置一氮化硅层。由于金属结构(例如铝)的膨胀系数比介质层(主要是含氟硅玻璃)的膨胀系数大，所以在温度变化过程中金属结构微观形变量大。而由于该氮化硅层具有压应力，因此能够抑制热过程造成的金属结构微观形变，参见图6。进一步地，由于氮化硅的强度较大，因此新增的氮化硅层能够防止金属结构形变(膨胀或收缩)导致SRO层出现微裂纹甚至断裂，避免后续含氟硅玻璃中游离的氟离子进入并腐蚀金属结构造成空洞。
在一个实施例中，所述氮化硅层的压应力为50MPa～180MPa。
在一个实施例中，所述氮化硅层是结构疏松多孔从而使介电常数降低的氮化硅。通过使氮化硅层的结构疏松多孔，来降低氮化硅层的介电常数，能够尽量避免降低集成电路的响应速度。
由于本申请的金属间介质层新增了氮化硅层，若SRO层+氮化硅层的厚度较厚，则会对器件的电性能造成不利影响，例如使器件的响应速度降低。在一个实施例中，可以保持SRO层+氮化硅层的总厚度与原有的单SRO层厚度相同，这样相当于新增氮化硅层后金属间介质层的厚度并没有增加。进一步地，可以将SRO层与氮化硅层的厚度按1：1分配。
对于线宽为110nm～180nm器件工艺的实施例，SRO层与氮化硅层的厚度之和不超过
在一个实施例中，SRO层的厚度为
氮化硅层的厚度为
对于线宽大于180nm的实施例，SRO层+氮化硅层的总厚度可以适当调整，SRO层与氮化硅层的膜厚比例也可做调整。
本申请同样提出一种半导体器件，包括器件基底，第一金属结构，第二金属结构，所述器件基底和第一金属结构之间的层间介质层，所述第二金属结构和第一金属结构之间的金属间介质层；其中该金属间介质层为前述任一实施例所述的金属间介质层。
在一个实施例中，第一金属结构包括铝掺铜的合金，例如铜的质量分数为0.5％的AL/Cu合金。
在一个实施例中，第一金属结构的底部和顶部还设有粘着层。在一个实施例中，粘着层包括钛层和氮化钛层。
在一个实施例中，第二金属结构的材质与第一金属结构相同。
在一个实施例中，层间介质层从下到上包括SiON(氮氧化硅)层、BPSG(磷硅玻璃)层、二氧化硅层(通过等离子体增强正硅酸乙脂PETEOS工艺形成)。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种金属间介质层的制造方法，包括：
获取形成有金属结构的基底结构，所述金属结构的表面被SRO层覆盖；
在金属结构侧壁的SRO层表面形成具有压应力的氮化硅层；
填充含氟硅玻璃使其覆盖所述金属结构、SRO层及氮化硅层作为金属间介质层。
2.根据权利要求1所述的金属间介质层的制造方法，其特征在于，所述氮化硅层是结构疏松多孔从而使介电常数降低的氮化硅。
3.根据权利要求1或2所述的金属间介质层的制造方法，其特征在于，所述氮化硅层的压应力为50MPa～180MPa。
4.根据权利要求3所述的金属间介质层的制造方法，其特征在于，所述在所述SRO层表面形成具有压应力的氮化硅层的步骤，是采用等离子增强化学气相沉积的工艺沉积氮化硅层。
5.根据权利要求4所述的金属间介质层的制造方法，其特征在于，所述沉积氮化硅层的射频功率为800～900W，反应压力为3～5Torr。
6.根据权利要求1或2所述的金属间介质层的制造方法，其特征在于，所述在所述SRO层表面形成氮化硅层的步骤前，还包括对所述SRO层进行表面处理从而在SRO层表面形成硅悬挂键的步骤。
7.根据权利要求6所述的金属间介质层的制造方法，其特征在于，所述对所述SRO层进行表面处理的步骤包括使用含硅源的气体对所述SRO层表面进行等离子体轰击处理。
8.根据权利要求7所述的金属间介质层的制造方法，其特征在于，所述气体包括作为硅源的SiH4和作为载气的氦气。
9.根据权利要求1所述的金属间介质层的制造方法，其特征在于，所述金属结构的制造步骤包括：
在基底上形成氧化层；
在所述氧化层上形成第一粘着层，所述第一粘着层包括钛和氮化钛；
在所述第一粘着层上形成金属层，所述金属层包括铝掺铜的合金；
在所述金属层上形成第二粘着层，所述第二粘着层包括钛和氮化钛；
光刻并刻蚀所述第二粘着层、金属层及第一粘着层形成所述金属结构。
10.一种金属间介质层，包括含氟硅玻璃层，所述含氟硅玻璃层覆盖于表面形成有SRO层的金属结构上，其特征在于，还包括设于所述含氟硅玻璃层与SRO层之间的氮化硅层，所述氮化硅层具有压应力。
11.根据权利要求11所述的金属间介质层，其特征在于，所述氮化硅层是结构疏松多孔从而使介电常数降低的氮化硅。
12.根据权利要求11所述的金属间介质层，其特征在于，所述SRO层与氮化硅层的厚度之和不超过
13.一种半导体器件，包括器件基底，第一金属结构，第二金属结构，所述器件基底和第一金属结构之间的层间介质层，所述第二金属结构和第一金属结构之间的金属间介质层，其特征在于，所述金属间介质层是权利要求10-12中任一项所述的金属间介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010289992.XA CN113539836A (zh) | 2020-04-14 | 2020-04-14 | 金属间介质层及其制造方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010289992.XA CN113539836A (zh) | 2020-04-14 | 2020-04-14 | 金属间介质层及其制造方法及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113539836A true CN113539836A (zh) | 2021-10-22 |
Family
ID=78087993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010289992.XA Pending CN113539836A (zh) | 2020-04-14 | 2020-04-14 | 金属间介质层及其制造方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113539836A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW429541B (en) * | 1999-11-25 | 2001-04-11 | Taiwan Semiconductor Mfg | Manufacturing method for metal interconnects |
| US20010030344A1 (en) * | 2000-04-14 | 2001-10-18 | Narakazu Shimomura | Semiconductor device and method for manufacturing the same |
| US6376360B1 (en) * | 2000-08-18 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers |
| US20030178693A1 (en) * | 2002-03-25 | 2003-09-25 | Micron Technology, Inc. | Scalable high performance antifuse structure and process |
| CN101312129A (zh) * | 2007-02-15 | 2008-11-26 | 气体产品与化学公司 | 提高介电膜的材料性能的活化化学方法 |
| CN101471312A (zh) * | 2007-12-26 | 2009-07-01 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
-
2020
- 2020-04-14 CN CN202010289992.XA patent/CN113539836A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW429541B (en) * | 1999-11-25 | 2001-04-11 | Taiwan Semiconductor Mfg | Manufacturing method for metal interconnects |
| US20010030344A1 (en) * | 2000-04-14 | 2001-10-18 | Narakazu Shimomura | Semiconductor device and method for manufacturing the same |
| US6376360B1 (en) * | 2000-08-18 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers |
| US20030178693A1 (en) * | 2002-03-25 | 2003-09-25 | Micron Technology, Inc. | Scalable high performance antifuse structure and process |
| CN101312129A (zh) * | 2007-02-15 | 2008-11-26 | 气体产品与化学公司 | 提高介电膜的材料性能的活化化学方法 |
| CN101471312A (zh) * | 2007-12-26 | 2009-07-01 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8048761B2 (en) | Fabricating method for crack stop structure enhancement of integrated circuit seal ring | |
| KR101055711B1 (ko) | 이중 배선된 집적 회로 칩 | |
| US7224068B2 (en) | Stable metal structure with tungsten plug | |
| KR20100121437A (ko) | 반도체 장치 및 그 제조 방법 | |
| TW201407730A (zh) | 半導體元件及其製造方法 | |
| US6650017B1 (en) | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime | |
| JPH07307339A (ja) | 平坦化プロセス | |
| US5976966A (en) | Converting a hydrogen silsesquioxane film to an oxide using a first heat treatment and a second heat treatment with the second heat treatment using rapid thermal processing | |
| US6551901B1 (en) | Method for preventing borderless contact to well leakage | |
| CN111816605A (zh) | 半导体元件及其制作方法 | |
| KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20010082972A (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
| KR20080017745A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| US6593632B1 (en) | Interconnect methodology employing a low dielectric constant etch stop layer | |
| US10622253B2 (en) | Manufacturing method of semiconductor device | |
| US20090140352A1 (en) | Method of forming interlayer dielectric for semiconductor device | |
| KR100366614B1 (ko) | 티형 트렌치 소자분리막 형성방법 | |
| CN113539836A (zh) | 金属间介质层及其制造方法及半导体器件 | |
| TWI223393B (en) | Method of filling bit line contact via | |
| CN113964080A (zh) | 一种半导体器件及其制作方法 | |
| CN112103243B (zh) | 一种半导体结构及其制备方法 | |
| KR100596277B1 (ko) | 반도체 소자 및 그의 절연막 형성 방법 | |
| US7834427B2 (en) | Integrated circuit having a semiconductor arrangement | |
| KR19990063743A (ko) | 화학적 기계적 연마에 사용하는 캡핑된 중간층 절연물 | |
| CN108695237B (zh) | 一种半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |