DE102008014310A1 - Verfahren und System zum Austritt aus einer leistungssparenden Betriebsart eines Speichers - Google Patents

Verfahren und System zum Austritt aus einer leistungssparenden Betriebsart eines Speichers Download PDF

Info

Publication number
DE102008014310A1
DE102008014310A1 DE102008014310A DE102008014310A DE102008014310A1 DE 102008014310 A1 DE102008014310 A1 DE 102008014310A1 DE 102008014310 A DE102008014310 A DE 102008014310A DE 102008014310 A DE102008014310 A DE 102008014310A DE 102008014310 A1 DE102008014310 A1 DE 102008014310A1
Authority
DE
Germany
Prior art keywords
signal
circuit
input signal
receiving
exit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008014310A
Other languages
English (en)
Other versions
DE102008014310B4 (de
Inventor
Farrukh Aquil
Margaret Freebern
Wolfgang Hokenmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102008014310A1 publication Critical patent/DE102008014310A1/de
Application granted granted Critical
Publication of DE102008014310B4 publication Critical patent/DE102008014310B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

Ein Speicher umfasst eine Schaltung mit einem Setzanschluss zum Empfangen eines Eingangssignals, das eine Anforderung zum Austritt aus einer leistungssparenden Betriebsart anzeigt. Die Schaltung ist konfiguriert, um ein Ausgangssignal bereitzustellen, um ein Austreten aus der leistungssparenden Betriebsart ansprechend auf das Eingangssignal freizugeben, bevor das Eingangssignal zwischengespeichert wird.

Description

  • Im Allgemeinen umfasst ein dynamischer Direktzugriffsspeicher (DRAM; DRAM = dynamic random access memory) Speicherzellen, die in Zeilen und Spalten in einem Array angeordnet sind, wobei sich die Zeilen entlang einer Zeilenrichtung und die Spalten entlang einer Spaltenrichtung erstrecken. Leitfähige Wortleitungen erstrecken sich über das Array von Speicherzellen entlang der Zeilenrichtung, und leitfähige Bitleitungen erstrecken sich über das Array von Speicherzellen entlang der Spaltenrichtung. An jedem Kreuzungspunkt einer Wortleitung mit einer Bitleitung befindet sich eine Speicherzelle. Auf die Speicherzellen wird unter Verwendung einer Zeilenadresse und einer Spaltenadresse zugegriffen.
  • DRAM-Speicherzellen bestehen im Wesentlichen aus einem Kondensator, und Daten sind in den DRAM-Speicherzellen in der Form elektrischer Ladungen gespeichert. Eine Datenhaltezeit ist somit begrenzt, da eine gespeicherte Ladung im Zeitverlauf allmählich entweicht. Um Datenverfälschung zu verhindern, muss die Ladung periodisch aufgefrischt werden. Um Daten in einem Speicherarray aufzufrischen, werden von einer Zeile von Speicherzellen Daten erhalten, und diese Daten werden in der Folge als neue Eingangsdaten verwendet, die neu in die Speicherzellen geschrieben werden, wodurch die gespeicherten Daten aufrechterhalten werden.
  • DRAMs weisen in der Regel mehrere Betriebsarten auf, die entworfen sind, um in einer Zeit, in der die Speichervorrichtung nicht verwendet wird, die Stromaufnahme zu reduzieren. Beispielsweise ist eine leistungssparende Betriebsart ein Niedrigleistungszustand eines DRAMs, während dem keine Zugriffe stattfinden können. Befehls-, Adress- und Datenempfänger, Datentreiber und einige Generatoren werden gesperrt. Indem ein Taktfreigabesignal (CKE-Signal) in einen Niedrig-Zustand gebracht wird und dasselbe für die Dauer der Leistungsreduzierung niedrig gehalten wird, findet ein Eintritt in eine leistungssparende Betriebsart statt. Üblicherweise muss jedoch zumindest eine ansteigende Taktflanke stattfinden, um das niedrige CKE-Signal zwischenzuspeichern. Während der Leistungsreduzierung kann der Takt weiterhin oszillieren oder stabil gehalten werden. Bei bekannten Speichersystemen findet ein Austritt aus der Leistungsreduzierung statt, wenn das CKE-Signal zurück in den Hoch-Zustand gebracht wird und anschließend mit einer ansteigenden Taktflanke zwischengespeichert wird. Folgend auf die ansteigende Flanke von CKE, muss die DRAM-Steuerung waren, bis eine vorbestimmte Zeitperiode – die Verzögerungszeit bis zum Austritt aus der Leistungsreduzierung (tXP) – verstrichen ist, bevor sie einen weiteren Befehl ausgeben kann. Die Verzögerungszeit wird manchmal als eine vorbestimmte Zeitperiode wie beispielsweise 200 Nanosekunden oder eine vorbestimmte Anzahl von Taktzyklen wie beispielsweise 2 Taktzyklen ausgedrückt.
  • Bei manchen DRAM-Anwendungen ist eine Verzögerungszeit bis zum Austritt aus der Leistungsreduzierung tXP von lediglich einem Taktzyklus erwünscht. Somit muss, wenn CKE für eine Einstellzeit vor einer ansteigenden Taktflanke ansteigt, die nächste ansteigende Taktflanke verfügbar sein, um einen neuen Befehl zwischenzuspeichern.
  • Aus diesem und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Speichersteuerung, eine Speichervorrichtung, ein System sowie ein Verfahren zum Betreiben einer Speichervorrichtung mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch eine Speichersteuerung gemäß Anspruch 1, eine Speichervorrichtung gemäß Anspruch 8 oder An spruch 15, ein System gemäß Anspruch 19 sowie ein Verfahren gemäß Anspruch 26 oder 32 gelöst.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung umfasst ein Speicher eine Schaltung mit einem Eingangsanschluss zum Empfangen eines Eingangssignals, das eine Anforderung zum Austritt aus einer leistungssparenden Betriebsart anzeigt. Die Schaltung ist aufgebaut, um ein Ausgangssignal bereitzustellen, um ein Austreten aus der leistungssparenden Betriebsart ansprechend auf das Eingangssignal freizugeben, bevor das Eingangssignal zwischengespeichert wird.
  • Ausführungsbeispiele der Erfindung werden mit Bezug auf die nachfolgenden Zeichnungen leichter verständlich. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockdiagramm, das konzeptionell ein System gemäß Ausführungsbeispielen der vorliegenden Erfindung veranschaulicht;
  • 2 ein Blockdiagramm, das eine Schaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht; und
  • 3 ein Zeitdiagramm, das die Zeitsteuerung ausgewählter Signale, die einer bestehenden leistungssparenden Betriebsart eines Speichers zugeordnet sind, veranschaulicht.
  • In der nachfolgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden, und in denen mittels Veranschaulichung spezifi sche Ausführungsbeispiele gezeigt sind, bei denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie beispielsweise „oben", „unten", „vorn", „hinten", „vorder-e/-es/-er", „hinter-e/-es/-er", usw. mit Bezug auf die Orientierung der zu beschreibenden Figur(en) verwendet. Da Komponenten von Ausführungsbeispielen der vorliegenden Erfindung in einer Vielzahl verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie aus Gründen der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es sei darauf hingewiesen, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Veränderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die nachfolgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinn zu verstehen, und der Schutzbereich der vorliegenden Erfindung ist durch die angehängten Patentansprüche definiert.
  • 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel eines Speichersystems 100 veranschaulicht. Das Speichersystem 100 umfasst einen Host 102 und einen Speicher 110. Der Speicher 110 weist einen Direktzugriffsspeicher (RAM; RAM = random access memory) wie beispielsweise einen dynamischen Direktzugriffsspeicher (DRAM), einen synchronen dynamischen Direktzugriffsspeicher (SDRAM), einen synchronen dynamischen Doppeldatenraten-Direktzugriffsspeicher (DDR-SDRAM), ein Niedrigleistungs-SDRAM (beispielsweise ein MOBIL-RAM) oder einen anderen geeigneten Speicher auf. Der Host 102 ist durch einen Speicherkommunikationsweg 104 elektrisch mit dem Speicher 110 gekoppelt. Der Speicher 110 umfasst ein Speicherarray 112 von Speicherzellen und eine Steuerung 120, die detaillierte Operationen des Speichers 110 wie beispielsweise die verschiedenen einzelnen Schritte, die zum Ausführen von Datenschreiben, -lesen und -auffrischoperationen erforderlich sind, steuert.
  • Der Host 102 umfasst eine Logik, Firmware und/oder Software zum Steuern des Betriebs des Speichers 110. Bei einem Ausführungsbeispiel ist der Host 102 ein Mikroprozessor oder eine andere geeignete Vorrichtung, die in der Lage ist, ein Taktsignal, Adresssignale, Befehlssignale und Datensignale zum Lesen von Daten aus dem Speicher 110 und Schreiben von Daten in denselben durch den Speicherkommunikationsweg 104 an den Speicher 110 zu übergeben. Unter anderem steuert die Steuerung 120 Kommunikationen mit dem Host 102 durch den Speicherkommunikationsweg 104 und das Lesen und Schreiben von Daten in dem Speicherarray 112. Der Speicher 110 spricht auf Speicherleseanforderungen von dem Host 102 an und übergibt die angeforderten Daten an den Host 102. Der Speicher 110 spricht auf Schreibanforderungen von dem Host 102 und speichert Daten in dem Speicherarray 112, die von dem Host 102 übergeben wurden.
  • Die Steuerung 120 steuert ferner Leistungsreduzierungsoperationen für den Speicher 110. In die leistungssparende Betriebsart kann eingetreten werden, wenn der Speicher 110 entweder im Ruhezustand ist, wobei alle Bänke in dem Speicherarray 112 vorgeladen sind, oder wenn der Speicher 110 aktiv ist, wobei zumindest eine Bank des Speicherarrays 112 offen für Zugriff ist. Diese Betriebsarten werden als Vorladungsleistungsreduzierung bzw. aktive Leistungsreduzierung bezeichnet. Diese Beschreibung unterscheidet nicht zwischen den beiden; es wird allgemein als Leistungsreduzierung auf dieselben Bezug genommen.
  • 2 ist ein Blockdiagramm, das Abschnitte einer Schaltung 200 zum Austreten aus einer leistungssparenden Betriebsart veranschaulicht. Ein Empfänger 210 weist einen Eingangsanschluss auf, der ein Taktfreigabesignal (VCKE-Signal) empfängt, das eine Anforderung zum Austritt aus der leistungssparenden Betriebsart anzeigt. Bei dem veranschaulichten Ausführungsbeispiel wird das VCKE-Signal für zumindest eine vorbestimmte Zeitperiode in den Hoch-Zustand gebracht und hoch gehalten, um eine Anforderung zum Austritt aus der leistungssparenden Betriebsart zu signalisieren. Der Empfänger gibt ein CKEIN-Signal aus, das einem Latch zum Eintritt in die / Austritt aus der Leistungsreduzierung (Latch = Zwischenspeicher) 212 bereitgestellt wird, der ein bCKEA-Signal ausgibt, das eine Erfassung eines zwischengespeicherten Signals zum Eintritt in die / Austritt aus der Leistungsreduzierung anzeigt.
  • Der Latch zum Eintritt in die / Austritt aus der Leistungsreduzierung 212 stellt eine Kompatibilität mit Systemen bereit, die eine Verzögerungszeit bis zum Austritt aus der Leistungsreduzierung tXP von zwei Taktzyklen verwenden. Vorhergehende Implementierungen eines Austritts aus der Leistungsreduzierung betragen ein Zwischenspeichern des hohen CKE-Signals und ein erneutes Freigeben der gesperrten Abschnitte des Speichers. In manchen Situationen ist es erwünscht, die Verzögerungszeit bis zum Austritt aus der Leistungsreduzierung tXP auf lediglich einen Taktzyklus zu reduzieren. Bei einer derartigen reduzierten Verzögerungszeit bis zum Austritt aus der Leistungsreduzierung muss die ansteigende Taktflanke, die direkt auf einen Empfang des VCKE-Signals folgt, verfügbar sein, um einen neuen Befehl zwischenzuspeichern.
  • 3 veranschaulicht einen Abschnitt eines Zeitdiagramms 300 für ein Speichersystem mit einer Verzögerungszeit bis zum Austritt aus der Leistungsreduzierung tXP von einem Taktzyklus. Das Zeitdiagramm 300 umfasst ein Taktsignal (CK-Signal) 310, ein Taktfreigabesignal (CKE-Signal) 312 und ein Befehlssignal 314. Das ansteigende CKE-Signal 312 signalisiert den Austritt aus der leistungssparenden Betriebsart, was bei 320 angezeigt ist. Wie es in 3 gezeigt ist, steigt das CKE-Signal 312 für eine Einstellzeit vor einer ansteigenden Flanke des Taktsignals 310 an. Die nächste ansteigende Flanke 322 des Taktsignals 312 ist verfügbar, um einen neuen Befehl zwischenzuspeichern.
  • Bei hohen Frequenzen oder einer Hochzeit eines niedrigen Takts kann es jedoch vorkommen, dass ein Taktstörimpuls erzeugt wird, der ein Zwischenspeichern des Befehls 314 auf dem nächsten Zyklus 322 stört. Darüber hinaus ist es bei bestehenden Systemen, die ein Zwischenspeichern eines hohen CKE-Signals erfordern, um den Austritt aus der Leistungsreduzierung zu erfassen, möglich, dass der Weg zum Zwischenspeichern des hohen CKE-Signals bis zu dem Punkt, an dem Befehls-, Adress- und Datenmaskenempfänger freigegeben werden, länger als ein Taktzyklus dauert. In diesem Fall würden die Eingaben, die mit dem nächsten Taktzyklus bereitgestellt würden, nicht ordnungsgemäß empfangen und zwischengespeichert werden. Falls der normale Differenztaktempfänger während der leistungssparenden Betriebsart gesperrt ist und stattdessen ein Bereitschaftstaktempfänger niedrigerer Leistung verwendet wird, um das hohe CKE-Signal zwischenzuspeichern, muss der normale Differenztaktempfänger vor dem nächsten Taktzyklus neu freigegeben werden. Es ist möglich, dass dieser Weg zu langsam ist, und dass die nächste ansteigende Taktflanke dann instabil, verzögert, oder Störimpulsen unterworfen ist. Wiederum weitergehend wird bei manchen Systemen der Hauptakt während der Leistungsreduzierung durch einen Bereitschaftstaktempfänger angesteuert und bei Normalbetrieb durch einen Differenztaktempfänger angesteuert. Ein Durchführen eines Übergangs zwischen diesen Takten während eines Austritts aus der Leistungsreduzierung könnte einen Störimpuls auf dem Haupttakt erzeugen.
  • Die in 2 veranschaulichte Schaltung 200 ist aufgebaut, um ein Ausgangssignal EN_ASYNC bereitzustellen, das ein Austreten aus der leistungssparenden Betriebsart freigibt, bevor das VCKE-Eingangssignal zwischengespeichert wird. Das EN_ASYNC-Signal erzeugt ein Empfängerfreigabesignal EN, das zulässt, dass Abschnitte des Speichers 110 wie beispielsweise die Differenztakt-, Befehls-, Adress- und Datenmaskenempfänger sich sobald wie möglich, nachdem das VCKE-Signal in den Hoch-Zustand übergegangen ist, einschalten.
  • Das empfangene und nicht zwischengespeicherte VCKE-Signal (CKEIN) wird mit einem Eingang eines NAND-Gatters 220 verbunden, dessen Ausgang mit einem asynchronen Setzanschluss 224 eines Zwischenspeichers 222 verbunden ist, derart, dass ein ansteigendes VCKE-Eingangssignal das EN_ASYNC-Signal an dem Ausgang 230 des Zwischenspeichers 222 asynchron hoch setzt. Das EN_ASYNC-Signal wird von einem Eingang eines ODER-Gatters 232 empfangen, das wiederum ein Freigabesignal (EN) ausgibt.
  • Die empfangene und nicht zwischengespeicherte CKE-Signaleingabe (CKEIN), die durch den Empfänger 210 ausgegeben wird, ist auch mit einem Eingang 226 des Zwischenspeichers 222 verbunden, und ein Bereitschaftstaktsignal (SB CLK-Signal) wird von einem Zwischenspeichereingang 228 des Zwischenspeichers 222 empfangen, derart, dass das CKE-Eingangssignal mit der nächsten ansteigenden Flanke des Bereitschaftstakts zwischengespeichert wird. Dies stellt einen Störimpulsschutz bereit, für den Fall, dass das CKEIN-Signal einen positiven Störimpuls aufweist, was bewirkt, dass das ausgegebene EN_ASYNC darauf ansprechend irrtümlicherweise in den Hoch-Zustand geht. Mit der nächsten ansteigenden Flanke des Bereitschaftstakts ist das CKEIN-Signal jedoch bereits wieder in den Niedrig-Zustand zurückgekehrt. Das niedrige CKEIN-Signal wird durch das SB CLK-Signal zwischengespeichert, das an dem Zwischenspeichereingang 228 empfangen wird, und schaltet EN_ASYNC ordnungsgemäß aus, wodurch der Speicher 110 in seinen Leistungsreduzierungszustand zurückgeführt wird.
  • Ein aktives niedriges Rücksetz-CKE-Signal (/RST CKE-Signal) wird mit einem zweiten Eingang des NAND-Gatters 220 und auch mit einem aktiven niedrigen Rücksetzanschluss 240 des Zwischenspeichers 222 verbunden. Das /RST CKE-Signal wird verwendet, um die Ausgabe des EN_ASYNC-Signals durch die Schaltung 200 zu sperren, die anderenfalls ansprechend auf das ansteigende VCKE-Signal stattfinden würde. Während normaler Leistungsreduzierungsoperationen ist das /RST CKE-Signal hoch. Wenn dieses Signal in den Niedrig-Zustand gebracht wird, setzt die aktive niedrige Rücksetzung 240 des Zwischenspeichers 222 das EN_ASYNC-Signal an dem Ausgang 230 des Zwischenspeichers 222 niedrig, was die Empfänger sperrt. Das NAND-Gatter 220 steuert das aktive Niedrigsetzen 224 des Zwischenspeichers 222, so dass, wenn das EN_ASYNC-Signal niedrig ist, das aktive Niedrigsetzen 224 des Zwischenspeichers 222 niedrig gehalten wird. Auf diese Weise wird das CKEIN-Signal daran gehindert, den Zwischenspeicher 222 asynchron zu setzen. Dies ist beispielsweise während gewisser Testbetriebsarten nützlich.
  • Ein synchrones Empfängerfreigabesignal (EN_SYNC-Signal) wird von dem anderen Eingang des ODER-Gatters 232 empfangen. Das EN_SYNC-Signal kann von der Ausgabe des Latchs zum Eintritt in die / Austritt aus der Leistungsreduzierung 212 abgeleitet sein, da das EN_SYNC-Signal den synchronen Austritt aus der Leistung darstellt, der durch den Latch zum Eintritt in die / Austritt aus der Leistungsreduzierung 212 erfasst wird. Dieses Signal bestand in älteren Systemen, in denen die Verzögerungszeit bis zum Austritt aus der Leistungsreduzierung tXP zwei Taktzyklen betrug. Das EN_SYNC-Signal wird mit dem EN_ASYNC-Signal kombiniert, um einen Austritt aus der Leistungsreduzierung synchron zuzulassen, wenn das /RST_CKE-Signal verwendet wird, um die EN_ASYNC-Ausgabe zu sperren.
  • Auch wenn hierin spezifische Ausführungsbeispiele veranschaulicht und beschrieben wurden, seien Durchschnittsfachleute auf dem Gebiet darauf hingewiesen, dass die gezeigten und beschriebenen spezifischen Ausführungsbeispiele durch eine Vielfalt alternativer und/oder gleichwertiger Implementierungen ersetzt werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll beliebige Adaptionen oder Variationen der hierin erörterten spezifischen Ausführungsbeispiele abdecken. Es ist somit beabsichtigt, dass diese Erfindung lediglich durch die Patent ansprüche und die Entsprechungen derselben begrenzt sein sollen.

Claims (36)

  1. Speichersteuerung, die folgende Merkmale aufweist: eine Schaltung (200) mit einem Setzanschluss zum Empfangen eines Eingangssignals, das eine Anforderung zum Austritt aus einer leistungssparenden Betriebsart anzeigt; und wobei die Schaltung (200) konfiguriert ist, um ein Ausgangssignal (EN_ASYNC) bereitzustellen, um ein Austreten aus der leistungssparenden Betriebsart ansprechend auf das Eingangssignal freizugeben, bevor das Eingangssignal zwischengespeichert wird.
  2. Speichersteuerung gemäß Anspruch 1, bei der die Schaltung (200) einen Latcheingang zum Empfangen eines Taktsignals umfasst.
  3. Speichersteuerung gemäß Anspruch 2, bei der die Schaltung (200) ferner einen Eingangsanschluss zum Empfangen des Eingangssignals umfasst.
  4. Speichersteuerung gemäß Anspruch 3, bei der die Schaltung (200) konfiguriert ist, um das Ausgangssignal (EN_ASYNC) ansprechend auf einen Flankenauslöser des Eingangssignals bereitzustellen.
  5. Speichersteuerung gemäß Anspruch 3 oder 4, bei der die Schaltung (200) konfiguriert ist, um das Ausgangssignal (EN_ASYNC) ansprechend auf eine Veränderung in einem logischen Pegel des Eingangssignals abzuschließen.
  6. Speichersteuerung gemäß einem der Ansprüche 1 bis 5, bei der die Schaltung (200) einen Sperranschluss zum Empfangen eines Sperrsignals umfasst, wobei die Schaltung (200) ansprechend auf ein Empfangen des Sperrsignals gesperrt wird.
  7. Speichersteuerung gemäß einem der Ansprüche 1 bis 6, bei der die Schaltung (200) einen Latch umfasst, und bei der der Setzanschluss ein asynchroner Setzanschluss (224) des Latchs ist.
  8. Speichervorrichtung, die folgenden Merkmale aufweist: ein Speicherarray (112); eine Speichersteuerung, die eine Schaltung (200) mit einem Setzanschluss zum Empfangen eines Eingangssignals, das eine Anforderung zum Austritt aus einer leistungssparenden Betriebsart anzeigt, umfasst; und wobei die Schaltung (200) konfiguriert ist, um ein Ausgangssignal (EN_ASYNC) bereitzustellen, um ein Austreten aus der leistungssparenden Betriebsart ansprechend auf das Eingangssignal freizugeben, bevor das Eingangssignal zwischengespeichert wird.
  9. Speichervorrichtung gemäß Anspruch 8, bei der die Schaltung (200) einen Latcheingang zum Empfangen eines Taktsignals umfasst.
  10. Speichervorrichtung gemäß Anspruch 9, bei der die Schaltung (200) ferner einen Eingangsanschluss zum Empfangen des Eingangssignals umfasst.
  11. Speichervorrichtung gemäß Anspruch 10, bei der die Schaltung (200) konfiguriert ist, um das Ausgangssignal (EN_ASYNC) ansprechend auf einen Flankenauslöser des Eingangssignals bereitzustellen.
  12. Speichervorrichtung gemäß Anspruch 10 oder 11, bei der die Schaltung (200) konfiguriert ist, um das Ausgangssignal (EN_ASYNC) ansprechend auf eine Veränderung in einem logischen Pegel des Eingangssignals abzuschließen.
  13. Speichervorrichtung gemäß einem der Ansprüche 8 bis 12, bei der die Schaltung (200) einen Sperranschluss zum Empfangen eines Sperrsignals umfasst, wobei die Schaltung (200) ansprechend auf ein Empfangen des Sperrsignals gesperrt wird.
  14. Speichervorrichtung gemäß einem der Ansprüche 8 bis 13, bei der die Schaltung (200) einen Latch umfasst, und bei der der Setzanschluss ein asynchroner Setzanschluss (224) des Latchs ist.
  15. Speichervorrichtung, die folgende Merkmale aufweist: eine Einrichtung zum Speichern von Daten; und eine Einrichtung zum asynchronen Austreten aus einer leistungssparenden Betriebsart.
  16. Speichervorrichtung gemäß Anspruch 15, bei der die Einrichtung zum Austreten eine Einrichtung zum Zwischenspeichern eines Eingangssignals, das den Austritt aus der leistungssparenden Betriebsart anfordert, umfasst.
  17. Speichervorrichtung gemäß Anspruch 15 oder 16, bei der die Einrichtung zum Austreten ein Freigabesignal ausgibt, und bei der die Einrichtung zum Austreten eine Einrichtung zum Unterdrücken des Freigabesignals ansprechend auf einen Störimpuls umfasst.
  18. Speichervorrichtung gemäß einem der Ansprüche 15 bis 17, die ferner eine Einrichtung zum Sperren der Einrichtung zum Austreten aufweist.
  19. System, das folgende Merkmale aufweist: eine Hostvorrichtung (102); ein Speicherarray (112), das mit der Hostvorrichtung (102) verbunden ist; eine Speichersteuerung, die eine Schaltung (200) mit einem Setzanschluss zum Empfangen eines Eingangssignals, das eine Anforderung zum Austritt aus einer leistungssparenden Betriebsart anzeigt, umfasst; und wobei die Schaltung (200) konfiguriert ist, um ein Ausgangssignal (EN_ASYNC) bereitzustellen, um ein Austreten aus der leistungssparenden Betriebsart ansprechend auf das Eingangssignal freizugeben, bevor das Eingangssignal zwischengespeichert wird.
  20. System gemäß Anspruch 19, bei dem die Schaltung (200) einen Zwischenspeichereingang zum Empfangen eines Taktsignals umfasst.
  21. System gemäß Anspruch 20, bei dem die Schaltung (200) ferner einen Eingangsanschluss zum Empfangen des Eingangssignals umfasst.
  22. System gemäß Anspruch 21, bei dem die Schaltung (200) konfiguriert ist, um das Ausgangssignal (EN_ASYNC) ansprechend auf einen Flankenauslöser des Eingangssignals bereitzustellen.
  23. System gemäß Anspruch 21 oder 22, bei dem die Schaltung (200) konfiguriert ist, um das Ausgangssignal (EN_ASYNC) ansprechend auf eine Veränderung in einem logischen Pegel des Eingangssignals abzuschließen.
  24. System gemäß einem der Ansprüche 19 bis 23, bei dem die Schaltung (200) einen Sperranschluss zum Empfangen eines Sperrsignals umfasst, wobei die Schaltung (200) ansprechend auf ein Empfangen des Sperrsignals gesperrt wird.
  25. System gemäß einem der Ansprüche 19 bis 24, bei dem die Schaltung (200) einen Latch umfasst, und bei dem der Setzanschluss ein asynchroner Setzanschluss (224) des Latchs ist.
  26. Verfahren zum Betreiben einer Speichervorrichtung, das folgende Schritte aufweist: Empfangen eines Eingangssignals, das eine Anforderung zum Austritt aus einer leistungssparenden Betriebsart anzeigt; und Ausgeben eines Freigabesignals ansprechend auf das Eingangssignal, wobei das Freigabesignal vor einem Zwischenspeichern des Eingangssignals ausgegeben wird.
  27. Verfahren gemäß Anspruch 26, das ferner ein Austreten aus der leistungssparenden Betriebsart ansprechend auf das Freigabesignal aufweist.
  28. Verfahren gemäß Anspruch 26 oder 27, bei dem das Freigabesignal asynchron erzeugt wird.
  29. Verfahren gemäß einem der Ansprüche 26 bis 28, das ferner ein Zwischenspeichern des Eingangssignals aufweist.
  30. Verfahren gemäß einem der Ansprüche 26 bis 29, das ferner ein Erzeugen eines Taktsignals aufweist, wobei das Freigabesignal innerhalb eines Taktzyklus nach einem Empfangen des Eingangssignals ausgegeben wird.
  31. Verfahren gemäß einem der Ansprüche 26 bis 30, das ferner ein Abschließen des Freigabesignals ansprechend auf einen Störimpuls auf dem Eingangssignal aufweist.
  32. Verfahren zum Betreiben einer Speichervorrichtung, das folgende Schritte aufweist: Empfangen eines Eingangssignals, das eine Anforderung zum Austritt aus einer leistungssparenden Betriebsart anzeigt; und Ausgeben eines Freigabesignals ansprechend auf das Eingangssignal, wobei das Freigabesignal asynchron ausgegeben wird.
  33. Verfahren gemäß Anspruch 32, das ferner ein Austreten aus der leistungssparenden Betriebsart ansprechend auf das Freigabesignal aufweist.
  34. Verfahren gemäß Anspruch 32 oder 33, das ferner ein Zwischenspeichern des Eingangssignals nach einem Erzeugen des Freigabesignals aufweist.
  35. Verfahren gemäß einem der Ansprüche 32 bis 34, das ferner ein Erzeugen eines Taktsignals aufweist, wobei das Freigabesignal innerhalb eines Taktzyklus nach einem Empfangen des Eingangssignals ausgegeben wird.
  36. Verfahren gemäß einem der Ansprüche 32 bis 35, das ferner ein Abschließen des Freigabesignals ansprechend auf einen Störimpuls auf dem Eingangssignal aufweist.
DE102008014310.3A 2007-03-14 2008-03-14 Speichersteuerung, Speichervorrichtung, Verfahren und System zum Austritt aus einer leistungssparenden Betriebsart eines Speichers Expired - Fee Related DE102008014310B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/686,067 US20080228950A1 (en) 2007-03-14 2007-03-14 Memory power down mode exit method and system
US11/686,067 2007-03-14

Publications (2)

Publication Number Publication Date
DE102008014310A1 true DE102008014310A1 (de) 2008-09-18
DE102008014310B4 DE102008014310B4 (de) 2014-05-28

Family

ID=39688483

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008014310.3A Expired - Fee Related DE102008014310B4 (de) 2007-03-14 2008-03-14 Speichersteuerung, Speichervorrichtung, Verfahren und System zum Austritt aus einer leistungssparenden Betriebsart eines Speichers

Country Status (2)

Country Link
US (1) US20080228950A1 (de)
DE (1) DE102008014310B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8375223B2 (en) * 2009-10-30 2013-02-12 Red Hat, Inc. Systems and methods for secure distributed storage

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3790021B2 (ja) * 1997-08-13 2006-06-28 株式会社東芝 半導体記憶装置
JP4178225B2 (ja) * 1998-06-30 2008-11-12 富士通マイクロエレクトロニクス株式会社 集積回路装置
US6691204B1 (en) * 2000-08-25 2004-02-10 Micron Technology, Inc. Burst write in a non-volatile memory device
US6560158B2 (en) * 2001-04-27 2003-05-06 Samsung Electronics Co., Ltd. Power down voltage control method and apparatus
US6930949B2 (en) * 2002-08-26 2005-08-16 Micron Technology, Inc. Power savings in active standby mode

Also Published As

Publication number Publication date
US20080228950A1 (en) 2008-09-18
DE102008014310B4 (de) 2014-05-28

Similar Documents

Publication Publication Date Title
DE4432217C2 (de) Halbleiterspeichereinrichtung
DE69619505T2 (de) Optimierschaltung und steuerung für eine synchrone speicheranordnung vorzugsweise mit programmierbarer latenzzeit
DE10345383B4 (de) Bankadreßabbildung gemäß einer Bankhaltezeit bei dynamischen Direktzugriffsspeichern
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE602004002300T2 (de) Selektive bankauffrischung
DE102011014587B4 (de) Schneller Austritt aus Selbstauffrischungszustand eines Speichergeräts
DE69932875T2 (de) Verfahren und Anordnung zur Benutzung eines 1-T SRAM-Kompatibelspeichers
DE102008028327B4 (de) Speicherauffrischsystem und -Verfahren
DE69623376T2 (de) Halbleiterspeicheranordnung
DE69319372T2 (de) Halbleiterspeichervorrichtung mit Selbstauffrischungsfunktion
DE102006046441A1 (de) Verfahren zum Arbitrieren eines Zugriffs auf ein Speicherbauelement und Master zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement
DE102014107661A1 (de) Kontinuierliches Einstellen einer Präambel-Freigabe-Zeitsteuerung in einer Schnittstelle einer Speichereinrichtung mit doppelter Datenrate
DE19645437A1 (de) Synchronhalbleiterspeichereinrichtung mit einer internen Schaltungseinrichtung, die nur dann betriebsberechtigt ist, wenn in normaler Reihenfolge Befehle angelegt sind
DE10307244A1 (de) Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren
DE202007019469U1 (de) Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE102005001175B4 (de) Speicher mit automatischer Auffrischung bei bestimmten Bänken
DE102006030373A1 (de) Halbleiterspeichervorrichtung
DE102007016309A1 (de) Verfahren zur DDR-Empfängerleseresynchronisation
DE102004027121A1 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
DE68923899T2 (de) Halbleiterspeicher.
DE112004002181T5 (de) Verfahren und Schaltungskonfiguration zum Auffrischen von Daten in einem Halbleiterspeicher
DE10215362A1 (de) Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Speicherbänken und Schaltungsanordnung mit einem integrierten Speicher
DE10102626B4 (de) Halbleiterspeicherbauelement, Puffer und zugehörige Signalübertragungsschaltung
DE69717054T2 (de) Verbesserungen an oder bezüglich integrierten Schaltungen
DE102006048970B4 (de) Gezieltes automatisches Auffrischen für einen dynamischen Direktzugriffsspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20150303

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee