DE102007045457A1

DE102007045457A1 - Integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodule

Info

Publication number: DE102007045457A1
Application number: DE102007045457A
Authority: DE
Inventors: Ulrich Dr. Klostermann
Original assignee: Qimonda AG; Altis Semiconductor SNC
Current assignee: Qimonda AG; Altis Semiconductor SNC
Priority date: 2007-09-17
Filing date: 2007-09-24
Publication date: 2009-03-19
Also published as: US7838861B2; US20090072217A1

Abstract

Ein integrierter Schaltkreis weist eine programmierbare Anordnung auf. Die programmierbare Anordnung kann aufweisen ein Substrat mit einer Hauptprozessierungsfläche, mindestens zwei erste Elektroden, wobei jede erste Elektrode der zwei ersten Elektroden eine Seitenfläche aufweist, die in einem jeweiligen Winkel bezüglich der Hauptprozessierungsfläche angeordnet ist, wobei sich die beiden Seitenflächen einander gegenüberliegend angeordnet sind, mindestens eine zweite Elektrode und ionenleitendes Material zwischen jeder ersten Elektrode der mindestens zwei ersten Elektroden und der mindestens einen zweiten Elektrode, wobei die mindestens eine zweite Elektrode zumindest teilweise zwischen den Seitenflächen der mindestens zwei einander gegenüberliegend angeordneten ersten Elektroden angeordnet ist.

Description

Die Erfindung betrifft integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodule.
1 zeigt eine herkömmliche programmierbare Anordnung 100, bei welcher in ein Substrat 101 aus einem Dielektrikum gemäß einem Damaszener-Verfahren ein Oberflächenbereich des Dielektrikums 101 strukturiert wird, so dass Gräben gebildet werden. Auf der oberen Oberfläche des Substrats 101 sowie den Graben-Seitenwänden und Grabenböden ist eine Diffusionsbarrierenschicht 102 aufgebracht. Die Diffusionsbarrierenschicht 102 (welche elektrisch leitfähiges Material sein kann) ist auf den Seitenwänden und dem Boden der zu bildenden ersten Elektroden 103 angeordnet. Lateral zwischen den zu bildenden ersten Elektroden 103 und den Bereichen der Diffusionsbarrierenschicht 102 elektrisch isolierend ist eine Isolationsschicht 107, beispielsweise hergestellt aus Siliziumnitrid, vorgesehen auf der oberen Oberfläche des Substrats, welche frei ist von dem Material der Diffusionsbarrierenschicht 102. Eine Mehrzahl von ersten Elektroden 103, hergestellt aus Wolfram oder Nickel, sind nebeneinander angeordnet und auf der Diffusionsbarrierenschicht 102 aufgebracht, wobei optional ein Barriere-Liner zwischen der Diffusionsbarrierenschicht 102 und der jeweiligen ersten Elektrode 103 vorgesehen ist. Eine innenleitende Schicht ist auf die planarisierte Oberfläche der ersten Elektrode 103 sowie die freigelegte Diffusionsbarriereschicht 102 in Form einer isolierenden Matrix 104, üblicherweise aus Germanium-Sulfid (GeS) oder Germanium-Selenid (GeSe), aufgebracht. Die isolierende Matrix wird auch als erste funktionale Schicht 104 bezeichnet. Auf der ersten funktionalen Schicht 104 ist eine zweite funktionale Schicht 105, üblicherweise hergestellt aus Silber, aufgebracht und auf der zweiten funktionalen Schicht 105 ist eine Abdeck-Schicht 106 aufgebracht.
Mittels Fotodiffusion, anders ausgedrückt unter Einstrahlung von UV-Licht, beispielsweise der Wellenlänge von ungefähr 500 nm und/oder einer entsprechenden Temperaturbehandlung der programmierbaren Anordnung 101, wird Silber aus der zweiten funktionalen Schicht 105 in die erste funktionale Schicht 104 eingetrieben. Das in die erste funktionale Schicht 104 eingebrachte Silber bildet anschaulich elektrisch leitfähige Bereiche innerhalb der an sich elektrisch isolierenden Matrix aus Germanium-Selenid oder Germanium-Sulfid. Die Abdeck-Schicht 106 schützt die funktionalen Schichten 104, 105 während des Fotodiffusions-Prozesses.
Durch Anlegen einer entsprechenden elektrischen Spannung zwischen einer auf die funktionalen Schichten 104, 105 nach Entfernung der Abdeck-Schicht 106 aufgebrachten oberen Elektrode 201 (vergleiche programmierbare Anordnung 200 in 2) werden zwischen der oberen Elektrode 201 und einer entsprechenden ersten Elektrode 103 Metalldendriten 202 gebildet aufgrund eines Reduktions-/Oxidations-Prozesses, welcher zwischen den Materialien der ersten funktionalen Schicht 104 und der zweiten funktionalen Schicht 105 und gegebenenfalls der oberen Elektrode 201 auftritt. Die obere Elektrode 201 ist üblicherweise aus einem relativ leicht oxidierbaren Material hergestellt, beispielsweise aus Silber.
Bei Ausbilden von dem Dendriten 202 zwischen der oberen Elektrode 201 und einer jeweiligen ersten Elektrode 103 verändert sich der elektrische Widerstand zwischen der jeweiligen ersten Elektrode 103 und der oberen Elektrode 201, welche im Folgenden auch als zweite Elektrode 201 bezeichnet wird.
Um eine möglichst große Anzahl von ersten Elektroden in einer programmierbaren Anordnung, beispielsweise in einem Speicher-Array, vorgegebener Größe unterzubringen ist es wünschenswert, die laterale Auflösung so weit wie möglich zu erhöhen, anders ausgedrückt den Abstand zwischen den ersten Elektroden so weit wie möglich zu verringern.
Je geringer jedoch der Abstand zwischen den ersten Elektroden wird, desto größer wird die Gefahr eines Nebensprech-Effekts, anschaulich die Gefahr, dass, obwohl gewünscht ist, einen Dendriten zwischen einer ersten Elektrode 103 und der zweiten Elektrode 201 auszubilden, es dazu kommen kann, dass ein Dendrit zwischen einer benachbarten anderen ersten Elektrode 103 und der zweiten Elektrode 201 ausgebildet wird. Dies kann resultieren in einem Ausbilden von Nebensprech-Dendriten 203 bei einer an sich nicht zu programmierenden Elektrode während des Programmierens einer anderen ersten Elektrode 103 aufgrund von elektrostatischen Randeffekten und der überlappenden elektrostatischen Felder, die dadurch beeinflusst werden.
Wie im Folgenden noch näher erläutert wird liefern Ausführungsbeispiele der Erfindung einen einfachen Mechanismus zum Verhindern eines möglichen Nebensprechens zwischen benachbarten ersten Elektroden.
In einem Ausführungsbeispiel der Erfindung wird ein integrierter Schaltkreis mit einer programmierbaren Anordnung bereitgestellt. Die programmierbare Anordnung weist beispielsweise auf ein Substrat mit einer Hauptprozessierungsfläche, mindestens zwei erste Elektroden, wobei jede erste Elektrode der zwei ersten Elektroden eine Seitenfläche aufweist, die in einem jeweiligen Winkel bezüglich der Hauptprozessierungsfläche angeordnet ist, wobei sich die beiden Seitenflächen einander gegenüberliegend angeordnet sind, mindestens eine zweite Elektrode, und innenleitendes Material zwischen jeder ersten Elektrode der mindestens zwei ersten Elektroden und der mindestens einen zweiten Elektrode, wobei die mindestens eine zweite Elektrode zumindest teilweise zwischen den Seitenflächen der mindestens zwei einander gegenüberliegend angeordneten ersten Elektroden angeordnet ist.
In einem anderen Ausführungsbeispiel der Erfindung wird ein integrierter Schaltkreis mit einer programmierbaren Anordnung bereitgestellt. Die programmierbare Anordnung weist beispielsweise auf mindestens zwei erste Elektroden, einen Graben zwischen den mindestens zwei ersten Elektroden, innenleitendes Material auf mindestens einem Teil der Graben-Seitenflächen der mindestens zwei ersten Elektroden, und mindestens eine zweite Elektrode in dem Graben auf mindestens einem Teil des innenleitenden Materials zwischen den mindestens zwei ersten Elektroden.
In einem Ausführungsbeispiel der Erfindung wird ein integrierter Schaltkreis mit einer programmierbaren Anordnung bereitgestellt. Die programmierbare Anordnung weist beispielsweise auf ein Substrat mit einer Hauptprozessierungsfläche, mindestens zwei Anoden, wobei jede Anode der zwei Anoden eine Seitenfläche aufweist, die in einem jeweiligen Winkel bezüglich der Hauptprozessierungsfläche angeordnet ist, wobei sich die beiden Seitenflächen einander gegenüberliegend angeordnet sind, mindestens eine Kathode, und innenleitendes Material zwischen jeder Anode der mindestens zwei Anoden und der mindestens einen Kathode, wobei die mindestens eine Kathode zumindest teilweise zwischen den Seitenflächen der mindestens zwei einander gegenüberliegend angeordneten Anoden angeordnet ist.
In einem anderen Ausführungsbeispiel der Erfindung wird ein Verfahren zum Herstellen eines integrierten Schaltkreises mit einer programmierbaren Anordnung bereitgestellt. Mindestens zwei erste Elektroden werden auf eine Hauptprozessierungsfläche eines Substrats aufgebracht derart, dass jede erste Elektrode der zwei ersten Elektroden eine Seitenfläche aufweist, die in einem jeweiligen Winkel bezüglich der Hauptprozessierungsfläche angeordnet ist, wobei sich die beiden Seitenflächen einander gegenüberliegend angeordnet sind. Innenleitendes Material wird auf mindestens einem Teil der Seitenflächen der mindestens zwei Elektroden aufgebracht. Mindestens eine zweite Elektrode wird auf mindestens einen Teil des innenleitenden Materials zwischen den Seitenflächen der mindestens zwei ersten Elektroden aufgebracht.
In einem anderen Ausführungsbeispiel der Erfindung wird ein Verfahren zum Herstellen eines integrierten Schaltkreises mit einer programmierbaren Anordnung bereitgestellt. Gemäß dem Verfahren wird beispielsweise ein Graben zwischen mindestens zwei ersten Elektroden gebildet. Innenleitendes Material wird auf mindestens einem Teil der Graben-Seitenflächen der mindestens zwei ersten Elektroden aufgebracht. Mindestens eine zweite Elektrode wird in dem Graben auf mindestens einem Teil des innenleitenden Materials zwischen den mindestens zwei ersten Elektroden aufgebracht.
In einem anderen Ausführungsbeispiel der Erfindung wird ein Speichermodul bereitgestellt. Das Speichermodul kann eine Mehrzahl von integrierten Schaltkreisen aufweisen, wobei mindestens ein integrierter Schaltkreis der Mehrzahl von integrierten Schaltkreisen eine programmierbare Anordnung aufweist. Die programmierbare Anordnung weist auf ein Substrat mit einer Hauptprozessierungsfläche, mindestens zwei erste Elektroden, wobei jede erste Elektrode der zwei ersten Elektroden eine Seitenfläche aufweist, die in einem jeweiligen Winkel bezüglich der Hauptprozessierungsfläche angeordnet ist, wobei sich die beiden Seitenflächen einander gegenüberliegend angeordnet sind, mindestens eine zweite Elektrode, und ionenleitendes Material zwischen jeder ersten Elektrode der mindestens zwei ersten Elektroden und der mindestens einen zweiten Elektrode, wobei die mindestens eine zweite Elektrode zumindest teilweise zwischen den Seitenflächen der mindestens zwei einander gegenüberliegend angeordneten ersten Elektroden angeordnet ist.
In einem anderen Ausführungsbeispiel der Erfindung wird ein Speichermodul bereitgestellt. Das Speichermodul kann eine Mehrzahl von integrierten Schaltkreisen aufweisen, wobei mindestens ein integrierter Schaltkreis der Mehrzahl von integrierten Schaltkreisen eine programmierbare Anordnung aufweist. Die programmierbare Anordnung weist beispielsweise auf mindestens zwei erste Elektroden, einen Graben zwischen den mindestens zwei ersten Elektroden, innenleitendes Material auf mindestens einem Teil der Graben-Seitenflächen der mindestens zwei ersten Elektroden, und mindestens eine zweite Elektrode in dem Graben auf mindestens einem Teil des innenleitenden Materials zwischen den mindestens zwei ersten Elektroden.
Beispielhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Die im Folgenden beschriebenen Ausgestaltungen gelten, so weit sinnvoll, für die integrierten Schaltkreise, die Verfahren zum Herstellen eines integrierten Schaltkreises, sowie die Speichermodule.
Die mindestens zwei ersten Elektroden können mindestens zwei Anoden sein und die mindestens eine zweite Elektrode kann mindestens eine Kathode sein.
Das innenleitende Material kann auf den Seitenflächen der mindestens zwei ersten Elektroden zumindest teilweise als innenleitende Schicht angeordnet sein.
Die innenleitende Schicht kann zwischen den mindestens zwei ersten Elektroden angeordnet sein.
In einer Weiterbildung der Erfindung ist das innenleitende Material aus Chalkogenid-Material hergestellt, beispielsweise aus einem Material, das ausgewählt ist aus einer Gruppe von Materialien, bestehend aus: CdSe, ZnCdS, CuO₂, TiO₂, NiO, CoO, Ta₂O₅, WO₂, Al:ZnO_x, Al₂O₃, Cu:MoO_x, SrTiO_x, Nb₂O_5-x, Pr_1-xCa_xMnO₃, Cr:SrZrO₃, Nb:SrTiO₃.
Die innenleitende Schicht kann aus Metallionen enthaltendem Chalkogenid-Material hergestellt sein.
In einer Ausgestaltung der Erfindung ist das Chalkogenid-Material ausgewählt aus einer Gruppe von Materialien bestehend aus Schwefel, Selen, Germanium, Tellur, oder einer Kombination dieser Materialien.
Die Metallionen können hergestellt sein aus einem Metall, ausgewählt aus einer Gruppe von Metallen, bestehend aus: Schwefel, Kupfer, Zink, oder einer Kombination dieser Materialien.
Die mindestens zwei ersten Elektroden oder die mindestens eine zweite Elektrode können oder kann aus einem Silberenthaltenden Material hergestellt sein.
In noch einer Weiterbildung der Erfindung weist der integrierte Schaltkreis einen Metalldendriten auf, der sich erstreckt von der mindestens einen zweiten Elektrode in das innenleitende Material hinein in Richtung einer ersten Elektrode der mindestens zwei ersten Elektroden.
In noch einer andern Weiterbildung der Erfindung weist der integrierte Schaltkreis einen Metalldendriten auf, der sich erstreckt von einer ersten Elektrode der mindestens zwei ersten Elektroden in das innenleitende Material hinein in Richtung der mindestens einen zweiten Elektrode.
Ferner kann der integrierte Schaltkreis aufweisen einen Graben zwischen den mindestens zwei ersten Elektroden, wobei das innenleitende Material zumindest teilweise an den Seitenflächen der mindestens zwei ersten Elektroden in dem Graben angeordnet ist, und wobei die mindestens eine zweite Elektrode zumindest teilweise in dem Graben angeordnet ist.
Ferner kann der integrierte Schaltkreis aufweisen eine dielektrische Schicht auf oder über der mindestens zwei ersten Elektroden und der mindestens einen zweiten Elektrode.
In einer Ausgestaltung der Speichermodule sind mindestens einige der integrierten Schaltkreise aufeinander oder übereinander gestapelt angeordnet.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Für ähnliche oder identische Elemente in den Figuren werden, soweit zweckmäßig, identische Bezugszeichen verwendet. Die Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wurde Wert darauf gelegt, die Prinzipien der Ausführungsbeispiele der Erfindung zu erläutern.
Es zeigen
1 eine Querschnittsansicht einer programmierbaren Anordnung;
2 eine Querschnittsansicht einer programmierbaren Anordnung, in der ein unerwünschtes Bilden eines Dendriten zwischen einer ersten Elektrode und einer zweiten Elektrode dargestellt ist;
3a eine Querschnittsansicht durch eine programmierbare Anordnung gemäß einem Ausführungsbeispiel der Erfindung;
3b eine Draufsicht auf einen Ausschnitt einer programmierbaren Anordnung gemäß einem Ausführungsbeispiel der Erfindung;
4 eine Querschnittsansicht durch eine programmierbare Anordnung gemäß einem Ausführungsbeispiel der Erfindung, wobei ein Bilden horizontal ausgerichteter Dendriten dargestellt ist;
5a eine Querschnittsansicht durch eine programmierbare Anordnung während eines ersten Herstellungszeitpunkts;
5b eine Querschnittsansicht durch eine programmierbare Anordnung während eines zweiten Herstellungszeitpunkts;
5c eine Querschnittsansicht durch eine programmierbare Anordnung während eines dritten Herstellungszeitpunkts;
5d eine Querschnittsansicht durch eine programmierbare Anordnung während eines vierten Herstellungszeitpunkts;
5e eine Querschnittsansicht durch eine programmierbare Anordnung während eines fünften Herstellungszeitpunkts;
5f eine Querschnittsansicht durch eine programmierbare Anordnung während eines sechsten Herstellungszeitpunkts;
6 eine Querschnittsansicht durch eine programmierbare Anordnung gemäß einem alternativen Ausführungsbeispiel der Erfindung; und
7A und 7B ein Speichermodul (7A) und ein stapelbares Speichermodul (7B) gemäß einem Ausführungsbeispiel der Erfindung.
Im Rahmen dieser Beschreibung werden die Begriffe "verbunden", "angeschlossen" sowie "gekoppelt" verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
Gemäß einem Ausführungsbeispiel der Erfindung ist das innenleitende Material (auch bezeichnet als Ionenleitermaterial) zumindest teilweise als innenleitende Schicht auf den Seitenflächen der mindestens zwei ersten Elektroden angeordnet.
Ferner kann die innenleitende Schicht zwischen den mindestens zwei ersten Elektroden angeordnet sein.
Das Ionenleitermaterial kann aus Chalkogenid-Material hergestellt sein.
Unter einem Chalkogenid-Material ist im Rahmen dieser Beschreibung beispielsweise jede beliebige Verbindung zu verstehen, welche Schwefel, Selen, Germanium und/oder Tellur aufweist. In einem Ausführungsbeispiel der Erfindung ist das Ionenleitermaterial beispielsweise eine Verbindung, welche aus einem Chalkogenid und mindestens einem Metall der Gruppe I oder Gruppe II des Periodensystems gebildet wird, beispielsweise Arsen-Trisulfid-Silber. Alternativ weist das Chalkogenid-Material Germanium-Sulfid (GeS) oder Germanium-Selenid (GeSe) auf.
Ferner kann das Ionenleitermaterial aus Metallionen enthaltendem Chalkogenid-Material hergestellt sein, wobei die Metallionen gebildet werden können aus einem Metall, welches ausgewählt wird aus einer Gruppe von Metallen, bestehend aus Silber, Kupfer und Zink, oder aus einer Kombination dieser Metalle.
Die mindestens zwei ersten Elektroden oder/und die mindestens eine zweite Elektrode wird/werden gemäß einer Ausgestaltung der Erfindung aus einem Silber enthaltendem Material gebildet.
3b zeigt eine Draufsicht auf eine programmierbare Anordnung 300, gemäß diesem Ausführungsbeispiel der Erfindung eine Speicherzellen-Anordnung. 3a zeigt eine Querschnittsansicht durch die programmierbare Anordnung 300 entlang der Schnittlinie A-A' in 3b.
In der Draufsicht von 3b ist die in 3a dargestellte oben auf die Anordnung aufgebrachte zweite Dielektrikumschicht aus Gründen der Übersichtlichkeit nicht dargestellt.
Gemäß diesem Ausführungsbeispiel der Erfindung weist die programmierbare Anordnung 300 (welche, wie alle Ausführungsbeispiele der Erfindung, in einem integrierten Schaltkreis oder in mehreren Schaltkreisen enthalten sein kann) vier Speicherzellen 301, 302, 303, 304, auf, welche in Zeilen und Spalten innerhalb eines regelmäßigen Matrix-Arrays angeordnet sind. Allgemein kann jedoch eine beliebige Anzahl von Speicherzellen regelmäßig oder auch unregelmäßig innerhalb der Speicherzellen-Anordnung 300 vorgesehen sein, gegebenenfalls Tausende oder Millionen von Speicherzellen, welche in einem alternativen Ausführungsbeispiel der Erfindung in einer Zick-Zack-Struktur angeordnet sein können.
Wie in 3a dargestellt ist, ist jede Speicherzelle 301, 302, 303, 304 derart gebildet, dass eine erste Diffusionsbarrierenschicht 312 (welche elektrisch leitfähiges Material sein kann) auf den Seitenwänden und dem Boden von zu bildenden ersten Gräben oder Löchern 307, welche im Folgenden noch näher erläutert werden, aufgebracht werden. Lateral zwischen den zu bildenden ersten Gräben oder Löchern 307 und den Bereichen der Diffusionsbarrierenschicht 312 elektrisch isolierend ist eine isolierende Schicht 306, beispielsweise hergestellt aus Siliziumnitrid (in einem alternativen Ausführungsbeispiel der Erfindung beispielsweise hergestellt aus Siliziumoxid, Tantaloxid, Aluminiumoxid, oder elektrisch isolierendem Kohlenstoff), vorgesehen auf der oberen Oberfläche des dielektrischen Substrats 305, hergestellt aus Siliziumoxid oder Siliziumnitrid oder irgendeinem anderen elektrisch isolierenden Material, wobei die obere Oberfläche des dielektrischen Substrats 305 frei ist von dem Material der Diffusionsbarrierenschicht 312.
In einem Ausführungsbeispiel der Erfindung werden erste Gräben 307 gebildet, die sich in das Dielektrikum 305 hinein erstrecken, wobei, nachdem die erste Diffusionsbarrierenschicht 312 auf dem strukturierten Dielektrikum abgeschieden worden ist, auf den Seitenwänden und auf den Böden der ersten Gräben oder Löcher 307 Liner-Schichten mittels Abscheidung gebildet werden, beispielsweise hergestellt aus Titan (Ti), Titan-Nitrid (TiN), Tantal (Ta) oder Tantal-Nitrid (TaN). Dann kann Metall zum Bilden der Kontakt-flugs 308 auf die Liner-Schichten gemäß einem Damaszener-Prozess aufgebracht werden.
Nachdem die Kontakt-flugs 308 gebildet worden sind, kann ein zweites Dielektrikum 501 (auch bezeichnet als Zwischenschicht-Dielektrikum) auf der Hauptprozessierungsfläche (siehe 5a) abgeschieden werden, wobei das zweite Dielektrikum 501 das gleiche oder ein anderes Dielektrikum sein kann als das Dielektrikum 305 des Substrats.
Dann können zweite Gräben oder Löcher 310 durch das zweite Dielektrikum 501 gebildet werden derart, dass die Kontaktflugs 308 zumindest teilweise freigelegt werden. In einem anschließenden Prozess kann eine zweite Diffusionsbarrierenschicht 309 auf die resultierende Struktur aufgebracht werden derart, dass die zweite Diffusionsbarrierenschicht 309 die Seitenwände und den Boden der zweiten Gräben oder Löcher 310 sowie die freigelegt Oberfläche des zweiten Dielektrikums 501 bedeckt. Dann kann zum Bilden der ersten Elektroden 311 Metall in die zweiten Gräben oder Löcher 310 gefüllt werden. Beispielsweise kann als das Metall Wolfram, alternativ Nickel, verwendet werden. Das Metall der zu bildenden ersten Elektrode 311, das sich über der oberen Oberfläche der zweiten Gräben oder Löcher 310 erstreckt, wird dann entfernt, beispielsweise mittels eines chemisch mechanischen Polierverfahrens (Chemical Mechanical Polishing, CMP).
Die erste dielektrische Schicht 501 (siehe Querschnittsansicht 500 in 5a) wird dann entfernt, womit dritte Gräben oder Löcher 511 gebildet werden (siehe Querschnittsansicht 510 in 5b).
Somit kann, wie in 5b gezeigt ist, das Zwischenmetall-Dielektrikum 501 vollständig entfernt werden, so dass anschaulich freistehende Strukturen gebildet werden aus dem jeweiligen Metall der ersten Elektroden 311 und möglicherweise, wenn vorgesehen, einer jeweiligen Liner-Schicht 504 und der zweiten Diffusionsbarrierenschicht 309. Das Zwischenmetall-Dielektrikum 501 kann entfernt werden mittels nasschemischen Ätzens oder mittels Trockenätzens.
Wie in 5o dargestellt wird innenleitendes Material, beispielsweise Chalkogenid (beispielsweise GeS oder GeSe), auf die in 5b gezeigte Struktur (siehe Querschnittsansicht 520 in 5c) aufgebracht.
Als Ionenleitermaterial kann allgemein ein beliebiger geeigneter Festkörperelektrolyt, ein Metallionen enthaltendes Glas, ein Metallionen enthaltender amorpher Halbleiter, ein Chalkogenid-Glas, welches optional Metallionen enthält, oder dergleichen vorgesehen sein. Allgemein enthält das Chalkogenid-Material beispielsweise, wie oben beschrieben wurde, eine Verbindung, welche Schwefel, Selen und/oder Tellur enthält, beispielsweise auch in ternären, quaternären oder höhergradigen Verbindungen.
In einem Ausführungsbeispiel der Erfindung weist das innenleitende Material 309 ein Material auf, das ausgewählt ist aus einer Gruppe von Materialien bestehend aus:

• CdSe oder ZnCdS (in diesen Ausführungsbeispielen kann beispielsweise Silber für das Metall verwendet werden),
• CuO₂, TiO₂, NiO, CoO, Ta₂O₅ (in diesen Ausführungsbeispielen kann beispielsweise Titan oder Nickel für das Metall verwendet werden),
• WO₂, Al:ZnO_x, Al₂O. (in diesen Ausführungsbeispielen kann beispielsweise Aluminium für das Metall verwendet werden),
• Cu:MoO_x, SrTiO_x, Nb₂O_5-x, Pr_1-xCa_xMnO₃, Cr:SrZrO₃, Nb:SrPiO₃ (in diesen Ausführungsbeispielen kann beispielsweise Kupfer für das Metall verwendet werden).

Beispielsweise wird der Innenleiter 521 gebildet aus einem Chalkogenid-Glas, welches eine Metallionen-Verbindung enthält, wobei das Metall ausgewählt wird aus verschiedenen Metallen der Gruppe I oder Gruppe II des Periodensystems, beispielsweise Silber, Kupfer, Zink oder einer Kombination derselben.
Der Innenleiter 521 weist gemäß einem Ausführungsbeispiel der Erfindung eine Schichtdicke in einem Bereich von ungefähr 5 nm bis ungefähr 300 nm auf, beispielsweise eine Schichtdicke in einem Bereich von ungefähr 10 nm bis ungefähr 40 nm, beispielsweise eine Schichtdicke von ungefähr 20 nm.
Eine zweite funktionale Schicht 522, gemäß diesem Ausführungsbeispiel der Erfindung hergestellt aus Silber, wird ganzflächig aufgebracht, so dass die innenleitende Schicht 521, die auch als erste funktionale Schicht bezeichnet wird, vollständig bedeckt wird.
In einem Ausführungsbeispiel der Erfindung kann die zweite funktionale Schicht 522 eine Mehrzahl elektrisch leitfähiger Schichten aufweisen, die übereinander gestapelt angeordnet sind. In einem Ausführungsbeispiel der Erfindung können zwei, drei, vier oder sogar mehr übereinander gestapelt angeordnete elektrisch leitfähige Schichten in der zweiten funktionalen Schicht 522 vorgesehen sein. In einem Ausführungsbeispiel der Erfindung kann die zweite funktionale Schicht 522 einen Schichtenstapel aufweisen enthaltend Ag/Cu/Ag/Cu.
Die zweite funktionale Schicht 522 weist eine Schichtdicke in einem Bereich von ungefähr 5 nm bis ungefähr 50 nm auf, beispielsweise eine Schichtdicke in einem Bereich von ungefähr 10 nm bis ungefähr 30 nm, beispielsweise eine Schichtdicke von ungefähr 20 nm. In einem anschließenden Diffusionsschritt, der in den Figuren nicht gezeigt ist, wird ultraviolettes Licht mit einer Wellenlänge von weniger als ungefähr 500 nm auf die Anordnung gestrahlt, die in einer Querschnittsansicht gezeigt ist, womit eine Diffusion eines Teils des Silbers der zweiten funktionalen Schicht 522 in die innenleitende Schicht 521, anschaulich einer isolierenden Matrix, bewirkt wird, womit ein elektrisch leitfähiger Bereich innerhalb der innenleitenden Schicht 521 gebildet wird, wobei die elektrisch leitfähigen Bereiche voneinander elektrisch isoliert sind mittels der isolierenden Matrix , die hergestellt ist aus dem innenleitenden Material oder den innenleitenden Materialien. Als eine Alternative oder zusätzlich kann ein Teil des Silbers der zweiten funktionalen Schicht 522 in die innenleitende Schicht 521 eingetrieben werden mittels eines entsprechenden Erhitzungsschritts (beispielsweise mittels eines entsprechenden Temperschritts), indem die Anordnung erhitzt wird.
Wie in 5d gezeigt ist, wird, nachdem Silber-Material in die innenleitende Schicht 521 zum Bilden einer oberen Elektrode, im Folgenden auch bezeichnet als zweite Elektrode, diffundiert worden ist, Material für die zweite Elektrode in einen vierten Graben 523 gebracht, welcher gebildet wird zwischen den ersten Elektroden 311 und der zweiten funktionalen Schicht 522, derart, dass die jeweiligen vierten Gräben 523 gefüllt und möglicherweise überfüllt werden mit dem Material für die zweite Elektrode.
Das Aspektverhältnis der dritten Gräben 523 beträgt gemäß einem Ausführungsbeispiel der Erfindung 1:10, beispielsweise 1:5, gemäß einem Ausführungsbeispiel der Erfindung 1:2.
Gemäß einem Ausführungsbeispiel der Erfindung ist es optional vorgesehen, vorher vollständig und ganzflächig eine zusätzliche Liner-Schicht auf der zweiten funktionalen Schicht 522 abzuscheiden, wobei Titan (Ti), Titan-Nitrid (TiN), Tantal (Ta), oder Tantal-Nitrid (TaN) als eine Liner-Schicht vorgesehen sein kann, wobei die Liner-Schicht möglicherweise auch als Diffusionsbarriere dient, beispielsweise in dem Fall, dass Kupfer oder Silber als das Material 531 für die zweite Elektrode verwendet wird (siehe Querschnittsansicht 530 in 5d).
Nunmehr ist die Speicherzellen-Anordnung 300 fertig gestellt, es können jedoch noch die in den 5e und 5f dargestellten zusätzlichen Verfahrensschritte in einem alternativen Ausführungsbeispiel der Erfindung vorgesehen sein.
In einem Ausführungsbeispiel der Erfindung kann es vorgesehen sein, dass ein Teil des Materials der zweiten Elektrode, das die vierten Gräben 523 überfüllt, und zusätzlich ein Teil der innenleitenden Schicht 521 entfernt wird mittels eines chemisch mechanischen Polier-Prozesses derart, dass die obere Oberfläche der ersten Elektroden 311 freigelegt wird (siehe Querschnittsansicht 540 in 5e).
Dann kann eine dritte dielektrische Schicht 551 ganzflächig auf der planarisierten Oberfläche der Schichtenanordnung gemäß 5e abgeschieden werden (siehe Querschnittsansicht 550 in 5f).
Wie in 4 dargestellt ist, sind somit Teile der innenleitenden Schicht 521 auf den Seitenwänden der ersten Elektroden bzw. der Liner-Schichten der ersten Elektroden aufgebracht, wobei die Seitenwände der ersten Elektroden im Wesentlichen senkrecht, allgemein in einem Winkel von ungleich 0° (beispielsweise in einem Winkel α, für den gilt 0° < α < 102°) zu der Hauptprozessierungsoberfläche des Substrats 305 angeordnet sind, wobei die Hauptprozessierungsoberfläche parallel zu der oberen Oberfläche der ersten Elektroden 311 verläuft. Die zweite Elektrode 531 weist Abschnitte auf, welche zwischen den Seitenflächen der ersten Elektroden enthalten sind, wobei in einer alternativen Ausgestaltung der Erfindung es vorgesehen sein kann, dass die zweite Elektrode 531 durch die dritte Dielektrikumschicht 551 hindurch noch eine leitfähige Verbindung zu ihrer Ansteuerung aufweist.
Alternativ kann die Ansteuerung in einem Peripherie-Gebiet der Speicherzellen-Anordnung 300, welches aus Gründen der Übersichtlichkeit hier nicht gezeigt ist, vorgesehen sein.
Durch Anlegen einer elektrischen Spannung zwischen der zweiten Elektrode 531 und einer jeweiligen ersten Elektrode 311 wird ein begrenztes elektrisches Feld erzeugt, in 4 dargestellt mittels Ellipsen 401.
Das erzeugte elektrische Feld bewirkt, wenn die das elektrische Feld erzeugende elektrische Spannung größer ist als eine Schwellenspannung der jeweiligen Speicherzelle, das horizontale Ausbilden, anders ausgedrückt das horizontale Wachsen, eines metallisch leitfähigen Dendriten 402 zwischen der zweiten Elektrode 531 und der jeweiligen ersten Elektrode 311, wodurch die elektrischen Eigenschaften der jeweiligen Speicherzelle, beispielsweise die Leitfähigkeit eines elektrischen Bereichs zwischen der ersten Elektrode 311 und der zweiten Elektrode 531 verändert wird. Dies ermöglicht das Einspeichern von Information in eine jeweilige Speicherzelle, beispielsweise als eine binäre Information, als eine ternäre Information oder als eine quaternäre Information oder als eine Information mit einer noch größeren Anzahl von Bits, abhängig von der Fähigkeit des Erfass-Schaltkreises und seiner Erfassungs-Granularität der jeweiligen Eigenschaft der Speicherzelle mittels Ausbildens der Dendriten zwischen der zweiten Elektrode 531 und der jeweiligen ersten Elektrode 311. Die Dendriten 402, auch bezeichnet als horizontale Filamente, bewirken eine erhebliche Reduktion des elektrischen Widerstandes der innenleitenden Schicht 521 zwischen der zweiten Elektrode 531 und einer jeweiligen ersten Elektrode 311. Die Veränderung des elektrischen Widerstandes wird gemessen und auf diese Weise wird die in der Speicherzelle gespeicherte Information ausgelesen.
Anschaulich wirkt die zweite Elektrode hinsichtlich der benachbarten Speicherzellen, anders ausgedrückt der zu einer anzusteuernden ersten Elektrode jeweils örtlich benachbart angeordneten anderen ersten Elektrode, als Faraday'scher Käfig. Auf diese Weise ist der aktive Bereich, auf welchen das Bilden der Filamente wirkt, wesentlich größer als bei vertikalen Filamenten. Dies ist vorteilhaft im Rahmen der Steuerung des "An"-Widerstands (repräsentierend eine erste binäre Information, d. h. einen ersten logischen Wert "0") bzw. des "Aus"-Widerstands (repräsentierend eine zweite binäre Information, d. h. einen zweiten logischen Wert "1") sowie die Streuung der jeweiligen Schwellenspannungen zwischen unterschiedlichen Speicherzellen in einem Speicherzellen-Array. Für eine erste Elektrode mit einem Durchmesser von 65 nm ergibt sich beispielsweise ein aktiver Bereich bei herkömmlichen vertikalen Filamenten von ungefähr 3.200 nm², wohingegen bei einem Durchmesser von 65 nm der ersten Elektroden und einer Höhe von ersten Elektroden von 130 nm sich ein aktiver Bereich von 25.000 nm² ergibt, womit der aktive Bereich um den Faktor 8 vergrößert wird.
Anschaulich ist somit gemäß einem Ausführungsbeispiel der Erfindung vorgesehen, das Material zwischen jeweils zwei einander benachbarten Elektroden, welche als untere Elektrode an der jeweiligen Speicherzelle fungiert, zu entfernen, zumindest teilweise zu strukturieren und in diese Struktur die innenleitende Schicht und das Dotier-Metallmaterial der zweiten funktionalen Schicht auf die innenleitende Schicht in dieser Struktur aufzubringen und somit ein Wachstum von Dendriten zu ermöglichen in einer Richtung, die im Wesentlichen parallel zu einer Ebene erfolgt, welche parallel zu der Hauptprozessierungsfläche der Speicherzellenanordnung ist.
Auf diese Weise wird das Nebensprechen beim Programmieren zweier einander benachbarter Speicherzellen erheblich reduziert, wodurch die Verlässlichkeit einer Speicherzelle erhöht wird und auch unerwünschte Kriecheffekte der mittels der Dendriten gebildeten leitfähigen Bereiche reduziert werden. Auch kann die Streuung der Widerstände und Schwellenspannungen zwischen den einzelnen Speicherzellen in dem gesamten Speicherzellen-Array erheblich reduziert werden.
6 zeigt eine Querschnittsansicht 600 einer programmierbaren Anordnung gemäß einem alternativen Ausführungsbeispiel der Erfindung.
Die programmierbare Anordnung aus 6 ist ähnlich der programmierbaren Anordnung 550, die in 5f gezeigt ist mit dem Unterschied, dass das Material 531 für die zweite Elektrode teilweise ersetzt wird durch ein anderes elektrisch leitfähiges Material oder durch ein elektrisch isolierendes Material. Dieses Ersetzen kann durchgeführt werden unter Verwendung eines anisotropischen Ätzprozesses (beispielsweise RIE), gefolgt von einem Damaszener-Prozess zum Abscheiden des Ersetzungs-Materials 601. In einem Ausführungsbeispiel der Erfindung kann ein Unterfüllen des Materials 531 für die zweite Elektrode vorgesehen sein, gefolgt von einem Füllen und Überfüllen des isolierenden Materials, welches dann planarisiert werden kann (beispielsweise mittels eines CMP-Prozesses).
Wie in den 7A und 7B dargestellt ist, können in einigen Ausführungsbeispielen Speichereinrichtungen, wie solche, wie sie hier beschrieben worden sind, in Modulen verwendet werden.
In 7A ist ein Speichermodul 700 dargestellt, auf welchem eine oder mehrere Speichereinrichtungen 704 auf einem Substrat 702 angeordnet sind. Die Speichereinrichtung 704 kann eine Mehrzahl von Speicherzellen aufweisen, wobei jede Speicherzelle ein Speicherelement gemäß einem Ausführungsbeispiel der Erfindung verwendet. Das Speichermodul 700 kann ferner eine oder mehrere elektronische Einrichtungen 706 aufweisen, welche enthalten können einen oder mehrere Speicher, einen oder mehre Verarbeitungs-Schaltkreise, einen oder mehrere Steuer-Schaltkreis, einen oder mehrere Adressierungs-Schaltkreise, einen oder mehrere Bus-Verbindungs-Schaltkreise, oder einen oder mehrere andere Schaltkreise oder elektronische Einrichtungen, welche auf einem Modul mit einer Speichereinrichtung, wie beispielsweise der Speichereinrichtung 704, kombiniert werden können. Zusätzlich kann das Speichermodul 700 mehrere elektrische Verbindungen 708 aufweisen, welche verwendet werden können zum Verbinden des Speichermoduls 700 mit anderen elektronischen Komponenten, einschließlich anderer Module.
Wie in 7B dargestellt ist, können in einigen Ausführungsbeispielen der Erfindung diese Module stapelbar sein, so dass ein Stapel 750 gebildet werden kann. Beispielsweise kann ein stapelbares Speichermodul 752 eine oder mehrere Speichereinrichtungen 756 enthalten, welche auf einem stapelbaren Substrat 754 angeordnet sind. Die Speichereinrichtung 756 weist Speicherzellen auf, welche Speicherelemente gemäß einem Ausführungsbeispiel der Erfindung verwenden. Das stapelbare Speichermodul 752 kann ferner eine oder mehrer elektronische Einrichtungen 756 enthalten, welche enthalten können einen oder mehrere Speicher, einen oder mehrere Verarbeitungs-Schaltkreise, einen oder mehrere Steuer-Schaltkreise, einen oder mehrere Adressier-Schaltkreise, einen oder mehrere Bus-Verbindungs-Schaltkreise, oder eine oder mehrere andere Schaltkreise oder elektronische Einrichtungen, welche kombiniert werden können auf einem Modul mit einer Speichereinrichtung, wie beispielsweise der Speichereinrichtung 756. Elektrische Verbindungen 760 werden verwendet zum Verbinden des stapelbaren Speichermoduls 752 mit anderen Modulen in dem Stapel 750, oder mit anderen elektronischen Einrichtungen. Andere Module in dem Stapel 750 können zusätzliche stapelbare Speichermodule enthalten, welche gleich sind dem stapelbaren Speichermodul 752, welches oben beschrieben worden ist, oder von anderen Arten von stapelbaren Modulen, wie beispielsweise stapelbare Verarbeitungs-Module, stapelbare Steuer-Module, stapelbare Kommunikations-Module oder andere Module, welche elektronische Komponenten enthalten.

Claims

Integrierter Schaltkreis mit einer programmierbaren Anordnung, wobei die programmierbare Anordnung aufweist, • ein Substrat mit einer Hauptprozessierungsfläche; • mindestens zwei erste Elektroden; • wobei jede erste Elektrode der zwei ersten Elektroden eine Seitenfläche aufweist, die in einem jeweiligen Winkel bezüglich der Hauptprozessierungsfläche angeordnet ist, wobei sich die beiden Seitenflächen einander gegenüberliegend angeordnet sind; • mindestens eine zweite Elektrode; und • ionenleitendes Material zwischen jeder ersten Elektrode der mindestens zwei ersten Elektroden und der mindestens einen zweiten Elektrode; • wobei die mindestens eine zweite Elektrode zumindest teilweise zwischen den Seitenflächen der mindestens zwei einander gegenüberliegend angeordneten ersten Elektroden angeordnet ist.
Integrierter Schaltkreis gemäß Anspruch 1, wobei das innenleitende Material auf den Seitenflächen der mindestens zwei ersten Elektroden zumindest teilweise als innenleitende Schicht angeordnet ist.
Integrierter Schaltkreis gemäß Anspruch 2, wobei die innenleitende Schicht zwischen den mindestens zwei ersten Elektroden angeordnet ist.
Integrierter Schaltkreis gemäß Anspruch 2 oder 3, wobei das innenleitende Material aus Chalkogenid-Material hergestellt ist aus einem Material, das ausgewählt ist aus einer Gruppe von Materialien, bestehend aus: CdSe, ZnCdS, CuO₂, TiO₂, NiO, CoO, Ta₂O₅, WO₂, Al:ZnO_x, Al₂O₃, Cu:MoO_x, SrTiO_x, Nb₂O_5-x, Pr_1-xCa_xMnO₃, Cr:SrZrO₃, Nb:SrTiO₃.
Integrierter Schaltkreis gemäß einem der Ansprüche 2 bis 4, wobei die innenleitende Schicht aus Metallionen enthaltendem Chalkogenid-Material hergestellt ist.
Integrierter Schaltkreis gemäß Anspruch 4 oder 5, wobei das Chalkogenid-Material ausgewählt ist aus einer Gruppe von Materialien bestehend aus Schwefel, Selen, Germanium, Tellur, oder einer Kombination dieser Materialien.
Integrierter Schaltkreis gemäß Anspruch 5 oder 6, wobei die Metallionen hergestellt sind aus einem Metall, ausgewählt aus einer Gruppe von Metallen, bestehend aus: Schwefel, Kupfer, Zink, oder einer Kombination dieser Materialien.
Integrierter Schaltkreis gemäß einem der Ansprüche 1 bis 7, wobei die mindestens zwei ersten Elektroden oder die mindestens eine zweite Elektrode aus einem Silber enthaltenden Material hergestellt ist oder sind.
Integrierter Schaltkreis gemäß einem der Ansprüche 1 bis 8, mit einem Metalldendriten, der sich erstreckt von der mindestens einen zweiten Elektrode in das innenleitende Material hinein in Richtung einer ersten Elektrode der mindestens zwei ersten Elektroden.
Integrierter Schaltkreis gemäß einem der Ansprüche 1 bis 8, mit einem Metalldendriten, der sich erstreckt von einer ersten Elektrode der mindestens zwei ersten Elektroden in das innenleitende Material hinein in Richtung der mindestens einen zweiten Elektrode.
Integrierter Schaltkreis gemäß einem der Ansprüche 1 bis 10, • mit einem Graben zwischen den mindestens zwei ersten Elektroden; • wobei das innenleitende Material zumindest teilweise an den Seitenflächen der mindestens zwei ersten Elektroden in dem Graben angeordnet ist; • wobei die mindestens eine zweite Elektrode zumindest teilweise in dem Graben angeordnet ist.
Integrierter Schaltkreis gemäß einem der Ansprüche 1 bis 11, mit einer dielektrischen Schicht auf oder über der mindestens zwei ersten Elektroden und der mindestens einen zweiten Elektrode.
Integrierter Schaltkreis mit einer programmierbaren Anordnung, wobei die programmierbare Anordnung aufweist, • mindestens zwei erste Elektroden; • einen Graben zwischen den mindestens zwei ersten Elektroden; • innenleitendes Material auf mindestens einem Teil der Graben-Seitenflächen der mindestens zwei ersten Elektroden; und • mindestens eine zweite Elektrode in dem Graben auf mindestens einem Teil des innenleitenden Materials zwischen den mindestens zwei ersten Elektroden.
Integrierter Schaltkreis gemäß Anspruch 13, wobei das innenleitende Material auf den Seitenwänden der mindestens zwei ersten Elektroden zumindest teilweise als innenleitende Schicht angeordnet ist.
Integrierter Schaltkreis gemäß Anspruch 13 oder 14, wobei das innenleitende Material aus Chalkogenid-Material hergestellt ist aus einem Material, das ausgewählt ist aus einer Gruppe von Materialien, bestehend aus: CdSe, ZnCdS, CuO₂, TiO₂, NiO, CoO, Ta₂O₅, WO₂, Al:ZnO_x, Al₂O₃, Cu:MoO_x, SrTiO_x, Nb₂O_5-x, Pr_1-xCa_xMnO₃, Cr:SrZrO₃, Nb:SrTiO₃.
Integrierter Schaltkreis gemäß einem der Ansprüche 13 bis 15, wobei die innenleitende Schicht aus Metallionen enthaltendem Chalkogenid-Material hergestellt ist.
Integrierter Schaltkreis gemäß Anspruch 15 oder 16, wobei das Chalkogenid-Material ausgewählt ist aus einer Gruppe von Materialien bestehend aus Schwefel, Selen, Germanium, Tellur, oder einer Kombination dieser Materialien.
Integrierter Schaltkreis gemäß Anspruch 16 oder 17, wobei die Metallionen hergestellt sind aus einem Metall, ausgewählt aus einer Gruppe von Metallen, bestehend aus: Schwefel, Kupfer, Zink, oder einer Kombination dieser Materialien.
Integrierter Schaltkreis gemäß einem der Ansprüche 13 bis 18, wobei die mindestens zwei ersten Elektroden oder die mindestens eine zweite Elektrode aus einem Silber enthaltenden Material hergestellt ist oder sind.
Integrierter Schaltkreis gemäß einem der Ansprüche 13 bis 19, mit einem Metalldendriten, der sich erstreckt von der mindestens einen zweiten Elektrode in das innenleitende Material hinein in Richtung einer ersten Elektrode der mindestens zwei ersten Elektroden.
Integrierter Schaltkreis gemäß einem der Ansprüche 13 bis 19, mit einem Metalldendriten, der sich erstreckt von einer ersten Elektrode der mindestens zwei ersten Elektroden in das innenleitende Material hinein in Richtung der mindestens einen zweiten Elektrode.
Integrierter Schaltkreis gemäß einem der Ansprüche 13 bis 21, mit einer dielektrischen Schicht auf oder über der mindestens zwei ersten Elektroden und der mindestens einen zweiten Elektrode.
Verfahren zum Herstellen eines integrierten Schaltkreises mit einer programmierbaren Anordnung, • wobei mindestens zwei erste Elektroden auf eine Hauptprozessierungsfläche eines Substrats aufgebracht werden derart, dass jede erste Elektrode der zwei ersten Elektroden eine Seitenfläche aufweist, die in einem jeweiligen Winkel bezüglich der Hauptprozessierungsfläche angeordnet ist, wobei sich die beiden Seitenflächen einander gegenüberliegend angeordnet sind; • wobei innenleitendes Material auf mindestens einem Teil der Seitenflächen der mindestens zwei Elektroden aufgebracht wird; und • wobei mindestens eine zweite Elektrode auf mindestens einen Teil des innenleitenden Materials zwischen den Seitenflächen der mindestens zwei ersten Elektroden aufgebracht wird.
Verfahren zum Herstellen eines integrierten Schaltkreises mit einer programmierbaren Anordnung, • wobei ein Graben zwischen mindestens zwei ersten Elektroden gebildet wird; • wobei innenleitendes Material auf mindestens einem Teil der Graben-Seitenflächen der mindestens zwei ersten Elektroden aufgebracht wird; und • wobei mindestens eine zweite Elektrode in dem Graben auf mindestens einem Teil des innenleitenden Materials zwischen den mindestens zwei ersten Elektroden aufgebracht wird.
Speichermodul, mit einer Mehrzahl von integrierten Schaltkreisen, wobei mindestens ein integrierter Schaltkreis der Mehrzahl von integrierten Schaltkreisen eine programmierbare Anordnung aufweist, wobei die programmierbare Anordnung aufweist • ein Substrat mit einer Hauptprozessierungsfläche; • mindestens zwei erste Elektroden; • wobei jede erste Elektrode der zwei ersten Elektroden eine Seitenfläche aufweist, die in einem jeweiligen Winkel bezüglich der Hauptprozessierungsfläche angeordnet ist, wobei sich die beiden Seitenflächen einander gegenüberliegend angeordnet sind; • mindestens eine zweite Elektrode; und • innenleitendes Material zwischen jeder ersten Elektrode der mindestens zwei ersten Elektroden und der mindestens einen zweiten Elektrode; • wobei die mindestens eine zweite Elektrode zumindest teilweise zwischen den Seitenflächen der mindestens zwei einander gegenüberliegend angeordneten ersten Elektroden angeordnet ist.
Speichermodul gemäß Anspruch 25, wobei mindestens einige der integrierten Schaltkreise aufeinander oder übereinander gestapelt angeordnet sind.
Speichermodul, mit einer Mehrzahl von integrierten Schaltkreisen, wobei mindestens ein integrierter Schaltkreis der Mehrzahl von integrierten Schaltkreisen eine programmierbare Anordnung aufweist, wobei die programmierbare Anordnung aufweist • mindestens zwei erste Elektroden; • einen Graben zwischen den mindestens zwei ersten Elektroden; • ionenleitendes Material auf mindestens einem Teil der Graben-Seitenflächen der mindestens zwei ersten Elektroden; und • mindestens eine zweite Elektrode in dem Graben auf mindestens einem Teil des innenleitenden Materials zwischen den mindestens zwei ersten Elektroden.
Speichermodul gemäß Anspruch 27, wobei mindestens einige der integrierten Schaltkreise aufeinander oder übereinander gestapelt angeordnet sind.