DE102007024413A1 - Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung - Google Patents

Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung Download PDF

Info

Publication number
DE102007024413A1
DE102007024413A1 DE102007024413A DE102007024413A DE102007024413A1 DE 102007024413 A1 DE102007024413 A1 DE 102007024413A1 DE 102007024413 A DE102007024413 A DE 102007024413A DE 102007024413 A DE102007024413 A DE 102007024413A DE 102007024413 A1 DE102007024413 A1 DE 102007024413A1
Authority
DE
Germany
Prior art keywords
packages
power module
module assembly
packs
side surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102007024413A
Other languages
English (en)
Inventor
Henning M. Redondo Beach Hauenstein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE102007024413A1 publication Critical patent/DE102007024413A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine drahtbondlose Leistungsmodulbaugruppe besteht aus einer Mehrzahl von einzelnen dünnen Packungen, die jeweils aus zwei DBC-Halbleiterscheiben bestehen, welche einen oder mehr Halbleiterchips in Sandwichbauweise einschließen. Die Chipelektroden und -anschlüsse erstrecken sich durch ein isolationsbedecktes Ende des Halbleiterscheibensandwichbaus, und die Außenseiten der Sandwichbauten sind die äußeren Kupferplatten der DBC-Halbleiterscheiben, welche in guter thermischer Verbindung mit dem Halbleiterchip sind, aber elektrisch davon isoliert sind. Die mehreren Packungen können durch Leiterrahmen auf den Anschlüssen parallel geschaltet werden, und die Packungen werden mit einem Zwischenraum zwischen ihnen gestapelt, um beide Seiten aller Packungen einem Kühlmedium, entweder den Zinken eines leitenden Kamms oder einem Fluidwärmeaustauschmedium, auszusetzen.

Description

  • VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht den Nutzen aus der vorläufigen US-Anmeldung Nr. 60/803,064, eingereicht am 24. Mai 2006, und der US-Patentanmeldung Nr. 11/751,936, eingereicht am 22. Mai 2007, auf deren gesamte Offenbarungen hier Bezug genommen wird.
  • Diese Anmeldung ist auch verwandt mit der vorläufigen US-Anmeldung Nr. 60/747,952, eingereicht am 23. Mai 2007, mit dem Titel HIGHLY EFFICIENT BOTH-SIDE-COOLED DISCRETE POWER PACKAGE, ESPECIALLY BASIC ELEMENT FOR INNOVATIVE POWER MODULES (IR-3253 Prov); der US Seriennummer 11/641,270, eingereicht am 19. Dezember 2006, mit dem Titel PACKAGE FOR HIGH POWER DENSITY DEVICES (IR-3174); der vorläufigen Anmeldung Seriennummer 60/756,984, eingereicht am 6. Januar 2006, mit dem Titel BOND-WIRELESS POWER PACKAGE WITH INTEGRATED CURRENT SENSOR, ESPECIALLY SHORT CIRCUIT PROTECTION (IR-3175 Prov), und der vorläufigen Anmeldung Seriennummer 60/761,722, eingereicht am 24. Januar 2006, mit dem Titel STRESS-REDUCED BOND-WIRLESS PACKAGE FOR HIGH POWER DENISTY DEVICES (IR-3177 Prov), auf deren gesamte Offenbarungen hier Bezug genommen wird.
  • GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft Halbleiterleistungsmodule, und sie betrifft insbesondere eine neuartige Baugruppe oder Anordnung von mehreren Halbleiterbauelementpackungen, welche von beiden Seiten gekühlt werden können, und deren Montage oder Anordnung in Leistungsumwandlungsschaltungen.
  • HINTERGRUND DER ERFINDUNG
  • Diese Anmeldung ist für eine neuartige Struktur und einen Prozess für die mehreren Halbleiterchipbaugruppen, welche parallele gegenüberliegende Metalloberflächen aufweisen, die in guter thermischer Verbindung mit der gegenüberliegenden Oberfläche eines oder mehrerer Halbleiterchips stehen, die in Sandwichbauweise zwischen zwei Direktbondkupfer- oder DBC-Halbleiterscheiben angeordnet und von den Chipelektroden elektrisch isoliert sind. Die anhängige Anmeldung Seriennummer 11/751,936, eingereicht, betitelt (IR-3253), stellt eine zweiseitige Einzelpackung vor, welche vorteilhafterweise von jeder Seite gekühlt werden kann.
  • Es wäre wünschenswert, eine Mehrzahl von solchen Packungen zu montieren bzw. anzuordnen, um vollständige Leistungswandlerschaltungen in einem kleinen Volumen zu bilden, die in einer aggressiven thermischen und mechanischen Umgebung zum Beispiel für Kraftfahrzeuganwendungen verwendbar sind. Demnach sind viele Schaltungen wünschenswert für solche Anwendungen, zum Beispiel Hochspannungs-, Hochstrom-Voll- oder -Halbbrücken mit IGBTs oder anderen MOS-gattergesteuerten Bauelementen oder Copacks, die parallel geschaltet sind. Es werden häufig Ein- oder Mehrphasenschaltungen benötigt. Es ist ferner wünschenswert, solche Schaltungen zur Gebläseluft- oder Flüssigkeitskühlung so montieren bzw. anzuordnen und unterbringen zu können, dass sie dennoch einen bequemen Zugang zu den Bauelementanschlüssen ermöglichen.
  • KURZE BESCHREIBUNG DER ERFINDUNG
  • Gemäß der Erfindung wird eine Mehrzahl von doppelseitigen gekühlten Flachpackungen mit eingebettetem oder in Sandwichbauweise angeordnetem isoliertem Halbleiterchip mit Anschlüssen, die sich von wenigstens einer Kante davon erstrecken, in einer parallelen Reihe gestapelt, wobei sich ihre Anschlüsse von einer einzigen senkrechten Ebene erstrecken. Eine gemeinsame Trägerstruktur, zum Beispiel der Deckel eines Kühlmittelbehälterkörpers, nimmt das Anschlussende der Packungen auf, deren Körper in einer Kühlmittelkammer aufgehängt werden können. Leiterrahmenanschlüsse über der Oberseite des Deckels verbinden gleiche Anschlüsse miteinander und definieren die gewünschte zu bildende Schaltung.
  • In einer Ausführungsform der Erfindung nimmt eine kammförmige Montageklammer die einzelnen Packungen nebeneinander und/oder in paralleler Anordnung auf und drücken die flachen „Kammzähne" oder Kammzinken gegen jede Packungsfläche in guter thermischer Verbindung damit. Die kammförmige Klammer kann dann in eine Fluid- (Luft oder Flüssigkeit) Kühlkammer getaucht werden, wobei die Anschlüsse jeder Packung von der Oberseite der Kammer vorstehen. Leitende Leiterrahmenstreifen erstrecken sich über die obere Oberfläche der Anschlüsse, um gemeinsame Anschlüsse zu einem Schaltungsknoten miteinander zu verbinden.
  • Alternativ können gestapelte Wärmeableiterträger selektive Gruppen von Packungen aufnehmen, und wobei sie mit geeigneten Befestigungselementen zusammen gestapelt werden können.
  • Die auf diese Weise hergestellte Baugruppe ist leicht zustande zu bringen, und sie ist eine zuverlässige Hochstrom-, Hochspannungsschaltung, welche an einem Motorgehäuse oder dergleichen in einer Kraftfahrzeug- oder anderen Anwendung angebracht werden kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht auf eine Packung, die eine einzelne DBC-Halbleiterscheibe, wie in der Anwendung Seriennummer 11/641,270 (IR-3174) offenbart, einsetzt.
  • 2 ist eine Querschnittansicht von 1 entlang der Schnittlinie 2-2 in 1.
  • 3 ist eine auseinander gezogene perspektivische Ansicht der 1 und 2 und stellt abwechselnde Orientierungen für den Halbleiterchip der Packung dar.
  • 4 und 4A sind Draufsichten von alternativen Strukturen für die Packung.
  • 5 ist eine Draufsicht einer weiteren Alternative der Packung der 1, 2 und 3, in welcher der Chip umgekehrt ist.
  • 6 ist eine auseinander gezogene Ansicht der Ausführungsform von 5.
  • 7 ist eine Draufsicht einer weiteren Ausführungsform des Bauelements der 1 bis 6, in welchem ein Kontaktloch für einen ohmschen Nebenschluss im DBC-Substrat ausgebildet ist.
  • 8 ist eine Querschnittansicht von 7 entlang der Schnittlinie 8–8 in 7 und stellt ferner einen MOSFET-Chip in der Vertiefung in der oberen Kupferschicht der DBC-Halbleiterscheibe dar.
  • 9 ist ein Querschnitt einer Packung ähnlich der von 2, die aber außerdem Lötstoppmulden enthält, um den Chip während des Lötmittelaufschmelzens zu positionieren.
  • 10 ist eine Draufsicht von 9.
  • 11 ist eine auseinander gezogene Perspektive der Packung von 9 mit mehreren Kontaktlöchern für ohmsche Nebenschlüsse in der DBC-Halbleiterscheibe.
  • 12 stellt eine DBC-Karte dar, in welcher die Packungen von 1 bis 10 im Halbleiterscheibenmaßstab verarbeitet werden können und individuell oder in ausgewählten Gruppen vereinzelt werden können.
  • 13 ist eine Draufsicht von zwei DBC-Halbleiterscheiben, wobei eine einen Halbleiterchip und die andere ein Verbindungsmuster für den Chip trägt, wenn die Halbleiterscheiben zusammen in Sandwichbauweise angeordnet werden.
  • 14 ist eine Draufsicht der Halbleiterscheiben von 13 nach dem Anordnen in Sandwichbauweise und Verbinden der Halbleiterscheiben.
  • 15 ist eine Querschnittansicht von 14 entlang der Schnittlinie 15–15 von 14.
  • 16 ist eine perspektivische Ansicht der Packung der 13, 14 und 15.
  • 17 ist eine perspektivische Ansicht eines U-förmigen Wärmeableiters, der mit der Packung von 16 verbunden ist.
  • 18 ist eine perspektivische Ansicht einer alternativen Klammeranordnung für die Packung von 16.
  • 19 ist eine perspektivische Ansicht der Packung von 16, die in einer Flüssigkeitskühlkammer angebracht ist.
  • 20 stellt eine auseinander gezogene perspektivische Ansicht einer Baugruppe von 4 Packungen von der Art, die in 16 dargestellt ist, in einem leitenden Klemmkamm mit Drain-, Source- und Gatekontaktleiterrahmen zum Anschließen der zugehörigen Anschlüsse jeder Packung dar.
  • 21 stellt eine Baugruppe ähnlich der von 20 dar, in welcher sich zwei Packungen in jedem Schlitz des Trägerkamms nebeneinander befinden.
  • 22 stellt eine alternative Position von nebeneinander angeordneten Packungen in einem Kamm, wie beispielsweise dem von 21, dar, in welchem sich die Anschlüsse der Packungen von den Seiten des Kamms erstrecken.
  • 23 stellt einen kammförmigen leitenden Träger zum Aufnehmen von Packungen von der Art dar, die in 18 dargestellt ist.
  • 24 stellt ein Schaltbild einer Einphasenhalbbrücke mit 4 parallelen Schalterchips in jedem Arm dar.
  • 25 ist eine schematische Vorderansicht von 21 mit Anschlussleitungen, die verbunden sind, um die Schaltung von 24 zu bilden.
  • 26 ist eine auseinander gezogene perspektivische Ansicht der Baugruppe von 22 mit Leiterrahmen, um die Struktur von 24 und 25 zu definieren.
  • 27 ist eine perspektivische Ansicht einer Teilbaugruppe für eine zweite Ausführungsform der Erfindung.
  • 28 stellt eine weitere Ausführungsform der Erfindung in einer auseinander gezogenen perspektivischen Ansicht dar, in welcher mehrere Packungen von einem gemeinsamen Deckel hängen und in ein Flüssigkeitskühltauchbad getaucht sind und mit Leiterrahmensteckleisten für die freiliegenden Anschlüsse.
  • 29 stellt die Ausführungsform von 30 mit mehreren Reihen von Packungen dar.
  • 30 stellt die Baugruppe von 29 mit einem Leiterrahmen (der Klarheit halber auseinander gezogen) dar, um die Schaltung und Anordnung der 24, 25 und 28 zu bilden.
  • 31 stellt die Struktur von 30 mit einem einzelnen Mehrschichtleiterrahmen dar.
  • 32 ist eine perspektivische Ansicht eines Flüssigkeitstauchbads, welches eine Mehrzahl von Flachpackungen aufnehmen kann.
  • 33 ist eine perspektivische Ansicht einer weiteren Montageträgerplattenanordnung zum Aufnehmen einer Mehrzahl von Flachpackungen.
  • 34 stellt eine einzelne Platte von der Art von 33 dar, in welcher eine Mehrzahl von solchen Platten wie gewünscht zu Gruppen zusammengefügt werden kann.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die 1, 2 und 3 stellen eine erste Ausführungsform des Halbleiterbauelements 30 der ebenfalls anhängigen Anmeldung Seriennummer 11/641,270 (IR-3174) dar. Das Halbleiterbauelement 30 umfasst einen Halbleiterchip 31 und ein Gehäuse 32.
  • Der Halbleiterchip 32 kann ein siliziumbasierter Leistungs-MOSFET mit Senkrechtleitung sein, der auf einer Oberfläche eine Sourceelektrode, welche einen Lötkontakthügel 33 aufnimmt, eine Gateelektrode, die einen Lötkontakthügel 34 aufnimmt, und auf der gegenüberliegenden Oberfläche eine Drainelektrode aufweist, die eine Lötvorform 35 aufnimmt. Lötaugen aus lötbarem Metall können anstelle der Lötkontakthügel verwendet werden, und eine Lötpaste kann anstelle der Lötvorform verwendet werden. Obwohl der Chip 31 als Siliziumchip dargestellt ist, kann er aus jeglicher Art von Halbleitermaterial sein, welche Galliumnitrid, Siliziumcarbid und dergleichen umfasst. Obwohl der Chip 31 ferner als ein Leistungs-MOSFET beschrieben wird, kann er jegliche Art von Halbleiterbauelement sein, welche einen Bipolartransistorchip, einen IGBT-Chip, einen Kippbauelementchip, einen Diodenchip und dergleichen umfasst. Ein Copack von einem IGBT und einer Diode kann seitlich beabstandet voneinander sein und ihr oberes und unteres Elektron so aufweisen, dass sie miteinander verbunden sind. Es ist beabsichtigt, dass sich der Begriff „MOS-gattergesteuertes Bauelement" auf jegliche Art von Halbleiterschaltbauelement mit Leistungselektroden auf wenigstens einer Oberfläche davon und einem Gatter zum Umschalten des Bauelements zwischen Ein- und Aus-Zuständen bezieht. Es ist beabsichtigt, dass die Begriffe „Sourceelektrode" oder „Sourcekontakt" die Source eines MOSFET oder den Emitter eines IGBTs identifizieren. Ähnlich ist beabsichtigt, dass die Begriffe „Drainelektrode" oder „Drainkontakt" und „Kollektorelektrode" oder Kollektorkontakt" austauschbar verwendet werden.
  • Das Gehäuse 32 kann eine Halbleiterscheibe sein, die aus einer unteren leitenden Schicht 40, welche an eine Isolationsschicht 41 an ihrer unteren Oberfläche gebondet ist, und einer oberen leitenden Schicht 43, welche an die Isolationsschicht an ihrer Oberseite gebondet ist, besteht. Diese Art von Struktur wird als „DBC" bezeichnet. Die obere leitende Schicht 43 ist so gemustert, dass sie eine Vertiefung 50 aufweist, die geätzt oder anderweitig darin ausgebildet ist und eine flache Bodenfläche 51 aufweist, die wenigstens teilweise von einem Rand 52 umgeben ist. Die Oberflächen der Vertiefung 51 und des Randes 52 können zum Beispiel nickelplattiert werden, um die Lötmittelbenetzung zu optimieren und das Gehäuse gegen Oxidation zu passivieren, sowie die Zuverlässigkeit zu verbessern, indem die intermetallische Verbindung zwischen dem Lötmittel und dem Kupfer und dem Silizium oder einem anderen Material des Chips, der an die Oberfläche 51 gelötet werden soll, geändert wird.
  • Die leitenden Materialien, die für die Schichten 40 und 43 verwendet werden, können jegliches Metall mit hoher Leitfähigkeit, wie beispiels- und vorzugsweise Kupfer, sein, obwohl andere Metalle verwendet werden können. Die mittlere Schicht 41 kann jede gute elektrische Isolation sein, um die Schichten 40 und 43 voneinander zu isolieren, und sie könnte ein Keramikmaterial, vorzugsweise Al2O3, sein. Als weitere Beispiele können auch AIN und SiN verwendet werden. Die Schichten 40 und 43 können jede gewünschte Dicke aufweisen, normalerweise 300 μm, aber sie können jede andere gewünschte Dicke haben, normalerweise zwischen 300 und 600 μm. Solche DBC-Materialien sind im Handel erhältlich und werden üblicherweise in Halbleiterbauelementmodulen verwendet, in welchen die Kupferschichten 40 und 43 elektrisch isoliert werden sollen, aber in thermischer Verbindung, so dass Wärme, die in einer Schicht erzeugt wird, durch die Isolationssperrschicht 41 zur anderen leitenden Schicht strömen kann.
  • Die Vertiefung 51 weist eine Tiefe auf, die ausreicht, um die Lötmittelschicht 35, welche normalerweise weniger als etwa 100 μm dick sein kann, und den Chip 31, welcher normalerweise auf weniger als etwa 100 μ m verdünnt werden kann, aufzunehmen. Im Beispiel von 1 ist der Chip 70 μm dick, und das Lötmittel 35 ist etwa 100 μm dick, wodurch eine Kupferhaut zwischen der Oberfläche 51 und der oberen Oberfläche der Isolationsschicht 41 130 μm dick gelassen wird.
  • Der Chip 31 wird entsprechend an die Oberfläche 50 der Vertiefung 50 gelötet, wobei die obere Oberfläche des Chips 31 wenigstens koplanar zur Oberseite des Randes 52 ist. Lötkontakthügel 33 und 34 stehen über diese Ebene vor, so dass die Packung umgekehrt werden kann und die Kontakthügel ohne die Notwendigkeit von Drahtbonden an Leiterbahnen auf einer Leiterplatte gelötet werden können. Alternativ können lötbare Lötaugen anstelle der Lötkontakthügel zur späteren Lötbefestigung verwendet werden. Wärme, die am Chip 31 während seines Betriebs erzeugt wird, wird durch das Keramikmaterial 41 zur Kupferschicht 40 geführt, welche Wärme aus der Packung abführen kann und insbesondere mit einem Wärmeableiter, welcher vom Drain 35 und der leitenden Schicht 40 elektrisch isoliert ist, thermisch verbunden sein kann.
  • Obwohl ein verhältnismäßig großer Spalt zwischen dem Außenumfang des Chips 31 und der Innenfläche des Randes 52 dargestellt ist, kann dieser Zwischenraum auf die kleinste Abmessung reduziert werden, die mit einer problemlosen und leichten Herstellung vereinbar ist. Außerdem kann der verbleibende Spalt mit einer Isolationsperle gefüllt werden.
  • 3 stellt zwei andere Beispiele von Orientierungen für den Chip 31 an den Positionen 3A und 3B schematisch dar.
  • Der Rand 52 der Kupferschicht 43 ist in 1, 2 und 3 so dargestellt, dass er eine Pferdehuf- oder U-Form aufweist. Es können andere Konfigurationen verwendet werden. Zum Beispiel ist in 4, in welcher Komponenten, die jenen von 1, 2 und 3 ähneln, dieselben Bezugszeichen haben, die Vertiefung 51 in Schicht 43 vollständig von einem Rand 50 umschlossen. 4A stellt eine andere Ausführungsform dar, in welcher beide Enden des Randes 43 entfernt oder geöffnet sind, um den Kontakt zu den Gate- und Sourcekontakten 34 beziehungsweise 33 zu vereinfachen. Außerdem ist es in der Ausführungsform von 4A weniger wahrscheinlich, dass es während des Formens oder Gelfüllens zu einem Lufteinschluss kommt.
  • 5 und 6 stellen eine andere Ausführungsform dar und, wie dies Im Folgenden in allen Zeichnungen der Fall ist, identifiziert dieselbe Zahl ähnliche Komponenten. 5 und 6 stellen den Chip 31 von 1 bis 4 umgekippt dar, so dass die Source- und Gatekontakthügel (oder die entsprechenden Kontakthügel eines IGBTs oder dergleichen) der vertieften flachen Oberfläche 51 gegenüberliegen. Demnach ist in 5 und 6 die obere Kupferschicht 43 von 1 bis 4 in Segmente 43a und 43b mit jeweiligen Randsegmenten 52a und 52b und flachen Vertiefungsbasisabschnitten 51a und 51b geteilt. Eine kurze Zunge 65 erstreckt sich vom Vertiefungskörper 51b. Der umgekippte Chip 31 kann dann mit dem Sourcekontakthügel 33, der an die Oberfläche 51a gelötet ist, und dem Gatekontakthügel 34, der an die Oberfläche 51b gelötet und vom Sourcekontakthügel 33 durch den Spalt 66 in der oberen leitenden Schicht 43a–43b isoliert ist, verlötet werden.
  • 7 und 8 stellen eine weitere Ausführungsform dar, in welcher wenigstens ein ohmscher Stromnebenschluss in der Packung 70 ausgebildet ist (8). Demnach weist die Isolationsschicht 41 in 7 eine Durchgangsöffnung 71 auf, die gebohrt oder anderweitig gebildet wird, bevor die Kupferschichten 40 und 43 daran gebondet werden. Die Durchgangsöffnung 71 kann auch gebildet werden, nachdem die Schichten 40 und 43 an die Isolation 41 gebondet wurden. Ein geeignetes elektrisch leitendes Material 72 (8) füllt dann die Öffnung 71, um die Schichten 40 und 43 zu verbinden und den Nebenschlusswiderstand zu bilden.
  • Der erforderliche Nebenschlusswiderstand hängt von der Anwendung ab und kann auf größer als etwa gewünschte 0,1 mOhm bemessen sein, obwohl jeglicher Widerstandswert erzeugt werden kann. Der Wert des Nebenschlusswiderstands ist ein Kompromiss zwischen dem annehmbaren Leistungsverlust innerhalb des Nebenschlusses und dem Spannungsabfall 73 über den Nebenschlusswiderstand 72. Es ist zu erwähnen, dass der Nebenschluss 72 in den thermischen Pfad der Packung integriert ist und durch den Wärmeableiter oder eine andere Wärmebehandlungskühlung für den Chip 31 automatisch gekühlt wird.
  • Der Widerstand des Nebenschlusses 72 hängt von der Geometrie und der Länge des Durchgangslochs 71 und dem spezifischen Widerstand des Nebenschlussmaterials 72 ab. Das Loch 71 ist zwar mit einem kreisförmigen Querschnitt dargestellt, könnte aber jede andere Form haben. Seine Länge ist die der Dicke der Isolationsschicht, welche, wenn es ein Keramikmaterial ist, ie beispielsweise Al2O3, zwischen 300 μm und 600 μm beträgt.
  • Das Material, das für den Nebenschluss 72 verwendet wird, kann jeder gewünschte Leiter sein, zum Beispiel Kupfer oder Lötmittel, oder es können Materialien, wie beispielsweise Manganin, sein, welche einen verhältnismäßig niedrigen thermischen Widerstandskoeffizienten aufweisen. Mehrere parallele Nebenschlüsse, die gleichmäßig oder symmetrisch über die Oberfläche der Isolationsschicht 21 verteilt werden, können ebenfalls verwendet werden, dargestellt in 7 durch gestrichelte Kreise 72a, 72b, 72c, welche unter der entsprechenden Chipelektrode sind. Dies bietet den Vorteil einer niedrigeren Induktivität, eines höheren Nebenschlussstroms und einer gleichmäßigeren Nebenschlussstromverteilung.
  • Als Nächstes ist unter Bezugnahme auf 9, 10 und 11 eine Lötstoppstruktur dargestellt, welche den Chip 31 während der Chipbefestigung sicher auf der Oberfläche 51 des Bauelements oder der Packung 70 von 8 anordnet und verhindert, dass die Chipkante den Rahmen 52 berührt. Demnach wird eine Mehrzahl von Vertiefungen oder Mulden 80 um die gewünschte Position des Chips 31 gebildet, damit sich der Chip während des Chipbefestigungsaufschmelzprozesses selbst ausrichtet. Die Mulden 80 weisen vorzugsweise die abgerundete Bodenform auf, die zum Keramikmaterial 41 hinab reicht.
  • Es ist auch möglich, einen Isolationslack oder einen anderen Lötstopper innerhalb des Rahmens 52 zu verwenden. Ein „sanfter" Lötprozess kann verwendet werden, wobei die Vorform 35, wie dargestellt, anstelle einer Lötpaste mit Flussmittel verwendet wird, die ebenfalls verwendet werden kann. Wenn die Lötvorform 35 verwendet wird, kann der Lötprozess durchgeführt werden, indem eine Gasatmosphäre gebildet wird, um eine starke Bewegung des Chips innerhalb des DBC-Gehäuses während des Lötprozesses zu vermeiden. Die Mulden 80 können jedoch als Lötstopper fungieren und auch für einen Spannungsabbau innerhalb des Gehäuses für die Bondkraft zwischen dem Kupfer und dem Keramikmaterial während der zyklischen Temperaturbeanspruchung sorgen.
  • Um die Packungskosten zu minimieren, können die einzelnen Packungen 70 von 8 (oder 30 in 1) auf einer DBC-Karte gleichzeitig gebildet und dann von der Karte vereinzelt werden. Demnach ist in 12 eine DBC-Karte 90 dargestellt. Solche Karten werden in Größen von beispielsweise 5'' × 7'' oder 4'' × 6'' hergestellt und weisen eine durchgehende mittlere Keramikschicht 41 mit oberen und unteren Kupferschichten auf. Diese Schichten können gleichzeitig maskiert und geätzt werden, um die einzelnen Packungen 70 (Oder 30) mit den Vertiefungen 52 in der oberen Schicht, wie in den vorherigen Figuren; und mit anderen Merkmalen, wie beispielsweise den Nebenschlüssen 72 und den Mulden 80 (9 und 10), zu definieren. Nach dem Mustern der Packungen und der Straßen 95 zwischen den Packungen, können verschiedene Chips 31 in die Packungspositionen geladen werden. Es ist zu erwähnen, dass die Nebenschlüsse geprüft werden können, bevor die Chips 31 montiert und an Ort und Stelle verlötet werden, und jede Packung kann vor der Vereinzelung der Packungen geprüft werden. Ferner können die Chips, die in die Packungen geladen werden, verschiedene Chips sein, wie beispielsweise eine Kombination von MOSFETs, IGBTs, Dioden und dergleichen.
  • Es ist sehr wünschenswert, die Nebenschluss- 72 Werte zu prüfen, bevor irgendein Silizium- oder anderer Chip in der jeweiligen Packung angebracht wird, um einen Ausbeuteverlust zu verringern. Nach dem Ausführen von Prüfungen auf Halbleiterscheibenebene können die DBC-Gehäuse durch Zersägen, Zerschneiden oder physikalisches Auseinanderbrechen an den Straßen 95 vereinzelt werden.
  • Es ist zu erwähnen, dass die Packungen in Gruppen von zwei oder mehr Packungen vereinzelt werden können. Zweier-Packungs-Gruppen sind auf der rechten Hälfte von 12 dargestellt.
  • Es ist auch zu erwähnen, dass Kontaktlöcher in ausgewählten Packungspositionen auf der Karte 12 und in ausgewählten von Packungsgruppen weggelassen werden können.
  • Die Bildung der Packungen auf der Karte 90 hat Vorteile in Verbindung mit dem Versand von Packungen an einen Kunden. Demnach können die Karten intakt an einen Kunden versendet und durch den Nutzer am Ort des Nutzers vereinzelt werden. Die Karten können durch eine geeignete Folie für den Versand geschützt und für eine leichtes Abbrechen oder Vereinzeln von Packungen durch den Endnutzer vorgeschrieben werden.
  • Ein weiterer leitender Wärmeableiter oder eine weitere leitende Platte 131 kann durch ein Lötmittel oder einen leitenden Klebeleim an den leitenden Segmenten der Bauelemente 30 befestigt werden, um eine zusätzliche doppelseitige Kühlung für die Bauelemente 30 bereitzustellen. Die leitende Platte 131 wird von den Bauelementen 30 durch Isolationsschichten 31 elektrisch isoliert.
  • Ein zweites DBC- oder eine andere Halbleiterscheibe/anderes Substrat wird bereitgestellt, um mit den freiliegenden Elektroden auf der oberen Oberfläche der ersten DBC-Halbleiterscheibe von 1 bis 12 der ebenfalls anhängigen Anmeldung Seriennummer 11/641,270 (IR-3174) einen Kontakt herzustellen. Die Verwendung zweier solcher DBC-Halbleiterscheiben ist Gegenstand der ebenfalls anhängigen Anmeldung Seriennummer 60/747,952 (IR-3253 Prov).
  • Demnach stellt 13 eine erste DBC-Halbleiterscheibe 200 dar, die jener von 1 bis 12 und insbesondere von 4a ähnelt, in welcher ein MOSFET-(oder IGBT-)Chip einen Sourcekontakt 33 (mit einer anderen Form als der von 4a) und einen Gatekontakt 34 aufweist. Der Chip 31 wird an die Oberfläche 50 der Vertiefung 51 in der Kupferschicht 43 gelötet und ist von Randabschnitten 52a und 52b beabstandet, wie dargestellt. 13 und 15 stellen auch die zweite leitende Kupferschicht 40 und die Isolationsschicht 41 für die DBC-Halbleiterscheibe oder -Baugruppe 200 dar.
  • Eine zweite DBC-Halbleiterscheibenbaugruppe 230 wird bereitgestellt (13, 14, 15 und 16), um Kontaktverbindungen zum Source- 33, Gate- 34 und Drainkontakt 35 der Halbleiterscheibe 200 bereitzustellen und die Baugruppe mit einer zweiten kühlbaren Oberfläche zu versehen.
  • Demnach besteht die zweite DBC-Halbleiterscheibe 230 aus einem Körper wie jenem der Halbleiterscheibe 200 und weist einen mittleren Keramikkörper 231 mit einer unteren Kupferschicht 232 (15) und einer gemusterten oberen Kupferschicht auf, welche so gemustert ist, dass sie eine Sourceleiterbahn 240, eine Gateleiterbahn 241 und eine Drain(Rand-)Leiterbahn 242 aufweist. Der Drainrand 242 kann auf seiner linken Seite in 13 und 14 erweitert werden, falls gewünscht, und ein getrennter Drainkontaktanschluss kann an dieser Stelle angeschlossen werden. Alle Leiterbahnen werden zur Oberfläche der Keramikschicht 231 hinab geätzt, um die Leiterbahnen voneinander zu isolieren. Die Leiterbahnen sind so angeordnet, dass die Halbleiterscheibe 200 von der Position von 13 um- und auf die Oberseite der Halbleiterscheibe 230 gedreht werden kann, wie in 14 und 15 dargestellt, um den Chip 31 in Sandwichbauweise anzuordnen, wobei Leiterbahnen 240, 241 und 242 mit dem Sourcemetall 33, dem Gatemetall 34 beziehungsweise den Rändern 52a, 52b in Kontakt kommen.
  • Ein leitender Leiterrahmen von leitenden Annschlüssen 250, 251 und 252 kann an die Leiterbahnen 241, 240 beziehungsweise 242 gelötet werden und sich über den Umfang des Sandwichbaus hinaus erstrecken, um als Anschlüsse für das Bauelement zu dienen.
  • Die Leiterbahnen 241, 240 und 242 können durch ein Lötmittel oder ein leitendes Epoxid oder dergleichen mit den Elektroden 34, 33 und 52a, 52b verbunden werden, und sie können gleichzeitig mit dem Haften der Leiterrahmen 250, 251, 252 an den Leiterbahnen 241, 240 und 242 gesichert werden. Ein zusätzlicher Chip und entsprechende Leiterrahmenanschlüsse können nach Wunsch für Copackchips innerhalb des Sandwichbaus hinzugefügt werden.
  • Der montierte Sandwichbau des Chips 31, der Halbleiterscheibe 200 und der Halbleiterscheibe 230 kann mit jeder geeigneten bekannten Kunststoffisolationsformmasse 260 (15 und 16) übergossen werden, wobei die Außenflächen der Kupferleiter 40 und 232 freiliegend gelassen werden, wie in 15 und 16 dargestellt ist.
  • Die fertig gestellte Struktur kann nun von beiden Seiten des Chips 31 und von den isolierten Kupferleitern 40 und 232 (14, 15 und 16) durch Luft oder flüssige Kühlmittel gekühlt werden.
  • Demnach stellt in der neuartigen Baugruppe von 13 bis 16 die untere DBC-Halbleiterscheibe 230 Kontaktinseln für den Chip 31 innerhalb der DBC-Hableiterscheibe 200 bereit. Der Chip 31 kann jedes MOS-gattergesteuerte Bauelement oder Diode oder dergleichen sein, und es können auch mehrere Chips in der DBC-Halbleiterscheibe 200 angebracht und durch geeignete Leiterbahnen in der unteren DBC-Halbleiterscheibe 230 in Kontakt gebracht werden. Demnach kann jedes Copack von zwei oder mehr Chips, zum Beispiel einem Highside- und einem Lowside-Schalter, in einem einzigen Sandwichbau untergebracht werden.
  • Es können geeignete Mittel bereitgestellt werden, um die oberen und unteren DBC-Halbleiterscheiben während des Lötens auszurichten, wie beispielsweise die zuvor beschriebe Muldenstruktur, Lötresists, Einstellelemente und dergleichen. Ferner können Mittel zum Sichern gegen Lichtbogenbildung und Spannungsdurchschlag und zum Vergrößern des Kriech- oder Öffnungswegs zwischen Anschlüssen, wie beispielsweise Isolationsschichten, Lötstoppresist, Polyimidfolien und dergleichen, bereitgestellt werden. Es kann auch selektives Ätzen verwendet werden, um kritische Abstände zwischen dem DBC-„Gehäuse, dem Halbleiterchip und der unteren DBC zu vergrößern. Ein Unterfüllexpoxid kann ebenfalls eingesetzt werden.
  • Es ist zu erwähnen, dass der Sandwichbau von 15 und 16 sehr flach ist, und bei einer typischen DBC-Halbleiterscheibendicke von 1 bis 1,5 mm beträgt die Sandwichbaudicke 2 bis 3 mm. Der DBC-Halbleiterscheibensandwichbau kann in Abhängigkeit von der Anzahl von Chips innerhalb des Sandwichbaus eine Länge und Breite von zum Beispiel 10 bis 15 mm aufweisen. Wenn mehrere Chips verwendet werden, können zusätzliche Leiterrahmenanschlüsse, zum Beispiel die Anschlüsse 270, 271 und 280, zur Baugruppe hinzugefügt werden, wie in 16 dargestellt, und sich von der Sandwichbaukante gegenüber den Anschlüssen 250, 251, 252 erstrecken. Die verschiedenen Leiterrahmenanschlüsse können in Form, Dicke, Material, Plattierung und dergleichen für eine bestimmte Anwendung an Kundenwünsche angepasst werden.
  • Es wird nun möglich, die Baugruppe von 15 und 16 derart zu montieren, dass eine zweiseitige Kühlung durchgeführt werden kann. Demnach können zwei getrennte Wärmeableitermetallplatten zum Beispiel durch Verleimen oder Verlöten oder dergleichen an den Kupferschichten 40 und 232 in 15 und 16 befestigt werden.
  • 17 stellt eine U-förmige Metallklammer 300 dar, welche mechanisch über die Oberflächen der Kupferschichten 40 und 332 von 15 und 16 in Presskontakt mit diesen Oberflächen gestülpt werden können. Ein Lötmittel, ein thermisch leitender Leim oder ein thermisches Fett können ebenfalls verwendet werden, um eine gute Kühlung von beiden Seiten des DBC-Sandwichbaus zu gewährleisten.
  • Die Klammer 300 kann in die Position gedreht werden, die in 18 dargestellt ist, wenn sich zwei Sätze von Anschlussleitungen 250, 251, 252 und 270, 271, 272 von den gegenüberliegenden Seiten des Gehäuses erstrecken.
  • Es ist insbesondere mit der Baugruppe von 17 möglich, die kühlbaren Oberflächen einer Kühlflüssigkeit auszusetzen, da die Anschlüsse 250, 251 und 252 von den Kupferplatten 40 und 232 isoliert sind. Demnach kann, wie in 19 dargestellt, die Baugruppe 300 an ihrer Endfläche benachbart zu den Anschlüssen 250, 251, 252 an einer Montageplatte 310 befestigt werden, welche die Oberseite des Kühlmittelbehälters 311 versiegelt. Die Kühlflüssigkeit kann nach Wunsch innerhalb der oder in die und aus der Kammer 311 zirkulieren gelassen werden.
  • Als Nächstes ist unter Bezugnahme auf 20 eine Ausführungsform der Erfindung dargestellt, in welcher eine Mehrzahl von doppelseitigen gekühlten Flachpackungen 400 von 16 in einer bestimmten Schaltung montiert und zur 2-seitigen Kühlung verfügbar ist. Vorhergehend werden, wie in der zuvor erfolgten Beschreibung, dieselben Bezugszeichen verwendet, um ähnliche Teile oder Komponenten zu identifizieren. Ferner sind die dünnen Packungen 400, die von beiden Seiten kühlbar sind, und ein Sandwichbau eines oder mehrerer Halbleiterchips vorzugsweise von der Art, die in 1 bis 19 dargestellt ist und 2 DBC-Halbleiterscheiben einsetzt; aber in den zu beschreibenden Baugruppen können die Packungen andere Formen annehmen, solange eingebettete Halbleiterbauelemente zwischen den beiden Außenflächen der einzelnen Packungen montiert werden und elektrisch davon isoliert, aber in guter thermischer Verbindung damit sind.
  • Mit einer dünnen Packung ist vorzugsweise, aber nicht notwendigerweise, eine rechteckige Packung mit einer Dicke von weniger als etwa 5 mm oder mehr mit 2 oder mehr Anschlüssen gemeint, die mit dem internen Halbleiterchip verbunden sind und sich von einem Ende eines verkapselten Kunststoffgehäuses erstrecken. Isolierte thermisch leitende Platten (wie beispielsweise Kupfer) auf den gegenüberliegenden Bauelementseiten der Packung.
  • In 20 bis 37 sind die einzelnen Packungen mit dem Bezugszeichen 400 bezeichnet und enthalten einen Leistungs-MOSFET mit hervorragenden Gate-, Source- und Drainkontakten 401, 402 beziehungsweise 403. Es können jedoch mehrere Chips und zusätzliche entsprechende Anschlussleitungen verwendet werden, und der Chip kann jeder MOS-gattergesteuerte Leistungschip, wie beispielsweise IGBTs mit Freilaufdioden, Bipolartransistoren, JFETs MOSFETs, Dioden und dergleichen sein.
  • Unter Bezugnahme auf 20 sind 4 Packungen 400 zwischen den flachen Zähnen oder Zinken der kammförmigen Metallklammer 410 angebracht, wobei ihre Gate-, Source- und Drainanschlüsse 401, 402 beziehungsweise 403 über die Enden der Klammerzinken vorstehen. Die Bereiche der Chipzähne sind koextensiv zu den äußeren Kupferplatten der DBC-Halbleiterscheiben (zum Beispiel Platten 40 und 232 von 15).
  • Die kammförmige Klammer 410 kann Kupfer sein, wobei ihre Innenflächen unter Verwendung von thermischem Fett oder thermisch leitenden Klebstoffen gegen die freiliegenden Kupferflächen jeder Packung gelötet, geleimt bzw. geklebt und/oder gepresst sind, um eine gute thermische Verbindung zu allen Packungen 400 herzustellen. Leitende Leiterrahmen 415, 416 und 417, welche voneinander isoliert sind, sind vorgesehen, um alle Gate-, Sourceund Drainanschlüsse 401, 402 beziehungsweise 403 miteinander zu verbinden.
  • Ein zusätzlicher Wärmeableiter 420 aus Kupfer oder dergleichen kann an eine oder beide Seiten des der Klammer 410 angeschlossen sein.
  • 21 stellt eine alternative leitende Klammer 430 dar, welche längliche Zinken aufweist, die es ermöglichen, dass zwei Packungen 400 im Schlitz zwischen jedem Paar von Kammzinken, wie dargestellt, montiert werden. Leiterrahmen, die in Verbindung mit 25, 26, 27 zu beschreiben sind, werden verwendet, um geeignete Verbindungen zu den Anschlüssen der Packungen 400 herzustellen.
  • 22 stellt eine Modifikation von 21 dar, in welcher die Packungen 400 um 90° gedreht sind, so dass sich ihre Anschlüsse von den Seiten der Klammer 430 erstrecken. Leiterrahmen (nicht dargestellt), die sich entlang jeder Seite der Klammer 430 erstrecken, stellen die gewünschte Verbindung mit jedem Packungsanschluss her.
  • 23 stellt noch eine andere Ausführungsform der Erfindung dar, in welcher die Packung 400 von 22 ein Copack von wenigstens zwei MOSFETs ist, zum Beispiel wie jenes von 17, wobei sich die Chipanschlüsse von gegenüberliegenden Enden der Packung erstrecken. Mehrere gestapelte Bauelemente dieser Art sind zwischen den Zinken des kammförmigen Wärmeableiters 440 angebracht und in gutem thermischen Kontakt mit den Kupferflächen, wie beispielsweise der Oberfläche 441 der Packung 400 in 23. Wiederum verbinden Leiterrahmen (nicht dargerstellt) auf den gegenüberliegenden Seiten der Klammer 440 die Anschlüsse der Packungen 400 gemäß den Anwendungsanforderungen.
  • 24 ist ein Schaltbild eines Halbbrückenleistungsmoduls, das ein Copack von 4 IGBT-Chips (4 Packungen 400) mit entsprechenden parallel geschalteten Freilaufdioden auf jeder Seite des Schalters verwendet. Es kann jede andere gewünschte Anwendungsschaltung bereitgestellt werden. Ferner könnten die IGBTs, falls gewünscht, durch Leistungs-MOSFETs mit den Source- und Drainanschlüssen statt den Emitter- beziehungsweise Kollektorelektroden ersetzt werden. Es ist ferner zu erwähnen, dass, obwohl 4 Packungen 400 parallel dargestellt sind, jede gewünschte Anzahl von parallelen Packungen oder Chips verwendet werden kann.
  • In 24 umfasst der Highside-Abschnitt der Brücke 4 IGBT-Copacks 450, 451, 452 und 453; und der Lowside-Abschnitt umfasst 4 IGBT-Copacks 455, 456, 457 und 458. Jeder der Chips 450 bis 458 ist in einer entsprechenden zweiseitigen gekühlten Packung enthalten. Wenn die Schaltung ausgelegt ist, um zum Beispiel einen Motor von einer Kraftfahrzeugbatterie anzutreiben, werden die Batterie(+)- und (–)-Anschlüsse 460 beziehungsweise 461 der Batterie so angeschlossen, wie dargestellt, und die Knoten zwischen den Schalterpaaren 450, 455; 451, 456; 453, 457; 454, 458 werden mit einer Motorphase 464 verbunden. Geeignete Gatesteuerschaltungen werden mit den Highside- und Lowside-Gateanschlüssen 462 beziehungsweise 463 verbunden.
  • Die Schaltung von 24 ist in der Baugruppe der Erfindung mit den Anordnungen von 21, 22 und 23 durch geeignete Leiterrahmenverbindungen mit den Bauelementanschlüssen leicht auszuführen.
  • 25 und 26 stellen eine neuartige induktionsarme Mehrschicht-Leiterrahmenanordnung für die Baugruppe von 21 dar, um die Schaltung von 24 (mit MOSFETs) zu bilden. Demnach ist die Baugruppe mit einem Motorphasenleiterrahmen 470, welcher alle Highside-Drainanschlüsse 403 und alle Lowside-Sourceanschlüsse 402 aufnimmt; einem Batterie(+)-Leiterrahmen 471, welcher alle der Sourceanschlüsse der (linken) Highside-Sourceanschlüsse 402 aufnimmt, einem Batterie(–)-Leiterrahmen 472, welcher alle Lowside-Drainanschlüsse 403 aufnimmt, einem Highside-Gateleiterrahmen 473, welcher alle Highside-Gateanschlüsse 401 aufnimmt, und einem Lowside-Gateleiterrahmen 473, welcher alle Lowside-Gateanschlüsse 401 aufnimmt, dargestellt.
  • Die Leiterrahmen 470, 471, 472, 473 und 474 können, wie in 25 und 26 dargestellt, in Bezug auf einer Isolationsträgerschicht 480 so getragen werden, dass sie voneinander isoliert sind. Eine optionale Isolationsschicht 483 kann hinzugefügt werden, um die Leiterrahmenisolation zu gewährleisten. Die Bauelementanschlüsse können mit ihren entsprechenden Leiterrahmen durch Löt-, Schweiß-, Presspass- oder Durchpassbefestigung verbunden werden. Die Leiterrahmenschichten können in Bezug auf die Oberflächen der Isolationsschicht 480 nach Wunsch geändert werden. Die Isolationsgehäuse der Packungen 400 können ebenfalls als Isolations- und Kontrollelemente verwendet werden, um die Notwendigkeit der optionalen Isolationsschicht 481 von 25 zu beseitigen.
  • Es ist zu erwähnen, dass der Mehrschichtleiterrahmen eine Teilbaugruppe sein kann, welche in einem einzigen Schritt mit allen Kontakten verbunden werden kann. Die verschiedenen Anschlüsse können nach Wunsch geformt sein. Außerdem kann jegliche gewünschte Schaltung gebildet werden, zum Beispiel H-Brücken und dergleichen, in welcher Leiterrahmen einen entsprechenden Kontakt mit den Anschlüssen der 4 Packungen 400 herstellen. Außerdem können Gatetreiberschaltungs- (die Gatetreiberplatten-) Sensoren, Schutzschaltungen, Buskondensatoren und dergleichen auf den Seiten und Unterseiten des Wärmeableiters angebracht werden.
  • Die Wärmeableiter oder Kämme 410, 430 und 440 von 20 bis 23 können andere Formen als jene aufweisen, die dargestellt sind, und sie können primäre und sekundäre Kühlelemente aufweisen. Zum Beispiel können die Kämme Kühlrippen für eine wirksamere Gebläsekühlung oder Flüssigkeitskühlung aufweisen, und sie können innere Kanäle aufweisen, um flüssige Kühlmittel zu führen. Solche aktive oder passive Kühlelemente werden am besten auf der Basis oder den Seitenwänden des Kamms oder der Klammer angebracht.
  • Ferner können die Wärmeableiter 410, 430 und 440 eine einzelne Spritzgusskomponente sein oder aus modularen plattenähnlichen Elementen gebildet sein, die zum Beispiel durch schraubenähnliche Befestigungsmittel oder durch Schweißen, Löten oder ein anderes Klebemittel miteinander verbunden sein können.
  • 27 stellt modulare leitende Wärmeableiterelemente 500 dar, welche jeweils zwei nebeneinander angeordnete Packungen 400 aufnehmen. Es kann jede gewünschte Anzahl solcher Module zusammen gestapelt und verklemmt oder anderweitig durch Schrauben oder Bolzen durch Schraubenlöcher 501 verbunden werden, um die Wärmeableiterflächen in thermischen Kontakt mit den Oberflächen, wie beispielsweise der Kupferplatte 441 der Packungen 400, zu drücken. Ein thermisch leitender Klebstoff oder ein thermisches Fett kann verwendet werden, um die wirksamste zweiseitige Kühlung der Packungen 400 zu erreichen.
  • 28 stellt eine weitere Ausführungsform der Erfindung dar, in welcher die Oberseiten der Packungen 400 an Öffnungen in der Montage- und Versieglungsplatte 600 befestigt sind, welche so ausgelegt ist, dass sie das schematisch veranschaulichte Flüssigkeitskühlervolumen 601 abdeckt, welches ein flüssiges Wärmeaustauschfluid enthält. Die Bauelemente können in die Platte 600 geleimt bzw. geklebt oder gepresst werden, und ihre Kühlflächen werden in das Kühlmittel getaucht. Leiterrahmen 610, 611 und 612 nehmen die Anschlüsse 401, 402 und 403 außerhalb vom Kühlmittelvolumen 601 auf und verbinden sie miteinander. Es ist zu erwähnen, dass Kühlmitteleinlässe und -auslässe (nicht dargestellt) bereitgestellt werden können, um ein Kühlmittel zirkulieren zu lassen.
  • 29 stellt eine weitere Ausführungsform von 28 dar, in welcher eine Abdeckplatte 600 eine zweite Reihe von Packungen 400 aufnimmt. Obwohl die Wände des Kühlmittelbehälters oder Tauchbads 601 nicht dargestellt sind, können sie herkömmlicherweise zur Befestigung und Kühlung von anderen elektronischen Komponenten, wie beispielsweise Treiberplatten, Kondensatoren und dergleichen, verwendet werden.
  • 30 stellt die Leiterrahmenanordnung von 26 so dar, wie auf die Struktur von 29 angewendet. Das Kühlmittel 601 ist nicht dargestellt. In der Anordnung von 30 werden die verschiedenen Leiterrahmen 470 bis 474 und die Isolationsschicht 480 in getrennten Prozessschritten befestigt und dann aneinander befestigt.
  • Wie in 31 dargestellt, kann ein Mehrschichtleiterrahmen 650 als eine Teilbaugruppe verwendet werden, in welcher alle Leiterrahmen an der Isolationsschicht 480 vorbefestigt werden, welche in einem einzigen Schritt am Leistungsschalter befestigt wird.
  • Als Nächstes ist unter Bezugnahme auf 32 ein Tauchbadwärmeableiter 700 dargestellt, welcher eine Abdeckplatte 699 aufweist, welche eine Mehrzahl von Flachpackungsaufnahmeöffnungen 701 bis 708 zum Aufnehmen der Körper der Packungen 400 bis zu einer Tiefe innerhalb des Gehäuses 698 (welches die Abdeckung 699 versiegelnd aufnimmt) in Bezug auf die Packungstiefe, zum Beispiel weniger als etwa 10 mm, enthält, so dass die Anschlussendabschnitte der Packungen von der Oberseite der Abdeckung 699 vorstehen. Die Wände des Wärmeableiters 700 können weitere Befestigungselemente aufweisen, welche Nutzen aus der Kontaktkühlung ziehen würden, wie beispielsweise Treiberplatten, Kondensatoren und andere Teile, die nicht zum Eintauchen in ein flüssiges Kühlmittel geeignet sind. Ein Fluidkühlmitteleinlass 710 und ein Kühlmittelauslass 711 in das und aus dem Gehäuse 698 sind ebenfalls vorgesehen.
  • 33 stellt eine weitere Version der Montage- und Versiegelungsplatte 699 von 32 dar, in welcher die Platte 800 Öffnungen 801 bis 808 aufweist, um 8 Packungen 400 aufzunehmen, wobei aber jede Öffnung eine U-förmige Stabilisierungshülse oder einen Uförmigen Stabilisierungsrahmen, wie beispielsweise integrierte Verstärkungsrahmen 809, 810, zum Aufnehmen der Kanten der Packungen 400 aufweist. Der Verstärkungsrahmen 809, 810 usw. ist insbesondere nützlich, um dem Kühlfluidströmungsdruck standzuhalten, während die Packungskupferbereiche, wie beispielsweise der Bereich 441, dem Kühlfluid ausgesetzt gelassen werden. Es können auch andere Formen für die Hülsen oder Rahmen 809, 810 verwendet werden.
  • Die Struktur von 33 kann aus modularen Elementen 900 gebildet sein, wie in 34 dargestellt. Jedes der Module 900 weist 2 Packungsaufnahmeöffnungen 901, 902 und entsprechende Verstärkungsrahmen 903, 904 auf. Die modularen Elemente 900 können durch wasserfeste Verbindungselemente, wie beispielsweise Bolzen, Schweißen, Hartlöten, Klebstoffe und dergleichen, zu jeder gewünschten Höhe gestapelt werden.
  • Obwohl die vorliegende Erfindung in Bezug auf bestimmte Ausführungsformen davon beschrieben wurde, sind für Fachleute viele andere Varianten und Modifikationen, sowie andere Anwendungen zu erkennen. Es wird daher bevorzugt, dass die vorliegende Erfindung durch die spezifische Offenbarung hierin nicht eingeschränkt wird.

Claims (21)

  1. Leistungsmodulbaugruppe für eine Mehrzahl von Halbleiterpackungen mit verbessertem Kühlungsvermögen; wobei jede der Mehrzahl von Halbleiterpackungen einen dünnen, im allgemeinen rechteckigen Körper mit metallischen oberen und unteren Seitenflächen und ersten und zweiten Endflächen senkrecht zu den Seitenflächen und diese Seitenflächen verbindend umfasst; wobei wenigstens ein mittlerer Halbleiterchip innerhalb des Inneren der Packung angeordnet ist und eine Mehrzahl von Anschlüssen aufweist, die sich von wenigstens der ersten Endfläche der Packung erstrecken, wobei der wenigstens eine Chip erste und zweite gegenüberliegende Oberflächen aufweist, die mit der metallischen oberen und unteren Seitenfläche thermisch verbunden und elektrisch davon isoliert sind; und wobei ein Isolationsgehäuse wenigstens einen Abschnitt des Umfangs der Packung umschließt und die Mehrzahl von Anschlüssen von den metallischen oberen und unteren Seitenflächen isoliert; wobei ein Packungsträger mit einer Mehrzahl der Packungen in beabstandeter paralleler Beziehung zu den metallischen oberen und unteren Seitenflächen von benachbarten Packungen der Packungen verbunden ist und diese trägt, wobei die Packungen durch einen gegebenen Zwischenraum beabstandet sind, und in Bezug auf einander koextensiv und zur Wärmeübertragung einem Kühlmedium ausgesetzt sind.
  2. Leistungsmodulbaugruppe nach Anspruch 1, wobei der Packungsträger einen thermisch leitenden Kamm mit rechteckigen Kammzinken umfasst, die in jedem gegebenen Zwischenraum zwischen benachbarten Packungen der Packungen angeordnet und in thermischem Kontakt mit den Seitenflächen der Packungen sind, die jeden der Zwischenräume definieren.
  3. Leistungsmodulbaugruppe nach Anspruch 1, wobei der Packungsträger eine leitende Platte umfasst, welche die Enden der Packungen benachbart zu den Anschlüssen des wenigstens einen Halbleiterbauelements in jeder der Packungen aufnimmt und daran befestigt ist; wobei ein Kühlfluid durch den gegebenen Zwischenraum zwischen benachbarten Packungen zirkulieren kann, um jede der Packungen von jeder ihrer Seiten zu kühlen.
  4. Leistungsmodulbaugruppe nach Anspruch 2, wobei der thermisch leitende Kamm eine Mehrzahl von identischen Platten umfasst, welche zusammengeklemmt sind, um den Kamm zu definieren.
  5. Leistungsmodulbaugruppe nach Anspruch 2, wobei sich die Anschlüsse jeder der Packungen über die Enden der Zinken des Kamms hinaus erstrecken.
  6. Leistungsmodulbaugruppe nach Anspruch 2, wobei sich die Anschlüsse jeder der Packungen über die Seitenkanten der Zinken des Kamms hinaus erstrecken.
  7. Leistungsmodulbaugruppe nach Anspruch 1, wobei jedes der Module ein Copack von wenigstens zwei Halbleiterchips umfasst.
  8. Leistungsmodulbaugruppe nach Anspruch 1, wobei jeder des wenigstens einen Halbleiterchips ein MOS-gattergesteuertes Bauelement ist.
  9. Leistungsmodulbaugruppe nach Anspruch 1, welche ferner eine Leiterrahmenbaugruppe umfasst, die auf der Oberseite der Anschlüsse jeder der Packungen angeordnet ist und gleiche Anschlüsse jeder der Packungen elektrisch miteinander verbindet.
  10. Leistungsmodulbaugruppe nach Anspruch 3, wobei jedes der Module ein Copack von wenigstens zwei Halbleiterchips umfasst.
  11. Leistungsmodulbaugruppe nach Anspruch 3, wobei jeder des wenigstens einen Halbleiterchips ein MOS-gattergesteuertes Bauelement ist.
  12. Leistungsmodulbaugruppe nach Anspruch 3, welche ferner eine Leiterrahmenbaugruppe umfasst, die auf der Oberseite der Anschlüsse jeder der Packungen angeordnet ist und gleiche Anschlüsse jeder der Packungen elektrisch miteinander verbindet.
  13. Leistungsmodulbaugruppe nach Anspruch 8, welche ferner eine Leiterrahmenbaugruppe beinhaltet, die auf der Oberseite der Anschlüsse jeder der Packungen angeordnet ist und gleiche Anschlüsse jeder der Packungen elektrisch miteinander verbindet.
  14. Leistungsmodulbaugruppe nach Anspruch 13, welche wenigstens 4 Packungen mit jeweils drei Anschlüssen umfasst, wobei die Anschlüsse jeder der Packungen durch die Leiterrahmenbaugruppe elektrisch parallel geschaltet sind.
  15. Leistungsmodulbaugruppe nach Anspruch 3, welche ferner einen Kühlmittelbehälter mit einer offenen Oberseite umfasst; wobei die leitende Platte an der offenen Oberseite befestigt und darüber versiegelt ist; wobei die Körper jeder der Packungen in das Kühlmittel des Kühlmittelbehälters getaucht sind; und wobei die Anschlüsse außerhalb des Kühlmittelbehälters angeordnet sind.
  16. Leistungsmodulbaugruppe nach Anspruch 1, wobei jede der Packungen erste und zweite DBC-Halbleiterscheiben umfasst, welche einen Sandwichbau mit dem wenigstens einen Halbleiterchip zwischen ihnen bilden; wobei die metallischen oberen und unteren Seitenflächen jeder der Packungen Kupferplatten der ersten beziehungsweise zweiten DBC-Halbleiterscheiben umfassen.
  17. Leistungsmodulbaugruppe nach Anspruch 1, wobei jede der Packungen eine Dicke zwischen ihren metallischen oberen und unteren Seitenflächen von weniger als 5 mm aufweist.
  18. Leistungsmodulbaugruppe nach Anspruch 1, wobei jede der oberen und unteren Flächen eine Länge und Breite von jeweils größer als etwa 10 mm aufweist.
  19. Leistungsmodulbaugruppe nach Anspruch 17, wobei jede der oberen und unteren Flächen eine Länge und Breite von jeweils größer als etwa 10 mm aufweist.
  20. Leistungsmodulbaugruppe nach Anspruch 19, wobei der Packungsträger einen thermisch leitenden Kamm mit rechteckigen Kammzinken umfasst, die in jedem gegebenen Zwischenraum zwischen benachbarten der Packungen angeordnet und in thermischem Kontakt mit den Seitenflächen der Packungen sind, die jeden der Zwischenräume definieren.
  21. Leistungsmodulbaugruppe nach Anspruch 19, wobei der Packungsträger eine leitende Platte umfasst, welche die Enden der Packungen benachbart zu den Anschlüssen des wenigstens einen Halbleiterbauelements in jeder der Packungen aufnimmt und daran befestigt ist, wobei ein Kühlfluid durch den gegebenen Zwischenraum zwischen benachbarten Packungen zirkulieren kann, um jede der Packungen von jeder ihrer Seiten zu kühlen.
DE102007024413A 2006-05-24 2007-05-25 Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung Pending DE102007024413A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US80306406P 2006-05-24 2006-05-24
US60/803,064 2006-05-24
US11/751,936 US8680666B2 (en) 2006-05-24 2007-05-22 Bond wireless power module with double-sided single device cooling and immersion bath cooling
US11/751,936 2007-05-22

Publications (1)

Publication Number Publication Date
DE102007024413A1 true DE102007024413A1 (de) 2007-12-27

Family

ID=38721333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007024413A Pending DE102007024413A1 (de) 2006-05-24 2007-05-25 Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung

Country Status (3)

Country Link
US (1) US8680666B2 (de)
KR (1) KR100881776B1 (de)
DE (1) DE102007024413A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008026765A1 (de) 2008-04-16 2009-10-22 Rohde & Schwarz Gmbh & Co. Kg Mikrowellen-Baugruppe
WO2010136017A1 (de) * 2009-05-27 2010-12-02 Electrovac Ag Gekühlte elektrische baueinheit
DE102010002627A1 (de) * 2010-03-05 2011-09-08 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppe
US9888563B2 (en) 2015-09-10 2018-02-06 Infineon Technologies Ag Electronics assembly with interference-suppression capacitors
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795726B2 (en) * 2007-05-03 2010-09-14 Delphi Technologies, Inc. Liquid cooled power electronic circuit comprising a stacked array of directly cooled semiconductor chips
US7911792B2 (en) * 2008-03-11 2011-03-22 Ford Global Technologies Llc Direct dipping cooled power module and packaging
US20120326287A1 (en) 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
US8278756B2 (en) * 2010-02-24 2012-10-02 Inpaq Technology Co., Ltd. Single chip semiconductor coating structure and manufacturing method thereof
US9088226B2 (en) 2010-10-19 2015-07-21 Electronics Motion Systems Holding Limited Power module for converting DC to AC
US8963338B2 (en) * 2011-03-02 2015-02-24 International Rectifier Corporation III-nitride transistor stacked with diode in a package
US8350376B2 (en) 2011-04-18 2013-01-08 International Rectifier Corporation Bondwireless power module with three-dimensional current routing
US9001518B2 (en) 2011-04-26 2015-04-07 International Rectifier Corporation Power module with press-fit clamps
US8804340B2 (en) 2011-06-08 2014-08-12 International Rectifier Corporation Power semiconductor package with double-sided cooling
US8987777B2 (en) * 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module
JP5774712B2 (ja) * 2011-09-28 2015-09-09 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ 半導体素子およびその製造方法
US8699225B2 (en) * 2012-03-28 2014-04-15 Delphi Technologies, Inc. Liquid cooled electronics assembly suitable to use electrically conductive coolant
WO2014046058A1 (ja) 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
GB2507958B (en) * 2012-11-08 2017-04-05 Cybula Ltd Computing devices that both intercommunicate and receive power by wireless methods
US9653370B2 (en) * 2012-11-30 2017-05-16 Infineon Technologies Austria Ag Systems and methods for embedding devices in printed circuit board structures
US9282678B2 (en) 2013-10-21 2016-03-08 International Business Machines Corporation Field-replaceable bank of immersion-cooled electronic components and separable heat sinks
US9332674B2 (en) 2013-10-21 2016-05-03 International Business Machines Corporation Field-replaceable bank of immersion-cooled electronic components
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
DE102014203310A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Elektronikmodul
DE102014208255B4 (de) * 2014-04-30 2016-09-01 Conti Temic Microelectronic Gmbh Schaltungsanordnung, Stromwandler mit einer Schaltungsanordnung
CN108701688B (zh) * 2015-12-04 2021-11-09 罗姆股份有限公司 功率模块装置、冷却构造体、以及电动汽车或混合动力汽车
EP3206468B1 (de) * 2016-02-15 2018-12-26 Siemens Aktiengesellschaft Umrichter mit gleichspannungszwischenkreis
CN108233820A (zh) * 2016-12-16 2018-06-29 上海电驱动股份有限公司 一种bsg电机控制器用集成电气模块
CN108133915B (zh) * 2017-12-21 2020-04-03 乐健科技（珠海）有限公司 功率器件内置且双面散热的功率模组及其制备方法
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
US10141254B1 (en) * 2018-05-14 2018-11-27 Ford Global Technologies, Llc Direct bonded copper power module with elevated common source inductance
SG10201904605WA (en) * 2019-05-23 2020-12-30 Delta Electronics Int’L Singapore Pte Ltd Package structure
IT201900013743A1 (it) 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
CN110491857A (zh) * 2019-09-18 2019-11-22 深圳爱仕特科技有限公司 一种适用于高压功率器件模块封装的dbc结构
IT202000016840A1 (it) 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
CN116936561B (zh) 2020-10-14 2024-05-03 罗姆股份有限公司 半导体模块
DE202021004377U1 (de) 2020-10-14 2024-01-05 Rohm Co., Ltd. Halbleitermodul
CN116936486B (zh) 2020-10-14 2024-04-05 罗姆股份有限公司 半导体模块
DE102020127564A1 (de) 2020-10-20 2022-04-21 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Leistungselektronik
US20230079413A1 (en) * 2021-09-13 2023-03-16 Infineon Technologies Ag Semiconductor assembly with multi-device cooling

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717996A (en) * 1987-01-14 1988-01-05 Best Power Technology, Inc. Gated parallel power switching devices protection circuit
US4855809A (en) * 1987-11-24 1989-08-08 Texas Instruments Incorporated Orthogonal chip mount system module and method
AU8519891A (en) * 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
JPH04354363A (ja) * 1991-05-31 1992-12-08 Fujitsu Ltd 半導体装置ユニット
EP0662245A4 (de) * 1992-09-16 1995-10-04 James E Clayton Ein dünner multichip-modul.
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置
US5719745A (en) * 1995-07-12 1998-02-17 International Business Machines Corporation Extended surface cooling for chip stack applications
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
RU2133523C1 (ru) * 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль
US6188575B1 (en) * 1998-06-30 2001-02-13 Intersil Corporation Heat exchanging chassis and method
RU2176134C2 (ru) * 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
US6118177A (en) 1998-11-17 2000-09-12 Lucent Technologies, Inc. Heatspreader for a flip chip device, and method for connecting the heatspreader
WO2001024260A1 (en) 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
JP2002368168A (ja) 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
US6891385B2 (en) 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
DE10221082A1 (de) * 2002-05-11 2003-11-20 Bosch Gmbh Robert Halbleiterbauelement
US7005734B2 (en) * 2003-05-05 2006-02-28 Ixys Corporation Double-sided cooling isolated packaged power semiconductor device
US7245493B2 (en) * 2003-08-06 2007-07-17 Denso Corporation Cooler for cooling electric part
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
US7217956B2 (en) * 2004-03-29 2007-05-15 Articulated Technologies, Llc. Light active sheet material

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008026765A1 (de) 2008-04-16 2009-10-22 Rohde & Schwarz Gmbh & Co. Kg Mikrowellen-Baugruppe
US8288864B2 (en) 2008-04-16 2012-10-16 Rohde & Schwarz Gmbh & Co. Kg Microwave module
WO2010136017A1 (de) * 2009-05-27 2010-12-02 Electrovac Ag Gekühlte elektrische baueinheit
DE102010002627A1 (de) * 2010-03-05 2011-09-08 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppe
US9106124B2 (en) 2010-03-05 2015-08-11 Infineon Technologies Ag Low-inductance power semiconductor assembly
DE102010002627B4 (de) 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
US9888563B2 (en) 2015-09-10 2018-02-06 Infineon Technologies Ag Electronics assembly with interference-suppression capacitors
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10319631B2 (en) 2016-12-15 2019-06-11 Infineon Technologies Ag Parallel plate waveguide for power semiconductor package
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
US10453742B2 (en) 2016-12-15 2019-10-22 Infineon Technologies Ag Power semiconductor package having a parallel plate waveguide

Also Published As

Publication number Publication date
US20070290311A1 (en) 2007-12-20
US8680666B2 (en) 2014-03-25
KR100881776B1 (ko) 2009-02-09
KR20070114059A (ko) 2007-11-29

Similar Documents

Publication Publication Date Title
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102007025248B4 (de) Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
EP0111659B1 (de) Leistungstransistor-Modul
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102009009874B4 (de) Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102012106566B4 (de) Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102009032995A1 (de) Gestapelte Halbleiterchips
DE102017205757B4 (de) Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration
DE102009035358A1 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: DR. WEITZEL & PARTNER, 89522 HEIDENHEIM

R016 Response to examination communication
R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication