KR100881776B1 - 더블-사이드 단일 디바이스 냉각 및 침적 용기 냉각을구비한 본딩 선 없는 파워 모듈 - Google Patents

더블-사이드 단일 디바이스 냉각 및 침적 용기 냉각을구비한 본딩 선 없는 파워 모듈 Download PDF

Info

Publication number
KR100881776B1
KR100881776B1 KR1020070051126A KR20070051126A KR100881776B1 KR 100881776 B1 KR100881776 B1 KR 100881776B1 KR 1020070051126 A KR1020070051126 A KR 1020070051126A KR 20070051126 A KR20070051126 A KR 20070051126A KR 100881776 B1 KR100881776 B1 KR 100881776B1
Authority
KR
South Korea
Prior art keywords
packages
terminals
package
die
side surfaces
Prior art date
Application number
KR1020070051126A
Other languages
English (en)
Other versions
KR20070114059A (ko
Inventor
헤닝 엠. 아우엔스테인
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Publication of KR20070114059A publication Critical patent/KR20070114059A/ko
Application granted granted Critical
Publication of KR100881776B1 publication Critical patent/KR100881776B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

와이어 본드 없는 파워 모듈 조립체는 복수의 개별 얇은 패키지들로 구성되며, 그 각각은 하나 이상의 반도체 다이를 샌드위칭하는 두 개의 DBC 웨이퍼들로 구성된다. 상기 다이 전극들과 단자들은 상기 웨이퍼 샌드위치의 하나의 유전체로 덮여진 단부를 통해 확장하고, 그리고 상기 샌드위치의 바깥쪽 사이드들은, 상기 반도체 다이와 양호한 열적 통신을 하고 있지만 전기적으로는 그들로부터 절연된 DBC 웨이퍼들의 바깥쪽 구리 플레이트들이다. 복수의 패키지들은 상기 단자들 상의 리드 프레임들에 의해 평행하게 연결될 수 있고, 그리고 상기 패키지들은 그들 사이에 공간을 가지고 적층되어 모든 패키지들의 양쪽 사이드들을 냉각 매체, 전도성 콤 핑거들 또는 액체 열 교환 매체 중 어느 하나에 노출시킨다.
파워 모듈 조립체, DBC 웨이퍼, 냉각 매체, 전도성 콤, 핑거

Description

더블-사이드 단일 디바이스 냉각 및 침적 용기 냉각을 구비한 본딩 선 없는 파워 모듈{BOND WIRELESS POWER MODULE WITH DOUBLE-SIDED SINGLE DEVICE COOLING AND IMMERSION BATH COOLING}
도1은 출원 번호 11/641,270(IR-3174)에 발표된 단일 DBC 웨이퍼를 구현하는 패키지의 평면도이다.
도2는 도1에서 절단 라인 2-2를 가로지르는 도1의 단면도이다.
도3은 도1 및 도2의 분해 조립된 사시도이고, 패키지의 반도체 다이에 대한 대안적 배향을 도시한다.
도4 및 도4A는 패키지를 위한 대안적 구조들의 평면도이다.
도5는 도1, 도2, 도3의 패키지의 다른 대안의 평면도이고 여기서 다이는 뒤집혀져있다.
도6은 도5의 실시예의 분해 조립된 사시도이다.
도7은 도 1 내지 도 6의 디바이스의 다른 실시예의 평면도이고, 여기서 저항성 션트 비아가 DBC 기판 내에 형성된다.
도8은 도 7에서 절단 라인 8-8을 가로지르는 도7의 단면도이고, DBC 웨이퍼의 윗쪽 구리 층 내의 함몰부 내의 MOSFET 다이를 또한 도시한다.
도9는 도2와 같이, 패키지의 단면도이나, 솔더 리플로우(solder reflow) 동 안에 다이(die)를 위치시키기 위하여 솔더 스톱 딤플들(solder stop dimples)을 더 포함하고 있다.
도10은 도9의 평면도이다.
도11은 DBC 웨이퍼 내에 복수의 저항성 션트 비아들을 갖는 도9의 패키지의 분해 조립된 사시도이다.
도12는 DBC 카드를 도시하고 있으며, 여기서 도1 내지 도10의 패키지들은 웨이퍼 스케일 내에서 처리될 수 있고 개별적으로 또는 선택된 그룹들 내에서 단일화 될 수 있다.
도13은 두 개의 DBC 웨이퍼들의 평면도이며, 하나는 반도체 다이를 지니고 있으며, 다른 하나는 웨이퍼들이 함께 샌드위치되는 경우 상기 다이에 대한 연결 패턴을 지니고 있다.
도14는 웨이퍼들의 샌드위칭 및 연결 이후 도13의 웨이퍼들의 평면도이다.
도15는 도14의 절단 라인 15-15를 가로지르는 도14의 단면도이다.
도16은 도13, 도14 및 도15의 패키지의 사시도이다.
도17은 도16의 패키지에 연결된 U-형태 열 싱크(heat sink)의 사시도이다.
도18은 도16의 패키지를 위한 대안적 클립 구성의 사시도이다.
도19는 액체 냉각 챔버(chamber) 내에 장착된 도16의 패키지의 사시도이다.
도20은 각각의 패키지의 관련된 단자들을 연결하는 드레인, 소스 및 게이트 콘택 리드 프레임들을 가진, 전도성 클램핑 콤(clamping comb) 내에서 도16에서 도시된 타입의 4 패키지들의 조립체의 분해 조립된 원근도이다.
도21은 도 20에서와 같은 조립체를 도시하고, 여기서 두 개의 패키지들이 지지 콤(support comb)의 각 슬롯 내에 나란히 위치된다.
도22는 도21에서와 같은 콤 내의 나란한 패키지들의 대안적 위치를 도시하고, 여기서 패키지들의 단자들은 콤의 사이드들로부터 확장한다.
도23은 도18에 도시된 타입의 패키지들을 수용하기 위한 콤 모양 도전성 지지물을 도시한다.
도24는 각각의 암(arm) 내의 4개의 평행 스위치 다이를 가지는 단일 위상 하프 브리지의 회로도를 도시한다.
도25는 도24의 회로를 형성하기 위해 연결되는 리드들을 가지는 도21의 도시적 정면도이다.
도26은 도24 및 도25의 구조를 정의하기 위한 리드 프레임들을 가지는 도22의 조립체의 분해 조립된 사시도이다.
도27은 본 발명의 제2 실시예에 대한 서브-조립체의 사시도이다.
도28은 본 발명의 다른 실시예를 조립 분해된 사시도로 도시한 것이며, 여기서, 복수의 패키지들이 공통 덮개로부터 서스팬딩(suspending)되고, 액체 냉각 침적 용기 내에 담그어지고, 노출된 단자들을 위한 리드 프레임 커넥터들을 가진다.
도29는 패키지들의 복수의 행들(rows)을 가지는 도30의 실시예를 도시한다.
도30은 도24, 도25 및 도28의 회로 및 구성을 형성하기 위해 리드 프레임을 가지는 도29의 조립체를 도시하며, 명확함을 위해 분해 조립된 방식으로 도시된다.
도31은 단일 멀티층 리드 프레임을 가지는 도30의 구조를 보인다.
도32는 복수의 플래트 패키지들을 수용할 수 있는 액체 침적 용기의 사시도이다.
도33은 복수의 플래트 패키지들을 수용하기 위한 또 다른 장착 지지 플레이트 구성의 사시도이다.
도34는 도33에서 도시된 타입의 단일한 플레이트를 보여주고 있으며, 여기서 복수의 이러한 플레이트들은 필요에 따라 함께 주어질 수 있다.
관련 출원들
본 출원은 2006년 5월 24일 출원된 미국 가출원 번호 60/803,064 및 2007년 5월 22일 출원된 미국 특허 출원 번호 11/751,936의 우선권을 주장하며, 상기 출원들의 전체 개시 내용들은 참조로 본 명세서에 통합된다.
이 출원들은 또한 미국 가출원 번호 60/747,952(제목 : HIGHLY EFFICIENT BOTH-SIDE-COOLED DISCRETE POWER PACKAGE, ESPECIALLY BASIC ELEMENT FOR INNOVATIVE POWER MODULES, 2007년 5월 23일 출원)(IR-3253 Prov); 미국 출원번호 11/641,270(제목 : PACKAGE FOR HIGH POWER DENSITY DEVICES, 2006년 12월 19일 출원)(IR-3174); 가출원 번호 60/756,984(BOND-WIRELESS POWER PACKAGE WITH INTEGRATED CURRRENT SENDOR, ESPECIALLY SHORT CIRCUIT PROTECTION, 2006년 1월 6일 출원)(IR-3177 Prov); 가출원 번호 60/756,984(STRESS-REDUCED BOND-WIRELESS PACKAGE FOR HIGH POWER DENSITY DEVICES, 2006년 1월 6일 출원)(IR3175 Prov)와 관련되다.
본 발명은 반도체 파워 모듈들에 관련되고, 특히 양쪽 사이드로부터 냉각될 수 있는 복수의 반도체 디바이스 패키지들의 신규한 조립체에 관한 것이고 전력 변환 회로들 내의 그 조립체에 관한 것이다.
본 출원은 두 개의 DBC(Direct Bonded Copper) 웨이퍼들들 사이에 끼워진 하나 이상의 반도체 다이(die)의 반대 표면에 양호한 열 전달(thermal communication)을 가지고, 다이 전극들로부터 전기적으로 절연된 평행 대향(opposite) 금속 표면들을 가지는 반도체 다이의 복수의 조립체를 위한 새로운 구조 및 프로세스를 위한 것이다. (IR-3253)으로 표제되어 출원된 동시계속출원 번호 11/751,936은, 각각의 면으로부터 냉각되는 장점을 가진 단일한 두 개의 면을 가진 패키지를 보여준다.
작은 부피에서 전체 파워 컨버터 회로들로부터 복수의 패키지들을 조립하기 위해 바람직한 일 예로서, 자동 어플리케이션(automotive application)에 대한 적대적 온도 및 기계적 환경에서 유용할 수 있다. 따라서, 많은 회로들이 이러한 응용들, 예를 들어, IGBT들 또는 다른 MOS 게이트 디바이스들을 갖는 높은 전압, 높은 전류 하프(half) 및 풀(full) 브리지들 또는 평행하게 연결된 코팩(co-packs)에 대해 바람직하다. 단일 위상 및 멀티위상 회로들이 종종 필요하다. 이러한 회로들 과 디바이스 단자들에 대한 편리한 접근을 만드는 강화된 공랭(air cooling) 또는 액체 냉각(liquid cooling)을 위해 이들을 하우징을 조립할 수 있는 것이 또한 필요하다.
본 발명에 따르면, 적어도 하나의 에지로부터 확장된 터미널들을 가진 반도체 다이를 절연시키는 임베디드되거나 또는 샌드위치된 복수의 플래트(flat) 양면이 냉각된 패키지들은, 단일 수직 평면으로부터 확장된 단자들을 가진 평행 배열로 쌓인다. 공통 지지 구조 예를 들어 냉각제 컨테이너(container) 몸체의 덮개(cover)는 패키지들의 단자 단부를 수용한다. 이 몸체들은 냉각제 챔버 내에서 서스팬딩될 수 있다. 덮개 위의 리드 프레임 단자들은 동일한 단자들을 서로 연결하고, 형성되려는 필요한 회로를 정의한다.
본 발명의 일 실시예에서, 콤-모양(comb-shaped) 전도성 조립체 클립(conductive assembly clip)은 개별 패키지들을 나란히 및/또는 평행 구성으로 수용하고, 플래트(flat) 콤 "티쓰(teeth)" 또는 핑거들(fingers)은 그들 사이의 양호한 열 전달로 각각의 패키지 표면에 대해 압력을 가한다. 상기 콤 모양 클립은 그 뒤 챔버 위로부터 튀어나온 각각의 패키지의 단자들을 가지는 액체(공기 또는 액체) 냉각 챔버에 담그어진다. 전도성 리드 프레임 스트립들(strips)은 회로 노드와 함께 공통 단자들을 연결하기 위해 단자들의 상부 표면 위로 확장한다.
대안적으로, 적층된 열 싱크 지지물들은 패키지들의 선택적 그룹들을 수용할 수 있고, 적당한 고정물들(fasteners)로 함께 적층될 수 있다.
조립체는 이와 같이 만들어지고 쉽게 달성되며, 모터 하우징(motor housing) 또는 자동 어플리케이션 또는 다른 어플리케이션에 장착될 수 있는 신뢰도 높은 고 전류, 고 전압 회로이다.
도1, 도2 및 도3은 동시계속 출원 번호 11/641,270(IR-3174)의 반도체 디바이스(30)의 제 1 실시예를 보인다. 반도체 디바이스(30)는 반도체 다이(31)와 하우징(32)을 포함한다.
반도체 다이(31)는 일 표면에 솔더 범프(solder bump)(33)를 받는 소스 전극, 솔더 범프(34)를 받는 게이트 전극, 그리고 다른 일 표면에 솔더 프리폼(solder preform)(35)을 받는 드레인 전극을 가지는 수직 전도 파워 MOSFET에 기반한 실리콘이다. 납땜할 수 있는 메탈 패드(pad)들은 납땜 범프들 대신 사용될 수 있고, 납땜 페이스트(paste)는 납땜 프리폼 대신에 사용될 수 있다. 다이(31)가 실리론 다이로 도시되었지만, 그것은 갈륨 질화물(Gallium Nitride), 실리콘 카바이드(silicon carbide) 등등을 포함하는 반도체 물질의 임의의 타입들일 수 있다. 추가로, 다이(31)가 파워 MOSFET로 설명되지만, 그것은 바이폴라 트랜지스터 다이(bipolar transistor die), IGBT 다이, 디바이스 다이 위의 브레이크(break), 다이오드 다이 등등을 포함하는 반도체 디바이스의 임의의 타입일 수 있다. IGBT와 다이오드의 코팩(copack)은 서로 간에 측며으로 이격화 될 수 있고, 상호 연결된 그것의 상부 및 하부 전자가 있다. MOS 게이트 디바이스는 적어도 하나의 표면에 상에 파워 전극들을 가지는 어떤 타입의 반도체 스위칭 디바이스를 말하는 것이며, 온(on)과 오프(off) 상태들 사이에서 디바이스를 스위칭하기 위한 게이트를 말하는 것이다. 용어 소스 전극 또는 소스 콘택은 MOSFET의 소스 또는 IGBT의 이미터을 말하는 것이다. 마찬가지로 용어 드레인 전극 또는 콘택 그리고 컬렉터 전극 또는 콘택은 서로 바뀔 수 있도록(interchangeably) 사용된다.
하우징(32)은 그것의 하부 표면에 절연층을 본딩하는 하부 전도층(40) 및 그것의 상부에 절연층을 본딩하는 상부 전도층(43)을 구성하는 웨이퍼일 수 있다. 이러한 구조의 타입은 "DBC"로 알려져 있다. 상부 전도층(43)은 식각되는 함몰부(50)를 가지기 위해 또는 다르게 형성되기 위해 패터닝되고, 적어도 일부분이 림(rim)(52)에 의해 주변이 둘러싸인 플래트 하부 표면(51)을 가진다. 함몰부(51)의 표면들과 림(52)은 예를 들어, 솔더 습식(solder wetting)을 최적화하기 위해, 산화에 대해 캔(can)을 패시베이트(passivate) 하기 위해, 그리고 표면(51)에 솔더링되는 솔더 및 구리 및 실리콘 혹은 다이의 다른 물질 사의 중간금속성(intermetallic)을 변화시킴으로써 신뢰성을 증가시키기 위해, 도금되는 니켈일 수 있다.
층들(40 및 43)에 사용되는 전도성 물질들은, 바람직하게는 구리와 같은 임의의 고 전도성 금속이 될 수 있지만, 다른 금속들도 이용될 수 있다. 중간층(41)은 층들(40 및 43)을 서로로부터 절연시키기 위한 임의의 양호한 전기 절연물이 될 수 있고, 세라믹, 바람직하게는 Al2O3가 될 수 있다. 다른 예들로서, AlN 및 SiN이 이용될 수 있다. 층들(40 및 43)은 임의의 원하는 두께(전형적으로, 300㎛)를 가질 수 있지만, 임의의 다른 원하는 두께(전형적으로, 300㎛ 내지 600㎛)를 가질 수 있 다. 이러한 DBC 물질들은 상업적으로 입수할 수 있고, 구리층들(40 및 43)이 전기적으로 절연되어야 하는 반도체 디바이스 모듈들에서 공통적으로 이용되지만, 열 통신에 있어서, 하나의 층에서 발생된 열은 절연 장벽(41)을 통해 다른 전도성층으로 흐를 수 있다.
함몰부(51)는, 전형적으로 약 100㎛ 미만의 두께를 갖는 솔더층(35) 및 전형적으로 약 100㎛ 미만으로 얇아지게 되는 다이(31)를 받기에 충분한 깊이를 갖는다. 도 1의 예에서, 다이는 70㎛의 두께를 갖고, 납(35)은 약 100㎛의 두께를 갖는바, 이에 의해 절연층(41)의 상부 표면과 표면(51) 사이에 130㎛ 두께의 구리의 웨브(web)를 남긴다.
다이(31)는 함몰부(50)의 표면(50)에 적절하게 솔더링되는 바, 다이(31)의 상부 표면은 림(52)의 상부와 적어도 개략적으로 동일 평면 상에 있게 된다. 솔더 범프들(33 및 34)은 이러한 평면 윗쪽으로 돌출(project)되며, 이에 의해 패키지는 거꾸로 될 수 있으며, 컨택 범프들은 와이어 본드들을 필요로 하지 않으면서 회로 기판 상의 트레이스들에 솔더링된다. 대안적으로, 이후의 솔더 부착을 위해, 솔더 범프들 대신에 솔더가능한 패드들이 이용될 수 있다. 동작하는 동안 다이(31)에서 발생되는 열은 세라믹(41)을 통해 구리층(40)(이는 패키지로부터의 열을 소산시킨다)으로 전도되고, 특히 드레인(35)과 전도층(40)으로부터 전기적으로 절연되는 열 싱크에 열 결합될 수 있다.
상대적으로 큰 갭(gap)이 다이(31)의 바깥 주변과 림(rim)(52)의 안쪽 표면 사이에 도시되고, 이 공간은 제조의 용이성 및 제조시 편리에 맞추어 최소 치수까 지 감소될 수 있다.
도 3은 위치 3A 및 3B에서의 다이에 대한 배향(orientation)의 두 가지 다른 예들을 개략적으로 도시한다.
구리 층(43)의 림(52)은 도 1 내지 도 3내에서 말 굽(horse shoe) 또는 U-형상이도록 도시된다. 예를 들어, 도 4에서, 도 1 내지 도 3과 유사한 컴포넌트들은 동일한 식별번호를 가지며, 층(43) 내의 하몰부(51)는 림(50)에 의해 완전히 에워싸인다. 도 4A는 또 다른 실시예를 도시하며, 여기서 림(43)의 양쪽 단부들은 각각 게이트 및 소스 콘택(34 및 33)에 대한 콘택을 단순화하기 위해 개방되거나 제거된다. 또한, 도 4A의 실시예에서, 공기 유입(air inclusion)은 몰딩(molding) 또는 젤 필링(gel filling) 동안 덜 발생한다.
도 5 및 도 6은 또 다른 실시예를 보여주며, 이후에 모든 도면에서 경우와 같이, 동일한 번호는 유사한 컴포넌트들을 나타내는 것이다. 도 5 및 도 6은 플립 오버(flip over)된 도 1 내지 도 4의 다이를 도시하고 있으며, 소스 및 게이트 펌프들(bumps)(또는 IGBT 등의 등가 범프들)은 함몰된 플래트(flat) 표면(51)을 향하고 있다. 따라서, 도 5 및 도 6에서, 도 1 내지 도 4의 윗쪽 구리 층(43)은
각각의 림 세그먼트들(segmaents)(52a 및 52b)와 플래트 함몰 베이스 부분(51a 및 51b)을 갖는 세그먼트들(43a 및 43b)로 분리된다. 짧은 텅(tongue)은 함몰 몸체(51b)로부터 확장한다. 그 다음으로 플립(flip)된 다이(31)는 표면(51a)에 솔더링(soldering)된 소스 범프(33) 및 표면(51b)에 솔더링된 게이트 이트 범프(34)와 솔더링 될 수 있고, 그리고 상부 전도성 층(43a-43b) 내의 갭(66)에 의해 소스 범프(33)로부터 절연될 수 있다.
도 7 및 도 8은 적어도 하나의 저항성 전류 션트(shunt)가 패키지(70)(도 8) 내에 형성되는 또 다른 실시예를 도시한다. 따라서, 도 7의 절연층(41)은 드릴링(drilling)된 또는 만약 그렇지 않으면 구리층(40 및 43)이 여기에 본딩(bonding)되기 전에 형성된 관통-개구(thru-opening)(71)를 갖는다. 이 관통-개구(71)는 또한 층(40 및 43)이 절연체(41)에 본딩된 후에 형성될 수도 있다. 그 다음으로, 적당한 전기적 전도성 물질(72)(도 8)이 개구(71)를 채워, 층들(40 및 43)을 연결하고 션트 저항을 형성한다.
요구되는 션트(shunt) 저항은 어플리케이션에 의존하며, 비록 임의의 저항값이 생성될 수도 있지만 바람직하게는 약 0.1 ㏁ 보다 큰 사이즈를 가질 수 있다. 션트 저항값은, 션트 저항내에서의 허용가능한 전력 손실과 션트 저항(72) 양단에서의 전압 강하 사이에서 절충될 수 있다. 션트 저항(72)은 패키지(70)의 열 경로(thermal path)내로 통합되며, 히트 싱크(heat sink) 또는 다이(31)를 냉각시키는 또 다른 열 관리체계에 의하여 자동적으로 냉각될 것이다.
션트 저항(72)의 저항값은 관통 홀(thru hole)(71)의 기하학적 모양 및 길이에 의존할 것이며, 또한 션트 저항(72)의 물질에도 의존한다. 상기 관통 홀(71)은 원형의 절단면을 갖는 것으로 도시되어 있지만, 임의의 형태를 가질 수도 있다. 관통 홀의 길이는 절연층의 두께와 같을 것이며, Al2O3 와 같은 세라믹의 경우, 300㎛ 에서 600㎛ 가 될 것이다.
션트 저항(72)에 사용되는 물질은 임의의 바람직한 전도체, 예를 들면, 구리 또는 납(solder) 등이 될 수도 있으며 또는 망가닌(manganin)과 같이 상대적으로 낮은 저항의 열 계수(thermal coefficient of resistnace)를 갖는 물질이 될 수도 있다. 또한, 절연층(21)의 표면 위에 대등하게 또는 대칭적으로 분포한 복수개의 평행 션트 저항들이 사용될 수도 있는바, 이들은 도7에서 점선의 원들(72a, 72b, 72c)로 도시되며, 관련된 다이 전극의 하부에 위치할 것이다. 앞서 설명된 내용에 따르면, 낮은 인덕턴스, 높은 션트 전류 및 좀더 동등한 션트 전류 분포라는 장점이 제공된다.
다음으로 도9 내지 도11을 참조하면, 솔더 스톱 구조가 도시되어 있는바, 이 구조는 다이 접착 동안에 디바이스 또는 도8의 패키지(70)의 표면(51)위에 다이(31)를 안전하게 위치시키고 있으며, 다이 에지가 프레임(52)과 접촉하는 것을 방지한다. 따라서, 복수 개의 함몰부 또는 딤플(dimple)들(80)이 다이(31)의 원하는 위치 주위에 형성되어, 다이 접착 리플로우(reflow) 프로세스 동안에 다이를 자기 정렬시킨다. 딤플들(80)은 세라믹(41)에 도달할 정도로 라운드(round)된 하부 형상을 갖는 것이 바람직하다.
프레임(52) 내부에서 절연 도료(lacquer) 또는 또 다른 솔더 스톱을 사용할 수도 있다. 솔더 페이스트 역시 사용가능하지만, 유동성의 솔더 페이스트 보다는 도시된 바와같은 프리폼(preform)(35)을 사용하는 "부드러운 솔더(smooth solder)" 프로세스가 이용될 수도 있다. 솔더 프리폼(35)을 사용할 때에, 솔더링 공정 동안에 DBC 캔(can)의 내부에서 다이의 급격한 움직임을 피하기 위해서, 포밍 가스 환 경에서 상기 솔더 공정이 수행될 수 있다. 하지만, 딤플들(80)은 솔더 스톱들로서 작용할 것이며 또한 온도 순환(temperature cycling) 동안에 구리와 세라믹 사이의 접착력(bond force)에 대해서 캔 내부에서 스트레스 완화를 제공할 것이다.
패키지 비용을 최소화하기 위해서, 도8(또는 도1의 도면부호 30)의 개별적인 패키지들(70)은 DBC 카드 상에서 동시에 형성될 수 있으며, 이후 상기 카드로부터 개별화(singulated) 될 수 있다. 따라서, 도12에는 DBC 카드(90)가 도시되어 있다. 이러한 카드들은 5"×7" 또는 4"×6" 사이즈로 제조되며, 상부 및 하부에 구리층들을 구비한 연속적인 중앙 세라믹 층(41)을 갖는다. 이러한 층들은 동시에 마스크 될 수 있으며 앞선 도면들처럼 상부에 함몰부(52)들 및 션트들(72)과 딤플들(도9 및 도10)과 같은 다른 피쳐들을 구비한 개별적인 패키지들(70 또는 30)을 정의하도록 식각된다. 패키지들과 상기 패키지들 사이의 스트리트들(95)이 패터닝된 이후에, 다양한 다이들(31)이 상기 패키지 위치들로 로딩될 수 있다. 다이(31)가 조립되고 소정 위치에서 솔더링 되기 전에, 상기 션트 저항들이 테스트될 수도 있음을 유의해야 하며, 각각의 패키지는 패키지들의 개별화전에 테스트될 수 있다. 또한, 상기 패키지들로 로딩된 다이는, 가령 MOSFET들, IGBT들, 다이오드들 및 이와 유사한 것들이 조합된 다양한 다이일 수도 있다.
수율 소실을 감소시키기 위해서는, 임의의 실리콘 또는 또 다른 다이가 각각의 패키지에 실장되기 전에 션트 저항(72)의 값을 테스트하는 것이 바람직하다. 웨이퍼 레벨에서 테스트가 수행된 이후에, 소잉(sawing), 다이싱(dicing) 또는 스트리트(streets)(95)에서의 물리적인 절단(breaking)에 의해 상기 DBC 캔들이 분리될 수 있다.
패키지들은 둘 이상의 패키지들의 클러스터들로 분리될 수도 있음을 유의해야 한다. 2 패키지의 클러스터들이 도12의 오른편 절반에 도시되어 있다.
카드(card)(12) 상의 선택된 패키지 위치들에서 및 패키지들의 클러스터에서 선택된 하나에서 비아들(vias)이 생략될 수도 있음을 유의해야 한다.
패키지들을 카드(90) 상에 형성하는 것은 고객에게 패키지들을 출하(shipment)하는 것과 관련하여 장점이 있다. 따라서, 상기 카드들은 손대지 않은 채로 고객들에게 출하될 수 있으며, 고객의 장소에서 고객에 의해 분리될 수도 있다. 상기 카드들은 출하에 대비하여 적절한 호일(foil)에 의해 보호될 수 있으며, 최종 고객에 의해 용이하게 절단 또는 분리되기 위해서 미리 스크라이브(pre-scribe)될 수도 있다.
또 다른 전도성 열 싱크 또는 플레이트(131)가 땜납 또는 전도성 접착제에 의해 디바이스(30)의 전도성 부분들에 부착될 수도 있는바, 이는 디바이스(30)에 추가적인 양면 냉각을 제공하기 위함이다. 상기 전도성 플레이트(131)는, 절연층들(31)에 의해 디바이스(30)로부터 전기적으로 절연된다.
제 2 DBC 또는 또 다른 웨이퍼/기판이, 본 출원과 함께 출원중인 미국출원번호 11/614,270(IR-3174)의 도1 내지 도12의 제 1 DBC 웨이퍼의 최상면에서 노출된 전극들에 접촉을 만들기 위해 제공된다. 이러한 2개의 DBC 웨이퍼들을 사용하는 것은, 본원과 함께 출원중인 미국출원번호 60/747,952(IR-3253 Prov)의 주제이다.
따라서, 도13은, 도1 내지 도12의 그것과 유사한 제 1 DBC(200)를 도시하고 있으며, 특히 MOSFET(또는 IGBT) 다이가 소스 콘택(33)(도4a의 그것과는 다른 형태) 및 게이트 콘택(34)을 갖는 도4a의 그것과 유사한 제 1 DBC(200)를 도시하고 있다. 다이(31)는 구리층(43)내의 함몰부(51)의 표면에 솔더링되어 있으며, 도시된 바와같이 테두리(rim) 영역들(52a 및 52b)로부터 이격되어 있다. 또한, 도13 내지 도15는, DBC 웨이퍼 또는 조립체(assembly)(200)에 대해 제 2 전도성 구리층(40) 및 절연 기판(41)을 도시하고 있다.
제 2 DBC 웨이퍼 조립체(230)(도13 내지 도16)는, 웨이퍼(200)의 소스(33), 게이트(34) 드레인 콘택(contact)(35)에 콘택 연결을 제공하기 위해 마련되며, 조립체에 제 2 냉각 표면을 제공하기 위해 마련된다.
따라서, 상기 제 2 DBC 웨이퍼(230)는 웨이퍼(200)의 몸체와 유사한 몸체로 이루어져 있으며, 하부 구리층(232)(도15)과 소스 트레이스(240), 게이트 트레이스(trace)(241) 및 드레인(림(rim)) 트레이스(242)를 갖도록 패턴닝된 패턴화된 상부 구리층을 갖는 중앙 세라믹 몸체(231)를 갖는다. 상기 드레인 테두리(242)는 도13 및 도14의 그것의 왼쪽 사이드에서 확장될 수 있으며, 원한다면, 별도의 드레인 콘택 리드가 상기 위치에 연결될 수 있다. 모든 트레이스들은 세라믹 층(231)의 표면까지 아래로 식각되는바, 이는 상기 트레이스들을 서로서로 절연시키기 위함이다. 트레이스들은, 상기 웨이퍼(200)가 도14 및 도15에 도시된 웨이퍼(230)의 상부 및 최상부인 도13의 위치로부터 회전할 수 있도록 배치되는바, 이는 소스 메탈(metal)(33), 게이트 메탈(34) 및 림들(52a, 52b) 각각에 접촉하는 트레이스들(240, 241, 및 242)로 다이(31)를 샌드위치 하기 위함이다.
전도성 리드들(250, 251, 252)의 전도성 리드 프레임은 트레이스들(241, 240, 242)에 각각 솔더링될 수도 있으며, 디바이스의 단자로서 작용하도록 상기 샌드위치의 주변영역을 넘어 확장할 수도 있다.
상기 트레이스들(241, 240, 242)은 솔더링 또는 전도성 에폭시 또는 이와 유사한 것들에 의해 전극들(34, 33 52a, 52b)에 연결될 수도 있으며, 리드 프레임들(250, 251, 252)을 트레이스들(241, 240 및 242)에 접착하는 것과 동시에 안전하게 될 수도 있다. 상기 샌드위치내에 함께 패킹된 다이에 대해서 소망하는 추가적인 다이 및 상응하는 리드 프레임 단자들이 추가될 수 있다.
이후, 다이(31), 웨이퍼(200) 및 웨이퍼(230)의 조립된 샌드위치는, 임의의 적절한 공지된 플라스틱 절연 몰드 덩어리(260)(도15 및 도16)로 오버몰드(overmold)될 수 있고, 도15 및 도16에 도시된 바와 같이 구리 전도체(40, 232)의 외부 표면들을 노출된 채로 남겨둔다.
완성된 구조는 이제 다이(31)의 양쪽 측면들로부터 및 절연된 구리 전도체(40, 232)(도14 내지 도16)로부터, 기체 또는 액체 냉각제에 의해서 냉각될 수 있다.
따라서, 도13 내지 도16의 신규한 조립체에서, DBC 웨이퍼(230)의 하부는, DBC 웨이퍼(200)의 내부에서 다이(31)에 대한 접촉 패드들을 제공한다. 상기 다이(31)는 임의의 MOS 게이트 디바이스(MOS gated device) 또는 다이오드 또는 유사한 것들이 될 수 있으며, 또한 복수의 다이들이 DBC 웨이퍼(200)로 실장될 수 있으며, 더 낮은 DBC 웨이퍼(230)에서 적절한 전도성 트레이스들에 의해 접촉될 수 있 다. 따라서, 2개 이상의 다이의 어떤 코팩(copack)에서, 예를 들면, 높은 측(high side) 스위치 및 낮은 측(low side) 스위치는 하나의 샌드위치 내에 하우징될 수 있다.
이전에 설명한 딤플 구조, 솔더 레지스트(resists), 조정 요소들 등의 솔더링 동안 상부 및 하부 DBC 웨이퍼들을 정렬시키기 위한 적절한 수단이 제공될 수 있다. 또한, 아킹(acring) 또는 전압 브레이크다운(breakdown)을 방지하고, 절연층들, 솔더 중지 레지스트(solder stop resist), 폴리이미드 포일(polyimide foil)들 등과 같은 단자들 간의 크리피지 거리(creepage distance) 또는 클리어런스 거리(clearance distance)를 증가시키기 위한 수단이 제공될 수 있다. 또한, 선택적인 식각을 이용하여, DBC "캔(can)", 반도체 다이 및 하부 DBC 간의 임계 거리를 증가시킬 수 있다. 또한, 언더필(underfill) 에폭시가 이용될 수 있다.
주목할 사항으로서, 도 15 및 도 16의 샌드위치는 매우 평평하고, 1 내지 1.5mm의 전형적인 DBC 웨이퍼 두께를 가지며, 샌드위치의 두께는 2 내지 3mm이다. DBC 웨이퍼 샌드위치는 그 샌드위치 내의 다이의 수에 따라, 예를 들어 10 내지 15mm의 길이 및 폭을 가질 수 있다. 복수의 다이가 이용되는 경우, 부가되는 리드 프레임 단자들, 예를 들어 단자들(270, 271 및 280)이 도 16에 나타낸 바와 같이 조립체에 부가되어, 단자들(250, 251, 252) 반대편의 샌드위치 에지로부터 연장된다. 다양한 리드 프레임 단자들은 형상, 두께, 물질, 도금 등에 있어서 특정 응용에 대해 주문 제작(customize)될 수 있다.
2개의 측면의 냉각이 수행될 수 있는 방식으로 도 15 및 도 16의 조립체를 장착하는 것이 가능하다. 따라서, 도 15 및 16에서는, 2개의 개별적인 금속 열 싱크 플레이트(metal heat sink plate)가 글루잉(gluing) 또는 솔더링 등에 의해 구리층들(40 및 232)에 고정될 수 있다.
도 17은, 도 15 및 도 16의 구리층들(40 및 232)의 표면들 위에 기계적으로 튀어나오며 이러한 표면들과 압력 접촉하는 U 형상의 금속 클립(clip)(300)을 나타낸다. 솔더, 열 전도성 글루(glue) 또는 열 그리스(grease)를 이용하여, DBC 샌드위치의 양쪽 사이드(side)들로부터의 우수한 냉각을 보장할 수 있다.
클립(300)은, 두 세트의 납들(250, 251, 252 및 270, 271, 272)이 하우징의 반대 측면(side)들로부터 연장되는 경우 도 18에 나타낸 위치로 회전될 수 있다.
특히, 도 17의 조립체에 의하면, 단자들(250, 252 및 252)이 구리판들(40 및 232)로부터 절연되기 때문에, 냉각가능한 표면들을 냉각 액체에 노출시키는 것이 가능하다. 따라서, 도 19에 나타낸 바와 같이, 조립체(300)는 단자들(250, 251, 252)에 인접하는 자신의 단부(end) 표면에서, 냉각제 저장소(311)의 상부를 밀폐시키는 장착판(310)에 고정될 수 있다. 필요에 따라, 냉각제 유체는 챔버(chamber)(311) 내에서 또는 챔버(311) 내로 그리고 챔버(311)로부터 순환될 수 있다.
다음으로, 도 20은 본 발명의 실시예를 나타내는 바, 여기에서는 도 16의 복수의 평평한 이중 측면의 냉각된 패키지(400)가 소정의 회로 내에서 조립되며, 2 측면의 냉각에 이용될 수 있다. 상기의 종래 기술의 설명에서와 동일한 참조 부호는 동일한 부분 또는 구성 요소들을 식별하는 데에 이용된다. 또한, 1개 이상의 반 도체 다이의 샌드위치 및 양쪽 측면들로부터 냉각가능한 얇은 패키지들(400)은 2개의 DBC 웨이퍼들을 이용하는 도 1 내지 19에 나타낸 타입을 갖는 것이 바람직하지만, 설명되는 조립체들에 있어서, 이러한 패키지들은 내장되는 반도체 디바이스들이 개별적인 패키지들의 2개의 외부 표면들 간에 조립되고, 그로부터 전기적으로 절연되지만, 이러한 표면들과 우수한 열적인 통신을 하는 한, 다른 형태를 가질 수 있다.
바람직하게는, 얇은 패키지라는 것은, 반드시 그런 것은 아니지만, 2개 이상의 단자들이 내부 반도체 다이에 연결되고, 플라스틱 캡슐화된 하우징의 하나의 단부로부터 연장되며, 약 5mm 또는 그 이상 보다 작은 두께의 직사각형 패키지를 의미한다. 패키지의 반대측 디바이스 사이드(side)들 상의 (구리와 같은) 절연된 열 전도성 플레이트들.
도 20 내지 도 37에 있어서, 개별적인 패키지들은 부호 400으로서 설명되며, 연장된 게이트 콘택(401), 소스 콘택(402) 및 드레인 콘택(403)을 갖는 전력 MOSFET을 포함한다. 하지만, 복수의 다이 및 부가되는 각각의 납들이 이용될 수 있고, 다이는 프리 휠링 다이오드들, 바이폴라 트랜지스터들, JFET들, MOSFET들, 다이오드들 등을 갖는 임의의 MOS 게이트 전력 다이가 될 수 있다.
도 20을 참조하면, 패키지들(400)은 콤(comb) 형상의 금속 클립(410)의 평평한 투쓰(tooth)들 및 핑거(finger)들 간에 장착되고, 이들의 게이트, 소스 및 드레인 단자들(401, 402, 403)은 각각 클립 핑거들의 단부들을 넘어 튀어나온다. 클립 투쓰들의 영역들은 DBC 웨이퍼들의 바깥쪽 구리판들(예를 들어, 도 15의 판들(40 및 232))과 동일한 공간에 걸쳐있다.
콤 형상의 클립(410)은 구리가 될 수 있는바, 그 내부 표면들은 모든 패키지들(400)에 대해 우수한 열적인 결합이 이루어질 수 있도록 열 그리스 또는 열 전도성 접착제를 이용하여, 각 패키지의 노출된 구리 표면들에 대해 솔더링, 아교 접착 그리고/또는 가압 된다. 서로로부터 절연되는 전도성 납 프레임들(415, 416 및 417)이 제공되어, 모든 게이트, 소스 및 드레인 단자들(401, 402, 403) 각각을 서로 전기적으로 연결한다.
구리 등의 부가적인 열 싱크(420)는 클립(410)의 하나 또는 양쪽 측면에 연결될 수 있다.
도 21은 나타낸 바와 같이 콤 핑거들의 각각의 인접하는 쌍 간의 슬롯(slot) 내에 2개의 패키지들(400)이 조립될 수 있게 하는 연장된 핑거들을 갖는 대안적인 전도성 클립(430)을 나타낸다. 도 25, 26, 27과 관련하여 설명될 리드 프레임들은 패키지들(400)의 단자들에 대한 적절한 결합을 만드는 데에 이용된다.
도 22는 도 21의 변형을 나타내는바, 여기서 패키지들(400)은 90o 회전됨으로써, 이들의 단자들은 클립(430)의 측면들로부터 연장된다. 클립(430)의 각 측면을 따라 연장되는 리드 프레임들(미도시)은 각 패키지 단자에 대해 요구되는 결합을 형성한다.
도 23은 본 발명의 또 다른 실시예로서, 여기서 도 22의 패키지(400)는 적어도 2개의 MOSFET들, 예를 들어 도 17의 것들의 코팩(copack)이며, 다이 단자들은 패키지의 반대 단부들로부터 연장된다. 이러한 종류의 복수의 적층된 디바이스들은 콤 형상의 열 싱크(440)의 핑거들 간에 장착되고, 도 23의 패키지(400)의 표면(441) 등의 구리 표면들과 우수하게 열적으로 접촉한다. 여기에서 또한, 클립(440)의 반대 측면들 상의 리드 프레임(미도시)은 응용 요건에 따라 패키지들(400)의 단자들을 결합시킨다.
도 24는 4개의 IGBT 다이(4개의 패키지들(400))의 코팩을 이용하는 하프 브리지 전력 모듈의 회로도로서, 스위치의 각 측면 상의 각각의 평행 연결된 프리 휠링 다이오드들을 갖는다. 요구되는 임의의 다른 응용 회로가 제공될 수 있다. 또한, 각각 에미터 전극 및 콜렉터 전극이 아니라 소스 단자 및 드레인 단자를 갖는 것이 요구되는 경우, IGBT들은 전력 MOSFET들에 의해 대체될 수 있다. 또한, 주목할 사항으로서, 4개의 패키지들(400)을 평행하게 나타내었지만, 임의의 원하는 수의 평행 패키지들 또는 다이가 이용될 수 있다.
도 24에서, 브리지의 상측부(high side section)는 4개의 IGBT 코팩들(450, 451, 452 및 453)을 포함하고, 하측부(low side section)는 4개의 IGBT 코팩들(455, 456, 457 및 458)을 포함한다. 각 다이(450 내지 458)는 각각의 2 측면의 냉각된 패키지들 내에 포함된다. 회로는 자동 배터리로부터 모터를 구동하는 것으로 되어 있지만, 예를 들어 배터리 (+) 및 (-) 단자들(460 및 461) 각각은 나타낸 바와 같이 연결되고, 스위치 쌍들(450, 455; 451, 456; 453, 457; 454, 458)은 모터 위상(motor phase)(464)에 연결된다. 적절한 게이트 제어 회로들이 각각 상측(high side) 게이트 단자(462) 및 하측(low side) 게이트 단자(463)에 연결된다.
도 24의 회로는 디바이스 단자들에 대한 적절한 리드 프레임 결합에 의해, 도 21, 22 및 23의 구성에 의해 본 발명의 조립체에서 용이하게 실시될 수 있다.
도 25 및 도 26은 (MOSFET들을 갖는) 도 24의 회로를 생성하기 위한, 도 21의 조립체에 대한 새로운 낮은 인덕턴스의 다중층 리드 프레임 구성을 나타낸다. 따라서, 나타낸 조립체는 모든 상측 드레인 단자들(403) 및 모든 하측 소스 단자들(402)을 받는 모터 위상 리드 프레임(470), 상측의 (왼쪽) 소스 단자들(402)의 모든 소스 단자들을 받는 배터리 (+) 리드 프레임(471), 모든 하측 드레인 단자들(403)을 받는 배터리 (-) 리드 프레임(472), 모든 상측 게이트 단자들(401)을 받는 상측 게이트 리드 프레임(473) 및 모든 하측 게이트 단자들(401)을 받는 하측 게이트 리드 프레임(473)을 갖는다.
납 프레임들(470, 471, 472,473 및 474)은 서로 절연되도록 절연 캐리어 시트(insulation carrier sheet)(480)와 관련하여 도 25 및 도 26에 도시된 바와 같이 지지(support)될 수 있다. 선택적인 절연층(483)은 납 프레임 절연을 보장하도록 부가될 수 있다. 상기 디바이스 단자들은 솔더링, 용접(welding), 압입끼워맞춤(press-fit) 또는 피트쓰루(fit-through) 장착으로서 자신들의 각각의 납 프레임들에 연결될 수 있다. 필요에 따라, 납 프레임 층들은 또한 절연층(480)의 측면에 대해 변화될 수 있다. 패키지의 절연 하우징들(400)은 또한 도 25의 선택적인 절연층(481)에 대한 필요를 없애기 위해 절연 및 제어 요소들로서 사용될 수 있다.
주목할 사항으로서, 다중층 납 프레임은 단일 단계에서 모든 컨택에 연결될 수 있는 서브 어셈블리가 될 수 있다. 요구되는 경우, 다양한 단자들이 형성될 수 있다. 또한, 요구되는 임의의 회로는, 납 프레임들이 4개의 패키지(400)의 단자에 대한 적당한 접촉을 형성하는, 예를 들어 H 브리지 등으로 형성될 수 있다. 또한, 게이트 구동 회로(게이트 구동 기판) 센서들, 보호 회로 버스 캐패시터들 등은 열 싱크의 측면이나 바닥에 장착될 수 있다.
도 20 내지 도 23의 열 싱크들 또는 콤(410, 430 및 440)은 도시된 것들과 다른 모양들을 가질 수 있고, 주 및 부의 냉각 요소들을 가질 수 있다. 예를 들어, 상기 콤들은 보다 효율적인 팬 냉각 또는 액체 냉각을 위한 냉각 핀(fin)들을 가질 수 있다. 이러한 능동 또는 수동의 냉각 요소들은 베이스(base) 또는 상기 콤 또는 클립의 측벽 상에 가장 많이 장착된다.
또한, 열 싱크들(410, 430 및 440)은 단일 다이 캐스트 컴포넌트이거나, 나사-타입 패스너(fastner)에 의해, 또는 용접, 납땜 또는 다른 접착제에 의해 함께 연결된 모듈 플레이트형의 요소들로 형성될 수 있다.
도 27은 각각이 2개 병행 패키지들(400)을 수용하는 모듈 전도성 열 싱크 요소들(500)를 나타낸다. 요구되는 임의 갯수의 이러한 모듈들은 함께 적층되어 죄여지거나 나사 또는 나사 구멍들(501)을 통하여 볼트들에 의해 연결되어, 상기 열 싱크 표면들이 패키지(400)의 동판(441)과 같은 표면들과 열 접촉이 될 수 있다. 열 전도성 접착제 또는 열 그리스가 상기 패키지(400)의 가장 효율적인 2측 냉각을 얻기 위해 사용될 수 있다.
도 28은 액체 열 교환 유동체를 포함하는, 구조적으로 예시된 액체 냉각기 볼륨(601)을 커버하도록 된 장착 및 실링판(600)에서 개구(opening)에, 패키 지(400)의 상부가 고정되는 본 발명의 다른 실시예를 보여준다. 상기 디바이스들은 접착되거나 판(600)에 압축될 수 있고, 그들의 냉각 면들은 냉각제에 담겨진다. 납 프레임들(610, 611 및 612)은 냉각제 볼륨(601)의 외부로 단자들(401, 402 및 403)을 수용하고 상호 연결한다. 주목할 사항으로서, 냉각제 입구들 및 출구들(미도시)은 냉각제를 순환시키도록 제공될 수 있다.
도 29는 도 28의 다른 실시예를 보여주는바, 커버판(600)은 패키지들(400)의 제 2 로우를 수용한다. 반면, 냉각제 컨테이너 또는 액침 배스(immersion bath)(601)의 벽들은 도시되지 않지만, 이들은 전형적으로 다른 전자 구성요소들(구동 보드들, 캐패시터들 등)의 부착 및 냉각을 위해 사용될 수 있다.
도 30은 도 29의 구조에 적용되는 도 26의 납 프레임 배열을 보여준다. 냉각제(601)는 도시되지 않는다. 도 30의 배열에서, 다양한 납 프레임들(470 내지 474)과 절연 시트(480)는 개별적인 공정 단계들에 의해 부착된 다음, 서로 부착된다.
도 31에 나타낸 바와 같이, 다중층 납 프레임(650)은 서브 어셈블리로서 사용될 수 있는바, 여기서 모든 납 프레임들은 단일 단계에서 전력 스위치에 부착된 절연 시트(480)에 미리 부착된다.
도 32를 참조하면, 액침 배스 열 싱크(700)가 도시되어 있다. 이러한 액침 배스 열 싱크(700)는 커버판(699)을 구비하는바, 이는 상기 패키지들의 단자 끝 부분들이 커버의 상부(699)로부터 튀어나오도록, 패키지 깊이(예를 들어, 약 10mm 미만)에 관련되는 하우징(698)(커버(699)를 수용한다) 내부의 깊이까지 패키지들(400)의 바디들을 수용하기 위한 복수의 평평한 패키지 수용 통로(opening)(701 내지 708)를 포함한다. 열 싱크(700)의 벽들은 구동기 보드들, 캐패시터들 및 액체 냉각제에 담그기에 적당하지 않은 다른 부분들과 같은 접촉 냉각으로 이득을 얻는 부착 요소들을 더 구비할 수 있다. 유동체 냉각제 입구(710) 및 냉각제 출구(711)는 또한 하우징(698) 안으로 그리고 하우징(698) 밖으로 제공된다.
도 33은 도 32의 장착 및 실링판(699)의 다른 실시예를 보여주는 바, 여기서 판(800)은 8개의 패키지(400)를 수용하도록 통로(801 내지 808)를 구비하지만, 각 통로는 패키지들(400)의 에지들을 수용하기 위한 집적 보강(reinforcing) 프레임들(809 및 810)과 같은 U-모양 안정화 슬리브 또는 프레임을 구비한다. 상기 보강 프레임(809, 810, 등)은 특히 상기 패키지가 냉각 유동체에 노출된 영역(441)과 같은 구리 영역들이 되는 동안 냉각 유동체 흐름 압축을 방해하도록 사용 가능하다. 다른 모양들이 슬리브 또는 프레임들(809, 810)을 위해 사용될 수 있다.
도 34에 도시된 바와 같이, 도 33의 구조는 모듈 요소들(900)로 형성될 수 있다. 모듈들(900) 각각은 2 패키지-수용 통로들(901, 902)과 각 보강 프레임들(903, 904)을 구비한다. 모듈 요소들(900)은 볼트들, 용접, 단단한 납땜, 접착제 등과 같은 방수 커넥터들에 의해 임의의 요구되는 높이까지 쌓여질 수 있다.
본 발명은 특정 실시예들과 관련하여 설명되었지만, 많은 다른 변경들 및 수정들과 다른 용도들이 이 기술 분야의 당업자들에게 명백하게 될 것이다. 그러므로, 본 발명은 여기의 소정 설명에 의해 국한되지 않음을 유의해야 한다.
본 발명에 따르면, 적어도 하나의 에지로부터 확장된 터미널들을 가진 반도 체 다이를 절연시키는 임베디드되거나 또는 샌드위치된 복수의 플래트(flat) 양면이 냉각된 패키지들은, 단일 수직 평면으로부터 확장된 단자들을 가진 평행 배열로 쌓인다. 공통 지지 구조 예를 들어 냉각제 컨테이너(container) 몸체의 덮개(cover)는 패키지들의 단자 단부를 수용한다. 이 몸체들은 냉각제 챔버 내에서 서스팬딩될 수 있다. 덮개 위의 리드 프레임 단자들은 동일한 단자들을 서로 연결하고, 형성되려는 필요한 회로를 정의한다.
본 발명의 일 실시예에서, 콤-모양(comb-shaped) 전도성 조립체 클립(conductive assembly clip)은 개별 패키지들을 나란히 및/또는 평행 구성으로 수용하고, 플래트(flat) 콤 "티쓰(teeth)" 또는 핑거들(fingers)은 그들 사이의 양호한 열 전달로 각각의 패키지 표면에 대해 압력을 가한다. 상기 콤 모양 클립은 그 뒤 챔버 위로부터 튀어나온 각각의 패키지의 단자들을 가지는 액체(공기 또는 액체) 냉각 챔버에 담그어진다. 전도성 리드 프레임 스트립들(strips)은 회로 노드와 함께 공통 단자들을 연결하기 위해 단자들의 상부 표면 위로 확장한다.
대안적으로, 적층된 열 싱크 지지물들은 패키지들의 선택적 그룹들을 수용할 수 있고, 적당한 고정물들(fasteners)로 함께 적층될 수 있다.
조립체는 이와 같이 만들어지고 쉽게 달성되며, 모터 하우징(motor housing) 또는 자동 어플리케이션 또는 다른 어플리케이션에 장착될 수 있는 신뢰도 높은 고 전류, 고 전압 회로이다.

Claims (21)

  1. 개선된 냉각 능력을 갖는 복수의 반도체 패키지들을 위한 파워 모듈 조립체에 있어서,
    상기 복수의 반도체 패키지들 각각은, 상부 및 하부 금속 사이드 표면들을 갖는 얇은 일반적으로 직사각형의 몸체와 상기 사이드 표면들에 수직이고 상기 사이드 표면들을 연결하는 제 1 및 제 2 단부 표면들과; 상기 패키지들의 내부에 배치되고 그리고 상기 패키지의 적어도 상기 제 1 단부 표면으로부터 확장하는 복수의 단자들을 갖는 적어도 하나의 중앙 반도체 다이와, 여기서 상기 적어도 하나의 다이는 상기 상부 및 하부 금속 사이드 표면에 열적으로 연결된 제 1 및 제 2 대향 표면들과, 그리고 상기 패키지의 외면의 적어도 일부분을 둘러싸고 상기 상부 및 하부 금속 사이드 표면들로부터 상기 복수의 단자들을 절연시키는 절연 하우징을 가지며; 소정 공간에 의해 이격된 그리고 서로에 관해 동일한 공간에서 퍼지는 그리고 냉각 매체에 열 전달을 위해 노출되는 상기 패키지들의 인접하는 패키지들의 상기 상부 및 하부 금속 사이드 표면들과 이격된 평행 관계로 복수의 상기 패키지들에 연결되고 복수의 상기 패키지들을 지지하는 패키지 지지부를 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  2. 제 1 항에 있어서,
    상기 패키지 지지부는 상기 패키지들의 인접하는 패키지들 사이에서 각 소정 공간 내에 배치된 직사각형 콤(comb) 핑거(finger)들을 갖으며, 그리고 상기 공간들의 상기 각 공간을 정의하는 상기 패키지들의 상기 사이드 표면들과 열적 접촉을 하고 있는 열적 전도성 콤을 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  3. 제 1 항에 있어서,
    상기 패키지 지지부는 상기 패키지들의 각 패키지 내에 상기 적어도 하나의 반도체 디바이스의 상기 단자들에 인접한 상기 패키지들의 상기 단부들을 수용하고 상기 단부들에 고정되는 전도성 플레이트를 포함하며, 그럼으로써 상기 패키지들 각각을 그들의 상기 사이드들 각각으로부터 냉각시키기 위해, 냉각 액체가 인접 패키지들 사이의 상기 소정 공간을 통해 순환할 수 있는 것을 특징으로 하는 파워 모듈 조립체.
  4. 제 2 항에 있어서,
    상기 열적 전도성 콤은 상기 콤을 정의하기 위해 함께 고정된 복수의 동일 플레이트들을 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  5. 제 2 항에 있어서,
    상기 패키지들 각각의 상기 단자들은 상기 콤의 상기 핑거들의 상기 단부들을 넘어 확장하는 것을 특징으로 하는 파워 모듈 조립체.
  6. 제 2 항에 있어서,
    상기 패키지들 각각의 상기 단자들은 상기 콤의 상기 핑거들의 상기 사이드 에지(edge)들을 넘어 확장하는 것을 특징으로 하는 파워 모듈 조립체.
  7. 제 1 항에 있어서,
    상기 모듈들 각각은 적어도 두 개의 반도체 다이의 코팩(copack)을 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  8. 제 1 항에 있어서,
    상기 적어도 하나의 반도체 다이 각각은 MOS 게이트 디바이스인 것을 특징으로 하는 파워 모듈 조립체.
  9. 제 1 항에 있어서,
    상기 패키지들 각각의 상기 단자들 상에 배치되며 그리고 상기 패키지들 각각의 동일 단자들을 서로 전기적으로 연결하는 리드 프레임 조립체를 더 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  10. 제 3 항에 있어서,
    상기 모듈들 각각은 적어도 두 개의 반도체 다이의 코팩을 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  11. 제 3 항에 있어서,
    상기 적어도 하나의 반도체 다이 각각은 MOS 게이트 디바이스인 것을 특징으로 하는 파워 모듈 조립체.
  12. 제 3 항에 있어서,
    상기 패키지들 각각의 상기 단자들 상에 배치되며 그리고 상기 패키지들 각각의 동일 단자들을 서로 전기적으로 연결하는 리드 프레임 조립체를 더 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  13. 제 8 항에 있어서,
    상기 패키지들 각각의 상기 단자들 상에 배치되며 그리고 상기 패키지들 각각의 동일 단자들을 서로 전기적으로 연결하는 리드 프레임 조립체를 더 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  14. 제 13 항에 있어서,
    세 개의 단자들 각각을 갖는 적어도 4 패키지들을 포함하며, 상기 패키지들 각각의 상기 단자들은 상기 리드 프레임 조립체에 의해 평행하게 전기적으로 연결되는 것을 특징으로 하는 파워 모듈 조립체.
  15. 제 3 항에 있어서,
    개방 상부를 갖는 냉각제 컨테이너를 더 포함하며; 상기 전도성 플레이트는 상기 개방 상부에 고정되고 그리고 상기 개방 상부를 가로질러 밀봉되고; 상기 패키지들 각각의 상기 몸체들은 상기 냉각제 컨테이너의 냉각제 내에 담그어지고; 상기 단자들은 상기 냉각제 컨테이너의 외부로 배치되는 것을 특징으로 하는 파워 모듈 조립체.
  16. 제 1 항에 있어서,
    상기 패키지들 각각은 제 1 및 제 2 DBC 웨이퍼들을 포함하며, 상기 제 1 및 제 2 DBC 웨이퍼들은 그들 사이에 상기 적어도 하나의 반도체 다이를 갖는 샌드위치를 형성하고; 상기 패키지들 각각의 상기 상부 및 하부 금속 사이드 표면들은 상기 제 1 및 제 2 DBC 웨이퍼들의 구리 플레이트들을 각각 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  17. 제 1 항에 있어서,
    상기 패키지들 각각은 상기 상부 및 하부 금속 사이드 표면들 사이에서 5mm보다 작은 두께를 가지는 것을 특징으로 하는 파워 모듈 조립체.
  18. 제 1 항에 있어서,
    상기 상부 및 하부 표면들 각각은 길이 및 폭이 각각 10mm보다 큰 것을 특징으로 하는 파워 모듈 조립체.
  19. 제 17 항에 있어서,
    상기 상부 및 하부 표면들 각각은 길이 및 폭이 각각 10mm보다 큰 것을 특징으로 하는 파워 모듈 조립체.
  20. 제 19 항에 있어서,
    상기 패키지 지지부는 상기 패키지들의 인접하는 패키지들 사이에서 각 소정 공간 내에 배치된 직사각형 콤 핑거들을 갖으며, 그리고 상기 공간들의 상기 각 공간을 정의하는 상기 패키지들의 상기 사이드 표면들과 열적 접촉을 하고 있는 열적 전도성 콤을 포함하는 것을 특징으로 하는 파워 모듈 조립체.
  21. 제 19 항에 있어서,
    상기 패키지 지지부는 상기 패키지들의 각 패키지 내에 상기 적어도 하나의 반도체 디바이스의 상기 단자들에 인접한 상기 패키지들의 상기 단부들을 수용하고 상기 단부들에 고정되는 전도성 플레이트를 포함하며, 그럼으로써 상기 패키지들 각각을 그들의 상기 사이드들 각각으로부터 냉각시키기 위해, 냉각 액체가 인접 패키지들 사이의 상기 소정 공간을 통해 순환할 수 있는 것을 특징으로 하는 파워 모듈 조립체.
KR1020070051126A 2006-05-24 2007-05-25 더블-사이드 단일 디바이스 냉각 및 침적 용기 냉각을구비한 본딩 선 없는 파워 모듈 KR100881776B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US80306406P 2006-05-24 2006-05-24
US60/803,064 2006-05-24
US11/751,936 2007-05-22
US11/751,936 US8680666B2 (en) 2006-05-24 2007-05-22 Bond wireless power module with double-sided single device cooling and immersion bath cooling

Publications (2)

Publication Number Publication Date
KR20070114059A KR20070114059A (ko) 2007-11-29
KR100881776B1 true KR100881776B1 (ko) 2009-02-09

Family

ID=38721333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070051126A KR100881776B1 (ko) 2006-05-24 2007-05-25 더블-사이드 단일 디바이스 냉각 및 침적 용기 냉각을구비한 본딩 선 없는 파워 모듈

Country Status (3)

Country Link
US (1) US8680666B2 (ko)
KR (1) KR100881776B1 (ko)
DE (1) DE102007024413A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795726B2 (en) * 2007-05-03 2010-09-14 Delphi Technologies, Inc. Liquid cooled power electronic circuit comprising a stacked array of directly cooled semiconductor chips
US7911792B2 (en) * 2008-03-11 2011-03-22 Ford Global Technologies Llc Direct dipping cooled power module and packaging
DE102008026765A1 (de) 2008-04-16 2009-10-22 Rohde & Schwarz Gmbh & Co. Kg Mikrowellen-Baugruppe
JP2012528471A (ja) * 2009-05-27 2012-11-12 キュラミーク エレクトロニクス ゲーエムベーハー 冷却される電気構成ユニット
US20120326287A1 (en) 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
US8278756B2 (en) * 2010-02-24 2012-10-02 Inpaq Technology Co., Ltd. Single chip semiconductor coating structure and manufacturing method thereof
DE102010002627B4 (de) * 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
US9088226B2 (en) 2010-10-19 2015-07-21 Electronics Motion Systems Holding Limited Power module for converting DC to AC
US8963338B2 (en) * 2011-03-02 2015-02-24 International Rectifier Corporation III-nitride transistor stacked with diode in a package
US8350376B2 (en) 2011-04-18 2013-01-08 International Rectifier Corporation Bondwireless power module with three-dimensional current routing
US9001518B2 (en) 2011-04-26 2015-04-07 International Rectifier Corporation Power module with press-fit clamps
US8804340B2 (en) 2011-06-08 2014-08-12 International Rectifier Corporation Power semiconductor package with double-sided cooling
US8987777B2 (en) * 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module
CN103890914B (zh) * 2011-09-28 2016-08-17 Bbsa有限公司 半导体元件及其制造方法
US8699225B2 (en) * 2012-03-28 2014-04-15 Delphi Technologies, Inc. Liquid cooled electronics assembly suitable to use electrically conductive coolant
JP6368646B2 (ja) * 2012-09-20 2018-08-01 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
GB2507958B (en) * 2012-11-08 2017-04-05 Cybula Ltd Computing devices that both intercommunicate and receive power by wireless methods
US9653370B2 (en) * 2012-11-30 2017-05-16 Infineon Technologies Austria Ag Systems and methods for embedding devices in printed circuit board structures
US9282678B2 (en) 2013-10-21 2016-03-08 International Business Machines Corporation Field-replaceable bank of immersion-cooled electronic components and separable heat sinks
US9332674B2 (en) 2013-10-21 2016-05-03 International Business Machines Corporation Field-replaceable bank of immersion-cooled electronic components
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
DE102014203310A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Elektronikmodul
DE102014208255B4 (de) * 2014-04-30 2016-09-01 Conti Temic Microelectronic Gmbh Schaltungsanordnung, Stromwandler mit einer Schaltungsanordnung
DE102015115271B4 (de) 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE112016005528T5 (de) 2015-12-04 2018-08-30 Rohm Co., Ltd. Leistungsmodulvorrichtung, Kühlstruktur und elektrisches Fahrzeug oder elektrisches Hybridfahrzeug
DK3206468T3 (en) * 2016-02-15 2019-04-01 Siemens Ag DC converter with DC voltage
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
CN108133915B (zh) * 2017-12-21 2020-04-03 乐健科技（珠海）有限公司 功率器件内置且双面散热的功率模组及其制备方法
IT201800004209A1 (it) 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
US10141254B1 (en) * 2018-05-14 2018-11-27 Ford Global Technologies, Llc Direct bonded copper power module with elevated common source inductance
SG10201904605WA (en) * 2019-05-23 2020-12-30 Delta Electronics Int’L Singapore Pte Ltd Package structure
IT201900013743A1 (it) * 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
CN110491857A (zh) * 2019-09-18 2019-11-22 深圳爱仕特科技有限公司 一种适用于高压功率器件模块封装的dbc结构
IT202000016840A1 (it) 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
CN116825768B (zh) 2020-10-14 2024-02-23 罗姆股份有限公司 半导体模块
CN116936561B (zh) 2020-10-14 2024-05-03 罗姆股份有限公司 半导体模块
CN116034465A (zh) 2020-10-14 2023-04-28 罗姆股份有限公司 半导体模块
DE102020127564A1 (de) 2020-10-20 2022-04-21 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Leistungselektronik
US20230079413A1 (en) * 2021-09-13 2023-03-16 Infineon Technologies Ag Semiconductor assembly with multi-device cooling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118177A (en) 1998-11-17 2000-09-12 Lucent Technologies, Inc. Heatspreader for a flip chip device, and method for connecting the heatspreader
US6579623B2 (en) 2001-06-13 2003-06-17 Hitachi, Ltd. Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member
US20040222515A1 (en) 2003-05-05 2004-11-11 Ixys Corporation Double-sided cooling isolated packaged power semiconductor device
US6891385B2 (en) 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717996A (en) * 1987-01-14 1988-01-05 Best Power Technology, Inc. Gated parallel power switching devices protection circuit
US4855809A (en) * 1987-11-24 1989-08-08 Texas Instruments Incorporated Orthogonal chip mount system module and method
AU8519891A (en) * 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
JPH04354363A (ja) * 1991-05-31 1992-12-08 Fujitsu Ltd 半導体装置ユニット
EP0662245A4 (en) * 1992-09-16 1995-10-04 James E Clayton LOW THICKNESS MULTI-CHIP MODULE.
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置
US5719745A (en) * 1995-07-12 1998-02-17 International Business Machines Corporation Extended surface cooling for chip stack applications
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
RU2133523C1 (ru) * 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль
US6188575B1 (en) * 1998-06-30 2001-02-13 Intersil Corporation Heat exchanging chassis and method
RU2176134C2 (ru) * 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
WO2001024260A1 (en) 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE10221082A1 (de) * 2002-05-11 2003-11-20 Bosch Gmbh Robert Halbleiterbauelement
US7245493B2 (en) 2003-08-06 2007-07-17 Denso Corporation Cooler for cooling electric part
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
US7217956B2 (en) * 2004-03-29 2007-05-15 Articulated Technologies, Llc. Light active sheet material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118177A (en) 1998-11-17 2000-09-12 Lucent Technologies, Inc. Heatspreader for a flip chip device, and method for connecting the heatspreader
US6579623B2 (en) 2001-06-13 2003-06-17 Hitachi, Ltd. Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member
US6891385B2 (en) 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
US20040222515A1 (en) 2003-05-05 2004-11-11 Ixys Corporation Double-sided cooling isolated packaged power semiconductor device

Also Published As

Publication number Publication date
US20070290311A1 (en) 2007-12-20
DE102007024413A1 (de) 2007-12-27
KR20070114059A (ko) 2007-11-29
US8680666B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
KR100881776B1 (ko) 더블-사이드 단일 디바이스 냉각 및 침적 용기 냉각을구비한 본딩 선 없는 파워 모듈
JP5290963B2 (ja) 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
US8836112B2 (en) Semiconductor package for high power devices
US7800219B2 (en) High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US10418319B2 (en) Method of manufacturing a semiconductor device
US20120235293A1 (en) Semiconductor device including a base plate
EP3648159B1 (en) Semiconductor package and method of fabricating a semiconductor package
US6841865B2 (en) Semiconductor device having clips for connecting to external elements
KR101343199B1 (ko) 반도체 패키지
EP1696484B1 (en) Process for assembling a double-sided circuit component
US8026580B2 (en) Semiconductor device package with integrated heat spreader
JP7392319B2 (ja) 半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JPH11220074A (ja) 半導体装置
US20220254696A1 (en) Package with clip having through hole accommodating component-related structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 10