DE102006053386A1

DE102006053386A1 - Integrierte Schaltung mit Testschaltung

Info

Publication number: DE102006053386A1
Application number: DE102006053386A
Authority: DE
Inventors: Ronald N. Baker
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2005-11-14
Filing date: 2006-11-13
Publication date: 2007-07-12
Also published as: US20070109888A1

Abstract

Eine integrierte Schaltung, die eine Eingangs-/Ausgangsanschlussfläche, eine integrierte Schaltung und eine Testschaltung umfasst. Die Eingangs-/Ausgangsanschlussfläche ist dahingehend konfiguriert, erste Ausgangssignale einer anderen integrierten Schaltung zu empfangen, die auf Eingangssignalen beruhen. Die innere Schaltung ist dahingehend konfiguriert, die Eingangssignale zu empfangen und zweite Ausgangssignale, die auf den Eingangssignalen beruhen, zu liefern. Die Testschaltung ist dahingehend konfiguriert, die ersten Ausgangssignale und die zweiten Ausgangssignale zu empfangen, wobei die Testschaltung einen Komparator, einen ersten Schalter und einen zweiten Schalter umfasst. Der Komparator ist dahingehend konfiguriert, die ersten Ausgangssignale und die zweiten Ausgangssignale zu vergleichen und Vergleichsergebnisse zu liefern. Der erste Schalter ist dahingehend konfiguriert, die zweiten Ausgangssignale an einen Eingang des Komparators und die Eingangs-/Ausgangsanschlussfläche zu leiten. Die zweite Schaltung ist dahingehend konfiguriert, die ersten Ausgnagssignale an einen anderen Eingang des Komparators zu liefern.

Description

Hintergrund

Üblicherweise umfasst ein Computersystem eine Anzahl integrierter Schaltungen, die miteinander kommunizieren, um Systemanwendungen durchzuführen. Oft umfasst das Computersystem eine Steuerung, z. B. einen Mikroprozessor, und einen oder mehrere Speicherchips, z. B. Direktzugriffsspeicher-Chips (RAM-Chips). Der RAM kann eine beliebige geeignete Art von RAM sein, z. B. ein dynamischer RAM (DRAM), Doppeldatenraten-Synchron-DRAM (DDR-SDRAM), Graphik-DDR-SDRAM (GDDR-SDRAM), Verringerte-Latenz-DRAM (RLDRAM), pseudostatischer RAM (PSRAM) und Niedrigleistungs-DDR-SDRAM (LPDDR-SDRAM).

Die Speicherchips oder -komponenten werden nach der Herstellung getestet, um zu gewährleisten, dass die Speichierkomponenten ordnungsgemäß arbeiten. Ein typischer Speichertest umfasst ein Schreiben von Daten in die Speicherkomponente und ein Zurücklesen der Daten aus der Speicherkomponente. Die in die Speicherkomponente geschriebenen Daten werden mit den aus der Speicherkomponente ausgelesenen Daten verglichen. Falls die in die Speicherkomponente geschriebenen Daten mit den aus der Speicherkomponente ausgelesenen Daten übereinstimmen, ist die Speicherkomponente eine funktionierende Speicherkomponente. Wenn die in die Speicherkomponente geschriebenen Daten nicht mit den aus der Speicherkomponente ausgelesenen Daten übereinstimmen, ist die Speicherkomponente eine defekte Speicherkomponente.

Speichertester weisen eine begrenzte Anzahl von Ressourcen auf, z. B. Treiber, Vergleichseinrichtungen bzw. Komparatoren und Leistungsversorgungen, die Testspeicherkomponenten zur Verfügung stehen. Je geringer die Zahl der Ressourcen ist, die zum Testen jeder Speicherkomponente verwendet werden, desto größer ist die Anzahl von Speicherkomponenten, die gleichzeitig durch den Speichertester getestet werden können. Manche Ressourceneinschränkungen von Speichertestern umfassen die Anzahl von Treiberschaltungen, die verwendet werden, um Eingaben in die Speicherkomponente zu senden, und die Anzahl von Treiber-/Vergleichsschaltungen, die verwendet werden, um Daten in die Speicherkomponente zu schreiben und die Ausgabe der Speicherkomponente zu beurteilen.

Testverfahren verwenden oft eine Gruppe von Treiberanschlussstiften und einen oder mehrere Treiber/Komparatoren, um eine Speicherkomponente zu testen. Üblicherweise verwenden Speichertester die Gruppe von Treiberanschlussstiften dazu, zwei oder mehrere Speicherkomponenten parallel und getrennte Treiber/Komparatoren für jede Speicherkomponente getrennt zu treiben. Eine Verwendung getrennter Treiber/Komparator-Anschlussstifte für jede Speicherkomponente schränkt die Gesamtanzahl von Speicherkomponenten, die gleichzeitig getestet werden könnten, sehr stark ein. Somit ist bei typischen Testsystemen die Anzahl von Speicherkomponenten, die parallel getestet werden können, durch die Anzahl zur Verfügung stehender Treiber/Komparator-Anschlussstifte begrenzt.

Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.

Zusammenfassung

Ein Aspekt der vorliegenden Erfindung sieht eine integrierte Schaltung vor, die eine Eingangs-/Ausgangsanschlussfläche, eine innere Schaltung und eine Testschaltung umfasst. Die Eingangs-/Ausgangsanschlussfläche ist dahin gehend konfiguriert, erste Ausgangssignale einer anderen integrierten Schaltung zu empfangen, die auf Eingangssignalen beruhen. Die innere Schaltung ist dahin gehend konfiguriert, die Eingangssignale zu empfangen und zweite Ausgangssignale, die auf den Eingangssignalen beruhen, bereitzustellen. Die Testschaltung ist dahin gehend konfiguriert, die ersten Ausgangssignale und die zweiten Ausgangssignale zu empfangen, wobei die Testschaltung einen Komparator, einen ersten Schalter und einen zweiten Schalter umfasst. Der Komparator ist dahin gehend konfiguriert, die ersten Ausgangssignale und die zweiten Ausgangssignale zu vergleichen und Vergleichsergebnisse bereitzustellen. Der erste Schalter ist dahin gehend konfiguriert, die zweiten Ausgangssignale an einen eines Eingangs des Komparators und der Eingangs-/Ausgangsanschlussfläche zu leiten. Der zweite Schalter ist dahin gehend konfiguriert, die ersten Ausgangssignale an einen anderen Eingang des Komparators zu leiten.

Kurze Beschreibung der Zeichnungen
Die beiliegenden Zeichnungen sind enthalten, um ein weiteres Verständnis der vorliegenden Erfindung zu ermöglichen, und sind in diese Spezifikation aufgenommen und stellen einen Bestandteil derselben dar. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. Andere Ausführungsbeispiele der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden ohne weiteres einleuchten, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind in Bezug zueinander nicht unbedingt maßstabsgetreu. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
1 ist ein Blockdiagramm, das ein Ausführungsbeispiel von Speicherkomponenten veranschaulicht, die dahin gehend konfiguriert sind, mittels eines Testsystems gemäß der vorliegenden Erfindung getestet zu werden.
2 ist ein Diagramm, das ein Ausführungsbeispiel einer Testschaltung veranschaulicht.
3 ist ein Diagramm, das die Testschaltung der 2 im Normalmodus veranschaulicht.
4 ist ein Diagramm, das die Testschaltung der 2 im Testmodus veranschaulicht.
5 ist ein Diagramm, das ein Ausführungsbeispiel einer Akkumulatorschaltung veranschaulicht.
6 ist ein Diagramm, das ein Ausführungsbeispiel eines Ergebnisschalters veranschaulicht, der anzeigt, dass keine Nichtübereinstimmung erfasst wurde.
7 ist ein Diagramm, das ein Ausführungsbeispiel eines Ergebnisschalters veranschaulicht, der angibt, dass eine Nichtübereinstimmung erfasst wurde.
8 ist ein Flussdiagramm, das einen beispielhaften Betrieb der Akkumulatorschaltung der 5 veranschaulicht.
9 ist ein Flussdiagramm, das ein Beispiel eines Lesens von Testergebnissen von Speicherkomponenten in einem Testsystem veranschaulicht.
10 ist ein Blockdiagramm, das ein weiteres Ausführungsbeispiel von Speicherkomponenten veranschaulicht, die dahin gehend konfiguriert sind, mittels eines Testsystems gemäß der vorliegenden Erfindung getestet zu werden.
11 ist ein Diagramm, das ein weiteres Ausführungsbeispiel einer Testschaltung veranschaulicht.
12 ist ein Diagramm, das die Testschaltung der 11 im Normalmodus veranschaulicht.
13 ist ein Diagramm, das die Testschaltung der 11 im Testmodus veranschaulicht.
14 ist ein Diagramm, das die Testschaltung der 11 im Testergebnisausgabemodus veranschaulicht.
15 ist ein Flussdiagramm, das ein Beispiel eines Lesens von Testergebnissen aus Speicherkomponenten mittels eines Testsystems veranschaulicht.
Ausführliche Beschreibung
In der folgenden Ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil des vorliegenden Dokuments bilden und in denen auf veranschaulichende Weise spezifische Ausführungsbeispiele gezeigt sind, bei denen die Erfindung praktiziert werden kann. Diesbezüglich wird unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) eine richtungsbezogene Terminologie wie z. B. „obere (r, s)", „untere (r, s)", „vordere (r, s)", „hintere (r, s)", „vorauseilende (r, s)", „nacheilende (r, s)" usw. verwendet. Da Komponenten von Ausführungsbeispielen der vorliegenden Erfindung in einer Anzahl von unterschiedlichen Orientierungen positioniert sein können, wird die richtungsbezogene Terminologie zu Veranschaulichungszwecken verwendet und ist in keiner Weise einschränkend. Man muss verstehen, dass andere Ausführungsbeispiele verwendet werden können und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Somit ist die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinn zu verstehen, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Patentansprüche definiert.
1 ist ein Blockdiagramm, das ein Ausführungsbeispiel von Speicherkomponenten 100 veranschaulicht, die dahin gehend konfiguriert sind, mittels eines Testsystems 100 gemäß der vorliegenden Erfindung getestet zu werden. Die Speicherkomponenten 100 und das Testsystem 102 sind dahin gehend konfiguriert, die Anzahl von Speicherkomponenten 100, die mittels des Testsystems 102 parallel getestet werden können, zu erhöhen. Die Anzahl von parallel getesteten Speicherkomponenten 100 wird erhöht, indem die Anzahl von Testsystemtreibern/Komparatoren, die zum Testen zumindest einiger der Speicherkomponenten 100 verwendet werden, verringert wird. Bei anderen Ausführungsbeispielen können die Speicherkomponenten 100 beliebige geeignete Integrierte-Schaltung-Komponenenten sein.
Jede der Speicherkomponenten 100 umfasst eine oder mehrere Testschaltungen, die verwendet werden kann bzw. können, um die Anzahl von Testsystemtreibern/Komparatoren oder Eingangs/Ausgangs-Treibern, die zum Testen der Speicherkomponente benötigt werden, zu verringern. Um Speicherkomponenten 100 zu testen, ist eine der Speicherkomponenten 100 als Master-Komponente bezeichnet, und die anderen Speicherkomponenten 100 sind als Slave-Komponenten bezeichnet. Die Master-Komponente liefert Ausgangssignale an die Slave-Komponenten, und jede der Slave-Komponenten beurteilt ihre eigenen Ausgangssignale im Vergleich zu den Ausgangssignalen der Master-Komponente mittels der inneren Testschaltungen.
Jede der Speicherkomponenten 100 umfasst einen Normal-Betriebsmodus und einen Test-Betriebsmodus. Um Speicherkomponenten 100 zu testen, wird die Master-Komponente in den Normalmodus versetzt, und die Slave-Komponenten werden in den Testmodus versetzt. Das Testsystem 102 vergleicht Ausgangssignale von der Master-Komponente mit erwarteten Ergebnissen, um ein Testergebnis für die Master-Komponente zu erhalten. Jede der Slave-Komponenten vergleicht ihre eigenen Ausgangssignale mit den Ausgangssignalen der Master-Komponente, um ein Testergebnis zu erhalten, das mittels des Testsystems 102 gelesen wird.
Das Testsystem 102 ist dahin gehend konfiguriert, eine geeignete Anzahl von Speicherkomponenten 100, einschließlich einer Speicherkomponente null 100a, Speicherkomponente eins 100b, Speicherkomponente zwei 100c usw., bis zu und einschließlich einer Speicherkomponente X 100x, zu testen. Die Speicherkomponente null 100a ist die Master-Komponente, und die Speicherkomponenten 100b–100x sind Slave-Komponenten. Bei anderen Ausführungsbeispielen kann eine beliebige geeignete der Speicherkomponenten 100a–100x als Master-Komponente bezeichnet sein, und die anderen Speicherkomponenten 100a–100x können als Slave-Komponenten bezeichnet sein.
Das Testsystem 102 umfasst Testertreiber/Komparatoren 104, Testertreiber 106 und eine Testsystemsteuerung 108. Die Testertreiber/Komparatoren 104 sind über einen Steuerkommunikationspfad 110 elektrisch mit der Testsystemsteuerung 108 gekoppelt. Die Testsystemsteuerung 108 ist über einen Treibersteuerkommunikationspfad 112 elektrisch mit den Testertreibern 106 gekoppelt. Ferner sind die Testertreiber 106 über einen Treiberkommunikationspfad 114 elektrisch mit Eingängen von Speicherkomponenten 100a–100x gekoppelt.
Die Testertreiber/Komparatoren 104 umfassen bei 116 Eingangs-/Ausgangsanschlussstifte (I/O-Anschlussstifte) oder -Anschlussflächen 0-Y, die über einen Testertreiber/Komparator-Kommunikationspfad 118 elektrisch mit der Master-Speicherkomponente null 100a und den Slave-Speicherkomponenten 100b–100x gekoppelt sind. Bei einem Ausführungsbeispiel umfasst der Testertreiber/Komparator- Kommunikationspfad 118 bidirektionale Puffer zwischen I/O-Anschlussstiften 0-Y bei 116 und der Master-Speicherkomponente null 100a. Bei einem Ausführungsbeispiel umfasst der Testertreiber/Komparator-Kommunikationspfad 118 Puffer zwischen I/O-Anschlussstiften 0-Y bei 116 und Slave-Speicherkomponenten 100b–100x und zwischen der Master-Speicherkomponente null 100a und Slave-Speicherkomponenten 100b–100x.
Testertreiber/Komparatoren 104 treiben Datensignale zu Speicherkomponenten 100a–100x und empfangen Ausgangssignale von der Master-Speicherkomponente null 100a. Ferner vergleichen die Testertreiber/Komparatoren 104 die Ausgangssignale von der Master-Speicherkomponente null 100a mit den Datensignalen, die zu den Speicherkomponenten 100a–100x getrieben werden, um ein Testergebnis für die Master-Speicherkomponente null 100a zu ermitteln. Testertreiber 106 treiben Signale, z. B. Adresssignale, Befehlssignale und Taktsignale, zu Speicherkomponenten 100a–100x.
Die Testsystemsteuerung 108 steuert den Betrieb des Testsystems 102, einschließlich der Zeitgebung von Daten und Steuersignalen durch Testertreiber 106 und Testertreiber/Komparatoren 104. Testertreiber 106 liefern Steuersignale an Speicherkomponenten 100a–100x, um die Speicherkomponente null 100a in den Normalmodus zu versetzen und die anderen Speicherkomponenten 100b–100x in den Testmodus zu versetzen. Ferner liefern Testertreiber 106 Adresssignale, Befehlssignale und Taktsignale, um Testdaten in die Speicherkomponenten 100a–100x zu schreiben und um Testdatenausgangssignale aus den Speicherkomponenten 100a–100x auszulesen. Testertreiber/Komparatoren 104 schreiben Testdaten in Speicherkomponenten 100a–100x und lessen Testdatenausgangssignale aus der Master-Speicherkomponente null 100a aus. Ferner vergleichen Testertreiber/Komparatoren 104 die in die Speicherkomponenten 100a–100x geschriebenen Testdaten mit den aus der Master-Speicherkomponente null 100a gelesenen Testdaten, um ein Testergebnis für die Master-Speicherkomponente null 100a zu erhalten.
Jede der Speicherkomponenten 100a–100x umfasst einen mit dem Testsystem 102 gekoppelten Leistungsanschlussstift. Die Speicherkomponente null 100a umfasst einen Leistungsanschlussstift 120, die Speicherkomponente eins 100b umfasst einen Leistungsanschlussstift 122, die Speicherkomponente zwei 100c umfasst einen Leistungsanschlussstift 124 usw., bis zu und einschließlich der Speicherkomponente X 100x, die einen Leistungsanschlussstift 126 umfasst. Jede der Slave-Speicherkomponenten 100b–100x vergleicht ihre Ausgangssignale intern mit Ausgangssignalen von der Master-Speicherkomponente null 100a, um ein Testergebnis zu erhalten. Die Testsystemsteuerung 108 steuert das Testsystem 102 dahin gehend, an jede der Slave-Speicherkomponenten 100b–100x separat Leistung zu liefern, und das Testergebnis aus der mit Leistung versorgten Slave-Speicherkomponente 100b–100x auszulesen. Bei einem Ausführungsbeispiel ist jede der Speicherkomponenten 100a–100x eine RAM-Schaltung, z. B. ein DRAM, DDR-SDRAM, GDDR-SDRAM, RLDRAM, PSRAM, LPDDR-SDRAM oder ein anderer geeigneter RAM-Typ.
Im Betrieb steuert die Testsystemsteuerung 108 Testertreiber 106 dahin gehend, die Speicherkomponente null 100a zu programmieren, im Normalmodus zu arbeiten. Ferner steuert die Testsystemsteuerung 108 Testertreiber 106 dahin gehend, die Speicherkomponenten 100b–100x zu programmieren, im Testmodus zu arbeiten. Die Testsystemsteuerung 108 steuert die Testertreiber 106 und die Testertreiber/Komparatoren 104 dahin gehend, Testdaten in die Master-Speicherkomponente null 100a und die Slave-Speicherkomponenten 100b–100x zu schreiben.
Nachdem die Testdaten in die Speicherkomponenten 100a–100x geschrieben wurden, steuert die Testsystemsteuerung 108 die Testertreiber/Komparatoren 104 und die Testertreiber 106, die in den Speicherkomponenten 100a–100x gespei cherten Daten zu lesen. Die aus der Master-Speicherkomponente null 100a gelesenen Testdaten werden. an I/O-Anschlussstifte 0-Y bei 116 und über den Testertreiber/Komparator-Kommunikationspfad 118 an Slave-Speicherkomponenten 100b–100x weitergeleitet. Die Testertreiber/Komparatoren 104 vergleichen die Testdaten, die in die Speicherkomponenten 100a–100x geschrieben wurden, mit den aus der Master-Speicherkomponente null 100a ausgelesenen Testdaten, um ein Testergebnis zu erhalten. Falls die in die Speicherkomponenten 100a–100x geschriebenen Testdaten mit den aus der Master-Speicherkomponente null 100a ausgelesenen Testdaten übereinstimmen, leitet die Master-Speicherkomponente null 100a den Test weiter, was auf eine funktionstüchtige Speicherkomponente hinweist. Falls die in die Speicherkomponenten 100a–100x geschriebenen Testdaten nicht mit den aus der Master-Speicherkomponente null 100a ausgelesenen Daten übereinstimmen, so lässt die Master-Speicherkomponente null 100a den Test fehlschlagen, was auf eine defekte Speicherkomponente hinweist, und alle Slave-Speicherkomponenten 100b–100x werden als fehlgeschlagen angesehen und können erneut getestet werden.
Jede der Slave-Speicherkomponenten 100b–100x vergleicht intern ihre Ausgangssignale mit Ausgangssignalen von der Master-Speicherkomponente null 100a, um ein Testergebnis zu erhalten. Falls die Master-Speicherkomponente null 100a besteht und die von der Master-Speicherkomponente null 100a empfangenen Testdaten mit den Testdaten von der Slave-Speicherkomponente 100b–100x übereinstimmen, besteht die Slave-Speicherkomponente 100b–100x den Test, was auf eine funktionstüchtige Speicherkomponente hinweist. Falls die von einer bestehenden Master-Speicherkomponente null 100a empfangenen Testdaten nicht mit den Testdaten der Slave-Speicherkomponente 100b–100x übereinstimmen, besteht die Slave-Speicherkomponente 100b–100x den Test nicht, was auf eine defekte Speicherkomponente hinweist. Die Testsystemsteuerung 108 steuert das Testsystem 102 dahin gehend, jede der Slave-Speicherkomponenten 100b–100x separat mit Leistung zu versorgen, um das Testergebnis aus der mit Leistung versorgten Slave-Speicherkomponente 100b–100x auszulesen.
2 ist ein Diagramm, das ein Ausführungsbeispiel einer Testschaltung 150 veranschaulicht. Jede der Speicherkomponenten 100 umfasst zumindest eine Testschaltung, die der Testschaltung 150 ähnelt. Bei einem Ausführungsbeispiel umfasst jede der Speicherkomponenten 100 Testschaltungen, die der Testschaltung 150 ähneln, wobei jede der Testschaltungen gekoppelt ist, um Signale mittels eines der I/O-Anschlussstifte 0-Y bei 116 zu empfangen, und jede der Testschaltungen in einer Slave-Komponente gekoppelt ist, um Ausgangssignale von einer Testschaltung in der Master-Komponente zu empfangen, und jeder der I/O-Anschlussstifte 0-Y bei 116 gekoppelt ist, um die Ausgangssignale von der Testschaltung in der Master-Komponente zu empfangen. Bei anderen Ausführungsbeispielen kann eine beliebige geeignete Integrierte-Schaltung-Komponente zumindest eine Testschaltung 150 umfassen.
Die Testschaltung 150 ist dahin gehend konfiguriert, im Normalmodus oder im Testmodus zu arbeiten. Im Normalmodus empfängt die Testschaltung 150 Datensignale, die aus den internen Speicherzellen der Speicherkomponente 100 ausgelesen werden, die die Testschaltung 150 umfasst. Die Testschaltung 150 lenkt die empfangenen Datensignale an einen I/O-Anschlussstift oder eine I/O-Anschlussfläche, um Datenausgangssignale zu liefern. Im Testmodus empfängt die Testschaltung 150 Ausgangssignale von einer Master-Komponente und Datensignale von den internen Speicherzellen und vergleicht diese Signale, um ein Vergleichstestergebnis zu erhalten. Die Vergleichstestergebnisse werden gesammelt, um ein abschließendes Testergebnis zu erhalten, das einen Schalter steuert. Der Zustand des Schalters wird abgelesen, um anzugeben, ob die Speicherkomponente 100, die die Testschaltung 150 umfasst, den Test bestanden hat oder durchgefallen ist. Im Normalmodus und im Testmodus werden über den I/O-Anschlussstift empfangene Signale an eine innere Schaltungsanordnung der Speicherkomponente 100 gelenkt, die die Testschaltung 150 umfasst.
Die Testschaltung 150 umfasst einen I/O-Anschlussstift 152, einen I/O-Empfänger 154, einen I/O-Treiber 156 und einen I/O-Schalter 158. Die I/O-Anschlussfläche 152 ist über einen I/O-Kommunikationspfad 160 mit dem Eingang des I/O-Empfängers 154 und einem Ausgang des I/O-Schalters 158 elektrisch gekoppelt. Der Ausgang des I/O-Empfängers 154 ist über einen Empfängerkommunikationspfad 162 mit der inneren Schaltungsanordnung der Speicherkomponente 100, die die Testschaltung 150 umfasst, elektrisch gekoppelt. Die I/O-Anschlussfläche 152 ist mit einem der I/O-Anschlussstifte 0-Y bei 116 und mit zumindest einer anderen Speicherkomponente 100, z. B. einer Master-Komponente oder einer Slave-Komponente, elektrisch gekoppelt. Die I/O-Anschlussfläche 152 empfängt Signale, und der I/O-Empfänger 154 liefert die empfangenen Signale an die innere Schaltungsanordnung in der Speicherkomponente 100, die die Testschaltung 150 umfasst.
Die Testschaltung 150 umfasst einen Komparatoreingangsschalter 164, eine Komparatorschaltung 166 und eine Akkumulatorschaltung 168. Der Eingang des I/O-Treibers 156 ist über einen Treiberkommunikationspfad 170 mit inneren Speicherzellen in der Speicherkomponente 100, die die Testschaltung 150 umfasst, elektrisch gekoppelt. Der Ausgang des I/O-Treibers 156 ist über einen Schalterkommunikationspfad 172 mit dem Eingang des I/O-Schalters 158 elektrisch gekoppelt, und der andere Ausgang des I/O-Schalters 158 ist über einen Schalterausgangskommunikationspfad 174 mit einem Eingang der Komparatorschaltung 166 elektrisch gekoppelt. Der I/O-Treiber 156 empfängt Datensignale von den internen Speicherzellen, und der I/O-Schalter 158 wird bei 176 über eine (nicht gezeigte) Testmodussteuerschaltung dahin gehend gesteuert, die empfangenen internen Datensignale an den I/O-Anschlussstift 152 oder die Komparatorschaltung 166 zu lenken. Die Testmodussteuerschaltung ist ein Bestandteil der Speicherkomponente 100, die die Testschaltung 150 umfasst. Bei anderen Ausführungsbeispielen ist die Testmodussteuerschaltung ein Teil einer externen Vorrichtung.
Der Eingang des Komparatoreingangsschalters 164 ist mit dem Ausgang des I/O-Empfängers 154 über den Empfängerkommunikationspfad 162 elektrisch gekoppelt, und der Ausgang des Komparatoreingangsschalters 164 ist über einen Eingangskommunikationspfad 178 mit dem anderen Eingang der Komparatorschaltung 166 elektrisch gekoppelt. Der Komparatoreingangsschalter 164 wird bei 180 mittels der Testmodussteuerschaltung dahin gehend gesteuert, offen zu sein oder Signale, die mittels des I/O-Empfängers 154 geliefert werden, an die Komparatorschaltung 166 zu lenken.
Der Ausgang der Komparatorschaltung 166 ist über einen Vergleichskommunikationspfad 182 mit dem Eingang der Akkumulatorschaltung 168 elektrisch gekoppelt. Die Komparatorschaltung 166 empfängt bei 184 über eine Schaltung wie z. B. die Testmodussteuerschaltung einen Vergleichsauslöser, um einen Vergleich der an ihren Eingängen empfangenen Signale auszulösen. Die Komparatorschaltung 166 liefert Vergleichstestergebnisse über den Vergleichskommunikationspfad 182 an die Akkumulatorschaltung 168. Die Akkumulatorschaltung 168 empfängt die Vergleichstestergebnisse und liefert eine Angabe, z. B. ein Logisch-Hoch-Ausgangssignal, um zumindest ein Nichtübereinstimmungs- oder Nicht-Bestanden-Vergleichstestergebnis anzugeben.
Die Testschaltung 150 umfasst einen Ergebnisanschlussstift 168, einen Ergebnisschalter 188 und einen Ergebniseingangsempfänger 190. Der Ergebnisanschlussstift 186 ist über einen Ergebniskommunikationspfad 192 mit einer Seite des Ergebnisschalters 188 elektrisch gekoppelt. Die andere Seite des Ergebnisschalters 188 ist über einen Ergebnisempfängerkommunikationspfad 194 mit dem Eingang des Ergebniseingangsempfängers 190 elektrisch gekoppelt. Der Ausgang der Akkumulatorschaltung 168 ist über einen Steuerkommunikationspfad 196 mit dem Steuereingang des Ergebnisschalters 188 elektrisch gekoppelt. Die Ausgangssignalangabe von der Akkumulatorschaltung 168 steuert den Zustand des Ergebnisschalters 188. Bei einem Ausführungsbeispiel schaltet der Ergebnisschalter 188 standardmäßig zu einem geschlossenen Zustand, um die Impedanz des Ergebniseingangsempfängers 190 an der Ergebnisanschlussfläche 186 zu liefern, und ein Logisch-Hoch-Ausgangssignal, das zumindest ein Nichtübereinstimmungs- oder Nicht-Bestanden-Vergleichstestergebnis angibt, öffnet den Ergebnisschalter 188, um an der Ergebnisanschlussfläche 186 eine offene hohe Impedanz zu Liefern. Das Testsystem 102 liest den offenen/geschlossenen Zustand des Ergebnisschalters 188 mittels eines Leerlauftests wie z. B. eines Leerlaufstromtests.
Das Testsystem 102 und die Testmodussteuerschaltung in jeder der Speicherkomponenten 100 steuert den Zustand jedes I/O-Schalters 158 und jedes Komparatoreingangsschalters 164 dahin gehend, jede der Testschaltungen 150 in den Normalmodus oder den Testmodus zu versetzen. Testschaltungen 150 in einer Master-Komponente, z. B. der Master-Speicherkomponente null 100a, werden in den Normalmodus versetzt, indem der I/O-Schalter 158 geschlossen wird, um den Ausgang aus dem I/O-Treiber 156 an den I/O-Anschlussstift 152 zu liefern, und indem der Komparatoreingangsschalter 164 geöffnet wird. Der Ergebnisschalter 188 schaltet standardmäßig zu einem geschlossenen Zustand, um die Impedanz des Ergebniseingangsempfängers 190 an der Ergebnisanschlussfläche 186 zu liefern. Die Testschaltungen 150 in jeder der Slave-Komponenten, z. B. der Slave-Komponenten 100b–100x, werden in den Slave-Modus versetzt, indem der I/O-Schalter 158 geschlossen wird, um den Ausgang aus dem I/O-Treiber 156 an den Eingang der Komparatorschaltung 166 zu liefern, und indem der Komparatoreingangsschalter 164 geschlossen wird, um den Ausgang aus dem I/O-Empfänger 154 an den anderen Eingang der Komparatorschaltung 166 zu liefern. Der Ergebnisschalter 188 wird durch das Testergebnisausgangssignal aus der Akkumulatorschaltung 168 gesteuert.
3 ist ein Diagramm, das die Testschaltung 150 im Normalmodus veranschaulicht. Bei dem Testsystem 102 ist die Speicherkomponente null 100a als Master-Komponente bezeichnet und in den Normalmodus versetzt. Die Speicherkomponente null 100a empfängt Steuersignale über Testertreiber 106, um die Testschaltung 150 in den Normalmodus zu versetzen. Der I/O-Schalter 158 wird bei 200 geschaltet, um den Ausgang aus dem I/O-Treiber 156 an den I/O-Anschlussstift 152 zu liefern. Ferner wird der Komparatoreingangsschalter 164 bei 202 geöffnet, um einen Leckstrom zu verringern. Außerdem schaltet der Ergebnisschalter 188 bei 204 standardmäßig zu einem geschlossenen Zustand, um die Impedanz des Ergebniseingangsempfängers 190 an der Ergebnisanschlussfläche 186 zu liefern.
Bei einem Schreibvorgang empfängt der I/O-Anschlussstift 152 Eingangssignale, und der I/O-Empfänger 154 liefert die Eingangssignale an die innere Schaltungsanordnung der Speicherkomponente null 100a. Die Eingangssignale können Datensignale sein, die als Teil eines Testvorgangs in die Speicherkomponente null 100a geschrieben werden. Der Komparatoreingangsschalter 164 ist offen, und die Eingangssignale werden nicht an die Komparatorschaltung 166 geliefert.
Bei einem Lesevorgang empfängt der I/O-Treiber 156 interne Datensignale von den internen Speicherzellen der Speicherkomponente null 100a. Der I/O-Treiber 156 liefert die empfangenen Datensignale an den I/O-Stift 152. Ferner liefert die Speicherkomponente null 100a als Master-Komponente die empfangenen Datensignale über den I/O-Treiber 156 an einen der I/O-Anschlussstifte 0-Y bei 116 und die Slave-Speicherkomponenten 100b–100x.
4 ist ein Diagramm, das die Testschaltung 150 im Testmodus veranschaulicht. Bei dem Testsystem 102 sind die Speicherkomponenten 100b–100x als Slave-Komponenten bezeichnet und in den Testmodus versetzt. Jede der Speicherkomponenten 100a–100x empfängt Steuersignale über Testertreiber 106, um die Testschaltung 150 in den Testmodus zu versetzen. Der I/O-Schalter 158 wird bei 210 dahin gehend geschaltet, den Ausgang von dem I/O-Treiber 156 an den Eingang der Komparatorschaltung 166 zu liefern. Ferner wird der Komparatoreingangsschalter 164 bei 212 geschlossen, um den Ausgang aus dem I/O-Empfänger 154 an den anderen Eingang der Komparatorschaltung 166 zu liefern. Außerdem wird der Ergebnisschalter 188 über das Testergebnisausgangssignal von der Akkumulatorschaltung 168 gesteuert.
Bei einem Schreibvorgang empfängt der I/O-Anschlussstift 152 Eingangssignale, und der I/O-Empfänger 154 liefert die Eingangssignale an die innere Schaltungsanordnung einer Speicherkomponente 100b–100x, die die Testschaltung 150 umfasst. Die Eingangssignale können Datensignale sein, die als Teil eines Testvorgangs in die Speicherkomponente 100b–100x geschrieben werden. Der Komparatoreingangsschalter 164 wird geschlossen, und die Eingangssignale werden an die Komparatorschaltung 166 geliefert, jedoch wird der Vergleichsauslöser bei 184 nicht dahin gehend aktiviert, über die Komparatorschaltung 166 einen Vergleich auszulösen.
Bei einem Lesevorgang empfängt der I/O-Treiber 156 interne Datensignale von den internen Speicherzellen der Speicherkomponente 100b–100x. Der I/O-Treiber 156 liefert die empfangenen Datensignale an den Eingang der Komparatorschaltung 166. Ferner empfängt der I/O-Anschlussstift 152 Datenausgangssignale von der Master-Speicherkomponente null 100a, und der I/O-Empfänger 154 liefert über den Komparatoreingangsschalter 164 die empfangenen Datenausgangssignale an den anderen Eingang der Komparatorschaltung 166. Der Vergleichsauslöser bei 184 wird aktiviert, und die Komparatorschaltung 166 vergleicht die Eingänge und liefert ein Vergleichstestergebnis an die Akkumulatorschaltung 168. Falls das Vergleichstestergebnis eine den Test bestehende Speicherkomponente angibt, wird der Ergebnisschalter 188 bei 214 geschlossen, um die Impedanz des Ergebniseingangsempfängers 190 an der Ergebnisanschlussfläche 186 zu liefern. Falls eines der Vergleichstestergebnisse eine den Test nicht bestehende Speicherkomponente angibt, wird der Ergebnisschalter 188 bei 214 geöffnet, um eine hohe Impedanz an dem Ergebnisanschlussstift 186 zu öffnen. Das Testsystem 102 versorgt jede der Slave-Speicherkomponenten 100b–100x separat mit Leistung, um das Testergebnis mittels eines Leerlauftests an dem Ergebnisanschlussstift 186 aus der mit Leistung versorgten Slave-Speicherkomponente 100b–100x auszulesen.
5 ist ein Diagramm, das ein Ausführungsbeispiel einer Akkumulatorschaltung 168 veranschaulicht. Die Akkumulatorschaltung 168 umfasst eine Latch-Schaltung 220 und eine Treiberschaltung 222. Der Eingang der Latch-Schaltung 220 ist über den Kommunikationspfad 182 mit der Komparatorschaltung 166 elektrisch gekoppelt, und der Ausgang der Latch-Schaltung 220 ist über einen Latch-Kommunikationspfad 224 mit dem Eingang der Treiberschaltung 222 elektrisch gekoppelt. Der Ausgang der Treiberschaltung 222 ist über den Kommunikationspfad 196 mit dem Steuereingang des Ergebnisschalters 188 elektrisch gekoppelt.
Im Betrieb wird die Latch-Schaltung 220 zurückgesetzt, um ein deaktiviertes Ausgangssignal, z. B. einen Niedrig-Logik-Pegel, an dem Ausgang der Latch-Schaltung 220 zu liefern. Die Treiberschaltung 222 empfängt das deaktivierte Ausgangssignal und liefert ein inaktives Ausgangssignal an den Steuereingang des Ergebnisschalters 188. Das inaktive Ausgangssignal schaltet den Ergebnisschalter 188 nicht. Bei einem Ausführungsbeispiel schaltet der Ergebnisschalter 188 standardmäßig zu einer geschlossenen Position, und das inaktive Ausgangssignal schaltet den Ergebnisschalter 188 nicht in einen Leerlauf.
Die Komparatorschaltung 166 liefert Vergleichstestergebnisse an den Eingang der Latch-Schaltung 220. Wenn eines der Vergleichstestergebnisse eine Nichtübereinstimmung oder ein den Test nicht bestehendes Testergebnis angibt, zwischenspeichert die Latch-Schaltung 220 an dem Ausgang der Latch-Schaltung 220 ein aktiviertes Ausgangssignal, z. B. einen Hoch-Logik-Pegel. Die Treiberschaltung 222 empfängt das aktivierte Ausgangssignal und liefert ein aktives Ausgangssignal an den Steuereingang des Ergebnisschalters 188. Das aktive Ausgangssignal schaltet den Ergebnisschalter 188. Bei einem Ausführungsbeispiel schaltet der Ergebnisschalter 188 standardmäßig zu einer geschlossenen Position, und das aktive Ausgangssignal schaltet den Ergebnisschalter 188 zu einer offenen Position.
Wenn keines der Vergleichstestergebnisse eine Nichtübereinstimmung angibt, d. h. wenn alle Vergleichstestergebnisse eine Übereinstimmung angeben, liefert die Latch-Schaltung 220 weiterhin das deaktivierte Ausgangssignal, z. B. einen Niedrig-Logik-Pegel, an dem Ausgang der Latch-Schaltung 220. Außerdem empfängt die Treiberschaltung 222 weiterhin das deaktivierte Ausgangssignal und liefert ein inaktives Ausgangssignal an den Steuereingang des Ergebnisschalters 188, das den Ergebnisschalter 188 nicht umschaltet.
6 ist ein Diagramm, das ein Ausführungsbeispiel des Ergebnisschalters 188 veranschaulicht, das angibt, dass keine Nichtübereinstimmung erfasst wurde. Der Ergebnisanschlussstift 186 ist über den Ergebniskommunikationspfad 192 mit einer Seite des Ergebnisschalters 188 elektrisch gekoppelt. Die andere Seite des Ergebnisschalters 188 ist über den Ergebnisempfängerkommunikationspfad 194 mit dem Eingang des Ergebniseingangsempfängers 190 elektrisch gekoppelt. Der Ausgang des Ergebniseingangsempfängers 190 ist mit jeglicher beliebigen internen Schaltungsanordnung in der Speicherkomponente, die den Ergebnisschalter 188 umfasst, elektrisch gekoppelt. Der Ausgang der Akkumulatorschaltung 168 ist über den Steuerkommunikationspfad 196 mit dem Steuereingang des Ergebnisschalters 188 elektrisch gekoppelt. Das Ausgangssignal von der Akkumulatorschaltung 168 steuert den Zustand des Ergebnisschalters 188.
Bei diesem Ausführungsbeispiel schaltet der Ergebnisschalter 188 standardmäßig bei 230 zu einem geschlossenen Zustand, um die Impedanz des Ergebniseingangsempfängers 190 an der Ergebnisanschlussfläche 186 zu liefern. Falls keines der Vergleichstestergebnisse eine Nichtübereinstimung angibt, liefert die Akkumulatorschaltung 168 weiterhin ein inaktives Ausgangssignal an den Steuereingang des Ergebnisschalters 188. Der Ergebnisschalter bleibt bei 230 geschlossen, und das Testsystem 102 liest den geschlossenen Zustand des Ergebnisschalters 188 über einen Leerlauftest. Der Leerlauftest gibt an, dass der Ergebnisanschlussstift 186 nicht im Leerlauf, sondern mit dem Ergebniseingangsempfänger 190 verbunden ist.
7 ist ein Diagramm, das ein Ausführungsbeispiel des Ergebnisschalters 188 veranschaulicht, das angibt, dass eine Nichtübereinstimmung erfasst wurde. Der Ergebnisanschlussstift 186 ist über den Ergebniskommunikationspfad 192 mit einer Seite des Ergebnisschalters 188 elektrisch gekoppelt. Die andere Seite des Ergebnisschalters 188 ist über den Ergebnisempfängerkommunikationspfad 194 mit dem Eingang des Ergebniseingangsempfängers 190 elektrisch gekoppelt. Der Ausgang des Ergebniseingangsempfängers 190 ist mit jeglicher geeigneten inneren Schaltungsanordnung in der Speicherkomponente, die den Ergebnisschalter 188 umfasst, elektrisch gekoppelt. Der Ausgang der Akkumulatorschaltung 168 ist über den Steuerkommunikationspfad 196 mit dem Steuereingang des Ergebnisschalters 188 elektrisch gekoppelt. Das Ausgangssignal aus der Akkumulatorschaltung 168 steuert den Zustand des Ergebnisschalters 188.
Bei diesem Ausführungsbeispiel schaltet der Ergebnisschalter 188 standardmäßig zu einem geschlossenen Zustand, um die Impedanz des Ergebniseingangsempfängers 190 an der Ergebnisanschlussfläche 186 zu liefern. Wenn zumindest eines der Vergleichstestergebnisse eine Nichtübereinstimmung angibt, liefert die Akkumulatorschaltung 168 ein aktives Ausgangssignal an den Steuereingang des Ergebnisschalters 188. Der Ergebnisschalter 188 öffnet sich bei 232, und das Testsystem 102 liest den offenen Zustand des Ergebnisschalters 188 mittels eines Leerlauftests. Der Leerlauftest gibt an, dass sich der Ergebnisanschlussstift 186 in einem eine hohe Impedanz aufweisenden offenen Zustand befindet.
8 ist ein Flussdiagramm, das eine beispielhafte Funktionsweise der Akkumulatorschaltung 168 der 5 veranschaulicht. Ein Testvorgang beginnt bei 250, und die Latch-Schaltung 220 wird bei 252 zurückgesetzt, um ein deaktiviertes Ausgangssignal, z. B. einen Niedrig-Logik-Pegel, an dem Ausgang der Latch-Schaltung 220 zu liefern. Die Treiberschaltung 222 empfängt das deaktivierte Ausgangssignal und liefert ein inaktives Ausgangssignal an den Steuereingang des Ergebnisschalters 188. Das inaktive Ausgangssignal öffnet nicht den Ergebnisschalter 188, und der Ergebnisschalter 188 schaltet bei 254 standardmäßig zu der geschlossenen Position.
Die Komparatorschaltung 166 liefert Vergleichstestergebnisse bei 256 an den Eingang der Latch-Schaltung 220. Wenn keines der Vergleichstestergebnisse eine Nichtübereinstimmung angibt, d. h. wenn alle Vergleichstestergebnisse eine Obereinstimmung angeben, liefert die Latch-Schaltung 220 weiterhin das deaktivierte Ausgangssignal, z. B. einen Niedrig-Logik-Pegel, an dem Ausgang der Latch-Schaltung 220. Ferner empfängt die Treiberschaltung 222 weiterhin das deaktivierte Ausgangssignal und liefert ein inaktives Ausgangssignal an den Steuereingang des Ergebnisschalters 188.
Wenn eines der Vergleichstestergebnisse eine Nichtübereinstimmung oder ein nicht bestehendes Testergebnis angibt, wird die Latch-Schaltung 220 bei 258 dahin gehend eingestellt, ein aktiviertes Ausgangssignal, z. B. einen Hoch-Logik-Pegel, zu liefern. Die Treiberschaltung 222 empfängt das aktivierte Ausgangssignal und liefert ein aktives Ausgangssignal an den Steuereingang des Ergebnisschalters 188. Das aktive Ausgangssignal schaltet den Ergebnisschalter 188 bei 260 zu einer offenen Position. Das Testsystem liest den offenen Zustand des Ergebnisschalters 188, um das als nicht bestanden angesehene Testergebnis zu erhalten.
9 ist ein Flussdiagramm, das ein Beispiel eines Lesens von Testergebnissen von Speicherkomponenten 100a–100x in dem Testsystem 102 veranschaulicht. Ein Testvorgang, z. B. ein Funktionstestvorgang, endet bei 270. Wenn die Master-Speicherkomponente null 100a bei 272 fehlschlägt, schlagen bei 274 alle Slave-Speicherkomponenten 100b–100x fehl. Die Slave-Speicherkomponenten 100b–100x können unter Verwendung einer anderen Master-Komponente erneut getestet werden. Wenn die Master-Speicherkomponente null 100a bei 272 besteht, wird an jeder der Slave-Speicherkomponenten 100b–100x ein Leerlaufschaltungstest durchgeführt, um den Bestanden/Nicht-Bestanden-Status jeder der Slave-Speicherkomponenten 100b–100x zu erhalten.
Bei 276 wird eine der Slave-Speicherkomponenten 100b–100x hochgefahren, und die anderen Komponenten, einschließlich der Master-Speicherkomponente 100a, werden heruntergefahren. Wenn die mit Leistung versorgte Slave-Komponente bei 278 besteht, d. h. wenn der Ergebnisschalter 188 der mit Leistung versorgten Slave-Komponente geschlossen wird, um den Eingangswiderstand des Ergebniseingangsempfängers 190 zu liefern, wird die mit Leistung versorgte Slave-Komponente mittels des Testsystems 102 bei 280 als funktionstüchtige Komponente identifiziert. Wenn die mit Leistung versorgte Slave-Komponente bei 278 fehlschlägt, d. h. wenn der Ergebnisschalter 188 der mit Leistung versorgten Slave-Komponente offen ist, um einen hohen Impedanzwert zu Liefern, wird die mit Leistung versorgte Slave-Komponente mittels des Testsystems 102 bei 282 als defekte Komponente identifiziert.
Wenn andere Slave-Speicherkomponenten 100b–100x für die offenen Schaltungen bei 284 noch zu testen sind, wählt das Testsystem 102 die nächste der Slave-Speicherkomponenten 100b–100x bei 286 aus. Die Ausgewählte der Slave-Speicherkomponenten 100b–100x wird bei 276 eingeschaltet, und die andere Komponenten, einschließlich der Master-Speicherkomponente 100a, werden ausgeschaltet, und der Prozess wiederholt sich. Nachdem die letzte der Slave-Speicherkomponenten 100b–100x als funktionstüchtige oder defekte Komponente identifiziert wurde, setzt sich der Prozess bei 288 fort, bis er abgeschlossen ist.
10 ist ein Blockdiagramm, das ein Ausführungsbeispiel von Speicherkomponenten 300 veranschaulicht, die dahin gehend konfiguriert sind, mittels eines Testsystems 302 gemäß der vorliegenden Erfindung getestet zu werden. Das Testsystem 302 ist ähnlich dem Testsystem 102, und die Speicherkomponenten 300 sind ähnlich den Speicherkomponenten 100, mit den Ausnahmen, dass alle Speicherkomponenten 300 dasselbe Leistungssignal empfangen und dass jede der Speicherkomponenten 300 über ein Chipauswahlsignal einzeln adressiert wird. Ferner umfasst jede der Speicherkomponenten 300 eine oder mehrere Testschaltungen, die das Testergebnis an einem I/O-Anschlussstift liefern.
Die Speicherkomponenten 300 und das Testsystem 302 sind dahin gehend konfiguriert, die Anzahl von Speicherkomponenten 300, die mittels des Testsystems 302 parallel getestet werden können, zu erhöhen. Die Anzahl von parallel getesteten Speicherkomponenten 300 wird erhöht, indem die Anzahl von Testsystem-Treiber/Komparatoren, die zum Testen zumindest mancher der Speicherkomponenten 300 verwendet werden, verringert wird. Bei anderen Ausführungsbeispielen können die Speicherkomponenten 300 beliebige geeignete Integrierte-Schaltung-Komponenten sein.
Jede der Speicherkomponenten 300 umfasst eine oder mehrere Testschaltungen, die dazu verwendet werden können, die Anzahl von Testsystem-Treiber/Komparatoren oder Eingangs-/Ausgangstreibern, die zum Testen der Speicherkomponente nötig sind, zu verringern. Um die Speicherkomponenten 300 zu testen, ist eine der Speicherkomponenten 300 als Master-Komponente bezeichnet, und die anderen Speicherkomponenten 300 sind als Slave-Komponenten bezeichnet. Die Master-Komponente liefert Ausgangssignale an die Slave-Komponenten, und jede der Slave-Komponenten bewertet ihre eigenen Ausgangssignale bezüglich der Master-Komponente-Ausgangssignale mittels der inneren Testschaltungen.
Jede der Speicherkomponenten 300 umfasst einen Normalbetriebsmodus und einen Testbetriebsmodus. Um die Speicherkomponenten 300 zu testen, wird die Master-Komponente in den Normalmodus versetzt, und die Slave-Komponenten werden in den Testmodus versetzt. Das Testsystem 302 vergleicht Ausgangssignale von der Master-Komponente mit erwarteten Ergebnissen, um ein Testergebnis für die Master-Komponente zu erhalten. Jede der Slave-Komponenten vergleicht ihre eigenen Ausgangssignale mit den Master-Komponente-Ausgangssignalen, um ein Testergebnis zu erhalten, das mittels des Testsystems 302 gelesen wird.
Das Testsystem 302 ist dahin gehend konfiguriert, eine geeignete Anzahl von Speicherkomponenten 300 zu testen, einschließlich der Speicherkomponente null 300a, der Speicherkomponente eins 300b, der Speicherkomponente zwei 300c usw., bis zu und einschließlich einer Speicherkomponente X 300x. Die Speicherkomponente null 300a ist die Master-Komponente, und die Speicherkomponenten 300b–300x sind Slave-Komponenten. Bei anderen Ausführungsbeispielen kann eine Beliebige der Speicherkomponenten 300a–300x als Master-Komponente bezeichnet sein, und die anderen Speicherkomponenten 300a–300x können als Slave-Komponenten bezeichnet sein.
Das Testsystem 302 umfasst Testertreiber/Komparatoren 304, Testertreiber 306 und eine Testsystemsteuerung 308. Die Testertreiber/Komparatoren 304 sind über einen Steuerkommunikationspfad 310 mit der Testsystemsteuerung 308 elektrisch gekoppelt. Ferner ist die Testsystemsteuerung 308 über einen Treibersteuerkommunikationspfad 312 mit den Testertreibern 306 elektrisch gekoppelt.
Die Testertreiber 306 sind über einen Treiberkommunikationspfad 314 mit Eingängen von Speicherkomponenten 300a–300x elektrisch gekoppelt. Ferner sind die Testertreiber 306 mit jeder der Speicherkomponenten 300a–300x elektrisch gekoppelt, um Chipauswahlsignale CS0–CSX zu liefern. Einer der Testertreiber 306 ist elektrisch gekoppelt, um das Chipauswahlsignal CS0 über einen Chipauswahl-Null-Kommunikationspfad 320 an die Speicherkomponente null 300a zu liefern. Ein weiterer der Testertreiber 306 ist elektrisch gekoppelt, um das Chipauswahlsignal CS1 über einen Chipauswahl-Eins-Kommunikationspfad 322 an die Speicherkomponente eins 300b zu liefern. Ein weiterer der Testertreiber 306 ist elektrisch gekoppelt, um das Chipauswahlsignal CS2 über einen Chipauswahl-Zwei-Kommunikationspfad 324 an die Speicherkomponente zwei 300c zu liefern, usw., bis zu einem und einschließlich eines weiteren der Testertreiber 306, der elektrisch gekoppelt ist, um ein Chipauswahlsignal CSX über einen Chipauswahl-X-Kommunikationspfad 326 an die Speicherkomponente X 300x zu liefern. Außerdem ist jede der Speicherkomponenten 300a–300x elektrisch mit einem Leistungspfad 328 gekoppelt, um ein Leistungssignal LEISTUNG zu empfangen.
Testertreiber/Komparatoren 304 umfassen I/O-Anschlussstifte 0-Y bei 316, die über einen Treiber/Komparator-Kommunikationspfad 318 mit der Master-Speicherkomponente null 300a und den Slave-Speicherkomponenten 300b–300x elektrisch gekoppelt sind. Bei einem Ausführungsbeispiel umfasst der Treiber/Komparator-Kommunikationspfad 318 bidirektionale Puffer zwischen den I/O-Anschlussstiften 0-Y bei 316 und der Master-Speicherkomponente null 300a. Bei einem Ausführungsbeispiel umfasst der Treiber/Komparator-Kommunikationspfad 318 Puffer zwischen den I/O-Anschlussstiften 0-Y bei 316 und den Slave-Speicherkomponenten 300b–300x und zwischen der Master-Speicherkomponente null 300a und den Slave-Speicherkomponenten 300b–300x.
Testertreiber/Komparatoren 304 treiben Datensignale zu Speicherkomponenten 300a–300x und empfangen Ausgangssignale von der Master-Speicherkomponente null 300a. Ferner vergleichen Testertreiber/Komparatoren 304 die Ausgangssignale von der Master-Speicherkomponente null 300a mit den Datensignalen, die zu den Speicherkomponenten 300a–300x getrieben werden, um ein Testergebnis für die Master-Speicherkomponente null 300a zu bestimmen. Testertreiber 306 treiben Signale, z. B. Adresssignale, Befehlssignale, Taktsignale und Chipauswahlsignale CS0–CSX, zu den Speicherkomponenten 300a–300x.
Die Testsystemsteuerung 308 steuert den Betrieb des Testsystems 302, einschließlich der Zeitgebung von Daten und Steuersignalen durch Testertreiber 306 und Testertreiber/Komparatoren 304. Testertreiber 306 liefern Steuersignale an Speicherkomponenten 300a–300x, um die Speicherkomponente null 300a in den Normalmodus zu versetzen und die anderen Speicherkomponenten 300b–300x in den Testmodus zu versetzen. Ferner liefern die Testertreiber 306 Adresssignale, Befehlssignale und Taktsignale, um Testdaten in die Speicherkomponenten 300a–300x zu schreiben und um Testdatenausgangssignale aus den Speicherkomponenten 300a–300x auszulesen. Die Testertreiber/Komparatoren 304 schreiben Testdaten in die Speicherkomponenten 300a–300x und lesen Testdatenausgangssignale aus der Master-Speicherkomponente null 300a aus. Ferner vergleichen Testertreiber/Komparatoren 304 die in die Speicherkomponenten 300a–300x geschriebenen Testdaten mit den aus der Master- Speicherkomponente null 300a ausgelesenen Testdaten, um ein Testergebnis für die Master-Speicherkomponente null 300a. zu erhalten.
Jede der Slave-Speicherkomponenten 300b–300x vergleicht ihre Ausgangssignale intern mit Ausgangssignalen von der Master-Speicherkomponente null 300a, um ein Testergebnis zu erhalten. Die Testsystemsteuerung 308 steuert das Testsystem 302 dahin gehend, jede der Slave-Speicherkomponenten 300b–300x separat über Chipauswahlsignale CS0–CSX auszuwählen und das Testergebnis aus der ausgewählten Slave-Speicherkomponente 300b–300x auszulesen. Bei einem Ausführungsbeispiel ist jede der Speicherkomponenten 300a–300x eine RAM-Schaltung, wie z. B. ein DRAM, DDR-SDRAM, GDDR-SDRAM, RLDRAM, PDRAM, LPDDR-SDRAM oder ein anderer geeigneter RAM-Typ.
Im Betrieb steuert die Testsystemsteuerung 308 die Testertreiber 306 dahin gehend, die Speicherkomponente null 300a dahin gehend zu programmieren, im Normalmodus zu operieren. Ferner steuert die Testsystemsteuerung 308 die Testertreiber 306 dahin gehend, die Speicherkomponenten 300b–300x dahin gehend zu programmieren, im Testmodus zu arbeiten. Die Testsystemsteuerung 308 steuert Testertreiber 306 und Testertreiber/Komparatoren 304 dahin gehend, Testdaten in die Master-Speicherkomponente null 300a und die Slave-Speicherkomponenten 300b–300x zu schreiben.
Nachdem die Testdaten in die Speicherkomponenten 300a–300x geschrieben wurden, steuert die Testsystemsteuerung 308 die Testertreiber/Komparatoren 304 und Testertreiber 306 dahin gehend, die in den Speicherkomponenten 300a–300x gespeicherten Daten zu lesen. Die aus der Master-Speicherkomponente 300a ausgelesenen Testdaten werden über den Treiber/Komparator-Kommunikationspfad 318 an I/O-Anschlussstifte 0-Y bei 316 und an die Slave-Speicherkomponenten 300b–300x weitergeleitet. Die Testertreiber/Komparatoren 304 vergleichen die Testdaten, die in die Speicherkomponenten 300a–300x geschrieben wurden, mit den aus der Master-Speicherkomponente null 300a gelesenen Testdaten, um ein Testergebnis zu erhalten. Falls die in die Speicherkomponenten 300a–300x geschriebenen Testdaten mit den Testdaten übereinstimmen, die aus der Master-Speicherkomponente null 300a gelesen wurden, besteht die Master-Speicherkomponente null 300a den Test, was auf eine funktionstüchtige Speicherkomponente hinweist. Falls die in die Speicherkomponenten 300a–300x geschriebenen Testdaten nicht mit den aus der Master-Speicherkomponente null 300a gelesenen Daten übereinstimmen, so besteht die Master-Speicherkomponente null 300a den Test nicht, was auf eine defekte Speicherkomponente hinweist, und alle Slave-Speicherkomponenten 300b–300x haben nicht bestanden und können erneut getestet werden.
Jede der Slave-Speicherkomponenten 300b–300x vergleicht intern ihre Ausgangssignale mit Ausgangssignalen von der Master-Speicherkomponente null 300a, um ein Testergebnis zu erhalten. Falls die Master-Speicherkomponente null 300a den Test besteht und wenn die von der Master-Speicherkomponente null 300a empfangenen Testdaten mit den Testdaten von der Slave-Speicherkomponente 300b–300x übereinstimmen, besteht die Slave-Speicherkomponente 300b–300x den Test, was auf eine funktionstüchtige Speicherkomponente hinweist. Wenn die von einer den Test bestehenden Master-Speicherkomponente null 300a empfangenen Testdaten nicht mit den Testdaten der Slave-Speicherkomponente 300b–300x übereinstimmen, besteht die Slave-Speicherkomponente 300b–300x den Test nicht, was auf eine defekte Speicherkomponente hinweist. Die Testsystemsteuerung 308 steuert das Testsystem 302 dahin gehend, jede der Slave-Speicherkomponenten 300b–300x separat über Chipauswahlsignale CS0–CSX auszuwählen, um das Testergebnis aus der ausgewählten Slave-Speicherkomponente 300b–300x auszulesen.
11 ist ein Diagramm, das ein Ausführungsbeispiel einer Testschaltung 350 veranschaulicht. Jede der Speicherkompo nenten 300 umfasst zumindest eine Testschaltung, die der Testschaltung 350 ähnelt. Bei einem Ausführungsbeispiel umfasst jede der Speicherkomponenten 300 Testschaltungen, die ähnlich der Testschaltung 350 sind, wobei jede der Testschaltungen 350 dahin gehend gekoppelt ist, Signale über einen der I/O-Anschlussstifte 0-Y bei 316 zu empfangen. Ferner ist jede der Testschaltungen 350 in der Master-Komponente dahin gehend gekoppelt, Ausgangssignale an Testschaltungen 350 in den Slave-Komponenten und an die I/O-Anschlussstifte 0-Y bei 316 zu liefern. Bei anderen Ausführungsbeispielen kann eine beliebige geeignete Integrierte-Schaltung-Komponente zumindest eine Testschaltung 350 umfassen.
Die Testschaltung 350 ist dahin gehend konfiguriert, im Normalmodus oder im Testmodus zu arbeiten. Die Testschaltung 350 ist ferner dahin gehend konfiguriert, in einem Testergebnisausgabemodus zu arbeiten. Im Normalmodus empfängt die Testschaltung 350 Datensignale, die aus den internen Speicherzellen der Speicherkomponente 300, die die Testschaltung 350 umfasst, ausgelesen werden. Die Testschaltung 350 lenkt die empfangenen Datensignale an einen I/O-Anschlussstift oder eine I/O-Anschlussfläche, um Datenausgangssignale zu liefern. Im Testmodus empfängt die Testschaltung 350 Ausgangssignale von einer Master-Komponente und Datensignale von den internen Speicherzellen und vergleicht diese Signale, um ein Vergleichstestergebnis zu erhalten. Die Vergleichstestergebnisse werden gesammelt bzw. akkumuliert, um ein Testendergebnis zu erhalten. Die Testschaltung 350 wird in den Testergebnisausgabemodus versetzt, und das Testsystem 302 liest das Testendergebnis aus dem I/O-Anschlussstift aus. Das Testendergebnis gibt an, ob die Speicherkomponente 300 den Test bestanden hat oder nicht. Im Normalmodus und im Testmodus werden über den I/O-Anschlussstift empfangene Signale an die innere Schaltungsanordnung der Speicherkomponente 300, die die Testschaltung 350 umfasst, gelenkt.
Die Testschaltung 350 umfasst einen I/O-Anschlussstift 352, einen I/O-Empfänger 354, einen I/O-Treiber 356 und einen I/O-Schalter 358. Die I/O-Anschlussfläche 352 ist über einen I/O-Kommunikationspfad 360 mit dem Eingang des I/O-Empfängers 354 und einem Ausgang des I/O-Schalters 358 elektrisch gekoppelt. Der Ausgang des I/O-Empfängers 354 ist über einen Empfängerkommunikationspfad 362 mit der inneren Schaltungsanordnung der Speicherkomponente 300, die die Testschaltung 350 umfasst, elektrisch gekoppelt. Die I/O-Anschlussfläche 352 ist mit einem der I/O-Anschlussstifte 0-Y bei 316 und zumindest einer weiteren Speicherkomponente 300, z. B. einer Master-Komponente oder einer Slave-Komponente, elektrisch gekoppelt. Die I/O-Anschlussfläche 352 empfängt Signale, und der I/O-Empfänger 354 liefert die empfangenen Signale an die innere Schaltungsanordnung in der Speicherkomponente 300, die die Testschaltung 350 umfasst.
Die Testschaltung 350 umfasst einen Komparatoreingangsschalter 364, eine Komparatorschaltung 366 und eine Akkumulatorschaltung 368. Der Eingang des I/O-Treibers 356 ist über einen Treiberkommunikationspfad 370 mit internen Speicherzellen in der Speicherkomponente 300 elektrisch gekoppelt. Der Ausgang des I/O-Treibers 356 ist über einen Schaltungskommunikationspfad 372 mit dem Eingang des I/O-Schalters 358 elektrisch gekoppelt, und der andere Ausgang des I/O-Schalters 358 ist über einen Schalterausgangskommunikationspfad 374 mit einem Eingang der Komparatorschaltung 366 elektrisch gekoppelt. Der I/O-Treiber 356 empfängt Datensignale von den internen Speicherzellen, und der I/O-Schalter 358 wird bei 376 über eine (nicht gezeigte) Testmodussteuerschaltung dahin gehend gesteuert, die empfangenen internen Datensignale an den I/O-Anschlussstift 352 oder die Komparatorschaltung 366 zu lenken. Die Testmodussteuerschaltung ist ein Bestandteil der Speicherkomponente 300, die die Testschaltung 350 umfasst. Bei anderen Ausführungsbeispielen ist die Testmodussteuerschaltung ein Bestandteil einer externen Vorrichtung.
Der Eingang des Komparatoreingangsschalters 364 ist über den Empfängerkommunikationspfad 362 mit dem Ausgang des I/O-Empfängers 354 elektrisch gekoppelt, und der Ausgang des Komparatoreingangsschalters 364 ist über einen Eingangskommunikationspfad 378 mit dem anderen Eingang der Komparatorschaltung 366 elektrisch gekoppelt. Der Komparatoreingangsschalter 364 wird über die Testmodussteuerschaltung bei 380 dahin gehend gesteuert, offen zu sein oder Signale, die über den I/O-Empfänger 354 geliefert werden, an die Komparatorschaltung 366 zu lenken.
Der Ausgang der Komparatorschaltung 366 ist über einen Vergleichskommunikationspfad 382 mit dem Eingang der Akkumulatorschaltung 368 elektrisch gekoppelt. Die Komparatorschaltung 366 empfängt über eine Schaltung, z. B. eine Testmodussteuerschaltung, einen Vergleichsauslöser bei 384, um einen Vergleich der an ihren Eingängen empfangenen Signale auszulösen. Die Komparatorschaltung 366 liefert Vergleichstestergebnisse über den Vergleichskommunikatianspfad 382 an die Akkumulatorschaltung 368. Die Akkumulatorschaltung 368 empfängt die Vergleichstestergebnisse und liefert eine Angabe, z. B. ein Logisch-Hoch-Ausgangssignal, um zumindest ein Nichtübereinstimmungs- oder Nicht-Bestanden-Vergleichstestergebnis anzugeben.
Die Testschaltung 350 umfasst einen Ergebnisschalter 386. Der Eingang des Ergebnisschalters 386 ist über einen Ergebnisausgangskommunikationspfad 388 mit dem Ausgang der Akkumulatorschaltung 368 elektrisch gekoppelt. Der Ausgang des Ergebnisschalters 386 ist über einen Treiberkommunikationspfad 370 mit dem Eingang des I/O-Treibers 356 elektrisch gekoppelt. Der Ergebnisschalter 386 wird über die Testmodussteuerschaltung bei 390 gesteuert. Um das Testergebnis aus der Akkumulatorschaltung 368 auszulesen, wird das Ausgangssignal von der Akkumulatorschaltung 368 über den Ergebnisschalter 386 an den I/O-Treiber 356 gelenkt, und der Ausgang des I/O-Treibers 356 wird über den I/O- Schalter 358 an den I/O-Anschlussstift 352 gelenkt. Das Testsystem 102 liest das Testergebnisausgangssignal aus dem I/O-Anschlussstift 352 aus. Bei einem Ausführungsbeispiel gibt ein Logisch-Niedrig-Ausgangssignal eine funktionstüchtige, den Test bestehende Komponente an, und ein Logisch-Hoch-Ausgangssignal gibt zumindest ein Nichtübereinstimmungs- oder Nicht-Bestanden-Vergleichstestergebnis und eine defekte, den Test nicht bestehende Komponente an.
Das Testsystem 302 und die Testmodussteuerschaltung in jeder der Speicherkomponenten 300 steuert den Zustand jedes I/O-Schalters 358, jedes Komparatoreingangsschalters 364 und jedes Ergebnisschalters 386 dahin gehend, jede der Testschaltungen 350 entweder in den Normalmodus, den Testmodus oder den Testergebnisausgabemodus zu versetzen. Testschaltungen 350 in einer Master-Komponente, z. B. der Master-Speicherkomponente null 300a, werden in den Normalmodus versetzt, indem der I/O-Schalter 358 umgeschaltet wird, um den Ausgang aus dem I/O-Treiber 356 an den I/O-Anschlussstift 352 zu liefern, und indem der Komparatoreingangsschalter 364 und der Ergebnisschalter 386 geöffnet werden.
Testschaltungen 350 in jeder der Slave-Komponenten, z. B. der Slave-Komponenten 300b–300x, werden in den Testmodus versetzt, indem der I/O-Schalter 358 geschaltet wird, um den Ausgang aus dem I/O-Treiber 356 an den Eingang der Komparatorschaltung 366 zu liefern, und indem der Komparatoreingangsschalter 364 geschlossen wird, um den Ausgang aus dem I/O-Empfänger 354 an den anderen Eingang der Komparatorschaltung 366 zu liefern. Der Ergebnisschalter 386 wird geöffnet.
Testschaltungen 350 in jeder der Slave-Komponenten, z. B. der Slave-Komponenten 300b–300x, werden in den Testergebnisausgabemodus versetzt, indem der I/O-Schalter 358 umgeschaltet wird, um den Ausgang aus dem I/O-Treiber 356 an den I/O-Anschlussstift 352 zu liefern, und indem der Kompa ratoreingangsschalter 364 geöffnet wird. Der Ergebnisschalter 386 wird geschlossen, um das Testergebnisausgangssignal an den I/O-Treiber 356 und den I/O-Anschlussstift 352 zu liefern.
12 ist ein Diagramm, das die Testschaltung 350 im Normalmodus veranschaulicht. In dem Testsystem 302 ist die Speicherkomponente null 300a als Master-Komponente bezeichnet und in den Normalmodus versetzt. Die Speicherkomponente null 300a empfängt über Testertreiber 306 Steuersignale, um die Testschaltung 350 in den Normalmodus zu versetzen. Der I/O-Schalter 358 wird bei 400 geschaltet, um den Ausgang aus dem I/O-Treiber 356 an den I/O-Anschlussstift 352 zu liefern. Ferner wird der Komparatoreingangsschalter 364 bei 402 geöffnet, um einen Leckstrom zu verringern, und der Ergebnisschalter 386 wird bei 404 geöffnet.
Bei einem Schreibvorgang empfängt der I/O-Anschlussstift 352 Eingangssignale, und der I/O-Empfänger 354 liefert die Eingangssignale an die innere Schaltungsanordnung der Speicherkomponente null 300a. Die Eingangssignale können Datensignale sein, die als Bestandteil eines Testvorgangs in die Speicherkomponente null 300a geschrieben werden. Der Komparatoreingangsschalter 364 ist offen, und die Eingangssignale werden nicht an die Komparatorschaltung 366 geliefert.
Bei einem Lesevorgang empfängt der I/O-Treiber 356 interne Datensignale von den internen Speicherzellen der Speicherkomponente null 300a. Der I/O-Treiber 356 liefert die empfangenen Datensignale an den I/O-Anschlussstift 352. Ferner liefert die Speicherkomponente null 300a als Master-Komponente die empfangenen Datensignale über den I/O-Treiber 356 an einen der I/O-Anschlussstifte 0-Y bei 316 und die Slave-Speicherkomponenten 300b–300x.
13 ist ein Diagramm, das die Testschaltung 350 im Testmodus veranschaulicht. Bei dem Testsystem 302 sind die Speicherkomponenten 300b–300x als Slave-Komponenten bezeichnet und in den Testmodus versetzt. Jede der Speicherkomponenten 300a–300x empfängt Steuersignale über Testertreiber 306, um Testschaltungen, z. B. die Testschaltung 350, in den Testmodus zu versetzen. Der I/O-Schalter 358 wird bei 410 geschaltet, um den Ausgang aus dem I/O-Treiber 356 an den Eingang der Komparatorschaltung 366 zu liefern. Ferner wird der Komparatoreingangsschalter 364 bei 412 geschlossen, um den Ausgang aus dem I/O-Empfänger 354 an den anderen Eingang der Komparatorschaltung 366 zu liefern. Ferner wird der Ergebnisschalter 386 bei 414 geöffnet.
Bei einem Schreibvorgang empfängt der I/O-Anschlussstift 352 Eingangssignale, und der I/O-Empfänger 354 liefert die Eingangssignale an die innere Schaltungsanordnung der Speicherkomponente 300b–300x, die die Testschaltung 350 umfasst. Die Eingangssignale können Datensignale sein, die als Bestandteil eines Testvorgangs in die Speicherkomponente 300b–300x geschrieben werden. Der Komparatoreingangsschalter 364 wird geschlossen, und die Eingangssignale werden an die Komparatorschaltung 366 geliefert, jedoch wird der Vergleichsauslöser bei 384 nicht aktiviert, um einen Vergleich über die Komparatorschaltung 366 auszulösen.
Bei einem Lesevorgang empfängt der I/O-Treiber 356 interne Datensignale von den internen Speicherzellen der Speicherkomponente 300b–300x. Der I/O-Treiber 356 liefert die empfangenen Datensignale an den Eingang der Komparatorschaltung 366. Ferner empfängt der I/O-Anschlussstift 352 Datenausgangssignale von der Master-Speicherkomponente null 300a, und der I/O-Empfänger 354 liefert die empfangenen Datenausgangssignale über den Komparatoreingangsschalter 364 an den anderen Eingang der Komparatorschaltung 366. Der Vergleichsauslöser bei 384 wird aktiviert, und die Komparatorschaltung 366 vergleicht die Eingänge und liefert ein Vergleichstestergebnis an die Akkumulatorschaltung 368. Das Testsystem 302 wählt jede der Slave-Speicherkomponenten 300b–300x separat aus, um das Testergebnis aus der ausgewählten Slave-Speicherkomponente 300b–300x auszulesen.
Bei einem Ausführungsbeispiel ist die Akkumulatorschaltung 368 ähnlich dem Akkumulator 168 der 5. Bei einem Ausführungsbeispiel liefert die Akkumulatorschaltung 368 in dem Fall, dass die Vergleichstestergebnisse eine den Test bestehende Speicherkomponente angeben, ein Niedrig-Logik-Pegel-Ausgangssignal, und falls eines der Vergleichstestergebnisse eine den Test nicht bestehende Speicherkomponente angibt, liefert die Akkumulatorschaltung 368 ein Hoch-Logik-Pegel-Ausgangssignal.
14 ist ein Diagramm, das die Testschaltung 350 in einem Testergebnisausgabemodus veranschaulicht. Bei dem Testsystem 302 wird jede der Slave-Speicherkomponenten 300b–300x über eines der Chipauswahlsignale CS0–CSX ausgewählt und in den Testergebnisausgabemodus versetzt, um das Testergebnis aus der Ausgewählten der Slave-Speicherkomponenten 300b–300x auszulesen. Jede der Speicherkomponenten 300a–300x empfängt Steuersignale über Testertreiber 306, um Testschaltungen, wie z. B. die Testschaltung 350, in den Testergebnisausgabemodus zu versetzen. Der Ergebnisschalter 386 wird bei 424 geschlossen, um das Testergebnisausgangssignal von der Akkumulatorschaltung 368 an den Eingang des I/O-Treibers 356 zu liefern. Der I/O-Schalter 358 wird bei 420 geschaltet, um den Ausgang aus dem I/O-Treiber 356 an den I/O-Anschlussstift 352 zu liefern, und der Komparatoreingangsschalter 364 wird bei 422 geöffnet, um einen Leckstrom zu verringern. Das Testsystem 302 liest das Testergebnis aus dem I/O-Anschlussstift 352 aus.
Bei einem Schreibvorgang empfängt der I/O-Anschlussstift 352 Eingangssignale, und der I/O-Empfänger 354 liefert die Eingangssignale an die innere Schaltungsanordnung der Speicherkomponente 300b–300x. Der Komparatoreingangs schalter 364 ist offen, und die Eingangssignale werden nicht an die Komparatorschaltung 366 geliefert.
Bei einem Lesevorgang empfängt der I/O-Treiber 356 Testergebnisse von der Akkumulatorschaltung 368 über den Ergebnisschalter 386. Der I/O-Treiber 356 liefert die empfangenen Testergebnisse an den I/O-Anschlussstift 352, und das Testsystem 302 liest die Testergebnisse aus der ausgewählten Slave-Speicherkomponente 300b–300x.
15 ist ein Flussdiagramm, das ein Beispiel eines Auslesens von Testergebnissen aus den Speicherkomponenten 300a–300x mittels des Testsystems 302 veranschaulicht. Ein Testvorgang, z. B. ein Funktions-Testvorgang, endet bei 470. Wenn die Master-Speicherkomponente null 300a bei 472 den Test nicht besteht, gelten alle Slave-Speicherkomponenten 300b–300x bei 474 als durchgefallen. Die Slave-Speicherkomponenten 300b–300x können unter Verwendung einer anderen Master-Komponente erneut getestet werden. Wenn die Master-Speicherkomponente null 300a bei 472 besteht, werden Testergebnisse aus jeder der Slave-Speicherkomponenten 300b–300x ausgelesen, um den Bestanden/Nichtbestanden-Status jeder der Slave-Speicherkomponenten 300b–300x zu erhalten.
Bei 476 wird eine der Slave-Speicherkomponenten 300b–300x ausgewählt, und die Wahl der anderen Komponenten, einschließlich der Master-Speicherkomponente 300a, wird rückgängig gemacht. Die Ausgewählte der Slave-Speicherkomponenten 300b–300x wird in den Testergebnisausgabemodus versetzt, und Testergebnisse werden mittels des Testsystems 302 ausgelesen. Falls die ausgewählte Slave-Komponente bei 478 den Test besteht, d. h. falls die ausgewählte Slave-Komponente an dem I/O-Anschlussstift 352 einen den Test bestehenden Logikpegel liefert, wird die ausgewählte Slave-Komponente mittels des Testsystems 302 bei 480 als funktionstüchtige Komponente identifiziert. Falls die ausgewählte Slave-Komponente bei 478 den Test nicht besteht, d. h. falls die ausgewählte Slave-Komponente an dem I/O-Anschlussstift 352 einen den Test nicht bestehenden Logikpegel liefert, wird die ausgewählte Slave-Komponente mittels des Testsystems 302 bei 482 als defekte Komponente identifiziert.
Falls andere Slave-Speicherkomponenten 300b–300x bei 484 noch gelesen werden müssen, wählt das Testsystem 302 bei 486 die Nächste der Slave-Speicherkomponenten 300b–300x aus, und die Wahl der anderen Speicherkomponenten, einschließlich der Master-Speicherkomponente 300a, wird rückgängig gemacht. Der Prozess wird bei 476 wiederholt. Nachdem die Letzte der Slave-Speicherkomponenten 300b–300x als funktionstüchtige oder defekte Komponente identifiziert wurde, wird das Verarbeiten bei 488 fortgesetzt.
Die Speicherkomponenten 100/300 und das Testsystem 102/302 sind dahin gehend konfiguriert, die Anzahl von Speicherkomponenten 100/300, die mittels des Testsystems 102/302 parallel getestet werden können, zu erhöhen. Die Anzahl der Speicherkomponenten 100/300, die parallel getestet werden, wird erhöht, indem die Anzahl von Testsystemtreiber/Komparatoren, die zum Testen zumindest mancher der Speicherkomponenten 100/300 mittels einer Verwendung einer oder mehrerer Testschaltungen 150/350 verwendet werden, verringert wird.
Obwohl spezifische Ausführungsbeispiele hierin veranschaulicht und beschrieben wurden, werden Fachleute erkennen, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen die spezifischen gezeigten und beschriebenen Ausführungsbeispiele ersetzen können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsbeispiele abdecken. Somit ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und die Äquivalente derselben begrenzt sei.

Claims

Eine integrierte Schaltungen, die folgende Merkmale aufweist: eine Eingangs-/Ausgangsanschlussfläche, die dahin gehend konfiguriert ist, erste Ausgangssignale einer anderen integrierten Schaltung zu empfangen, die auf Eingangssignalen beruhen; eine innere Schaltung, die dahin gehend konfiguriert ist, die Eingangssignale zu empfangen und zweite Ausgangssignale zu liefern, die auf den Eingangssignalen beruhen; eine Testschaltung, die dahin gehend konfiguriert ist, die ersten Ausgangssignale und die zweiten Ausgangssignale zu empfangen, wobei die Testschaltung folgende Merkmale aufweist: einen Komparator, der dahin gehend konfiguriert ist, die ersten Ausgangssignale und die zweiten Ausgangssignale zu vergleichen und Vergleichsergebnisse zu liefern; einen ersten Schalter, der dahin gehend konfiguriert ist, die zweiten Ausgangssignale an einen eines Eingang des Komparators und die Eingangs-/Ausgangsanschlussfläche zu leiten; und einen zweiten Schalter, der dahin gehend konfiguriert ist, die ersten Ausgangssignale an einen anderen Eingang des Komparators zu leiten.
Die integrierte Schaltung gemäß Anspruch 1, die folgendes Merkmal aufweist: eine Testmodussteuerschaltung, die dahin gehend konfiguriert ist, die Testschaltung entweder in den Normalmodus oder einen Testmodus zu versetzen, wobei die Testmodussteuerschaltung den ersten Schalter dahin gehend steuert, die zweiten Ausgangssignale an den Eingang des Komparators zu leiten, und den zweiten Schalter dahin gehend steuert, die ersten Ausgangssignale an den anderen Eingang des Komparators im Testmodus zu leiten, und die Testmodussteuerschaltung den ersten Schalter dahin gehend steuert, die zweiten Ausgangssignale an die Eingangs-/Ausgangsanschlussfläche zu leiten, und den zweiten Schalter dahin gehend steuert, sich im Normalmodus zu öffnen.
Die integrierte Schaltung gemäß Anspruch 1, bei der die Testschaltung folgendes Merkmal aufweist: einen Akkumulator, der dahin gehend konfiguriert ist, die Vergleichsergebnisse zu empfangen und ein Akkumulatorausgangssignal zu liefern, das angibt, ob zwischen den ersten Ausgangssignalen und den zweiten Ausgangssignalen eine Nichtübereinstimmung vorlag.
Die integrierte Schaltung gemäß Anspruch 3, bei der die Testschaltung folgendes Merkmal aufweist: einen dritten Schalter, bei dem der Akkumulator dahin gehend konfiguriert ist, den dritten Schalter auf der Basis des Akkumulatorausgangssignals zu steuern.
Die integrierte Schaltung gemäß Anspruch 3, bei der die Testschaltung folgendes Merkmal aufweist: einen dritten Schalter, der dahin gehend konfiguriert ist, das Akkumulatorausgangssignal an den ersten Schalter zu leiten, der dahin gehend konfiguriert ist, das Akkumulatorausgangssignal an die Eingangs- /Ausgangsanschlussfläche zu leiten, um das Akkumulatorausgangssignal zu lesen.
Ein Direktzugriffsspeicher-Testsystem, das folgende Merkmale aufweist: Treiberschaltungen, die dahin gehend konfiguriert sind, Eingänge an einen Master-Direktzugriffsspeicher und einen Slave-Direktzugriffsspeicher zu liefern; Eingangs-/Ausgangsschaltungen, die dahin gehend konfiguriert sind, erste Datensignale an den Master-Direktzugriffsspeicher und den Slave-Direktzugriffsspeicher zu liefern und zweite Datensignale von dem Master-Direktzugriffsspeicher zu empfangen, wobei die Eingänge den Master-Direktzugriffsspeicher in den Normalmodus und den Slave-Direktzugriffsspeicher in den Testmodus versetzen; wobei der Master-Direktzugriffsspeicher folgendes Merkmal aufweist: einen Master-Schalter, der dahin gehend gesteuert ist, die zweiten Datensignale an die Eingangs-/Ausgangsschaltungen und an den Slave-Direktzugriffsspeicher zu leiten; und wobei der Slave-Direktzugriffsspeicher folgende Merkmale aufweist: einen Slave-Komparator, der dahin gehend konfiguriert ist, die zweiten Datensignale und dritten Datensignale, die mittels des Slave-Direktzugriffsspeichers geliefert werden, zu vergleichen und Vergleichsergebnisse zu liefern; einen ersten Schalter, der dahin gehend gesteuert ist, die dritten Datensignale an einen Eingang des Slave-Komparators zu leiten; und einen zweiten Schalter, der dahin gehend gesteuert ist, die zweiten Datensignale an einen anderen Eingang des Komparators zu leiten.
Das Direktzugriffsspeicher-Testsystem gemäß Anspruch 6, das folgendes Merkmal aufweist: eine Testersteuerschaltung, die dahin gehend konfiguriert ist, die ersten Datensignale mit den zweiten Datensignalen zu vergleichen und ein Testergebnis zu liefern.
Das Direktzugriffsspeicher-Testsystem gemäß Anspruch 6, bei dem der Slave-Direktzugriffsspeicher folgendes Merkmal aufweist: einen Akkumulator, der dahin gehend konfiguriert ist, die Vergleichsergebnisse zu empfangen und ein Akkumulatorausgangssignal zu liefern, das angibt, ob zwischen den zweiten Datensignalen und den dritten Datensignalen eine Nichtübereinstimmung vorlag.
Das Direktzugriffsspeicher-Testsystem gemäß Anspruch 8, das eine Testersteuerschaltung umfasst, wobei der Slave-Direktzugriffsspeicher einen dritten Schalter umfasst, der mittels des Akkumulatorausgangssignals gesteuert wird, und die Testersteuerschaltung dahin gehend konfiguriert ist, einen Test zu liefern, der den Zustand des dritten Schalters bestimmt.
Das Direktzugriffsspeicher-Testsystem gemäß Anspruch 8, das eine Testersteuerschaltung umfasst, wobei der Slave-Direktzugriffsspeicher einen dritten Schalter umfasst, der dahin gehend konfiguriert ist, das Akku mulatorausgangssignal an den ersten Schalter zu leiten, der dahin gehend konfiguriert ist, das Akkumulatorausgangssignal an die Eingangs-/Ausgangsschaltungen zu leiten, und die Testersteuerschaltung dahin gehend konfiguriert ist, das Akkumulatorausgangssignal zu lesen.
Das Direktzugriffsspeicher-Testsystem gemäß Anspruch 6, bei dem der Master-Direktzugriffsspeicher ein dynamischer Master-Direktzugriffsspeicher ist und der Slave-Direktzugriffsspeicher ein dynamischer Slave-Direktzugriffsspeicher ist.
Ein Direktzugriffsspeicher, der folgende Merkmale aufweist: eine Einrichtung zum Empfangen von ersten Ausgangssignalen eines anderen Direktzugriffsspeichers, die auf Eingangssignalen beruhen; eine Einrichtung zum Liefern von zweiten Ausgangssignalen, die auf den Eingangssignalen beruhen; eine Einrichtung zum Testen der zweiten Ausgangssignale, die folgende Merkmale aufweist: eine Einrichtung zum Vergleichen der ersten Ausgangssignale und der zweiten Ausgangssignale, um Vergleichsergebnisse zu liefern; eine Einrichtung zum Leiten der ersten Ausgangssignale an die Einrichtung zum Vergleichen; und eine Einrichtung zum Leiten der zweiten Ausgangssignale an eine der Einrichtung zum Vergleichen und der Einrichtung zum Empfangen.
Der Direktzugriffsspeicher gemäß Anspruch 12, der folgendes Merkmal aufweist: eine Einrichtung zum Steuern der Einrichtung zum Testen, um die Einrichtung zum Testen entweder in den Normalmodus oder in den Testmodus zu versetzen.
Der Direktzugriffsspeicher gemäß Anspruch 13, bei dem die Einrichtung zum Steuern die Einrichtung zum Leiten der zweiten Ausgangssignale dahin gehend steuert, die zweiten Ausgangssignale an die Einrichtung zum Vergleichen zu leiten, und die Einrichtung zum Leiten der ersten Ausgangssignale dahin gehend steuert, die ersten Ausgangssignale an die Einrichtung zum Vergleichen im Testmodus zu leiten, und die Einrichtung zum Steuern die Einrichtung zum Leiten der zweiten Ausgangssignale dahin gehend steuert, die zweiten Ausgangssignale an die Einrichtung zum Empfangen im Normalmodus zu leiten.
Der Direktzugriffsspeicher gemäß Anspruch 12, bei dem die Einrichtung zum Testen folgendes Merkmal aufweist: eine Einrichtung zum Akkumulieren der Vergleichsergebnisse, um ein Akkumulatorausgangssignal zu liefern, das angibt, ob zwischen den ersten Ausgangssignalen und den zweiten Ausgangssignalen eine Nichtübereinstimmung vorlag.
Der Direktzugriffsspeicher gemäß Anspruch 15, bei dem die Einrichtung zum Testen folgendes Merkmal aufweist: eine Einrichtung zum Schalten, die durch das Akkumulatorausgangssignal gesteuert wird.
Der Direktzugriffsspeicher gemäß Anspruch 15, bei dem die Einrichtung zum Testen folgendes Merkmal aufweist: eine Einrichtung zum Leiten des Akkumulatorausgangssignals an die Einrichtung zum Leiten der zweiten Ausgangssignale, um das Akkumulatorausgangssignal an die Einrichtung zum Empfangen zu leiten, um das Akkumulatorausgangssignal zu lesen.
Ein Verfahren zum Testen einer integrierten Schaltung, das folgende Schritte umfasst: Empfangen, an einer Eingangs-/Ausgangsanschlussfläche der integrierten Schaltung, erster Ausgangssignale einer anderen integrierten Schaltung, die auf Eingangssignalen beruhen; Liefern zweiter Ausgangssignale von der integrierten Schaltung, die auf den Eingangssignalen beruhen; Leiten der ersten Ausgangssignale an eine Komparatorschaltung der integrierten Schaltung; Leiten der zweiten Ausgangssignale entweder an die Komparatorschaltung oder an die Eingangs-/Ausgangsanschlussfläche; und Vergleichen der ersten Ausgangssignale und der zweiten Ausgangssignale, um Vergleichsergebnisse über die Komparatorschaltung zu liefern.
Verfahren gemäß Anspruch 18, das folgende Schritte umfasst: Versetzen der integrierten Schaltung entweder in den Normalmodus oder einen Testmodus; Leiten der ersten Ausgangssignale und der zweiten Ausgangssignale an die Komparatorschaltung im Testmodus; und Leiten der zweiten Ausgangssignale an die Eingangs-/Ausgangsanschlussfläche im Normalmodus.
Das Verfahren gemäß Anspruch 18, das folgenden Schritt umfasst: Akkumulieren der Vergleichsergebnisse an einer Akkumulatorschaltung der integrierten Schaltung, um ein Akkumulatorausgangssignal zu liefern, das angibt, ob zwischen den ersten Ausgangssignalen und den zweiten Ausgangssignalen eine Nichtübereinstimmung vorlag.
Das Verfahren gemäß Anspruch 20, das folgenden Schritt umfasst: Schalten eines Schalters der integrierten Schaltung auf der Basis des Akkumulatorausgangssignals.
Das Verfahren gemäß Anspruch 20, das folgenden Schritt umfasst: Leiten des Akkumulatorausgangssignals an die Eingangs-/Ausgangsanschlussfläche, um das Akkumulatorausgangssignal zu lesen.
Ein Verfahren zum Testen von Direktzugriffsspeichern, das folgende Schritte umfasst: Treiben von Eingängen in einen Master-Direktzugriffsspeicher und einen Slave-Direktzugriffsspeicher; Treiben von ersten Datensignalen in den Master-Direktzugriffsspeicher und den Slave-Direktzugriffsspeicher; Leiten von zweiten Datensignalen von dem Master-Direktzugriffsspeicher zu dem Slave-Direktzugriffs speicher über einen Master-Schalter in dem Master-Direktzugriffsspeicher; Leiten von dritten Datensignalen von dem Slave-Direktzugriffsspeicher an einen Eingang eines Slave-Komparators in dem Slave-Direktzugriffsspeicher über einen ersten Slave-Schalter in dem Slave-Direktzugriffsspeicher; Leiten der zweiten Datensignale an einen anderen Eingang des Slave-Komparators über einen zweiten Slave-Schalter in dem Slave-Direktzugriffsspeicher; und Vergleichen der zweiten Datensignale und der dritten Datensignale über den Slave-Komparator, um Vergleichsergebnisse zu liefern.
Das Verfahren gemäß Anspruch 23, das folgenden Schritt umfasst: Vergleichen der ersten Datensignale und der zweiten Datensignale, um über eine Testersteuerschaltung ein Testergebnis zu liefern.
Das Verfahren gemäß Anspruch 23, das folgenden Schritt umfasst: Akkumulieren der Vergleichsergebnisse über einen Akkumulator in dem Slave-Direktzugriffsspeicher, um ein Akkumulatorausgangssignal zu liefern, das angibt, ob zwischen den zweiten Datensignalen und den dritten Datensignalen eine Nichtübereinstimmung vorlag.
Das Verfahren gemäß Anspruch 25, das folgende Schritte umfasst: Leiten des Akkumulatorausgangssignals, um einen dritten Slave-Schalter in dem Slave-Direktzugriffsspeicher zu steuern; und Testen des Zustands des dritten Slave-Schalters mittels einer Testersteuerschaltung.
Das Verfahren gemäß Anspruch 25, das folgende Schritte umfasst: Leiten des Akkumulatorausgangssignals an den ersten Slave-Schalter über einen dritten Slave-Schalter in dem Slave-Direktzugriffsspeicher; Leiten des Akkumulatorausgangssignals von dem ersten Slave-Schalter an eine Testersteuerschaltung; und Lesen des Akkumulatorausgangssignals über die Testersteuerschaltung.