DE102020115955A1 - Interne prüfschleife für eingangs-/ausgangsschaltung - Google Patents

Interne prüfschleife für eingangs-/ausgangsschaltung Download PDF

Info

Publication number
DE102020115955A1
DE102020115955A1 DE102020115955.2A DE102020115955A DE102020115955A1 DE 102020115955 A1 DE102020115955 A1 DE 102020115955A1 DE 102020115955 A DE102020115955 A DE 102020115955A DE 102020115955 A1 DE102020115955 A1 DE 102020115955A1
Authority
DE
Germany
Prior art keywords
input
circuit
voltage signal
output
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020115955.2A
Other languages
English (en)
Other versions
DE102020115955B4 (de
Inventor
Tianyu Tang
Venkatesh Ramachandra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of DE102020115955A1 publication Critical patent/DE102020115955A1/de
Application granted granted Critical
Publication of DE102020115955B4 publication Critical patent/DE102020115955B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Hierin wird die Technologie für einen Halbleiterchip und das Steuern des Betriebs des Halbleiterchips offenbart. In einigen Aspekten ist ein Halbleiterchip zum Testen einer 1/0-Schaltung auf dem Halbleiterchip eingerichtet. Der Halbleiterchip weist eine Eingangsschaltung auf, die ein Spannungssignal an einem vom einem ersten Eingang oder einem zweiten Eingang mit einer Referenzspannung am anderen vom ersten Eingang oder zweiten Eingang vergleicht, um ein Eingangsspannungssignal zu erzeugen. Der erste Eingang der Eingangsschaltung kann mit einem I/O-Kontakt verbunden sein. Während eines Normalmodus stellt eine Steuerschaltung auf dem Chip eine Referenzspannung an den zweiten Eingang bereit. Während eines Testmodus schleift die Steuerschaltung intern ein Testsignal von einer Ausgangsschaltung an die Eingangsschaltung zurück. Somit vermeidet dieses Testsignal den I/O-Kontakt.

Description

  • HINTERGRUND
  • Halbleiterchips weisen typischerweise Eingangs-/Ausgangs-(I/O)-Schaltungsanordnungen auf, um Dateneingabe und Datenausgabe zu ermöglichen. Die Eingangs-/Ausgangs-Schaltungsanordnung kann weitere Funktionalitäten bereitstellen, z. B. um das Bereitstellen von Steuersignalen für den Halbleiterchip zu ermöglichen. Typischerweise weist der Halbleiterchip eine Art von I/O-Kontakten auf, die eine elektrische Schnittstelle zum Halbleiterchip bereitstellen, um den Eingang/Ausgang von Daten, Steuersignalen usw. zu ermöglichen. Die I/O-Kontakte können z. B. Kontaktpads auf einer Oberfläche des Halbleiterchips einschließen. Je nach Kontext könnten die I/O-Kontakte auch andere leitfähige Elemente einschließen. Der Halbleiterchip kann z. B. in ein Paket eingesetzt werden, das Kontaktstifte aufweist, die elektrisch mit den Kontaktpads verbunden sind.
  • Ein Halbleiterchip kann beispielsweise einen Speicher und eine I/O-Schaltungsanordnung enthalten, auf die über die I/O-Kontakte zugegriffen werden kann, damit Daten im Speicher gespeichert und aus dem Speicher abgerufen werden können. Ein Halbleiterspeicher kann einen nichtflüchtigen Speicher oder einen flüchtigen Speicher aufweisen. Ein nichtflüchtiger Speicher ermöglicht, dass Informationen gespeichert und behalten werden, selbst wenn der nichtflüchtige Speicher nicht mit einer Stromquelle (z. B. einer Batterie) verbunden ist. Solche Halbleiterchips werden weithin in verschiedenen elektronischen Vorrichtungen wie Mobiltelefonen, Digitalkameras, persönlichen digitalen Assistenten, medizinischer Elektronik, mobilen Rechenvorrichtungen, Servern, Solid-State-Laufwerken, nichtmobilen Rechenvorrichtungen und anderen Vorrichtungen verwendet.
  • Figurenliste
  • Gleich nummerierte Elemente beziehen sich auf gemeinsame Komponenten in den verschiedenen Figuren.
    • 1 ist ein Funktionsblockdiagramm einer Ausführungsform einer Speichervorrichtung.
    • 2 ist ein Blockdiagramm, das eine Ausführungsform eines Speichersystems darstellt.
    • 3 stellt eine Ausführungsform eines Halbleiterchips dar.
    • 4 stellt eine Ausführungsform eines Speicherchips dar.
    • 5 stellt eine Ausführungsform eines Anteils von Eingangs-/Ausgangsschaltungen, die mit I/O-Kontakten verbunden sind, dar.
    • 6A stellt die Eingangs-/Ausgangsschaltungen von 5 dar, wobei sich die Schaltlogik in einer Position befindet, die während eines Normalbetriebsmodus verwendet werden kann.
    • 6B stellt die Eingangs-/Ausgangsschaltungen von 5 dar, wobei sich die Schaltlogik in einer Position befindet, die während eines Testbetriebsmodus verwendet werden kann.
    • 7 stellt ein Flussdiagramm einer Ausführungsform eines Prozesses zum Betrieb einer Dateneingangsschaltung in zwei Modi dar.
    • 8 stellt ein Flussdiagramm einer Ausführungsform eines Prozesses zum Steuern eines Halbleiterchips während eines Testmodus dar.
    • 9 stellt ein Flussdiagramm einer Ausführungsform eines Prozesses zum Steuern eines Speicherchips im Normalmodus dar.
    • 10 ist ein schematisches Diagramm einer Ausführungsform eines Anteils einer Datenausgangsschaltung.
    • 11 ist ein schematisches Diagramm einer Ausführungsform eines Anteils einer Dateneingangsschaltung.
  • DETAILLIERTE BESCHREIBUNG
  • Hierin wird die Technologie für einen Halbleiterchip und das Steuern des Betriebs des Halbleiterchips offenbart. Einige Ausführungsformen schließen einen Halbleiterchip ein, der zum Testen einer I/O-Schaltung auf dem Halbleiterchip eingerichtet ist. In einer Ausführungsform hat der Halbleiterchip eine Eingangsschaltung, die einem ersten I/O-Kontakt zugeordnet ist, und eine Ausgangsschaltung, die einem zweiten I/O-Kontakt zugeordnet ist. Die Eingangsschaltung kann einen ersten Eingang und einen zweiten Eingang aufweisen. Die Eingangsschaltung kann so eingerichtet sein, dass sie ein Spannungssignal an einem vom ersten oder zweiten Eingang mit einer Referenzspannung am anderen vom ersten Eingang oder zweiten Eingang vergleicht, um ein Eingangsspannungssignal zu erzeugen. Hier bezieht sich ein „Spannungssignal“ auf eine Spannung, die zwischen zwei Zuständen (z. B. zwischen zwei Spannungen) hin- und her schaltet. Im Gegensatz dazu schaltet die Referenzspannung nicht zwischen zwei Zuständen hin und her. Das Ergebnis des Vergleichs wird hier als Eingangsspannungssignal bezeichnet.
  • Der erste Eingang der Eingangsschaltung kann mit dem ersten I/O-Kontakt verbunden sein. In einer Ausführungsform hat der Halbleiterchip eine Steuerschaltung, die so eingerichtet ist, dass sie in einem ersten Modus arbeitet, in dem die Steuerschaltung eine Referenzspannung an den zweiten Eingang der Eingangsschaltung bereitstellt. Während des ersten Modus kann ein Spannungssignal am ersten I/O-Kontakt an den ersten Eingang bereitgestellt werden. In einer Ausführungsform ist die Steuerschaltung ferner so eingerichtet, dass sie in einem zweiten Modus arbeitet, in dem die Steuerschaltung ein Spannungssignal von der Ausgangsschaltung an den zweiten Eingang der Eingangsschaltung bereitstellt. Der zweite Modus kann ein Testmodus sein, in dem die Steuerschaltung intern ein Testspannungssignal von der Ausgangsschaltung an die Eingangsschaltung zurückschleift. Auf diese Weise können die gesamte Eingangsschaltung und im Wesentlichen die gesamte Ausgangsschaltung getestet werden. Während des ersten Modus kann eine Referenzspannung am ersten I/O-Kontakt an den ersten Eingang bereitgestellt werden. Unter gewissen Bedingungen ist es unter Umständen nicht sinnvoll, oder kostspielig, ein Spannungssignal über den ersten I/O-Kontakt an den ersten Eingang bereitzustellen. Beispielsweise ist es in einer Testumgebung unter Umständen nicht sinnvoll, oder kostspielig, über den ersten I/O-Kontakt ein Hochgeschwindigkeitsspannungssignal an den ersten Eingang bereitzustellen.
  • Zumindest unter gewissen Bedingungen können die I/O-Kontakte eine hohe Kapazität aufweisen. Beispielsweise können die I/O-Kontakte während der Chip-Sortierung (auch als Wafer-Sortierung bezeichnet) eine hohe Kapazität aufweisen. Chip-Sortierung bezieht sich auf das Testen des Speicherchips nach der Herstellung. Als Ergebnis solcher Tests können die getesteten Halbleiterchips für unterschiedliche Anwendungskategorien klassifiziert werden. Zum Beispiel könnten die Halbleiterchips mit der besten Leistung für den anspruchsvollsten Einsatz klassifiziert werden, wobei Halbleiterchips, die weniger gut, aber immer noch auf einem akzeptablen Niveau arbeiten, für den weniger anspruchsvollen Einsatz klassifiziert werden können. Einige Halbleiterchips könnten verworfen werden.
  • Das Testen der Halbleiterchips kann aufgrund von Faktoren wie hoher Kapazität an den I/O-Kontakten eine Herausforderung darstellen. So kann es z. B. schwierig sein, zu testen, ob eine I/O-Schaltung aufgrund von hoher Kapazität an den I/O-Kontakten in der Lage ist, Signale mit hoher Geschwindigkeit zu übertragen. Wenn z. B. ein Testspannungssignal über einen Knoten übertragen werden soll, der mit einem der I/O-Kontakte in Kontakt steht, könnte die hohe Kapazität am Knoten dazu führen, dass das Testspannungssignal als solches unzuverlässig wird, und dadurch den Test beeinträchtigen.
  • In einer Ausführungsform wird eine I/O-Schaltung in einem Halbleiterchip getestet, indem ein Testspannungssignal von einer Ausgangsschaltung zu einer Eingangsschaltung zurückgeschleift wird. Durch internes Zurückschleifen des Testspannungssignals wird ein hochkapazitiver Knoten (wie z. B. ein I/O-Kontakt) vermieden. Falls das Testspannungssignal über einen mit dem I/O-Kontakt verbundenen Knoten übertragen würde, könnte die Integrität des Testspannungssignals beeinträchtigt werden. Infolgedessen kann der Test der I/O-Schaltung ungenau sein. Dies kann insbesondere dann der Fall sein, wenn das Testspannungssignal ein Hochgeschwindigkeitsspannungssignal ist. Bei einigen Techniken ist das Testen der I/O-Schaltung nur bei Spannungssignalen mit niedriger Geschwindigkeit sinnvoll. Die hier vorgestellte Technologie ist in der Lage, den I/O-Pfad für die Übertragung von Hochgeschwindigkeitsspannungssignalen genau zu testen. Außerdem erfordert der Test der I/O-Schaltung keine kostspielige oder komplexe Schaltungsanordnung und ist daher wirtschaftlich.
  • 1-2 beschreiben ein Beispiel für ein Speichersystem, das verwendet werden kann, um die hierin vorgeschlagene Technologie zu implementieren. 1 ist ein Funktionsblockdiagramm eines beispielhaften Speichersystems 100. Die in 1 dargestellten Komponenten sind elektrische Schaltungen. Das Speichersystem 100 schließt einen oder mehrere Speicherchips 108 ein. In einer Ausführungsform schließt jeder Speicherchip 108 eine Speicherstruktur 126, eine Steuerschaltungsanordnung 110, Lese-/Schreibschaltungen 128, einen Zeilen-Decodierer 124, einen Spalten-Decodierer 132 und Eingangs-/Ausgangsschaltungen 136 ein. Die Speicherstruktur 126 ist durch Wortleitungen über den Zeilen-Decodierer 124 und durch Bitleitungen über den Spalten-Decodierer 132 adressierbar. Die Lese-/Schreibschaltungen 128 schließen mehrere Abtastblöcke 150 ein, einschließlich SB1, SB2, ..., SBp (Messschaltungsanordnung), und ermöglichen das parallele Lesen oder Programmieren einer Seite von Speicherzellen. Auch können viele Strings von Speicherzellen parallel gelöscht werden. Die Eingangs-/Ausgangsschaltungen (I/O) 136 stellen Daten-I/O mit der Steuerung 122 bereit. Die I/O-Schaltungen 136 können eine Eingangsschaltung und eine Ausgangsschaltung enthalten. Die I/O-Schaltungen 136 stellen zumindest einen Teil eines I/O-Datenpfades zwischen den Lese-/Schreibschaltungen 128 und den Leitungen 118 bereit.
  • In einigen Systemen ist eine Steuerung 122 im gleichen Paket (z. B. einer entfernbaren Speicherkarte) wie der eine oder die mehreren Speicherchips 108 enthalten. Jedoch kann die Steuerung in anderen Systemen von dem Speicherchip 108 getrennt sein. In einigen Ausführungsformen befindet sich die Steuerung auf einem anderen Chip als dem Speicherchip 108. In einigen Ausführungsformen kommuniziert eine Steuerung 122 mit mehreren Speicherchips 108. In anderen Ausführungsformen hat jeder Speicherchip 108 seine eigene Steuerung. Befehle und Daten werden zwischen einem Host 140 und der Steuerung 122 über einen Datenbus 120 und zwischen der Steuerung 122 und dem einen oder den mehreren Speicherchips 108 über Leitungen 118 übertragen. In einer Ausführungsform schließt der Speicherchip 108 einen Satz von Eingangs- und/oder Ausgangs-(I/O)-Kontakten ein, der mit Leitungen 118 verbunden ist. Die I/O-Kontakte können Kontaktpads einschließen, die in elektrischem Kontakt mit dem Speicherchip stehen. In einer Ausführungsform sind die Kontaktflächen mit einer Oberfläche des Speicherchips 108 verbunden. Die I/O-Kontakte können ferner Kontaktstifte einschließen, die eine elektrische Verbindung mit den Kontaktpads herstellen und eine Verbindung zu den Leitungen 118 bereitstellen. Hierin kann jeder von Speicherchips 108, der Kombination aus Speicherchip 108 und Steuerung 122 oder der Kombination aus Speicherchip 108, Steuerung 122 und Host 140 als eine Einrichtung bezeichnet werden.
  • Die Steuerschaltungsanordnung 110 wirkt mit den Lese-/Schreibschaltungen 128 zusammen, um Speicheroperationen (z. B. Schreiben, Lesen, Löschen und andere) auf der Speicherstruktur 126 auszuführen, und schließt eine Zustandsmaschine 112, einen On-Chip-Addressdecodierer 114, eine Leistungssteuerschaltung 116 und eine eingebaute Selbsttestschaltung 134 ein. In einer Ausführungsform schließt die Steuerschaltungsanordnung 110 Puffer, wie Register, ROM-Sicherungen und andere Speichervorrichtungen zum Speichern von Vorgabewerten wie Basisspannungen und anderen Parametern ein. In einer Ausführungsform ist die Zustandsmaschine 112 durch Software programmierbar. Bei anderen Ausführungsformen verwendet die Zustandsmaschine keine Software und ist vollständig in Hardware (z. B. elektrischen Schaltungen) implementiert.
  • Der On-Chip-Adressdecodierer 114 stellt eine Adressschnittstelle zwischen Adressen, die von einem Host 140 oder einer Steuerung 122 verwendet werden, zu der Hardwareadresse, die von den Decodierern 124 und 132 verwendet wird, bereit. Die Leistungssteuerschaltung 116 steuert die Leistung und Spannungen, mit denen die Wortleitungen, Bitleitungen und Auswahlleitungen bei Speicheroperationen versorgt werden. Die Leistungssteuerschaltlogik 116 schließt in einer Ausführungsform eine Spannungsschaltlogik ein. Die Leistungssteuerschaltung 116 kann Ladungspumpen zum Erzeugen von Spannungen einschließen. Die Leseblöcke schließen Bitleitungstreiber ein. Die Leseblöcke können Leseverstärker einschließen. Die Leistungssteuerschaltung 116 wird in einer Ausführungsform von der Zustandsmaschine 112 gesteuert.
  • In einer Ausführungsform können alle oder eine Teilmenge der Steuerschaltungsanordnung 110 in Kombination mit allen oder einer Teilmenge der anderen Schaltungen, die auf dem Speicherchip 108 in 1 dargestellt sind, als Steuerschaltung betrachtet werden, die die hierin beschriebenen Funktionen ausführt. In einer Ausführungsform können die eingebaute Selbsttestschaltung 134 und die Zustandsmaschine 112 als eine Steuerschaltung betrachtet werden, welche die hier beschriebenen Funktionen ausführt. In einer Ausführungsform können die Steuerschaltungsanordnung 110 und/oder die Steuerung 122 (oder äquivalent funktionierende Schaltungen) als eine Steuerschaltung betrachtet werden, welche die hierin beschriebenen Funktionen ausführt. Die Steuerschaltung kann nur Hardware oder eine Kombination aus Hardware und Software (einschließlich Firmware) beinhalten. Zum Beispiel ist eine Steuerung, die durch Firmware programmiert ist, um die hierin beschriebenen Funktionen auszuführen, ein Beispiel einer Steuerschaltung. Eine Steuerschaltung kann einen Prozessor, ein PGA (Programmable Gate Array, FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), eine integrierte Schaltung oder eine andere Art von Schaltung einschließen.
  • In einer Ausführungsform betreibt die Steuerschaltungsanordnung 110 die Eingangs-/Ausgangsschaltungen 136 in einem Normalmodus, um Daten über Leitungen 118 zu übertragen, so dass die Steuerung 122 sowohl Daten in die Struktur 126 programmieren als auch Daten aus der Struktur 126 lesen kann. Die eingebaute Selbsttestschaltung 134 kann mindestens einige der Schaltungen auf dem Chip 108 auf einwandfreien Betrieb prüfen. In einer Ausführungsform testet die eingebaute Selbsttestschaltung 134 die Eingangs-/Ausgangsschaltungen 136. In einer Ausführungsform betreibt die Steuerschaltungsanordnung 110 die Eingangs-/Ausgangsschaltungen 136 im Testmodus, in dem z. B. die Eingangs-/Ausgangsschaltungen 136 getestet werden können. Während einer Ausführungsform des Testmodus wird ein Spannungssignal (z. B. Daten) nicht über die Leitungen 118 übertragen. Stattdessen erzeugt die eingebaute Selbsttestschaltung 134 ein Testspannungssignal und stellt das Testspannungssignal an eine Ausgangsschaltung in den I/O-Schaltungen 136 bereit. Anstatt das Testspannungssignal über die Leitungen 118 zu übertragen, wird das Testspannungssignal intern zu einer Eingangsschaltung in den I/O-Schaltungen 136 zurückgeschleift. Die Eingangsschaltung stellt das Testspannungssignal zurück an die eingebaute Selbsttestschaltung 134 bereit, die dieses Testspannungssignal mit der an die Ausgangsschaltung bereitgestellten Version vergleicht. Die eingebaute Selbsttestschaltung 134 erzeugt auf der Basis des Vergleichs ein Testergebnis. Das Testergebnis kann über Leitungen 118 bereitgestellt werden, um zu melden, ob die I/O-Schaltungen 136 ordnungsgemäß arbeiten.
  • Zumindest unter gewissen Bedingungen können die I/O-Kontakte eine sehr hohe Kapazität aufweisen. Beispielsweise können die I/O-Kontakte während der Chip-Sortierung (auch als Wafer-Sortierung bezeichnet) eine sehr hohe Kapazität aufweisen. Die Chip-Sortierung bezieht sich auf das Testen des Speicherchips 108 nach der Herstellung. Als Ergebnis solcher Tests könnten die getesteten Speicherchips für unterschiedliche Anwendungskategorien klassifiziert werden. Zum Beispiel könnte der Speicherchip mit der besten Leistung für den anspruchsvollsten Einsatz klassifiziert werden, wobei der Speicherchip, der weniger gut, aber immer noch auf einem akzeptablen Niveau arbeitet, für den weniger anspruchsvollen Einsatz klassifiziert werden könnte. Einige Speicherchips könnten verworfen werden.
  • Das Testen des Speicherchips 108 kann aufgrund von Faktoren wie hoher Kapazität an den I/O-Kontakten eine Herausforderung darstellen. So kann es z. B. schwierig sein, zu testen, ob die I/O-Schaltungen 136 aufgrund der hohen Kapazität an den I/O-Kontakten in der Lage sind, Daten mit hoher Geschwindigkeit zu übertragen. Wenn z. B. das Testspannungssignal über einen Knoten übertragen werden soll, der mit einem der I/O-Kontakte in Kontakt steht, könnte die hohe Kapazität am Knoten dazu führen, dass das Testspannungssignal als solches unzuverlässig wird, und dadurch den Test beeinträchtigen.
  • In einer Ausführungsform wird durch internes Zurückschleifen des Testspannungssignals ein hochkapazitiver Knoten (wie z. B. ein I/O-Kontakt) vermieden. In einer Ausführungsform arbeitet eine Eingangsschaltung durch Vergleichen eines Spannungssignals mit einer Referenzspannung. Das Spannungssignal bezieht sich auf ein Spannungssignal, das zwischen zwei Zuständen (z. B. zwei Spannungen) hin- und her schaltet. Die Eingangsschaltung erzeugt ein Eingangsspannungssignal auf der Basis des Vergleichs des Spannungssignals mit der Referenzspannung. Daher kann die Integrität des Spannungssignals beeinträchtigt werden, wenn das Spannungssignal über einen Knoten mit hoher Kapazität übertragen wird. Wenn das Spannungssignal nicht in der Lage ist, über die Referenzspannung anzusteigen (oder unter die Referenzspannung zu fallen), wird der Ausgang der Eingangsschaltung fehlerhaft.
  • In einer Ausführungsform weist die Eingangsschaltung zwei Eingangsknoten auf, um das Spannungssignal mit der Referenzspannung zu vergleichen. In einer Ausführungsform wird das Spannungssignal während eines Normalmodus über einen I/O-Kontakt an einen ersten Eingangsknoten der Eingangsschaltung bereitgestellt, und die Steuerschaltungsanordnung 110 stellt eine Referenzspannung an einen zweiten Eingangsknoten der Eingangsschaltung bereit. In einer Ausführungsform werden während eines Testmodus die Rollen der zwei Eingangsknoten im Vergleich zum Betrieb im Normalmodus vertauscht. In einer Ausführungsform leitet die Steuerschaltungsanordnung 110 während des Testmodus ein Testspannungssignal von einer Ausgangsschaltung zum ersten Eingangsknoten der Eingangsschaltung, und die Referenzspannung wird an den zweiten Eingangsknoten der Eingangsschaltung bereitgestellt. In einer Ausführungsform wird die Referenzspannung über einen I/O-Kontakt an den zweiten Eingangsknoten der Eingangsschaltung bereitgestellt. Da die Referenzspannung nicht hin und her schaltet, stellt die hohe Kapazität am I/O-Kontakt kein Problem dar. Die hohe Kapazität kann tatsächlich zur Stabilisierung der Referenzspannung beitragen. Daher kann der Hochgeschwindigkeitsbetrieb der I/O-Schaltungen 136 effizient und genau getestet werden.
  • Die Steuerung 122 (auf dem Chip oder außerhalb des Chips) (der in einer Ausführungsform eine elektrische Schaltung ist) kann einen oder mehrere Prozessoren 122c, ROM 122a, RAM 122b, eine Speicherschnittstelle (MI) 122d und eine Host-Schnittstelle (HI) 122e aufweisen, die alle miteinander verbunden sind. Die Speichervorrichtungen (ROM 122a, RAM 122b) speichern Code (Software), wie einen Satz von Befehlen (einschließlich Firmware), und ein oder mehrere Prozessoren 122c ist/sind betreibbar, um den Satz von Befehlen auszuführen, um die hierin beschriebene Funktionalität bereitzustellen. Alternativ oder zusätzlich können ein oder mehrere Prozessoren 122c auf Code von einer Speichervorrichtung in der Speicherstruktur zugreifen, wie einen reservierten Bereich von Speicherzellen, die mit einer oder mehreren Wortleitungen verbunden sind. RAM 122b kann dazu dienen, Daten für die Steuerung 122 zu speichern, einschließlich dem Cachen von Programmdaten (nachstehend erörtert). Die Speicherschnittstelle 122d in Verbindung mit ROM 122a, RAM 122b und Prozessor 122c, ist eine elektrische Schaltung, die eine elektrische Schnittstelle zwischen der Steuerung 122 und einem oder mehreren Speicherchips 108 bereitstellt. Zum Beispiel kann die Speicherschnittstelle 122d das Format oder Timing von Signalen ändern, einen Puffer bereitstellen, gegen Spannungsstöße isolieren, I/O zwischenspeichern usw. Ein oder mehrere Prozessoren 122c können Befehle an die Steuerschaltlogik 110 (oder eine andere Komponente des Speicherchips 108) über die Speicherschnittstelle 122d ausgeben. Die Host-Schnittstelle 122e stellt eine elektrische Schnittstelle mit dem Datenbus 120 des Hosts 140 bereit, um Befehle, Adressen und/oder Daten vom Host 140 zu empfangen, um dem Host 140 Daten und/oder Status bereitzustellen.
  • In einer Ausführungsform weist die Speicherstruktur 126 ein dreidimensionales Speicher-Array von nichtflüchtigen Speicherzellen auf, auf denen mehrere Speicherebenen über einem einzigen Substrat, wie einem Wafer, ausgebildet sind. Die Speicherstruktur kann jede Art von nichtflüchtigem Speicher aufweisen, der monolithisch in einer oder mehreren physischen Ebenen von Arrays von Speicherzellen ausgebildet ist, die einen aktiven Bereich aufweisen, der über einem Silizium- (oder anderen Typ von) Substrat angeordnet ist. In einem Beispiel weisen die nichtflüchtigen Speicherzellen aus vertikalen NAND-Ketten mit ladungseinfangendem Material auf.
  • In einer anderen Ausführungsform weist die Speicherstruktur 126 ein zweidimensionales Speicher-Array von nichtflüchtigen Speicherzellen auf. In einem Beispiel sind die nichtflüchtigen Speicherzellen NAND-Flash-Speicherzellen mit Floating-Gates. Andere Arten von Speicherzellen (z. B. NOR-Typ-Flashspeicher) können ebenfalls verwendet werden.
  • Die exakte Art der Speicherarray-Architektur oder der Speicherzelle, die in der Speicherstruktur 126 eingeschlossen ist, ist nicht auf die obigen Beispiele beschränkt. Viele unterschiedliche Arten von Speicher-Array-Architekturen oder Speichertechnologien können verwendet werden, um die Speicherstruktur 126 zu bilden. Es ist keine spezielle nichtflüchtige Speichertechnologie für die Zwecke der neuen beanspruchten Ausführungsformen, die hier vorgeschlagen werden, erforderlich. Andere Beispiele geeigneter Technologien für Speicherzellen der Speicherstruktur 126 schließen ReRAM-Speicher, magnetoresistive Speicher (z.B. MRAM, Spin Transfer Torque MRAM, Spin Orbit Torque MRAM), Phasenwechselspeicher (z.B. PCM) und dergleichen ein. Beispiele von geeigneten Technologien für die Speicherzellen-Architekturen der Speicherstruktur 126 schließen zweidimensionale Arrays, dreidimensionale Arrays, Kreuzpunkt-Arrays, gestapelte zweidimensionale Arrays, vertikale Bitleitungs-Arrays und dergleichen ein.
  • Ein Beispiel eines ReRAM- oder PCMRAM-Kreuzpunktspeichers schließt reversible Widerstandsschaltelemente ein, die in Kreuzpunktarrays angeordnet sind, auf die durch X-Leitungen und Y-Leitungen (z. B. Wortleitungen und Bitleitungen) zugegriffen wird. In einer anderen Ausführungsform können die Speicherzellen leitfähige Brückenspeicherelemente einschließen. Ein leitfähiges Brückenspeicherelement kann auch als programmierbare Metallisierungszelle bezeichnet werden. Ein leitfähiges Brückenspeicherelement kann als Zustandsänderungselement basierend auf der physikalischen Verlagerung von Ionen innerhalb eines Festelektrolyten verwendet werden. In einigen Fällen kann ein leitfähiges Brückenspeicherelement zwei feste Metallelektroden einschließen, eine relativ inerte (z. B. Wolfram) und eine elektrochemisch aktive (z. B. Silber oder Kupfer), mit einer dünnen Folie des Festelektrolyten zwischen den beiden Elektroden. Mit steigender Temperatur steigt auch die Mobilität der Ionen, sodass die Programmierschwelle für die leitfähige Brückenspeicherzelle abnimmt. Somit kann das leitfähige Brückenspeicherelement einen weiten Bereich von Programmschwellenwerten als Funktion der Temperatur aufweisen.
  • Ein magnetoresistiver Speicher (MRAM) speichert Daten durch Magnetspeicherelemente. Die Elemente sind aus zwei durch eine dünne Isolierschicht getrennten ferromagnetischen Platten gebildet, von denen jede eine Magnetisierung halten kann. Eine der beiden Platten ist ein Permanentmagnet, der auf eine bestimmte Polarität eingestellt ist; die Magnetisierung der anderen Platte kann so geändert werden, dass sie der eines externen Felds entspricht, um Speicher zu speichern. Eine Speichervorrichtung wird aus einem Gitter solcher Speicherzellen aufgebaut. Bei einer Ausführungsform zum Programmieren liegt jede Speicherzelle zwischen einem Paar von Schreibleitungen, die in rechten Winkeln zueinander parallel zu der Zelle angeordnet sind, eine über und eine unter der Zelle. Wenn Strom durch sie fließt, wird ein Induktionsmagnetfeld erzeugt.
  • Phasenwechselspeicher (PCM) nutzen das einzigartige Verhalten von Chalkogenidglas aus. Eine Ausführungsform verwendet ein GeTe-Sb2Te3-Übergitter, um nichtthermische Phasenänderungen zu erreichen, indem einfach der Koordinationszustand der Germaniumatome mit einem Laserimpuls (oder Lichtimpuls von einer anderen Quelle) geändert wird. Daher sind die Dosen der Programmierung Laserimpulse. Die Speicherzellen können gesperrt werden, indem die Speicherzellen daran gehindert werden, das Licht zu empfangen. Es sei darauf hingewiesen, dass die Verwendung von „Impuls“ in diesem Dokument keinen Rechteckimpuls erfordert, sondern eine (kontinuierliche oder nicht kontinuierliche) Schwingung oder einen Stoß eines Schalls, Stroms, Spannungslichts oder einer anderen Welle beinhaltet.
  • Der Durchschnittsfachmann wird erkennen, dass die hierin beschriebene Technologie nicht auf eine einzige spezifische Speicherstruktur beschränkt ist, sondern viele relevante Speicherstrukturen gemäß dem Geist und Umfang der Technologie, wie hierin beschrieben und wie einem Fachmann der Technik bekannt, abdeckt.
  • 2 ist ein Blockdiagramm eines beispielhaften Speichersystems 100, das mehr Details einer Ausführungsform der Steuerung 122 darstellt. Die Steuerung in 2 ist eine Flashspeicher-Steuerung, es sei aber zu beachten, dass der nichtflüchtige Speicher 108 nicht auf Flash beschränkt ist. Somit ist die Steuerung 122 nicht auf das Beispiel einer Flashspeichersteuerung beschränkt. Wie hierin verwendet, ist eine Flash-Speichersteuerung eine Vorrichtung, die auf dem Flash-Speicher gespeicherte Daten verwaltet und mit einem Host kommuniziert, wie beispielsweise einem Computer oder einer elektronischen Vorrichtung. Eine Flash-Speichersteuerung kann verschiedene Funktionen zusätzlich zu der hier beschriebenen spezifischen Funktionalität haben. Zum Beispiel kann der Flash-Speicher-Controller den Flash-Speicher formatieren, um sicherzustellen, dass der Speicher ordnungsgemäß arbeitet, um schlechte Flash-Speicherzellen auszugrenzen und Ersatzspeicherzellen zuzuordnen, die künftig fehlerhafte Zellen ersetzen sollen. Einige Teile der Ersatzzellen können verwendet werden, um Firmware aufzunehmen, um die Flash-Speichersteuerung zu betreiben und andere Merkmale zu implementieren. Im Betrieb, wenn ein Host Daten aus dem Flash-Speicher lesen oder Daten in diesen schreiben muss, kommuniziert der Host mit der Flash-Speichersteuerung. Wenn der Host eine logische Adresse bereitstellt, zu der Daten gelesen/geschrieben werden sollen, kann die Flash-Speichersteuerung die vom Host empfangene logische Adresse in eine physische Adresse in der Flash-Speichersteuerung umwandeln. (Alternativ kann der Host die physische Adresse bereitstellen). Die Flash-Speichersteuerung kann auch verschiedene Speicherverwaltungsfunktionen ausführen, wie z. B., ohne darauf beschränkt zu sein, Abnutzungsausgleich (Verteilen von Schreibvorgängen zum Vermeiden eines Verschleißes spezifischer Speicherblöcke, auf die ansonsten wiederholt geschrieben werden würde) und Speicherbereinigung (nachdem ein Block voll ist, Bewegen ausschließlich der gültigen Datenseiten zu einem neuen Block, so dass der volle Block gelöscht und wiederverwendet werden kann).
  • Die Schnittstelle zwischen der Steuerung 122 und dem nichtflüchtigen Speicherchip 108 kann jede geeignete Flash-Schnittstelle sein, wie z. B. eine Toggle-Modus-Schnittstelle 200, 400 oder 800. In einer Ausführungsform kann das Speichersystem 100 ein kartenbasiertes System sein, wie eine sichere digitale (SD) oder eine sichere digitale Mikro-Karte (Mikro-SD). In einer alternativen Ausführungsform kann das Speichersystem 100 Teil eines eingebetteten Speichersystems sein. Zum Beispiel kann der Flash-Speicher in dem Host eingebettet sein. In einem anderen Beispiel kann das Speichersystem 100 in Form eines Solid-State-Laufwerks (SSD) vorliegen.
  • In einigen Ausführungsformen schließt das nichtflüchtige Speichersystem 100 einen einzigen Kanal zwischen der Steuerung 122 und dem nichtflüchtigen Speicherchip 108 ein, wobei der hierin beschriebene Gegenstand nicht auf einen einzigen Speicherkanal beschränkt ist. Zum Beispiel können in einigen Speichersystemen 2, 4, 8 oder mehr Kanäle zwischen der Steuerung und dem Speicherchip je nach den Fähigkeiten der Steuerung vorhanden sein. In jeder der hierin beschriebenen Ausführungsformen kann mehr als ein einziger Kanal zwischen der Steuerung und dem Speicherchip vorhanden sein, selbst wenn in den Zeichnungen ein einziger Kanal gezeigt ist.
  • Wie in 2 dargestellt, schließt die Steuerung 122 ein Frontend-Modul 208 ein, das eine Schnittstelle mit einem Host aufweist, ein Backend-Modul 210, das eine Schnittstelle mit dem einen oder den mehreren nichtflüchtigen Speicherchips 108 aufweist, und verschiedene andere Module, die Funktionen durchführen, die nun im Detail beschrieben werden.
  • Die Komponenten der Steuerung 122, die in 2 dargestellt sind, können die Form einer gepackten funktionellen Hardwareeinheit (z. B. einer elektrischen Schaltung), die zur Verwendung mit anderen Komponenten konzipiert ist, eines Anteils eines Programmcodes (z. B. Software oder Firmware), der durch einen (Mikro-)Prozessor oder eine Verarbeitungsschaltungsanordnung ausführbar ist, die üblicherweise eine bestimmte Funktion von in Beziehung stehenden Funktionen durchführt, oder einer abgeschlossenen Hardware- oder Softwarekomponente, die eine Schnittstelle zum Beispiel mit einem größeren System hat, annehmen. Zum Beispiel kann jedes Modul eine anwendungsspezifische integrierte Schaltung (ASIC), ein feldprogrammierbares Gate-Array (FPGA), eine Schaltung, eine digitale Logikschaltung, eine analoge Schaltung, eine Kombination diskreter Schaltungen, Gatter oder irgendeine andere Art von Hardware oder Kombination davon einschließen. Alternativ oder zusätzlich kann jedes Modul Software einschließen, die in einer prozessorlesbaren Vorrichtung (z. B. einem Speicher) gespeichert ist, um einen Prozessor für die Steuerung 122 zu programmieren, um die hier beschriebenen Funktionen auszuführen. Die in 2 dargestellte Architektur ist eine beispielhafte Implementierung, die die in 1 dargestellten Komponenten der Steuerung 122 (d. h. den RAM, den ROM, den Prozessor, die Schnittstelle) verwenden kann (aber nicht muss).
  • Unter erneuter Bezugnahme auf Module der Steuerung 122 verwaltet ein Puffermanager/eine Bussteuerung 214 Pufferspeicher im Direktzugriffsspeicher (RAM) 216 und steuert die interne Busarbitrierung der Steuerung 122. Ein Nur-Lese-Speicher (ROM) 218 speichert den Systemstartcode. Obwohl eines oder beide von RAM 216 oder ROM 218 in 2 als von der Steuerung 122 getrennt angeordnet dargestellt sind, können sie in anderen Ausführungsformen innerhalb der Steuerung angeordnet sein. In noch anderen Ausführungsformen können sich Teile des RAM und des ROM sowohl innerhalb der Steuerung 122 als auch außerhalb der Steuerung befinden. Weiterhin können in einigen Implementierungen die Steuerung 122, RAM 216 und ROM 218 auf separaten Halbleiterchips angeordnet sein.
  • Das Frontend-Modul 208 schließt eine Host-Schnittstelle 220 und eine Physical-Layer-Schnittstelle (PHY) 222 ein, welche die elektrische Schnittstelle mit dem Host oder dem Speichercontroller der nächsten Ebene bereitstellen. Die Wahl des Typs der Host-Schnittstelle 220 kann von dem Typ des verwendeten Speichers abhängen. Beispiele für die Host-Schnittstellen 220 schließen SATA, SATA Express, SAS, Fibre Channel, USB, PCle und NVMe ein, ohne jedoch darauf beschränkt zu sein. Die Host-Schnittstelle 220 ermöglicht üblicherweise die Übertragung von Daten, Steuersignalen und Taktsignalen.
  • Das Backend-Modul 210 schließt eine Fehlerkorrekturcode-Maschine (ECC-Maschine) 224 ein, die die von dem Host empfangenen Datenbytes codiert, und die aus dem nichtflüchtigen Speicher gelesenen Datenbytes dekodiert und Fehler korrigiert. Ein Befehlssequenzer 226 erzeugt Befehlssequenzen wie Programmier- und Löschbefehlssequenzen zur Übermittlung an den nichtflüchtigen Speicherchip 108. Ein RAID-Modul (Redundant Array of Independent Dies) 228 verwaltet die Generierung einer RAID-Parität und die Wiederherstellung ausgefallener Daten. Die RAID-Parität kann als ein zusätzlicher Integritätsschutz für die Daten verwendet werden, die in das nichtflüchtige Speichersystem 100 geschrieben werden. In einigen Fällen kann das RAID-Modul 228 ein Teil der ECC-Engine 224 sein. Es ist zu beachten, dass die RAID-Parität als zusätzlicher Chip oder zusätzliche Chips hinzugefügt werden kann, aber sie kann auch innerhalb des bestehenden Chips hinzugefügt werden, z. B. als extra Ebene oder extra Block oder extra WLs innerhalb eines Blocks. Eine Speicherschnittstelle 230 stellt die Befehlssequenzen an den nichtflüchtigen Speicherchip 108 bereit und empfängt Statusinformationen von dem nichtflüchtigen Speicherchip 108. In einer Ausführungsform kann die Speicherschnittstelle 230 eine Double Data Rate-Schnittstelle (DDR-Schnittstelle), wie eine Schnittstelle für den Toggle-Modus 200, 400 oder 800 sein. Eine Flash-Steuerschicht 232 steuert den Gesamtbetrieb des Backend-Moduls 210.
  • Zusätzliche Komponenten des Systems 100, das in 2 veranschaulicht ist, schließen die Medienverwaltungsschicht 238, die den Abnutzungsausgleich von Speicherzellen des nichtflüchtigen Speicherchips 108 durchführt, ein. Das System 100 schließt auch andere diskrete Komponenten 240 ein, wie externe elektrische Schnittstellen, externes RAM, Widerstände, Kondensatoren oder andere Komponenten, die mit der Steuerung 122 verbunden sein können. In alternativen Ausführungsformen sind eine oder mehrere von der Schnittstelle zur physischen Schicht 222, dem RAID-Modul 228, der Medienverwaltungsschicht 238 und dem Puffermanager/der Bussteuerung 214 optionale Komponenten, die in der Steuerung 122 nicht notwendig sind.
  • Eine Flash-Übersetzungsschicht (FTL) oder Medienverwaltungsschicht (MML) 238 kann als Teil der Flash-Verwaltung integriert sein, die Flash-Fehler behandeln und mit dem Host interagieren kann. Insbesondere kann MML ein Modul in der Flash-Verwaltung sein und für die Interna der NAND-Verwaltung verantwortlich sein. Insbesondere kann die MML 238 einen Algorithmus in der Firmware der Speichervorrichtung enthalten, der Schreibvorgänge vom Host in Schreibvorgänge in den Speicher 126 des Chips 108 übersetzt. MML 238 kann erforderlich sein, weil: 1) der Speicher eine eingeschränkte Belastbarkeit hat; 2) der Speicher 126 nur in Mehrfachen von Seiten geschrieben werden kann; und/oder 3) der Speicher 126 nicht beschrieben werden kann, falls er nicht als Block gelöscht wird. Die MML 238 versteht diese potentiellen Begrenzungen des Speichers 126, die für den Host möglicherweise nicht sichtbar sind. Dementsprechend versucht die MML 238, die Schreibvorgänge vom Host in Schreibvorgänge in den Speicher 126 zu übersetzen. Wie nachstehend beschrieben, können fehlerhafte Bits unter Verwendung der MML 238 identifiziert und aufgezeichnet werden. Diese Aufzeichnung von fehlerhaften Bits kann zur Bewertung des Zustands von Blöcken und/oder Wortleitungen (den Speicherzellen auf den Wortleitungen) verwendet werden.
  • Die Steuerung 122 kann mit einem oder mehreren Speicher-Dies 108 verbunden sein. In einer Ausführungsform implementieren die Steuerung 122 und mehrere Speicherchips (die zusammen das nichtflüchtige Speichersystem 100 ausmachen) ein Solid-State-Laufwerk (SSD), das eine Festplatte in einem Host, wie einer NAS-Vorrichtung, in einem Laptop, in einem Tablet, in einem Server usw., emulieren, ersetzen oder stattdessen verwendet werden kann. Darüber hinaus braucht die SSD nicht dazu ausgelegt sein, als Festplatte zu arbeiten.
  • Einige Ausführungsformen eines nichtflüchtigen Speichersystems schließen einen Speicherchip 108 ein, der mit einer Steuerung 122 verbunden ist. Jedoch können andere Ausführungsformen mehrere Speicherchips 108 einschließen, die in Verbindung mit einer oder mehreren Steuerungen 122 stehen. In einem Beispiel können die mehreren Speicherchips in einen Satz von Speicherpaketen gruppiert werden. Jedes Speicherpaket schließt einen oder mehrere Speicherchips ein, die in Verbindung mit der Steuerung 122 stehen. In einer Ausführungsform schließt ein Speicherpaket eine Leiterplatte (oder eine ähnliche Struktur) ein, auf der ein oder mehrere Speicherchips montiert sind. In einigen Ausführungsformen kann ein Speicherpaket Formmasse einschließen, um die Speicherchips des Speicherpakets zu umhüllen. In einigen Ausführungsformen ist die Steuerung 122 physisch von jedem der Speicherpakete getrennt.
  • 3 stellt eine Ausführungsform eines Halbleiterchips 300 dar. In einer Ausführungsform ist der Halbleiterchip 300 ein Speicherchip 108 mit einer Speicherstruktur 126. Der Halbleiterchip 300 braucht jedoch nicht unbedingt ein Speicherchip zu sein. Der Halbleiterchip 300 hat eine Steuerschaltung 302, eine Eingangsschaltung 304, eine Ausgangsschaltung 306 und Eingangs-/Ausgangs-Kontakte (I/O) 308. In einer Ausführungsform schließen die I/O-Kontakte 308 Kontaktpads ein, die sich auf der Oberfläche des Halbleiterchips 300 befinden. Die Kontaktpads können auf der Oberfläche des Halbleiterchips 300 aufgeklebt sein. Die I/O-Kontakte 308 könnten zusätzlich zu den Kontaktpads weitere leitfähige Elemente einschließen. In einigen Ausführungsformen ist der Halbleiterchip 300 in einem Paket positioniert. In einigen Ausführungsformen gibt es Kontaktstifte, die eine elektrische Verbindung von den Kontaktpads zur Außenseite des Pakets bereitstellen. Wenn sich der Halbleiterchip 300 innerhalb eines Pakets befindet, können Kontaktstifte (oder dergleichen) als Teil der I/O-Kontakte 308 betrachtet werden.
  • Die Steuerschaltung 302 ist dazu eingerichtet, den Betrieb der Eingangsschaltung 304 und der Ausgangsschaltung 306 zu steuern. In einer Ausführungsform betreibt die Steuerschaltung 302 den Halbleiterchip 300 in einem Normalmodus und einem Testmodus. Im Normalmodus dient die Ausgangsschaltung 306 dazu, Daten über die I/O-Kontakte 308 zu senden, und die Eingangsschaltung 304 dient dazu, Daten von den I/O-Kontakten 308 zu empfangen. Während des Testmodus werden Daten von der Ausgangsschaltung 306 zur Eingangsschaltung 304 geleitet. Somit können die I/O-Kontakte 308 während des Testmodus vermieden werden. Zumindest unter gewissen Bedingungen kann eine sehr hohe Kapazität an den I/O-Kontakten 308 vorhanden sein. Zum Beispiel kann während der Chip-Sortierung die Kapazität an den I/O-Kontakten 308 sehr hoch sein. Jedoch könnte die Kapazität an den I/O-Kontakten 308 zu anderen Zeiten hoch sein. Eine derart hohe Kapazität kann es schwierig machen, den Betrieb der Eingangsschaltung 304 und/oder der Ausgangsschaltung 306 zu testen. Hierin wird eine Technologie zum effizienten und präzisen Testen der Eingangsschaltung 304 und/oder Ausgangsschaltung 306 beschrieben. In einigen Ausführungsformen wird der Hochgeschwindigkeitsbetrieb der Eingangsschaltung 304 und/oder der Ausgangsschaltung 306 getestet. Der Hochgeschwindigkeitsbetrieb kann z. B. eine Geschwindigkeit von mehr als 400 Mbs sein.
  • Die Steuerschaltung 302 kann nur Hardware oder eine Kombination aus Hardware und Software (einschließlich Firmware) einschließen. Die Steuerschaltung 302 kann einen Prozessor, ein PGA (Programmable Gate Array, FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), eine integrierte Schaltung oder eine andere Art von Schaltung einschließen. Der Halbleiterchip 300 kann hierin als eine Einrichtung bezeichnet werden.
  • In einer Ausführungsform hat die Eingangsschaltung 304 einen Komparator 310 mit zwei Eingängen 312, 314. Der Komparator 310 vergleicht die Größe einer Spannung (z. B. V1) an einem ersten Eingang 312 mit der Größe einer Spannung (z. B. V2) an einem zweiten Eingang 314 und gibt auf der Basis des Vergleichs eine Spannung (Vout) am Ausgang 316 aus. Wenn beispielsweise V1 größer als V2 ist, dann kann Vout eine erste Größe aufweisen (z. B. eine hohe Spannung), aber wenn V1 nicht größer als V2 ist, dann kann Vout eine zweite Größe aufweisen (z. B. eine niedrige Spannung). In einer Ausführungsform kann der Komparator 310 einen Eingangsempfänger aufweisen.
  • In einer Ausführungsform ist eine Eingangsspannung ein Spannungssignal, während die andere Eingangsspannung eine Referenzspannung ist. Das Spannungssignal ist ein Signal, das zwischen zwei Zuständen hin- und her schaltet. Die Referenzspannung schaltet nicht hin und her und hat eine Größe, die irgendwo zwischen den beiden Zuständen des Spannungssignals liegt. Die Referenzspannung kann eine im Wesentlichen konstante Größe haben. Die Größe der Referenzspannung könnte etwas variieren, z. B. aufgrund von Rauschen oder anderen nicht idealen Faktoren. Daher kann die Referenzspannung verwendet werden, um zu bestimmen, in welchem der beiden Zustände sich das Spannungssignal gerade befindet. Der Ausgang 316 des Komparators 310 kann also ein Eingangsspannungssignal sein, das zwischen zwei Zuständen hin- und her schaltet.
  • Der Komparator 310 kann mit der Referenzspannung entweder am ersten Eingang 312 oder am zweiten Eingang 314 betrieben werden. Ebenso kann der Komparator 310 mit dem Spannungssignal entweder am ersten Eingang 312 oder am zweiten Eingang 314 betrieben werden. In einer Ausführungsform wird im Normalmodus das Spannungssignal am ersten Eingang 312 empfangen, während die Referenzspannung von der Steuerschaltung 302 an den zweiten Eingang 314 bereitgestellt wird. Das Spannungssignal kann während des Normalmodus an einem I/O-Kontakt 308 empfangen werden. Hier kann ein Spannungssignal, das an einem I/O-Kontakt 308 empfangen wird, als „externes Spannungssignal“ bezeichnet werden. Das externe Spannungssignal kann von der Steuerung 122 bereitgestellt werden.
  • In einer Ausführungsform stellt die Steuerschaltung 302 während eines Testmodus das Spannungssignal an den zweiten Eingang 314 bereit, während die Referenzspannung am ersten Eingang 312 empfangen wird. Während des Testmodus kann die Steuerschaltung 302 das Spannungssignal von der Ausgangsschaltung 306 an den zweiten Eingang 314 leiten. Dabei kann ein Spannungssignal, das von der Ausgangsschaltung 306 zur Eingangsschaltung 304 geleitet wird, als „internes Spannungssignal“ bezeichnet werden. In einer Ausführungsform des Testmodus wird die Referenzspannung dem ersten Eingang 312 über einen I/O-Kontakt 308 zugeführt.
  • Im Normalmodus gibt die Eingangsschaltung 304, gesteuert von der Steuerschaltung 302, ein Spannungssignal von den I/O-Kontakten 308 ein. Daher wird das Spannungssignal während des Normalmodus nicht von der Ausgangsschaltung 306 zur Eingangsschaltung 304 geleitet. In einer Ausführungsform gibt die Eingangsschaltung 304 ein Datensignal ein, das sich auf ein Spannungssignal bezieht, das Daten enthält. Das Datensignal kann zum Beispiel Daten enthalten, die in einer Speicherstruktur gespeichert werden sollen. Die Eingangsschaltung 304 kann jedoch ein Spannungssignal eingeben, bei dem es sich nicht um ein Datensignal handelt. In einer Ausführungsform ist die Eingangsschaltung 304 ein Daten-Strobe-Signal. Ein Daten-Strobe-Signal kann als eine Art Taktgeber für ein Datensignal verwendet werden. Ein Beispiel für ein Daten-Strobe-Signal ist ein DQS-Signal, das in einer Reihe unterschiedlicher Speicherschnittstellen verwendet wird. Beispielsweise ermöglicht die Open NAND Flash Interface-(ONFI)-Spezifikation die Verwendung eines DQS-Signals.
  • Im Normalmodus gibt die Ausgangsschaltung 306, gesteuert von der Steuerschaltung 302, ein Spannungssignal durch die I/O-Kontakte 308 aus. Daher wird das Spannungssignal während des Normalmodus nicht von der Ausgangsschaltung 306 zur Eingangsschaltung 304 geleitet. In einer Ausführungsform gibt die Ausgangsschaltung 306 ein Datenspannungssignal aus. Das Datenspannungssignal kann zum Beispiel Daten enthalten, die in einer Speicherstruktur gespeichert waren. Die Ausgangsschaltung 306 kann jedoch ein Spannungssignal ausgeben, bei dem es sich nicht um ein Datensignal handelt.
  • 4 veranschaulicht eine Ausführungsform eines Speicherchips 108. Der Chip aus 4 ist eine Ausführungsform des Speicherchips 108 aus 1. Die eingebaute Selbsttestschaltung 134 weist eine Datenerzeugungsschaltung 402 und eine Datenvergleichs-/Statuseinheit 404 auf. Die Datenerzeugungsschaltung 402 erzeugt Testdaten, die an den Serialisierer/Deserialisierer (SERDES) 406 gesendet werden. In einer Ausführungsform nimmt der SERDES 406 parallele Testdaten von der Datenerzeugungsschaltung 402 auf und gibt serielle Testdaten an die Ausgangsschaltung 306 aus. Der Taktgeber 408 gibt ein Taktsignal aus, das verschiedenen Komponenten auf dem Speicherchip 108 bereitgestellt werden kann. Das Taktsignal kann verwendet werden, um die Zeitsteuerung der Datenübertragung innerhalb des Speicherchips 108 zu steuern. In einer Ausführungsform enthält der Taktgeber 408 einen Phasenregelkreis (PLL).
  • Die Steuerschaltungsanordnung 110 leitet die seriellen Testdaten intern von der Ausgangsschaltung 306 zur Eingangsschaltung 304. Die Eingangsschaltung 304 sendet die seriellen Testdaten zurück an den SERDES 406, der die seriellen Testdaten wieder in parallele Testdaten zurückwandelt. Die parallelen Testdaten werden vom SERDES 406 dem Datenvergleich/Status 404 bereitgestellt. Der Datenvergleich/Status 404 gibt auch die parallelen Testdaten ein, die von der Datenerzeugungsschaltung 402 erzeugt wurden. Der Datenvergleich/Status 404 vergleicht diese zwei Testdateneingänge und gibt ein auf dem Vergleich basierendes Testergebnis aus. Das Testergebnis kann zum Beispiel einfach angeben, ob die zwei Testdateneingänge übereinstimmen oder nicht.
  • Das Testergebnis kann der Zustandsmaschine 112 bereitgestellt werden, so dass das Testergebnis außerhalb des Speicherchips 108 gesendet werden kann. In einigen Fällen ist die Steuerung 122 möglicherweise nicht verfügbar, wenn der Speicherchip 108 getestet wird. Daher wird das Testergebnis nicht unbedingt an die Steuerung 122 gesendet, obwohl die Möglichkeit besteht. In einer Ausführungsform wird das Testergebnis an einen Tester gesendet, der viele Speicherchips 108 testet. Der Tester kann zum Beispiel viele Speicherchips während der Chip-Sortierung (auch als Wafer-Sortierung bezeichnet) testen. Der Tester kann eine beliebige elektronische Vorrichtung sein, wie z. B. ein Computersystem mit einem Prozessor, der Programmanweisungen zum Testen von Speicherchips ausführt. In einer Ausführungsform weist der Tester den Speicherchip 108 an, in den Testmodus zu gehen. So kann die eingebaute Selbsttestschaltung 134 den Testmodus als Reaktion auf einen Befehl von einer Quelle außerhalb des Speicherchips 108 einleiten.
  • In einer Ausführungsform steht der SERDES 406 mit den Lese-/Schreibschaltungen 128 in Verbindung. Der SERDES 406 kann Daten von/zu den Lese-/Schreibschaltungen 128 übertragen, um Lese- und Schreibvorgänge von/zu der Struktur 126 zu ermöglichen. In einer Ausführungsform enthalten die Lese-/Schreibschaltungen 128 Puffer oder Latches zum Halten von Daten, die in die Struktur 126 geschrieben werden sollen, oder Daten, die aus der Struktur 126 ausgelesen wurden. In einer Ausführungsform stellt der SERDES 406 Daten, die in die Struktur 126 geschrieben werden sollen, an die Puffer oder Latches in den Lese-/Schreibschaltungen 128 bereit. Diese Daten werden von der Eingangsschaltung 304 von außerhalb des Speicherchips 108 empfangen. Die Lese-/Schreibschaltungen 128 schreiben diese Daten dann gesteuert von der Zustandsmaschine 112 in die Struktur 126. In einer Ausführungsform lesen die Lese-/Schreibschaltungen 128 Daten gesteuert von der Zustandsmaschine 112 aus der Struktur 126 aus und geben die Daten in die Puffer oder Latches in den Lese-/Schreibschaltungen 128 ein. Der SERDES 406 greift dann auf diese Daten zu und sendet sie an die Datenausgangsschaltung 306 zum Übertragen aus dem Speicherchip 108.
  • 5 stellt eine Ausführungsform eines Anteils von Eingangs-/Ausgangsschaltungen, die mit I/O-Kontakten verbunden sind, dar. Die Eingangs-/Ausgangsschaltungen können sich innerhalb der Eingangs-/Ausgangsschaltungen 136 auf dem Speicherchip 108 befinden. Die Ausgangsschaltung 306 in 5 ist eine Ausführungsform der Ausgangsschaltung 306 aus 3. Die Eingangsschaltung 304 in 5 ist eine Ausführungsform der Eingangsschaltung 304 aus 3. Die Ausgangsschaltung 306 in 5 ist eine Ausführungsform der Ausgangsschaltung 306 aus 4. Die Eingangsschaltung 304 in 5 ist eine Ausführungsform der Eingangsschaltung 304 aus 4.
  • 5 stellt zwei I/O-Kontakte 308(1), 308(2) dar. Die I/O-Kontakte 308 können Kontaktpads einschließen, die auf einen Halbleiterchip (z. B. Speicherchip 108) aufgeklebt sind. Die I/O-Kontakte 308 können andere leitfähige Elemente einschließen, die eine elektrische Verbindung zu den Kontaktpads bereitstellen. In einer Ausführungsform kann der Halbleiterchip nach dem Testen des Halbleiterchips in ein Paket eingesetzt werden. Es ist jedoch zu beachten, dass der Halbleiterchip bei einem Chip-Sortiertest des Halbleiterchips typischerweise noch nicht gepackt ist. In einer Ausführungsform werden die beiden I/O-Kontakte 308(1), 308(2) für den Datentransfer verwendet. Der Halbleiterchip kann zusätzliche I/O-Kontakte 308 für den Datentransfer aufweisen. Zum Beispiel kann es 8, 16, 32 oder eine andere Anzahl von I/O-Kontakten 308 für den Datentransfer geben. In einigen Ausführungsformen haben einige der I/O-Kontakte 308 eine andere Funktion als den Datentransfer. In einer Ausführungsform könnten die beiden I/O-Kontakte 308(1), 308(2) für ein Daten-Strobe-Signal bestimmt sein. Einige Vorrichtungen haben zum Beispiel einen DQS-Kontakt und einen DQSn-Kontakt. Wie vorstehend erwähnt, kann ein DQS-Signal als Daten-Strobe-Signal verwendet werden.
  • 5 stellt einen Teil eines Abschnitts der Ausgangsschaltung 306, der mit den I/O-Kontakten 308(1) verbunden ist, dar. Die Ausgangsschaltung 306 kann mehrere Abschnitte aufweisen, von denen jeder mit einem anderen I/O-Kontakt 308 verbunden ist. Zwei Stufen 502, 504 der Ausgangsschaltung 306 sind in 5 dargestellt. Die Ausgangsschaltung 306 kann jedoch wesentlich mehr Stufen haben. Die Stufe 502 hat einen Eingang 506, der ein Datenausgangssignal empfängt. Der Ausgang der Stufe 502 ist mit dem Eingang der Stufe 504 gekoppelt. Der Knoten 508 liegt zwischen dem Ausgang der Stufe 502 und dem Eingang der Stufe 504. Hier ist der Begriff „Knoten“ in einer elektrischen Schaltung nicht auf einen einzelnen Punkt in der elektrischen Schaltung beschränkt, sondern könnte sich auf zwei Punkte in der elektrischen Schaltung beziehen. Beispielsweise, unter kurzem Verweis auf 10, schließt der Knoten 508 den ersten Punkt 508a und den zweiten Punkt 508b ein. In diesem Fall ist die Spannung zwischen diesen zwei Punkten 508a, 508b die Spannung an diesem Knoten 508. In einigen Fällen kann sich ein Knoten auf einen einzelnen Punkt in einer elektrischen Schaltung beziehen. In einem solchen Fall ist die Spannung an diesem Knoten typischerweise die Spannung an diesem Punkt relativ zur Masse. Nochmals in Bezug auf 5 ist Stufe 504 eine Endstufe, deren Ausgang 510 mit dem I/O-Kontakt 308(1) verbunden ist. Die Stufe 504 kann als Off-Chip-Treiber bezeichnet werden, da die Stufe 504 das Ausgangsspannungssignal an den I/O-Kontakt 308(1) bereitstellt. Die Stufe 502 kann als Vor-Treiber bezeichnet werden.
  • Die Eingangsschaltung 304 ist dem I/O-Kontakt 308(2) zugeordnet. Die Eingangsschaltung 304 kann mehrere Abschnitte aufweisen, von denen jeder mit einem anderen I/O-Kontakt 308 verbunden ist. Die Eingangsschaltung 304 weist einen Komparator 310 mit einem ersten Eingang 312, einem zweiten Eingang 314 und einem Ausgang 316 auf. Der erste Eingang 312 ist mit dem I/O-Kontakt 308(2) verbunden. Da der erste Eingang 312 mit dem I/O-Kontakt 308(2) verbunden ist, kann der erste Eingang 312 als „externer Eingang“ bezeichnet werden, da er die Bereitstellung eines Eingangs über einen I/O-Kontakt 308 ermöglicht. Der zweite Eingang 314 ist mit der Schaltlogik 512 verbunden. Der zweite Eingang 314 kann als „interner Eingang“ bezeichnet werden, da er nicht mit einem I/O-Kontakt 308 verbunden ist. Die Schaltlogik 512 verfügt über einen Schalter (SW1), der den zweiten Eingang 314 entweder mit einer Referenzspannung (Vref) oder mit dem Knoten 508 in der Ausgangsschaltung 306 verbinden kann. Unter Bezugnahme auf 3 kann die Schaltlogik 512 als Teil der Steuerschaltung 302 betrachtet werden. Unter Bezugnahme auf 1 und 4 kann die Schaltlogik 512 als Teil der Steuerschaltungsanordnung 110 betrachtet werden und kann von der Zustandsmaschine 112 gesteuert arbeiten.
  • 6A stellt die Eingangs-/Ausgangsschaltungen von 5 mit der Schaltlogik 512 in einer Position dar, die während eines Normalbetriebsmodus verwendet werden kann. Im Normalmodus verbindet SW1 die Referenzspannung Vref mit dem zweiten Eingang 314 des Komparators 310 in der Eingangsschaltung 304. Ein externes Spannungssignal wird am I/O-Kontakt 308(2) empfangen. Das externe Spannungssignal wird dem ersten Eingang 312 des Komparators 310 bereitgestellt. Somit basiert das Eingangsspannungssignal auf einem Vergleich des externen Spannungssignals mit der Referenzspannung. Während des Normalmodus kann die Ausgangsschaltung 306 dazu verwendet werden, ein Ausgangsspannungssignal an den I/O-Kontakt 308(1) bereitzustellen.
  • 6B stellt die Eingangs-/Ausgangsschaltungen von 5 mit der Schaltlogik 512 in einer Position dar, die während eines Testbetriebsmodus verwendet werden kann. Während des Testmodus verbindet SW1 den Knoten 508 in der Ausgangsschaltung 306 mit dem zweiten Eingang 314 des Komparators 310 in der Eingangsschaltung 304. Daher wird das interne Spannungssignal an den zweiten Eingang 314 des Komparators 310 bereitgestellt. Eine Referenzspannung kann am I/O-Kontakt 308(2) empfangen werden. Das Spannungssignal wird dem ersten Eingang 312 des Komparators 310 bereitgestellt. Somit basiert das Eingangsspannungssignal auf einem Vergleich des internen Spannungssignals mit der Referenzspannung.
  • Es sei zu beachten, dass es die Konfiguration in 6B ermöglicht, im Wesentlichen die gesamte I/O-Schaltung zu testen, wobei die Übertragung eines Spannungssignals über einen I/O-Kontakt 308 vermieden wird. Zum Beispiel kann der Komparator 310 die erste Stufe der Eingangsschaltung 304 sein. Die Stufe 504 kann die letzte Stufe von zahlreichen Stufen der Ausgangsschaltung 306 sein. Daher kann der größte Teil der Ausgangsschaltung 306 getestet werden. Auch andere Schaltungsanordnungen im Halbleiterchip 300 neben der Eingangsschaltung 304 und der Ausgangsschaltung 304 könnten ebenfalls getestet werden.
  • In einigen Ausführungsformen wird der Halbleiterchip zu einem Zeitpunkt in einem Testmodus und zu einem anderen Zeitpunkt in einem Normalmodus betrieben. Der Testmodus kann verwendet werden, um einen I/O-Datenpfad im Halbleiterchip zu testen. Der Normalmodus kann verwendet werden, um Daten in den Halbleiterchip einzugeben und/oder Daten aus dem Halbleiterchip auszugeben. 7 stellt ein Flussdiagramm einer Ausführungsform eines Prozesses 700 zum Betreiben einer Eingangsschaltung 304 in zwei Modi dar. Bei der Beschreibung des Prozesses 700 wird auf die Elemente in den 6A und 6B Bezug genommen; der Prozess 700 ist jedoch nicht auf die in 6A oder 6B veranschaulichten Elemente beschränkt. In einer Ausführungsform befindet sich die Eingangsschaltung 304 auf einem Speicherchip 108 mit der Speicherstruktur 126 zur Speicherung von Daten; die Eingangsschaltung 304 könnte sich jedoch auf einem Halbleiterchip befinden, der keine Speicherstruktur 126 zur Speicherung von Daten aufweist.
  • Der Schritt 702 schließt das Konfigurieren eines Halbleiterchips für den Betrieb in einem Testmodus ein. In einer Ausführungsform erhält der Halbleiterchip einen Befehl von außerhalb des Halbleiterchips, der den Halbleiterchip anweist, im Testmodus zu arbeiten. Der Schritt 702 kann das Steuern der Schaltlogik 512 einschließen, so dass SW1 den Knoten 508 mit dem zweiten Eingang 314 des Komparators 310 in der Eingangsschaltung 304 verbindet.
  • Der Schritt 704 schließt den Betrieb der Eingangsschaltung 304 im Testmodus ein, in dem die Steuerschaltung (z. B. Steuerschaltung 302, Steuerschaltungsanordnung 110) ein internes Spannungssignal von der Ausgangsschaltung 306 an den zweiten Eingang 314 der Eingangsschaltung 304 bereitstellt. In einer Ausführungsform des Testmodus vergleicht die Eingangsschaltung 304 eine Referenzspannung am ersten Eingang 312 mit einem internen Spannungssignal von der Ausgangsschaltung 306 am zweiten Eingang 314, um ein Eingangsspannungssignal am Ausgang 316 zu erzeugen. In einer Ausführungsform ist der erste Eingang 312 mit dem I/O-Kontakt 308(2) verbunden, so dass der erste Eingang 312 eine Spannung empfängt, die am I/O-Kontakt 308(2) erscheint. Der Schritt 704 kann das Bereitstellen der Referenzspannung an den I/O-Kontakt 308(2) einschließen. Beispielsweise kann die Prüflogik während einer Chip-Sortierung die Referenzspannung an den I/O-Kontakt 308(2) bereitstellen. Der Schritt 704 ist jedoch nicht darauf beschränkt, während einer Chip-Sortierung durchgeführt zu werden. Der Schritt 704 kann zu jeder Zeit durchgeführt werden. In einer Ausführungsform stellt die Steuerung 122 die Referenzspannung an den I/O-Kontakt 308(2) bereit. In einer Ausführungsform stellt der eingebaute Selbsttest die Referenzspannung an den ersten Eingang 312 bereit. Beispielsweise kann die Schaltlogik 512 so eingerichtet werden, dass sie die Referenzspannung an den ersten Eingang 312 bereitstellt.
  • Der Schritt 706 schließt das Einrichten eines Halbleiterchips für den Betrieb in einem Normalmodus ein. Die Linie zwischen den Schritten 704 und 706 ist gestrichelt, um anzugeben, dass zwischen diesen beiden Schritten eine erhebliche Zeit vergehen kann. Der Halbleiterchip könnte zwischen den Schritten 704 und 706 aus- und wieder eingeschaltet werden, dies ist jedoch keine Voraussetzung. In einer Ausführungsform geht der Halbleiterchip beim Einschalten standardmäßig in den Normalmodus über. Es gibt also nicht notwendigerweise einen speziellen Befehl, der den Halbleiterchip anweist, in den Normalmodus zu wechseln. In einer Ausführungsform erhält der Halbleiterchip einen Befehl von außerhalb des Halbleiterchips, der den Halbleiterchip anweist, im Normalmodus zu arbeiten. Der Schritt 706 kann das Steuern der Schaltlogik 512 einschließen, so dass SW1 die Referenzspannung (Vref) mit dem zweiten Eingang 314 des Komparators 310 in der Eingangsschaltung 304 verbindet.
  • Der Schritt 708 schließt den Betrieb der Eingangsschaltung 304 im Normalmodus, in dem die Steuerschaltung eine Referenzspannung an den zweiten Eingang 314 der Eingangsschaltung 304 bereitstellt, ein. In einer Ausführungsform des Normalmodus vergleicht die Eingangsschaltung 304 ein externes Spannungssignal vom I/O-Kontakt 308(2) am ersten Eingang 312 mit einer Referenzspannung am zweiten Eingang 314, um ein Eingangsspannungssignal am Ausgang 316 zu erzeugen. Der Schritt 708 kann das Empfangen des externen Spannungssignals am I/O-Kontakt 308(2) von der Steuerung 122 einschließen. Der Schritt 708 kann das Bereitstellen der Referenzspannung an die Schaltlogik 512 einschließen.
  • In einigen Ausführungsformen werden I/O-Schaltungen eines Halbleiterchips während des Testmodus getestet. 8 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Prozesses 800 zum Steuern eines Halbleiterchips während eines Testmodus. Der Prozess 800 kann zum Testen z. B. von I/O-Schaltungen im Halbleiterchip verwendet werden. Es wird auf den Speicherchip 108 in 4 Bezug genommen, um den Prozess 800 zu erörtern. Jedoch ist der Prozess 800 nicht auf einen Speicherchip beschränkt. Der Prozess 800 kann während des Schritts 704 des Prozesses 700 durchgeführt werden. Somit kann der Prozess 800 durchgeführt werden, wenn sich der Halbleiterchip im Testmodus befindet.
  • Der Schritt 802 schließt das Bereitstellen eines internen Spannungssignals an eine Ausgangsschaltung 306 auf dem Halbleiterchip ein. Die Ausgangsschaltung 306 weist einen Treiber 504 auf, der dazu eingerichtet ist, einen I/O-Kontakt 308(1) des Halbleiterchips anzusteuern. Schritt 802 kann die Datenerzeugungsschaltung 402 einschließen, die ein Testspannungssignal erzeugt. In einer Ausführungsform wird das Testspannungssignal an SERDES 406 bereitgestellt. SERDES 406 kann das Testspannungssignal an die Ausgangsschaltung 306 bereitstellen.
  • Schritt 804 schließt das Leiten des internen Spannungssignals von einem Eingang des Treibers 504 zu einem Eingang 314 eines Eingangsempfängers (z. B. des Komparators 310) auf dem Halbleiterchip ein, während eine Referenzspannung (z. B. Vref) an einem Eingang 312 des Eingangsempfängers über einen Eingangs-/Ausgangskontakt 308(2) zum Halbleiterchip empfangen wird.
  • Der Schritt 806 schließt das Erzeugen eines Eingangsspannungssignals basierend auf einem Vergleich des internen Spannungssignals am Eingang 314 mit der Referenzspannung am Eingang 312 ein. Schritt 806 kann vom Komparator 310 durchgeführt werden. Das Eingangsspannungssignal kann an SERDES 406 bereitgestellt werden, der das Eingangsspannungssignal an den Datenvergleich/Status 404 bereitstellen kann.
  • Der Schritt 808 schließt das Vergleichen des internen Spannungssignals ein, das an die Ausgangsschaltung bereitgestellt wurde, mit dem Eingangsspannungssignal, das am Eingangsempfänger erzeugt wurde. Schritt 808 kann durch Datenvergleich/Status 404 durchgeführt werden.
  • Schritt 810 umfasst das Erzeugen eines Testergebnisses basierend auf dem Vergleich. Das Testergebnis kann vom Datenvergleich/Status 404 an die Zustandsmaschine 112 bereitgestellt werden. Die Zustandsmaschine 112 kann das Testergebnis z. B. an einen Test bereitstellen, der außerhalb des Halbleiterchips stattfindet.
  • Wie vorstehend erwähnt, kann der Halbleiterchip in einem Normalmodus betrieben werden. Zum Beispiel kann ein Speicherchip 108 in einem Normalmodus betrieben werden, in dem Daten in die Speicherstruktur 126 geschrieben und aus dieser ausgelesen werden. 9 stellt ein Flussdiagramm einer Ausführungsform eines Prozesses 900 zum Steuern eines Speicherchips 108 im Normalmodus dar. Prozess 900 ist eine Ausführungsform von Schritt 708 in Prozess 700.
  • Schritt 902 schließt das Bereitstellen einer Referenzspannung an einem zweiten Eingang 314 eines Eingangsempfängers (z. B. Komparator 310) ein. In einer Ausführungsform betreibt die Zustandsmaschine 112 die Schaltlogik 512, um SW1 mit der Referenzspannung Vref zu verbinden.
  • Der Schritt 904 schließt das Empfangen eines externen Spannungssignals von einem Eingangs-/Ausgangskontakt 308(2) am ersten Eingang 312 des Eingangsempfängers ein. In einer Ausführungsform stellt die Steuerung 122 das externe Spannungssignal an den I/O-Kontakt 308(2) bereit.
  • Der Schritt 906 schließt das Vergleichen des externen Spannungssignals am ersten Eingang 312 des Eingangsempfängers mit der Referenzspannung am zweiten Eingang 314 des Eingangsempfängers ein, um ein Eingangsspannungssignal an einem Ausgang 316 des Eingangsempfängers zu erzeugen. Weitere Einzelheiten einer Ausführungsform eines Eingangsempfängers, der zu einem solchen Vergleich in der Lage ist, sind in 11 dargestellt.
  • Schritt 908 schließt das Verwenden des Eingangsspannungssignals zum Schreiben von Daten in eine Speicherstruktur 126 auf dem Halbleiterchip ein. Schritt 908 kann an der Steuerung der Zustandsmaschine 112 durchgeführt werden. Die Zustandsmaschine 112 kann bewirken, dass Daten vom Eingangsempfänger zu Latches oder Puffern in den Lese-/Schreibschaltungen 128 übertragen werden. Die Zustandsmaschine 112 kann die Lese-/Schreibschaltungen 128 sowie den Spaltendecodierer 132 steuern, um die Daten an eine Zielstelle in die Speicherstruktur 126 zu schreiben.
  • 10 ist ein schematisches Diagramm einer Ausführungsform eines Anteils einer Ausgangsschaltung 306. 10 stellt eine Ausführungsform der Ausgangsschaltung 306 in 3, 4, 5, 6A und/oder 6B dar. 10 stellt zwei Stufen 502, 504 der Ausgangsschaltung 306 dar, die einem I/O-Kontakt 308 zugeordnet sind. Die Ausgangsschaltung 306 kann zusätzliche Stufen aufweisen. Die Stufe 504 kann als Off-Chip-Treiber bezeichnet werden. Die Stufe 504 verfügt über einen PMOS-Transistor 1002 und einen NMOS-Transistor 1004, die zwischen einer Versorgungsspannung (Vdd) und der Masse in Reihe geschaltet sind. Der Ausgang 510 der Stufe 504 liegt zwischen dem PMOS-Transistor 1002 und dem NMOS-Transistor 1004.
  • Die Stufe 502 verfügt über einen PMOS-Transistor 1006, einen NMOS-Transistor 1008 und einen NMOS-Transistor 1010, die zwischen einer Versorgungsspannung (Vdd) und der Masse in Reihe geschaltet sind. Die Gates des PMOS-Transistors 1006 und des NMOS-Transistors 1008 sind an einem Eingangsknoten 506a miteinander verbunden. Stufe 502 verfügt über den PMOS-Transistor 1012, den PMOS-Transistor 1014 und den NMOS-Transistor 1016, die zwischen einer Versorgungsspannung (Vdd) und der Masse in Reihe geschaltet sind. Die Gates des PMOS-Transistors 1014 und des NMOS-Transistors 1016 sind an einem Eingangsknoten 506b miteinander verbunden. Die Ausgangsschaltung 306 kann zusätzliche Stufen aufweisen, von denen eine mit dem Eingangsknoten 506a und dem Eingangsknoten 506b verbunden ist. Das Gate des NMOS-Transistors 1010 wird durch DEN angesteuert, der zum Vorspannen des NMOS-Transistors 1010 verwendet werden kann. Das Gate des PMOS-Transistors 1012 wird von DENb angesteuert, der zum Vorspannen des PMOS-Transistors 1012 verwendet werden kann.
  • Zusammen bilden die Knoten 506a, 506b eine Ausführungsform des Knotens 506 in 5. In einer Ausführungsform wird ein Datenausgangssignal zwischen den Knoten 506a und 506b abgetastet. Im Testmodus kann das Datenausgangssignal als internes Spannungssignal bezeichnet werden. Zusammen sind Punkt 508a und Punkt 508b eine Ausführungsform des Knotens 508 aus 5. In einer Ausführungsform wird das interne Spannungssignal zwischen den Punkten 508a und 508b abgetastet und zur Dateneingangsschaltung geleitet.
  • 11 ist ein schematisches Diagramm einer Ausführungsform eines Anteils der Eingangsschaltung 304 in 3, 4, 5, 6A und/oder 6B. Die Eingangsschaltung 304 ist mit einem I/O-Kontakt 308 und mit der Schaltlogik 512 verbunden, wie zuvor beschrieben.
  • Das Gate des PMOS-Transistors 1102 ist eine Ausführungsform des ersten Eingangs 312. Das Gate des PMOS-Transistors 1102 ist mit einem I/O-Kontakt 308 verbunden. Das Gate des PMOS-Transistors 1102 kann als externer Eingang bezeichnet werden. Das Gate des PMOS-Transistors 1104 ist eine Ausführungsform des zweiten Eingangs 314. Das Gate des PMOS-Transistors 1104 ist mit der Schaltlogik 512 verbunden. Das Gate des PMOS-Transistors 1104 kann als interner Eingang bezeichnet werden. Hier ist das Gate eines Transistors ein Beispiel für einen Steueranschluss. Der Begriff „Steueranschluss“ ist jedoch nicht auf das Gate eines FET beschränkt. Der Begriff Steueranschluss könnte sich z. B. auch auf die Basis eines Bipolartransistors beziehen.
  • Die Eingangsschaltung 304 weist zwei Ausgangsknoten 316a, 316b auf, die sich gegenseitig ergänzen. Das heißt, der Eingang des Umrichters 1128 ist mit dem Ausgangsknoten 316a und sein Ausgang mit dem Ausgangsknoten 316b verbunden. In einer Ausführungsform wird der Ausgangsknoten 316a im Testmodus verwendet. In einer Ausführungsform wird der Ausgangsknoten 316b im Normalmodus verwendet. Die zwei Ausgangsknoten 316a, 316b sind eine Ausführungsform des Ausgangs 316 in 5. Die Spannung an den Ausgangsknoten 316a, 316b basiert auf einem Vergleich der Spannungen an den beiden Eingängen 312, 314.
  • Die Eingangsschaltung 304 weist Schaltungselemente auf, die zum Vergleichen der Spannungen an den Eingängen dienen können, und Schaltungselemente, die zum Bereitstellen des Ausgangsspannungssignals dienen. Zu den Vergleichselementen können der PMOS-Transistor 1102, PMOS-Transistor 1104, NMOS-Transistor 1106, NMOS-Transistor 1108, Widerstand 1112, Widerstand 1114 und die Stromquelle 1116 gehören. Zu den Ausgangselementen können der PMOS-Transistor 1118, NMOS-Transistor 1120, PMOS-Transistor 1124 und NMOS-Transistor 1126 gehören. Der Knoten 1130 ist mit dem Gate des NMOS-Transistors 1120 verbunden, so dass die Spannung am Knoten 1130 als ein Vergleichspunkt dient. Der Knoten 1132 ist mit dem Gate des NMOS-Transistors 1126 verbunden. Der Drain des NMOS-Transistors 1126 ist mit dem Gate des PMOS-Transistors 1118 verbunden, so dass die Spannung an Knoten 1132 als ein weiterer Vergleichspunkt dienen kann.
  • Viele Alternativen zur Eingangsschaltung 304 sind möglich. Zum Beispiel werden in 11 PMOS-Transistoren für die Transistoren verwendet, deren Gates die Eingänge 312, 314 sind. In einer anderen Ausführungsform werden NMOS-Transistoren für die Transistoren verwendet, deren Gates die Eingänge 312, 314 sind. In einer Ausführungsform hat die Eingangsschaltung 304 zwei alternative Eingangsstufen. Eine Eingangsstufe hat PMOS-Transistoren an den Eingängen 312, 314 wie in 11, während eine andere Eingangsstufe NMOS-Transistoren an den Eingängen 312, 314 verwendet. Bei einer solchen Konstruktion wird zu einem bestimmten Zeitpunkt nur eine der beiden alternativen Eingangsstufen verwendet.
  • Eine hierin offenbarte erste Ausführungsform schließt eine Einrichtung umfassend eine Eingangsschaltung ein, die einem ersten Eingangs-/Ausgangskontakt (I/O-Kontakt) zugeordnet ist. Die Eingangsschaltung umfasst einen ersten Eingang und einen zweiten Eingang. Der erste Eingang steht mit dem ersten I/O-Kontakt in Verbindung. Die Eingangsschaltung ist so eingerichtet, dass sie ein Spannungssignal an einem vom ersten oder zweiten Eingang mit einer Referenzspannung am anderen vom ersten Eingang oder zweiten Eingang vergleicht, um ein Eingangsspannungssignal zu erzeugen. Die Einrichtung weist ferner eine Ausgangsschaltung auf, die einem zweiten I/O-Kontakt zugeordnet ist. Die Einrichtung weist weiterhin eine Steuerschaltung auf, die so eingerichtet ist, dass sie in einem ersten Modus arbeitet, in dem die Steuerschaltung eine Referenzspannung an den zweiten Eingang der Eingangsschaltung bereitstellt. Die Steuerschaltung ist ferner so eingerichtet, dass sie in einem zweiten Modus arbeitet, in dem die Steuerschaltung ein internes Spannungssignal von der Ausgangsschaltung an den zweiten Eingang der Eingangsschaltung bereitstellt.
  • In einer zweiten Ausführungsform, in Weiterführung der ersten Ausführungsform, vergleicht die Eingangsschaltung im ersten Modus ein externes Spannungssignal vom ersten I/O-Kontakt am ersten Eingang mit der Referenzspannung am zweiten Eingang, um ein erstes Eingangsspannungssignal zu erzeugen. Auch im zweiten Modus vergleicht die Eingangsschaltung eine Referenzspannung am ersten Eingang mit dem internen Spannungssignal von der Ausgangsschaltung am zweiten Eingang, um ein zweites Eingangsspannungssignal zu erzeugen.
  • In einer dritten Ausführungsform, in Weiterführung der zweiten Ausführungsform, ist die Steuerschaltung ferner so eingerichtet, dass sie das erste Eingangsspannungssignal von einem ersten Ausgangsknoten der Eingangsschaltung abtastet, wenn sie sich im ersten Modus befindet. Außerdem ist die Steuerschaltung ferner so eingerichtet, dass sie das zweite Eingangsspannungssignal von einem zweiten Ausgangsknoten der Eingangsschaltung abtastet, wenn sie sich im zweiten Modus befindet. Das erste Eingangsspannungssignal am ersten Ausgangsknoten ist eine Ergänzung des zweiten Eingangsspannungssignals am zweiten Ausgangsknoten.
  • In einer vierten Ausführungsform, in Weiterführung einer der ersten bis dritten Ausführungsformen, ist die Steuerschaltung ferner so eingerichtet, dass sie das interne Spannungssignal an die Ausgangsschaltung im zweiten Modus bereitstellt, wobei die Ausgangsschaltung eine Vielzahl von Stufen einschließlich einer Endstufe aufweist, die so eingerichtet ist, dass sie den zweiten I/O-Kontakt ansteuert. Die Steuerschaltung ist ferner so eingerichtet, dass sie das interne Spannungssignal von einem Knoten an einem Ausgang einer anderen Stufe der Ausgangsschaltung als der Endstufe an den zweiten Eingang der Eingangsschaltung im zweiten Modus bereitstellt.
  • In einer fünften Ausführungsform in Weiterführung der vierten Ausführungsform weist die Steuerschaltung eine Schaltlogik auf, die so eingerichtet ist, dass sie im ersten Modus den zweiten Eingang der Eingangsschaltung mit der Referenzspannung verbindet und im zweiten Modus den zweiten Eingang der Eingangsschaltung mit dem Knoten verbindet, um das interne Spannungssignal bereitzustellen.
  • In einer sechsten Ausführungsform, in Weiterführung einer der ersten bis fünften Ausführungsformen, weist die Eingangsschaltung einen ersten Transistor mit einem ersten Steueranschluss und einen zweiten Transistor mit einem zweiten Steueranschluss auf. Der erste Steueranschluss ist der erste Eingang und der zweite Steueranschluss ist der zweite Eingang. Der erste Steueranschluss ist mit dem ersten I/O-Kontakt verbunden.
  • In einer siebten Ausführungsform, in Weiterführung der sechsten Ausführungsform, sind der erste Transistor und der zweite Transistor so eingerichtet, dass das Eingangsspannungssignal auf einem Vergleich der jeweiligen Spannungen am ersten Steueranschluss und am zweiten Steueranschluss basiert.
  • In einer achten Ausführung, in Weiterführung einer der ersten bis siebten Ausführungsformen, weist die Steuerschaltung eine eingebaute Selbsttestschaltung auf, die mit der Eingangsschaltung und mit der Ausgangsschaltung in Verbindung steht. Die eingebaute Selbsttestschaltung ist so eingerichtet, dass sie während des zweiten Modus das interne Spannungssignal an die Ausgangsschaltung bereitstellt. Die eingebaute Selbsttestschaltung ist so eingerichtet, dass sie während des zweiten Modus das interne Spannungssignal von der Eingangsschaltung bereitstellt. Die eingebaute Selbsttestschaltung ist so eingerichtet, dass sie das von der Eingangsschaltung empfangene interne Spannungssignal mit dem an die Ausgangsschaltung bereitgestellten internen Spannungssignal vergleicht und auf der Basis des Vergleichs ein Testergebnis ausgibt.
  • In einer neunten Ausführungsform, in Weiterführung einer der ersten bis achten Ausführungsformen, umfasst die Einrichtung ferner nichtflüchtige Speicherzellen, die mit der Eingangsschaltung und mit der Ausgangsschaltung in Verbindung stehen. Die Steuerschaltung ist ferner so eingerichtet, dass sie die Eingangsschaltung steuert, um Daten von dem ersten I/O-Kontakt an die nichtflüchtigen Speicherzellen im ersten Modus bereitzustellen, wobei die Steuerschaltung ferner so eingerichtet ist, dass sie die Ausgangsschaltung steuert, um Daten von den nichtflüchtigen Speicherzellen an den zweiten I/O-Kontakt im ersten Modus bereitzustellen.
  • In einer zehnten Ausführungsform, in Weiterführung einer der sechsten bis neunten Ausführungsformen, umfasst die Einrichtung ferner einen Taktgeber und eine Datenerzeugungsschaltung, die dazu eingerichtet ist, das interne Spannungssignal zu erzeugen.
  • In einer elften Ausführungsform, in Weiterführung einer der ersten bis zehnten Ausführungsformen, ist der erste Eingang ein externer Eingang, der mit dem ersten I/O-Kontakt verbunden ist, und der zweite Eingang ein interner Eingang, der mit keinem I/O-Kontakt verbunden ist.
  • Eine Ausführungsform der hierin offenbarten Technologie schließt ein Verfahren zum Steuern eines Halbleiterchips ein. Das Verfahren weist das Bereitstellen eines internen Spannungssignals an eine Ausgangsschaltung auf dem Halbleiterchip auf. Die Ausgangsschaltung hat einen Treiber. Das Verfahren weist das Leiten des internen Spannungssignals von einem Eingang des Treibers zu einem ersten Eingang eines Eingangsempfängers auf dem Halbleiterchip auf, während eine Referenzspannung an einem zweiten Eingang des Eingangsempfängers über einen ersten Eingangs-/Ausgangskontakt zu dem Halbleiterchip empfangen wird. Der Treiber ist mit einem zweiten Eingangs-/Ausgangskontakt mit dem Halbleiterchip verbunden. Das Verfahren weist das Erzeugen eines Eingangsspannungssignals basierend auf einem Vergleich des internen Spannungssignals am ersten Eingang mit der Referenzspannung am zweiten Eingang auf. Das Verfahren weist das Vergleichen des internen Spannungssignals, das an die Ausgangsschaltung bereitgestellt wurde, mit dem Eingangsspannungssignal, das am Eingangsempfänger erzeugt wurde, auf. Das Verfahren weist das Erzeugen eines Testergebnisses auf der Basis des Vergleichs auf.
  • Eine Ausführungsform der hierin offenbarten Technologie schließt einen Speicherchip ein, der nichtflüchtige Speicherzellen, eine Vielzahl von Eingangs-/Ausgangskontakten (I/O-Kontakten), einen Eingangsempfänger, eine Ausgangsschaltung und eine Steuerschaltung umfasst. Der Eingangsempfänger weist ein Transistorpaar auf, das einen ersten Transistor mit einem ersten Steueranschluss und einen zweiten Transistor mit einem zweiten Steueranschluss hat. Der erste Steueranschluss ist mit einem ersten I/O-Kontakt der I/O-Kontakte verbunden. Die Ausgangsschaltung weist eine Vielzahl von Stufen auf, einschließlich einer Off-Chip-Treiberstufe mit einem Ausgang, der so eingerichtet ist, dass er einen zweiten Kontakt der I/O-Kontakte ansteuert. Die Ausgangsschaltung weist einen Eingang auf, der so eingerichtet ist, dass er an einer Eingangsstufe ein Ausgangsspannungssignal empfängt. Die Steuerschaltung ist so eingerichtet, dass sie in einem Normalmodus arbeitet, in dem die Steuerschaltung eine Referenzspannung an den zweiten Steueranschluss bereitstellt. Der Eingangsempfänger vergleicht ein externes Spannungssignal vom ersten I/O-Kontakt am ersten Steueranschluss mit der Referenzspannung, um ein erstes Eingangsspannungssignal zu erzeugen, das die Steuerschaltung zum Schreiben von Daten in die nichtflüchtigen Speicherzellen verwendet. Die Steuerschaltung ist so eingerichtet, dass sie in einem Testmodus arbeitet, in dem die Steuerschaltung das Ausgangsspannungssignal von einem Ausgang einer anderen Stufe der Ausgangsschaltung als der Off-Chip-Treiberstufe zu dem zweiten Steueranschluss leitet. Der Eingangsempfänger vergleicht eine Referenzspannung vom ersten I/O-Kontakt am ersten Anschluss mit dem Ausgangsspannungssignal am zweiten Steueranschluss, um ein zweites Eingangsspannungssignal zu erzeugen.
  • Für die Zwecke dieses Dokuments kann eine Bezugnahme in der Beschreibung auf „eine Ausführungsform“, „einige Ausführungsformen“ oder „eine andere Ausführungsform“ verwendet werden, um verschiedene Ausführungsformen oder dieselbe Ausführungsform zu beschreiben.
  • Im Sinne dieses Dokuments kann eine Verbindung eine direkte Verbindung oder eine indirekte Verbindung sein (z. B. über einen oder mehrere andere Teile). In einigen Fällen, wenn ein Element als mit einem anderen Element verbunden oder gekoppelt bezeichnet wird, kann das Element direkt mit dem anderen Element verbunden sein oder indirekt über zwischenliegende Elemente mit dem anderen Element verbunden sein. Wenn ein Element als direkt mit einem anderen Element verbunden bezeichnet wird, gibt es keine Zwischenelemente zwischen dem Element und dem anderen Element. Zwei Vorrichtungen sind „in Kommunikation“, wenn sie direkt oder indirekt miteinander verbunden sind, sodass sie elektronische Signale untereinander übertragen können.
  • Für die Zwecke dieses Dokumentes kann der Begriff „basierend auf“ als „mindestens teilweise basierend auf“ gelesen werden.
  • Für die Zwecke dieses Dokuments impliziert ohne zusätzlichen Kontext die Verwendung numerischer Ausdrücke, wie etwa ein „erstes“ Objekt, ein „zweites“ Objekt und ein „drittes“ Objekt möglicherweise keine Sortierung von Objekten, sondern kann stattdessen zu Identifikationszwecken verwendet werden, um verschiedene Objekte zu identifizieren.
  • Für die Zwecke dieses Dokuments kann sich der Ausdruck „Satz“ von Objekten auf einen „Satz“ von einem oder mehreren der Objekte beziehen.
  • Die vorhergehende detaillierte Beschreibung wurde zu Zwecken der Veranschaulichung und Beschreibung vorgelegt. Sie soll nicht erschöpfend sein oder die genaue offenbarte Form beschränken. Viele Modifikationen und Variationen sind unter Berücksichtigung der vorstehend genannten Lehre möglich. Die beschriebenen Ausführungsformen wurden gewählt, um die Prinzipien der vorgeschlagenen Technologie und ihre praktische Anwendung am besten zu erläutern und damit anderen Fachleuten die Möglichkeit zu geben, sie in verschiedenen Ausführungsformen und mit verschiedenen Modifikationen, die für die jeweilige vorgesehene Verwendung geeignet sind, am besten zu nutzen. Es ist beabsichtigt, dass der Umfang durch die hier beigefügten Ansprüche definiert wird.

Claims (20)

  1. Einrichtung, umfassend: eine Eingangsschaltung, die einem ersten Eingangs-/Ausgangs-(I/O)-Kontakt zugeordnet ist, wobei die Eingangsschaltung einen ersten Eingang und einen zweiten Eingang aufweist, wobei der erste Eingang mit dem ersten I/O-Kontakt in Verbindung steht, wobei die Eingangsschaltung so eingerichtet ist, dass sie ein Spannungssignal an einem vom ersten Eingang oder zweiten Eingang mit einer Referenzspannung am anderen vom ersten oder zweiten Eingang vergleicht, um ein Eingangsspannungssignal zu erzeugen; eine Ausgangsschaltung, die einem zweiten I/O-Kontakt zugeordnet ist; und eine Steuerschaltung, die so eingerichtet ist, dass sie in einem ersten Modus arbeitet, in dem die Steuerschaltung eine Referenzspannung an den zweiten Eingang der Eingangsschaltung bereitstellt, wobei die Steuerschaltung ferner so eingerichtet ist, dass sie in einem zweiten Modus arbeitet, in dem die Steuerschaltung ein internes Spannungssignal von der Ausgangsschaltung an den zweiten Eingang der Eingangsschaltung bereitstellt.
  2. Einrichtung nach Anspruch 1, wobei: die Eingangsschaltung im ersten Modus ein externes Spannungssignal vom ersten I/O-Kontakt am ersten Eingang mit der Referenzspannung am zweiten Eingang vergleicht, um ein erstes Eingangsspannungssignal zu erzeugen; und die Eingangsschaltung im zweiten Modus eine Referenzspannung am ersten Eingang mit dem internen Spannungssignal von der Ausgangsschaltung am zweiten Eingang vergleicht, um ein zweites Eingangsspannungssignal zu erzeugen.
  3. Einrichtung gemäß Anspruch 2, wobei die Steuerschaltung weiterhin eingerichtet ist zum: Abtasten des ersten Eingangsspannungssignals in einem ersten Modus von einem ersten Ausgangsknoten der Eingangsschaltung; und Abtasten des zweiten Eingangsspannungssignals in einem zweiten Modus von einem zweiten Ausgangsknoten der Eingangsschaltung, wobei das erste Eingangsspannungssignal am ersten Ausgangsknoten eine Ergänzung des zweiten Eingangsspannungssignals am zweiten Ausgangsknoten ist.
  4. Einrichtung gemäß Anspruch 1, wobei die Steuerschaltung ferner eingerichtet ist zum: Bereitstellen des internen Spannungssignals an die Ausgangsschaltung im zweiten Modus, wobei die Ausgangsschaltung eine Vielzahl von Stufen einschließlich einer Endstufe aufweist, die so eingerichtet ist, dass sie den zweiten I/O-Kontakt ansteuert; und Bereitstellen des internen Spannungssignals von einem Knoten an einem Ausgang einer anderen Stufe der Ausgangsschaltung als der Endstufe an den zweiten Eingang der Eingangsschaltung im zweiten Modus.
  5. Einrichtung gemäß Anspruch 4, wobei die Steuerschaltung umfasst: eine Schaltlogik, die so eingerichtet ist, dass sie im ersten Modus den zweiten Eingang der Eingangsschaltung mit der Referenzspannung verbindet und im zweiten Modus den zweiten Eingang der Eingangsschaltung mit dem Knoten verbindet, um das interne Spannungssignal bereitzustellen.
  6. Einrichtung gemäß Anspruch 1, wobei die Eingangsschaltung umfasst: einen ersten Transistor mit einem ersten Steueranschluss und einen zweiten Transistor mit einem zweiten Steueranschluss, wobei der erste Steueranschluss der erste Eingang ist und der zweite Steueranschluss der zweite Eingang ist, wobei der erste Steueranschluss mit dem ersten I/O-Kontakt verbunden ist.
  7. Einrichtung gemäß Anspruch 6, wobei: der erste Transistor und der zweite Transistor so eingerichtet sind, dass das Eingangsspannungssignal auf einem Vergleich der jeweiligen Spannungen an dem ersten Steueranschluss und dem zweiten Steueranschluss basiert.
  8. Einrichtung gemäß Anspruch 1, wobei die Steuerschaltung umfasst: eine eingebaute Selbsttestschaltung in Verbindung mit der Eingangsschaltung und mit der Ausgangsschaltung, wobei die eingebaute Selbsttestschaltung so eingerichtet ist, dass sie das interne Spannungssignal im zweiten Modus an die Ausgangsschaltung bereitstellt, wobei die eingebaute Selbsttestschaltung so eingerichtet ist, dass sie das interne Spannungssignal von der Eingangsschaltung im zweiten Modus empfängt, wobei die eingebaute Selbsttestschaltung so eingerichtet ist, dass sie das von der Eingangsschaltung empfangene interne Spannungssignal mit dem an die Ausgangsschaltung bereitgestellten internen Spannungssignal vergleicht und auf der Basis des Vergleichs ein Testergebnis ausgibt.
  9. Einrichtung nach Anspruch 1, ferner umfassend: nichtflüchtige Speicherzellen, die mit der Eingangsschaltung und mit der Ausgangsschaltung in Verbindung stehen, wobei die Steuerschaltung ferner so eingerichtet ist, dass sie die Eingangsschaltung steuert, um Daten von dem ersten I/O-Kontakt an die nichtflüchtigen Speicherzellen im ersten Modus bereitzustellen, wobei die Steuerschaltung ferner so eingerichtet ist, dass sie die Ausgangsschaltung steuert, um Daten von den nichtflüchtigen Speicherzellen an den zweiten I/O-Kontakt im ersten Modus bereitzustellen.
  10. Einrichtung nach Anspruch 1, ferner umfassend: einen Taktgeber; und eine Datenerzeugungsschaltung, die dazu eingerichtet ist, das interne Spannungssignal zu erzeugen.
  11. Einrichtung gemäß Anspruch 1, wobei der erste Eingang ein externer Eingang ist, der mit dem ersten I/O-Kontakt verbunden ist, und der zweite Eingang ein interner Eingang ist, der mit keinem I/O-Kontakt verbunden ist.
  12. Verfahren zum Steuern eines Halbleiterchips, wobei das Verfahren aufweist: Bereitstellen eines internen Spannungssignals an eine Ausgangsschaltung auf dem Halbleiterchip, wobei die Ausgangsschaltung einen Treiber aufweist; Leiten des internen Spannungssignals von einem Eingang des Treibers zu einem ersten Eingang eines Eingangsempfängers auf dem Halbleiterchip, während eine Referenzspannung an einem zweiten Eingang des Eingangsempfängers über einen ersten Eingangs-/Ausgangskontakt empfangen wird, an den Halbleiterchip, wobei der Treiber mit einem zweiten Eingangs-/Ausgangskontakt mit dem Halbleiterchip verbunden ist; Erzeugen eines Eingangsspannungssignals basierend auf einem Vergleich des internen Spannungssignals am ersten Eingang mit der Referenzspannung am zweiten Eingang; Vergleichen des internen Spannungssignals, das an die Ausgangsschaltung bereitgestellt wurde, mit dem Eingangsspannungssignal, das am Eingangsempfänger erzeugt wurde; und Erzeugen eines Testergebnisses auf der Basis des Vergleichs.
  13. Verfahren gemäß Anspruch 12, weiterhin aufweisend: Bereitstellen einer Referenzspannung an den ersten Eingang des Eingangsempfängers; Empfangen eines externen Spannungssignals von dem ersten Eingangs-/Ausgangskontakt am zweiten Eingang des Eingangsempfängers; Vergleichen des externen Spannungssignals am zweiten Eingang des Eingangsempfängers mit der Referenzspannung am ersten Eingang des Eingangsempfängers, um ein zweites Eingangsspannungssignal an einem Ausgang des Eingangsempfängers zu erzeugen; und Bereitstellen des zweiten Eingangsspannungssignals an nichtflüchtige Speicherzellen auf dem Halbleiterchip.
  14. Speicherchip, umfassend: nichtflüchtige Speicherzellen; eine Vielzahl von Eingangs-/Ausgangs-(I/O)-Kontakten; einen Eingangsempfänger, umfassend ein Paar Transistoren, aufweisend einen ersten Transistor mit einem ersten Steueranschluss und einen zweiten Transistor mit einem zweiten Steueranschluss, wobei der erste Steueranschluss mit einem ersten I/O-Kontakt der I/O-Kontakte gekoppelt ist; eine Ausgangsschaltung mit einer Vielzahl von Stufen, einschließlich einer Off-Chip-Treiberstufe mit einem Ausgang, der eingerichtet ist zum Ansteuern eines zweiten Kontakts der I/O-Kontakte, wobei die Ausgangsschaltung einen Eingang hat, der dazu eingerichtet ist, ein Ausgangsspannungssignal an einer Eingangsstufe zu empfangen; und eine Steuerschaltung, die eingerichtet ist, um in einem Normalmodus zu arbeiten, in dem die Steuerschaltung eine Referenzspannung an den zweiten Steueranschluss bereitstellt, wobei der Eingangsempfänger ein externes Spannungssignal vom ersten I/O-Kontakt am ersten Steueranschluss mit der Referenzspannung vergleicht, um ein erstes Eingangsspannungssignal zu erzeugen, das die Steuerschaltung zum Schreiben von Daten in die nichtflüchtigen Speicherzellen verwendet; und wobei die Steuerschaltung dazu eingerichtet ist, in einem Testmodus zu arbeiten, in dem die Steuerschaltung das Ausgangsspannungssignal von einem Ausgang einer anderen Stufe der Ausgangsschaltung als der Off-Chip-Treiberstufe zu dem zweiten Steueranschluss leitet, wobei der Eingangsempfänger eine Referenzspannung vom ersten I/O-Kontakt am ersten Anschluss mit dem Ausgangsspannungssignal am zweiten Steueranschluss vergleicht, um ein zweites Eingangsspannungssignal zu erzeugen.
  15. Speicherchip gemäß Anspruch 14, wobei die Steuerschaltung aufweist: Schaltlogik, die dazu eingerichtet ist, die Referenzspannung im Normalmodus an den zweiten Steueranschluss bereitzustellen, wobei die Schaltlogik dazu eingerichtet ist, das Ausgangsspannungssignal im Testmodus an den zweiten Steueranschluss bereitzustellen.
  16. Speicherchip gemäß Anspruch 14, wobei die Steuerschaltung aufweist: eine eingebaute Selbsttestschaltung in Verbindung mit dem Eingangsempfänger und mit der Ausgangsschaltung, wobei die eingebaute Selbsttestschaltung so eingerichtet ist, dass sie das Ausgangsspannungssignal im Testmodus an die Ausgangsschaltung bereitstellt, wobei die eingebaute Selbsttestschaltung so eingerichtet ist, dass sie das Ausgangsspannungssignal vom Eingangsempfänger im Testmodus empfängt, wobei die eingebaute Selbsttestschaltung so eingerichtet ist, dass sie das vom Eingangsempfänger empfangene Ausgangsspannungssignal mit dem an die Ausgangsschaltung bereitgestellten Ausgangsspannungssignal vergleicht und auf der Basis des Vergleichs ein Testergebnis ausgibt.
  17. Speicherchip gemäß Anspruch 14, wobei die Steuerschaltung ferner eingerichtet ist zum: Abtasten des ersten Eingangsspannungssignals im Normalmodus von einem ersten Ausgangsknoten des Eingangsempfängers; und Abtasten des zweiten Eingangsspannungssignals im Testmodus von einem zweiten Ausgangsknoten des Eingangsempfängers, wobei das erste Eingangsspannungssignal am ersten Ausgangsknoten eine Ergänzung des zweiten Eingangsspannungssignals am zweiten Ausgangsknoten ist.
  18. Speicherchip gemäß Anspruch 14, wobei die Steuerspannung dazu eingerichtet ist, das Ausgangsspannungssignal von einem Eingang des Off-Chip-Treibers im Testmodus an den zweiten Steueranschluss zu leiten.
  19. Speicherchip gemäß Anspruch 14, wobei der erste Steueranschluss ein externer Eingang ist, der mit dem ersten I/O-Kontakt verbunden ist, und der zweite Steueranschluss ein interner Eingang ist, der mit keinem I/O-Kontakt verbunden ist.
  20. Speicherchip gemäß Anspruch 14, weiterhin aufweisend: eine Datenerzeugungsschaltung, die dazu eingerichtet ist, das Ausgangsspannungssignal zu erzeugen.
DE102020115955.2A 2020-03-24 2020-06-17 Interne prüfschleife für eingangs-/ausgangsschaltung Active DE102020115955B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/828,547 US11398287B2 (en) 2020-03-24 2020-03-24 Input/output circuit internal loopback
US16/828,547 2020-03-24

Publications (2)

Publication Number Publication Date
DE102020115955A1 true DE102020115955A1 (de) 2021-09-30
DE102020115955B4 DE102020115955B4 (de) 2022-03-10

Family

ID=77658950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020115955.2A Active DE102020115955B4 (de) 2020-03-24 2020-06-17 Interne prüfschleife für eingangs-/ausgangsschaltung

Country Status (3)

Country Link
US (1) US11398287B2 (de)
CN (1) CN113450864A (de)
DE (1) DE102020115955B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033133A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 메모리 장치, 이의 테스트 방법 및 테스트 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030120989A1 (en) 2001-12-26 2003-06-26 Zumkehr John F. Method and circuit to implement double data rate testing
DE102006053386A1 (de) 2005-11-14 2007-07-12 Qimonda Ag Integrierte Schaltung mit Testschaltung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101133417A (zh) * 2005-03-04 2008-02-27 奇梦达股份公司 用于测试由支电路组成的半导体电路的测试方法和制造方法
JP2007172766A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路
US20090072891A1 (en) * 2007-09-14 2009-03-19 Srinivas Perisetty Varactor-based charge pump
JP4891892B2 (ja) * 2007-12-27 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置とそのテスト方法
JP2009176371A (ja) * 2008-01-25 2009-08-06 Nec Electronics Corp 半導体集積回路装置とそのテスト方法
US8583839B2 (en) 2009-11-30 2013-11-12 Lsi Corporation Context processing for multiple active write commands in a media controller architecture
US8476917B2 (en) * 2010-01-29 2013-07-02 Freescale Semiconductor, Inc. Quiescent current (IDDQ) indication and testing apparatus and methods
US8923065B2 (en) 2012-12-31 2014-12-30 SanDisk Technologies, Inc. Nonvolatile memory and method with improved I/O interface
US9411722B2 (en) 2013-03-04 2016-08-09 Sandisk Technologies Llc Asynchronous FIFO buffer for memory access
US9698853B2 (en) * 2013-07-31 2017-07-04 Skyworks Solutions, Inc. Power amplifier open loop current clamp
US20150185285A1 (en) 2013-12-30 2015-07-02 Sandisk Technologies Inc. System and method for reduced pin logic scanning
CN105981106B (zh) * 2014-02-11 2019-08-02 Imec 非营利协会 用于定制薄膜电子电路的方法
KR102265464B1 (ko) * 2014-12-12 2021-06-16 삼성전자주식회사 분리 센싱 타입의 센싱 회로를 가지는 반도체 메모리 장치 및 그에 따른 데이터 센싱 방법
US9646708B2 (en) 2015-05-07 2017-05-09 Sandisk Technologies Llc Input/output interface circuits and methods for memory devices
US10242750B2 (en) 2017-05-31 2019-03-26 Sandisk Technologies Llc High-speed data path testing techniques for non-volatile memory
KR102511201B1 (ko) * 2017-09-27 2023-03-17 삼성전자주식회사 과전압으로부터 소자를 보호하기 위한 전자 회로 및 그것을 포함하는 전자 장치
KR20190041645A (ko) * 2017-10-13 2019-04-23 삼성전자주식회사 메모리 모듈, 메모리 모듈의 동작 방법 및 메모리 모듈의 테스트 시스템
US10725104B2 (en) 2017-12-22 2020-07-28 Sandisk Technologies Llc Self testing circuit for power optimization
US10530347B2 (en) 2018-03-23 2020-01-07 Sandisk Technologies Llc Receiver-side setup and hold time calibration for source synchronous systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030120989A1 (en) 2001-12-26 2003-06-26 Zumkehr John F. Method and circuit to implement double data rate testing
DE102006053386A1 (de) 2005-11-14 2007-07-12 Qimonda Ag Integrierte Schaltung mit Testschaltung

Also Published As

Publication number Publication date
US20210304834A1 (en) 2021-09-30
US11398287B2 (en) 2022-07-26
CN113450864A (zh) 2021-09-28
DE102020115955B4 (de) 2022-03-10

Similar Documents

Publication Publication Date Title
DE102018105529B4 (de) Managementschema zur Vermeidung einer Lösch- und Programmierstörung von Subblöcken im nichtflüchtigen Datenspeicher
DE102017120325A1 (de) Nichtflüchtiger Arbeitsspeicher mit intelligenter Temperaturerfassung und lokaler Drosselung
DE60308202T2 (de) Hochkompakter nichtflüchtiger speicher mit platz sparenden datenregistern und dessen betriebsverfahren
DE102017104257A1 (de) Auf Zellenstrom basierende Bitleitungsspannung
DE102019124668A1 (de) Transistorschwellenspannungshaltung in 3d-speicher
DE102021107269A1 (de) Dynamische ressourcenverwaltung in schaltungsgebundener array-architektur
DE102020116362B3 (de) Dynamische zuweisung von unterblöcken
DE102018129517A1 (de) Leseverstärker mit negativer schwellenwerterfassung für nicht-flüchtige speicher
DE102021114912A1 (de) Wiederherstellung der abschaltung in einem kreuzpunktspeicher mit schwellwertwahlschaltern
DE102018123887A1 (de) Nichtflüchtiges Speichersystem. das fehlerhafte Blöcke regeneriert
DE102021106147A1 (de) Leseverstärkerarchitektur für vorgänge mit niedriger versorgungsspannung
DE102020116365A1 (de) Löschvorgang in 3d-nand
DE102019134294A1 (de) Nichtflüchtiges speichersystem mit schneller wiederherstellung nach nicht ordnungsgemässem herunterfahren
DE112020000174T5 (de) Adaptive vpass für 3d-flash-speicher mit paarkettenstruktur
DE112020000237T5 (de) Soft-bit-lesemodusauswahl für nicht-flüchtige speicher
DE102021105757A1 (de) On-chip-kopie für integriertes speichermodul
DE102020106870A1 (de) Parallele speicheroperationen in einer speichervorrichtung mit mehreren verbindungen
DE102022113173A1 (de) Programmierbare ecc für mram-gemischtes-leseschema
DE112020000182T5 (de) Blockqualitätsklassifizierung beim testen für nichtflüchtigen speicher und flags für mehrere fehlerhafte blöcke bezüglich produktdiversität
DE102020115955B4 (de) Interne prüfschleife für eingangs-/ausgangsschaltung
DE102021115236A1 (de) Signalerhaltung im mram während des lesens
DE102021107718A1 (de) Adaptives falten für integriertes speichermodul
DE102022123855A1 (de) Vertikales komprimierungsschema für komprimierte softbitdaten in nichtflüchtigen speichern mit datenlatchgruppen
DE102022123239A1 (de) Verwendung von datenlatches zur kompression von soft-bit-daten auf anlagenebene in nichtflüchtigen speichern
DE102022112834A1 (de) Programmabhängige vorspannung von nicht ausgewählten unterblöcken

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: DEHNSGERMANY PARTNERSCHAFT VON PATENTANWAELTEN, DE

Representative=s name: DEHNS GERMANY PARTNERSCHAFT MBB, DE

R020 Patent grant now final