DE102006032243A1 - Deaktivieren eines getakteten Standby-Modus basierend auf einer Vorrichtungstemperatur - Google Patents

Deaktivieren eines getakteten Standby-Modus basierend auf einer Vorrichtungstemperatur Download PDF

Info

Publication number
DE102006032243A1
DE102006032243A1 DE200610032243 DE102006032243A DE102006032243A1 DE 102006032243 A1 DE102006032243 A1 DE 102006032243A1 DE 200610032243 DE200610032243 DE 200610032243 DE 102006032243 A DE102006032243 A DE 102006032243A DE 102006032243 A1 DE102006032243 A1 DE 102006032243A1
Authority
DE
Germany
Prior art keywords
standby mode
temperature
voltage
temperature range
csm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200610032243
Other languages
English (en)
Other versions
DE102006032243B4 (de
Inventor
George William Alexander
Ben Heilmann
David Herbert
Torsten Partsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102006032243A1 publication Critical patent/DE102006032243A1/de
Application granted granted Critical
Publication of DE102006032243B4 publication Critical patent/DE102006032243B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

Ein Verfahren und eine Vorrichtung zum Steuern eines Spannungserzeugers einer Speichervorrichtung werden bereitgestellt. Eine Temperatur der Speichervorrichtung wird gemessen. Wenn die gemessene Temperatur außerhalb eines Schwellentemperaturbereichs ist, darf die Speichervorrichtung in einem getakteten Standby-Modus (CSM) platziert werden, wodurch der Spannungserzeuger selektiv mit einem Taktsignal aktiviert wird. Wenn die gemessene Temperatur innerhalb eines Schwellentemperaturbereichs ist, wird verhindert, dass die Speichervorrichtung in dem getakteten Standby-Modus (CSM) platziert wird.

Description

  • Querverweis auf verwandte Anmeldungen
  • Diese Anmeldung ist mit der U.S.-Patentanmeldung Seriennummer .../...,..., Aktenzeichen INFN/0164 mit dem Titel CLOCKED STANDBY MODE WITH MAXIMUM CLOCK FREQUENCY, eingereicht am 22. Juli 2005, von Herbert u. a. verwandt. Diese verwandte Patentanmeldung ist hierin in ihrer Gesamtheit durch Bezugnahme aufgenommen.
  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich allgemein auf eine verbesserte Implementierung eines getakteten Standby-Modus in einer Digitalschaltung.
  • Integrierte-Schaltung- (IC-) Vorrichtungen arbeiten oft in einer Bemühung, eine Empfindlichkeit gegenüber fluktuierenden externen Spannungsversorgungen zu reduzieren, unter Verwendung verschiedener intern erzeugter Spannungen. Jede intern erzeugte Spannung könnte auch verwendet werden, um unterschiedliche Funktionen durchzuführen, die durch die IC erforderlich sind. Eine Spannungserzeugungsschaltung könnte verwendet werden, um jede nötige interne Spannung zu erzeugen. Eine typische Speichervorrichtung, wie z. B. eine Dynamik-Direktzugriffsspeicher- (DRAM-) Vorrichtung, könnte viele derartige Spannungserzeugungsschaltungen umfassen, die konfiguriert sind, um eine breite Vielzahl von Spannungen zu erzeugen, die Spannungen, die in Bezug auf eine Massereferenz positiv sind (z. B. eine verstärkte Wortlei tungsspannung oder VPP), und Spannungen, die in Bezug auf eine Massereferenz negativ sind (z. B. eine Sperrvorspannung, VBB oder eine negative Wortleitungsspannung, VNWL), umfassen könnten.
  • Jede Spannungserzeugungsschaltung auf einer bestimmten Vorrichtung könnte Leistung verbrauchen, während sie eine Spannung erzeugt. Um die Gesamtleistung, die durch die IC-Vorrichtung verbraucht wird, zu schonen, könnte die Spannungserzeugungsschaltung in einem Modus (der als ein Standby-Modus bezeichnet wird) platziert werden, in dem die Schaltung selektiv aktiviert und deaktiviert wird. Die Spannungserzeugungsschaltung könnte aktiviert sein, während die erforderliche Spannung gerade durch die IC-Vorrichtung verwendet wird (z. B. zur Beibehaltung der erzeugten Spannung). Wenn z. B. die IC-Vorrichtung eine Speichervorrichtung ist, könnte die Spannungserzeugungsschaltung aktiviert sein, während die Speichervorrichtung gerade die Ausgabe der Spannungserzeugungsschaltung verwendet, um einen Zugriff durchzuführen (z. B. einen Lese- oder Schreibvorgang). Während die Spannungserzeugungsschaltung aktiviert ist, könnte die Spannungserzeugungsschaltung Leistung verbrauchen und die erforderliche Spannung beibehalten. Wenn gerade nicht auf die Speichervorrichtung zugegriffen wird, könnte die Spannungserzeugungsschaltung deaktiviert sein. Während die Spannungserzeugungsschaltung deaktiviert ist, könnte die Schaltung weniger Leistung verbrauchen und die erforderliche Spannung wird unter Umständen nicht erzeugt. Da jeder Zugriff auf die Speichervorrichtung gemäß einem Taktsignal zeitlich geplant sein könnte (z. B. könnte jeder Zugriff auf die Speichervorrichtung an der ansteigenden Flanke des Taktsignals auftreten), könnte das Taktsignal verwendet werden, um selektiv die Spannungserzeugungsschaltung kurz vor dem Zugriff zu aktivieren und zu deaktivieren. Entsprechend könnte der Standby-Modus als ein getakteter Standby-Modus (CSM; CSM = clocked standby mode) bezeichnet werden.
  • 1 ist ein Blockdiagramm, das eine exemplarische Speichervorrichtung 100 darstellt, die einen getakteten Standby-Modus verwendet. Die Speichervorrichtung 100 könnte Steuerschaltungen 102 aufweisen, die verwendet werden, um auf eines oder mehrere Speicherarrays 104 der Speichervorrichtung 100 zuzugreifen. Die Steuerschaltungen 102 könnten mehrere interne Schaltungen aufweisen, die verwendet werden könnten, um die Speichervorrichtung zu konfigurieren und zu steuern. Die Steuerschaltungen 102 könnten z. B. einen Taktschaltungsaufbau 106 zum Erzeugen verschiedener Taktsignale und einen Temperatursensor 108 aufweisen, der verwendet werden könnte, um die Temperatur der Speichervorrichtung 100 zu messen.
  • Die Speichervorrichtung 100 könnte eine oder mehrere Spannungserzeugungsschaltungen 112 beinhalten, die eine oder mehrere intern erzeugte Spannungen (VOUT(s), V1, V2, ..., VX) an die Steuerschaltungen 102 und Speicherarrays 104 der Speichervorrichtung 100 liefern. Jede intern erzeugte Spannung V1, V2, ..., VX könnte als eine Funktion einer Referenzspannung erzeugt werden. Die Referenzspannung könnte durch einen Referenzspannungserzeuger erzeugt werden und könnte durch die Steuerschaltungen 102 verwendet werden, um auf Speicherarrays 104 zuzugreifen (z. B. Lesen, Schreiben oder Auffrischen). Die eine oder die mehreren Spannungserzeugungsschaltungen 112 könnten selektiv durch Getakteter-Standby-Modus-Steuerungen 114 aktiviert und deaktiviert werden. In einigen Fällen könnten die Getakteter-Standby-Modus-Steuerungen 114 durch die Steuerschaltungen 102 aktiviert oder deaktiviert werden. In anderen Fällen könnten die Getakteter-Standby-Modus-Steuerungen 114 permanent aktiviert sein, derart, dass kein Aktivierungssignal verwendet wird, oder könnten permanent aktiviert sein, indem eine Sicherung durchgebrannt wird, wie z. B. eine Lasersicherung oder eine elektronisch programmierbare Sicherung (e-Sicherung) der Speichervorrichtung 100.
  • 2 ist ein Blockdiagramm, das exemplarische Getakteter-Standby-Modus-Steuerungen 114 darstellt, die verwendet werden, um selektiv eine oder mehrere Spannungserzeugungsschaltungen 112 zu aktivieren. Die Eingaben in die Getakteter-Standby-Modus-Steuerungen könnten ein Basistaktsignal (bezeichnet als Base_CLK) und ein Signal, um den getakteten Standby-Modus zu aktivieren (als CSM_EN bezeichnet) sein. Wenn CSM_EN ein hoher Logikwert ist, könnte der getaktete Standby-Modus aktiviert werden und die Getakteter-Standby-Modus-Schaltungen könnten das Basistaktsignal verwenden, um ein Getakteter-Standby-Modus-Taktsignal (als CSM_CLK bezeichnet) zu erzeugen, das selektiv die Spannungserzeugungsschaltungen 112 aktiviert und deaktiviert. Wenn CSM_EN ein bestimmter Wert ist (z. B. ein niedriger Logikwert), könnte der getaktete Standby-Modus deaktiviert werden, was bedeutet, dass die Spannungserzeugungsschaltungen 112 konstant eine Spannung erzeugen könnten. Wenn der getaktete Standby-Modus deaktiviert ist, könnte das CSM_CLK-Signal auf einen konstanten Wert gesetzt werden (z. B. einen niedrigen Logikwert), um die Spannungserzeugungsschaltungen 112 konstant zu aktivieren.
  • 3 ist ein Schaltungsdiagramm, das eine exemplarische Spannungserzeugungsschaltung 112 darstellt. Die Spannungserzeugungsschaltung könnte einen Schaltungsaufbau 310 zum Erzeugen einer Referenzspannung (als VREF bezeichnet) aufweisen, die dann durch einen Spannungsregler 320 verwendet werden könnte, um eine Ausgangsspannung (als VOUT bezeichnet) zu erzeugen. Wenn der Spannungserzeuger aktiviert ist (z. B. wenn das CSM_CLK-Signal ein niedriger Logikwert ist), könnten Schalter S1 302, S2 308 und S3 318 geschlossen sein, während ein Schalter S4 312 offen sein könnte, was es erlaubt, dass ein Strom durch die Spannungserzeugungsschaltung 112 fließt und eine Ausgangsspannung VOUT aus der Referenzspannung VREF erzeugt, wie unten beschrieben ist.
  • Wenn sich CSM_CLK von einem niedrigen Logikwert zu einem hohen Logikwert ändert, könnte der Spannungserzeuger 112 deaktiviert werden. Wenn der Spannungserzeuger deaktiviert ist, könnten die Schalter S1 302, S2 308 und S3 318 offen sein, während der Schalter S4 312 geschlossen sein könnte. Wenn die Schalter S1 302, S2 308 und S3 318 offen sind, könnte die Spannungserzeugungsschaltung 112 weniger Leistung verbrauchen. Wenn die Spannungserzeugungsschaltung 112 deaktiviert ist, könnte VOUT elektronisch von anderen Spannungen in der Speichervorrichtung 100 durch die Schalter S3 318 und S4 312 getrennt sein. Wenn eine Ausgangsspannung von anderen Spannungen in einer Schaltung getrennt ist, wird die Ausgangsspannung als eine floatende Ausgangsspannung bezeichnet. Wenn die Spannungserzeugungsschaltung deaktiviert ist, könnte eine Kapazität auf der Ausgangsleitung die Ausgangsspannung nahe bei einem bestimmten Pegel beibehalten (z. B. VOUT zu der Zeit, zu der die Spannungserzeugungsschaltung deaktiviert ist), bis die Spannungserzeugungsschaltung 112 wieder dadurch aktiviert wird, dass CSM_CLK von dem hohen Logikwert zu einem niedrigen Logikwert umschaltet.
  • 4 ist ein Zeitdiagramm, das die Wirkung des getakteten Standby-Modus auf die Ausgangsspannung VOUT einer Spannungserzeugungsschaltung 112 darstellt. Zu einer Zeit T1 könnte das CSM_EN-Signal ein niedriger Logikwert sein, was anzeigt, dass der getaktete Standby-Modus deaktiviert ist. Entsprechend könnte das Signal CSM_CLK, das durch die Getakteter-Standby-Modus-Steuerungen 114 erzeugt wird, auf einen niedrigen Logikpegel gesetzt sein, was die Spannungserzeugungsschaltung 112 aktiviert und VOUT auf einem konstanten Pegel beibehält. Während die Spannungserzeugungsschaltung 112 aktiviert ist, hat das Basistaktsignal Base_CLK unter Umständen keine Wirkung auf das CSM_CLK-Signal.
  • Zu einer bestimmten späteren Zeit T2 könnte das CSM_EN-Signal auf einen hohen Logikpegel angehoben werden, was den getakteten Standby-Modus aktiviert. Wenn das CSM_EN-Signal angehoben wird, könnten die Getakteter-Standby-Modus-Steuerungen 114 das CSM_CLK-Signal auf einen hohen Logikwert legen, was bewirkt, dass die Spannungserzeugungsschaltung 112 deaktiviert wird, wodurch VOUT floatet. Während das CSM_EN-Signal angehoben ist, könnten die Getakteter-Standby-Modus-Steuerungen 114 CSM_CLK unter Verwendung des Base_CLK-Signals erzeugen. So könnte zu einer bestimmten späteren Zeit T3, wenn eine ansteigende Flanke von Base_CLK erfasst wird, das CSM_CLK-Signal auf einen niedrigen Logikpegel abgesenkt werden, was bewirkt, dass die Spannungserzeugungsschaltung 112 wieder aktiviert wird, und bewirkt, dass VOUT aktiv durch die Spannungserzeugungsschaltung 112 erzeugt wird.
  • Wie oben beschrieben wurde, könnte die ansteigende Flanke von Base_CLK verwendet werden, um die Spannungserzeugungsschaltung 112 zu aktivieren, da die ansteigende Flanke von Base_CLK Zugriffen (z. B. Lesen oder Schreiben) auf die Speichervorrichtung 100 entsprechen könnte. Während jedes Zugriffs könnte die Spannung VOUT, die durch die Spannungserzeugungsschaltung 112 erzeugt wird, durch die Steuerschaltungen 102 verwendet werden, um auf die Speicherarrays 104 zuzugreifen. Während der Zeitdauer, zu der VOUT gerade verwendet wird, erzeugen die Spannungserzeugungsschaltungen aktiv VOUT und regeln diese, so dass die Last auf VOUT von der Speichervorrichtung 100 nicht bewirkt, dass VOUT unter einen kritischen Pegel abfällt.
  • Nach jeder ansteigenden Flanke von Base_CLK könnte das CSM_CLK-Signal für eine gesetzte Zeit abgesenkt werden, die als die Pulsbreitenzeit TPW bezeichnet wird. Nachdem die Zeit TPW abgelaufen ist, könnte das CSM_CLK-Signal wieder angelegt werden, was bewirkt, dass die Spannungserzeugungsschaltung 112 wieder deaktiviert wird. Der Vorgang des Anlegens und Absenkens von CSM_CLK könnte für jede ansteigende Flanke des Base_CLK fortgesetzt werden, solange das CSM_EN-Signal angelegt ist. So bestimmen die Zeitdauer des Base_CLK (TBASE) sowie die Pulsbreite TPW von CSM_CLK, wann die Spannungserzeugungsschaltung 112 deaktiviert wird, und für wie lange.
  • Während die Spannungserzeugungsschaltung 112 deaktiviert ist und VOUT floatend ist, bleibt VOUT unter Umständen nicht bei dem exakten Wert, der ursprünglich durch die deaktivierte Spannungserzeugungsschaltung 112 zum Floaten gebracht wird. Jedes Mal, wenn die Spannungserzeugungsschaltung 112 deaktiviert wird, könnten Sekundärwirkungen, wie z. B. Leckströme, langsam VOUT degenerieren, selbst wenn VOUT elektrisch unter Verwendung der Schalter S1 302, S2 308, S3 318 und S4 312 isoliert ist. Diese Degenerierung bei VOUT ist in 4 als VDROOP angezeigt. Die Degenerierung beginnt jedes Mal, wenn die Spannungserzeugungsschaltung 112 deaktiviert wird, und dauert, bis die Spannungserzeugungsschaltung 112 durch die ansteigende Flanke von Base_CLK und das entsprechende Absenken des CSM_CLK-Signals aktiviert wird. Jedes Mal, wenn die Spannungserzeugungsschaltung 112 aktiviert wird, könnte es eine endliche Zeitmenge dauern, bis die Spannungserzeugungsschaltung 112 VOUT korrigiert, indem dieselbe wieder auf den VREF-Pegel getrieben wird. Je größer der Betrag von VDROOP ist, desto länger könnte es dauern, bis die Spannungserzeugungsschaltung 112 VOUT wiederhergestellt hat. Da TBASE und TPW verwendet werden könnten, um zu steuern, wie lange die Spannungserzeugungsschaltung 112 deaktiviert ist, beeinflussen auch TBASE und TPW den Betrag von VDROOP und die entsprechende Zeit, die erforderlich ist, bis die Spannungserzeugungsschaltung 112 VOUT wieder auf einen geeigneten Pegel treibt.
  • Da VOUT durch andere Schaltungen in der Speichervorrichtung 100 verwendet wird, könnte es wichtig sein, dass VOUT nicht unter einen kritischen Wert fällt. Wenn VOUT zu weit abfällt, funktionieren die anderen Schaltungen, die VOUT verwenden, unter Umständen nicht ordnungsgemäß. Wenn z. B. VOUT verwendet wird, um die Speicherarrays 104 aufzufrischen, und VOUT unter einen kritischen Pegel fällt, werden die Speicherarrays 104 unter Umständen nicht ordnungsgemäß aufgefrischt und Daten in den Speicherarrays 104 könnten verloren gehen. So könnten TBASE und TPW so entworfen sein, dass der Betrag von VDROOP nicht zu groß wird, und so, dass die Spannungserzeugungsschaltung 112 ausreichend lange aktiviert ist, um VOUT zurück auf den geeigneten Pegel zu treiben, der für eine Funktion der Speichervorrichtung 100 nötig ist. Ähnlich könnten TBASE und TPW so ausgewählt sein, dass die Zeit, für die die Spannungserzeugungsschaltung 112 deaktiviert ist (berechnet als TBASE – TPW), ausreichend kurz ist, so dass VOUT nicht unter einen akzeptablen Pegel abfällt.
  • In einigen Fällen könnten, wenn die Vorrichtung arbeitet, Variationen an den Betriebscharakteristika der Vorrichtung größere Spannungsabfälle bei VOUT bewirken. Die Zeitdauer TBASE des Base_CLK-Signals z. B. könnte mit der Temperatur der Speichervorrichtung 100 variieren. Wenn die Temperatur der Speichervorrichtung 100 einen Anstieg von TBASE bewirkt, wird die Spannungserzeugungsschaltung 112 unter Umständen für einen längeren Zeitraum deaktiviert und der Betrag VDROOP wird unter Umständen größer. Bei einem weiteren Beispiel könnte die Größe der Leckströme, die VDROOP beeinflussen, mit der Temperatur der Speichervorrichtung variieren. Für einige Temperaturbereiche z. B. könnten die Leckströme ansteigen, was einen entsprechenden Anstieg bei dem Betrag von VDROOP bewirkt. So könnten die Variationen an den Betriebscharakteristika der Speichervorrichtung 100 bewirken, dass VOUT so weit abfällt, dass die Spannungserzeugungsschaltung 112 VOUT nicht zurück auf den geeigneten Pegel treiben kann, der für eine Funktion der Speichervorrichtung 100 erforderlich ist, was eine Fehlfunktion der Speichervorrichtung 100 bewirkt.
    •
  • Entsprechend werden verbesserte Verfahren und Vorrichtungen zum Aktivieren und Deaktivieren einer Spannungserzeugungsschaltung benötigt.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung stellt ein Verfahren und eine Vorrichtung zum Steuern eines Spannungserzeugers einer Speichervorrichtung bereit. Bei einem Ausführungsbeispiel der Erfindung werden ein Verfahren und eine Vorrichtung zum Steuern eines Spannungserzeugers für eine Speichervorrichtung bereitgestellt. Eine Temperatur der Speichervorrichtung wird gemessen. Wenn die gemessene Temperatur außerhalb eines Schwellentemperaturbereichs ist, darf die Speichervorrichtung in einem getakteten Standby-Modus (CSM; CSM = clocked standby mode) platziert werden, wodurch der Spannungserzeuger selektiv mit einem Taktsignal aktiviert wird. Wenn die gemessene Temperatur innerhalb eines Schwellentemperaturbereichs ist, wird verhindert, dass die Speichervorrichtung in dem getakteten Standby-Modus (CSM) platziert wird. Bei einem Ausführungsbeispiel wird der Temperaturbereich derart ausgewählt, dass der Temperaturbereich Temperaturen umfasst, bei denen die Taktfrequenz über einer kritischen Frequenz ist.
  • Bei einem weiteren Ausführungsbeispiel der Erfindung ist ein getakteter Standby-Modus (CSM) deaktiviert, wodurch der Spannungserzeuger selektiv in Verbindung mit einem Taktsignal aktiviert wird, wenn eine gemessene Temperatur der Speichervorrichtung innerhalb eines Schwellentemperaturbereichs ist. Bei einem Ausführungsbeispiel weist ein Deaktivieren des getakteten Standby-Modus ein Setzen des Taktsignals auf einen niedrigen Logikpegel, während die gemessene Temperatur der Speichervorrichtung innerhalb des Schwellentemperaturbereichs ist, auf. Bei wiederum einem weiteren Ausführungsbeispiel ist eine Zeitdauer des Taktsignals derart ausgewählt, dass die durch den Erzeuger ausgegebene Spannung innerhalb der Zeitdauer nicht unter eine Schwellenspannung fällt. Bei einem weiteren Ausführungsbeispiel ist der Schwellentemperaturbereich derart ausgewählt, dass der Temperaturbereich Temperaturen umfasst, bei denen eine Taktfrequenz des Taktsignals über einer kritischen Frequenz ist.
  • Ein weiteres Ausführungsbeispiel der Erfindung stellt eine Speichervorrichtung bereit. Bei einem Ausführungsbeispiel weist die Speichervorrichtung eine Einrichtung zum Erzeugen einer Spannung und eine Einrichtung zum selektiven Aktivieren der Einrichtung zum Erzeugen auf. Die Einrichtung zum selektiven Aktivieren misst eine Temperatur der Speichervorrichtung. Wenn die gemessene Temperatur außerhalb eines Schwellentemperaturbereichs ist, wird die Speichervorrichtung in einem getakteten Standby-Modus (CSM) platziert, wodurch die Einrichtung zum Erzeugen selektiv mit einem Taktsignal aktiviert wird. Wenn die gemessene Temperatur innerhalb eines Schwellentemperaturbereichs ist, wird verhindert, dass die Speichervorrichtung in dem getakteten Standby-Modus (CSM) platziert wird. Bei einem Ausführungsbeispiel ist der Temperaturbereich derart ausgewählt, dass der Temperaturbereich Temperaturen umfasst, bei denen die Taktfrequenz über einer kritischen Frequenz ist.
  • Kurze Beschreibung der Zeichnungen
  • Damit die Art und Weise der oben genannten Merkmale der vorliegenden Erfindung detailliert verständlich wird, erfolgt eine bestimmtere Beschreibung der Erfindung, die oben kurz zusammengefasst wurde, unter Bezugnahme auf Ausführungsbeispiele, von denen einige in den beigefügten Zeichnungen dargestellt sind. Es wird jedoch darauf verwiesen, dass die beigefügten Zeichnungen nur typische Ausführungsbeispiele dieser Erfindung darstellen und deshalb nicht als Einschränkung ihres Schutzbereichs aufgefasst werden sollen, denn die Erfindung könnte weitere gleichermaßen wirksame Ausführungsbeispiele zulassen.
  • 1 ist ein Blockdiagramm, das eine exemplarische Speichervorrichtung darstellt, die einen getakteten Standby-Modus verwendet.
  • 2 ist ein Blockdiagramm, das exemplarische Getakteter-Standby-Modus-Steuerungen darstellt, die verwendet werden, um selektiv eine oder mehrere Spannungserzeugungsschaltungen zu aktivieren.
  • 3 ist ein Schaltungsdiagramm, das eine exemplarische Spannungserzeugungsschaltung darstellt.
  • 4 ist ein Zeitdiagramm, das die Wirkung des getakteten Standby-Modus auf die Ausgangsspannung VOUT einer Spannungserzeugungsschaltung darstellt.
  • 5 ist ein Blockdiagramm, das Getakteter-Standby-Modus-Steuerungen 114, die konfiguriert sind, um ein Getakteter-Standby-Modus-Taktsignal unter Verwendung von zwei Taktsignalen zu erzeugen, gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 6 ist ein Zeitdiagramm, das ein Getakteter-Standby-Modus-Steuersignal, das durch ein Taktsignal mit einer maximalen Zeitdauer erzeugt wird, gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 7 ist ein Zeitdiagramm, das ein Getakteter-Standby-Modus-Steuersignal, das durch ein Taktsignal mit einer Zeitdauer, die kleiner ist als die maximale Zeitdauer eines weiteren Taktsignals, erzeugt wird, gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 8 ist ein Graph, der den Spannungsabfall einer Ausgangsspannung in Bezug auf eine Temperatur darstellt.
  • 9 stellt Getakteter-Standby-Modus-Steuerungen, die ein Getakteter-Standby-Modus-Steuersignal unter Verwendung eines Temperatursignals zum Deaktivieren des getakteten Standby-Modus erzeugen, gemäß einem Ausführungsbeispiel der Erfindung dar.
  • 10 ist ein Zeitdiagramm, das ein Getakteter-Standby-Modus-Steuersignal, das selektiv eine Spannungserzeugungsschaltung unter Verwendung eines Temperatursignals aktiviert und deaktiviert, gemäß einem Ausführungsbeispiel der Erfindung darstellt.
  • 11 ist ein Zeitdiagramm, das ein Basistaktsignal darstellt, das mit einer Temperatur variiert und bewirkt, dass die Getakteter-Standby-Modus-Steuerungen in einen unbekannten Zustand eintreten.
  • Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels
  • Die vorliegende Erfindung stellt ein Verfahren und eine Vorrichtung zum Steuern eines Spannungserzeugers einer Speichervorrichtung bereit. Bei einem Ausführungsbeispiel der Erfindung werden ein Verfahren und eine Vorrichtung zum Steuern eines Spannungserzeugers für eine Speichervorrichtung bereitgestellt. Eine Temperatur der Speichervorrichtung wird gemessen. Wenn die gemessene Temperatur außerhalb eines Schwellentemperaturbereichs ist, darf die Speichervorrichtung in einem getakteten Standby-Modus (CSM) platziert werden, wodurch der Spannungserzeuger selektiv mit einem Taktsignal aktiviert wird. Wenn die gemessene Temperatur innerhalb eines Schwellentemperaturbereichs ist, wird verhindert, dass die Speichervorrichtung in dem getakteten Standby-Modus (CSM) platziert wird.
  • Die hierin beschriebenen Schaltungen könnten in einer Vielzahl von Vorrichtungen, die intern erzeugte Spannungen verwenden, von Vorteil eingesetzt werden. Um ein Verständnis zu erleichtern, bezieht sich die folgende Beschreibung jedoch auf Speichervorrichtungen, wie z. B. Dynamik-Direktzugriffsspeicher- (DRAM-) Vorrichtungen, als spezifische, jedoch nicht einschränkende Beispiele von Vorrichtungen, in denen die hierin beschriebenen Schaltungen eingesetzt werden könnten. Ferner werden, während die folgende Beschreibung bestimmte Steuersignale so bezeichnet, dass diese auf hohe Logiksignale angelegt werden oder auf niedrige Logiksignale abgesenkt werden, Fachleute auf dem Gebiet erkennen, dass derartige Signalpegel lediglich exemplarisch sind, und dass hierin beschriebener Schaltungsaufbau konfiguriert sein könnte, um eine beliebige Anzahl von Signalen einer beliebigen Polarität zu verwenden. Außerdem sollte, während angegeben ist, dass bestimmte Signale von einer bestimmten Steuerschaltung oder -vorrichtung ausgehen, zu erkennen sein, dass ein beliebiges beschriebenes Steuersignal von einer beliebigen gegebenen Schaltung oder Vorrichtung ausgehen könnte. Ähnlich sind beschriebene Implementierungen von bestimmten Schaltungen, wie z. B. Getakteter-Standby-Modus-Steuerungen, Steuerschaltungen, Spannungserzeugern, Referenzspannungserzeugern, Spannungsreglern usw., lediglich beispielhaft. Fachleute auf dem Gebiet werden erkennen, dass Ausführungsbeispiele der vorliegenden Erfindung zur Verwendung mit einer beliebigen Implementierung oder Konfiguration derartiger Schaltungen angepasst sein könnten.
  • Getakteter Standby-Modus mit maximaler Taktzeitdauer
  • Bezug nehmend auf 1 könnte, wenn die Zeitdauer TBASE eines Basistaktsignals Base_CLK aufgrund von Variationen an den Betriebscharakteristika der Speichervorrichtung 100 zu groß wird, das Getakteter-Standby-Modus-Steuersignal CSM_CLK, das zur selektiven Aktivierung und Deaktivierung der Spannungserzeugungsschaltung 112 verwendet wird (und unter Verwendung von Base_CLK erzeugt wird), die Spannungserzeugungsschaltung 112 solange deaktivieren, dass VOUT unter Umständen auf einen inakzeptablen Pegel abfällt, derart, dass die Spannungserzeugungsschaltung 112 unter Umständen nicht in der Lage ist, VOUT zurück zu einem akzeptablen Pegel zu treiben, wenn die Spannungserzeugungsschaltung 112 aktiviert wird. Wenn VOUT auf keinem akzeptablen Pegel beibehalten wird, könnte die Speichervorrichtung 100 versagen. Gemäß einem Ausführungsbeispiel der Erfindung könnte der Abfall bei VOUT auf einen akzeptablen Schwellenpegel eingeschränkt werden, indem die Getakteter-Standby-Modus-Steuerungen modifiziert werden, um zwei Taktsignale zu verwenden, um das CSM_CLK-Signal zu erzeugen.
  • 5 ist ein Blockdiagramm, das Getakteter-Standby-Modus-Steuerungen 514, die konfiguriert sind, um ein Getakteter-Standby-Modus-Taktsignal unter Verwendung von zwei Taktsignalen zu erzeugen, gemäß einem Ausführungsbeispiel der Erfindung darstellt. Die Eingaben in die Getakteter-Standby-Modus-Steuerungen 514 könnten das Signal umfassen, um den getakteten Standby-Modus zu aktivieren (CSM_EN), das Basistaktsignal (Base_CLK) und ein Taktsignal (als Max_CLK bezeichnet), das eine maximale Grenze für die Menge einer Zeit bereitstellt, für die die Spannungserzeugungsschaltung 112 deaktiviert sein könnte. Die Zeitdauer von Max_CLK könnte als TMAX bezeichnet werden. Wo TBASE kleiner ist als TMAX, könnte Base_CLK verwendet werden, um CSM_CLK zu erzeugen. Wo TBASE größer ist als TMAX, könnte Max_CLK zur Erzeugung von CSM_CLK verwendet werden.
  • Durch ein Platzieren einer oberen Grenze für die Menge einer Zeit, für die die Spannungserzeugungsschaltung 112 deaktiviert ist (TMAX – TPW), könnte eine obere Grenze für den Betrag von VDROOP platziert werden, was sicherstellt, dass VOUT nicht unter einen akzeptablen Pegel abfällt, und sicherstellt, dass die Spannungserzeugungsschaltung 112 in der Lage ist, VOUT bei Aktivierung auf den erforderlichen Pegel zu treiben. So könnte die obere Grenze für den Betrag von VDROOP, die durch die Zeitdauer TMAX von Max_CLK auferlegt wird, sicherstellen, dass VOUT unabhängig von den Fluktuationen an der Zeitdauer TBASE von Base_CLK und dem Betrag von VDROOP, die aus den sich verändernden Betriebsbedingungen der Speichervorrichtung 100 resultieren, auf einem akzeptablen Pegel bleibt.
  • Wie oben beschrieben wurde, könnten, wo die Zeitdauer TBASE von Base_CLK zu groß wird, um VOUT auf einem akzeptablen Pegel beizubehalten, die Getakteter-Standby-Steuerungen 514 die CSM_CLK-Pulse unter Verwendung der ansteigenden Flanke von Max_CLK erzeugen.
  • 6 ist ein Zeitdiagramm, das ein Getakteter-Standby-Modus-Steuersignal, das durch ein Taktsignal Max_CLK mit einer maximalen Zeitdauer TMAX erzeugt wird, gemäß einem Ausführungsbeispiel der Erfindung darstellt. Zu einer Zeit T1 wird CSM_EN auf einen hohen Logikpegel angelegt. Wenn CSM_EN angelegt ist, wird der getaktete Standby-Modus aktiviert und CSM_CLK könnte auf einen hohen Logikpegel getrieben werden, was die Spannungserzeugungsschaltung 112 deaktiviert. Wenn der getaktete Standby-Modus aktiviert ist, könnten die Getakteter-Standby-Modus-Steuerungen 514 bestimmen, dass die maximale Zeitdauer TMAX des Max_CLK-Signals kleiner ist als die Zeitdauer TBASE des Base_CLK-Signals. Entsprechend könnte zu einer Zeit T2 und wieder zu einer Zeit T3 die ansteigende Flanke von TMAX bewirken, dass CSM_CLK für eine Zeit, die gleich TPW ist, auf einen niedrigen Logikpegel abgesenkt wird. So wird die Zeit zwischen Pulsen von CSM_CLK durch TMAX eingeschränkt und der Betrag von VDROOP wird entsprechend auf eine akzeptable Schwelle eingeschränkt.
  • 7 ist ein Zeitdiagramm, das ein Getakteter-Standby-Modus-Steuersignal, das durch ein Taktsignal Base_CLK mit einer Zeitdauer, die kleiner ist als die maximale Zeitdauer TMAX von Max_CLK, erzeugt wird, gemäß einem Ausführungsbei spiel der Erfindung darstellt. Zu einer Zeit T1 wird CSM_EN auf einen hohen Logikpegel angelegt. Wenn CSM_EN angelegt ist, ist der getaktete Standby-Modus aktiviert und CSM_CLK könnte auf einen hohen Logikpegel getrieben werden, was die Spannungserzeugungsschaltung 112 deaktiviert.
  • Wenn der getaktete Standby-Modus aktiviert ist, könnten die Getakteter-Standby-Modus-Steuerungen 514 bestimmen, dass die maximale Zeitdauer TMAX des Max_CLK-Signals größer ist als die Zeitdauer TBASE des Base_CLK-Signals. Wo TMAX größer ist als TBASE, könnten Zugriffe auf die Speichervorrichtung (was bei der ansteigenden Flanke von Base_CLK auftreten könnte) mehr als einmal pro Taktzeitdauer (TMAX) von Max_CLK auftreten. So könnten die Getakteter-Standby-Modus-Steuerungen CSM_CLK unter Verwendung von Base_CLK erzeugen, um sicherzustellen, dass VOUT gerade durch die Spannungserzeugungsschaltung 112 erzeugt wird, kurz bevor jeder Zugriff stattfindet, und wo VOUT gerade durch andere Schaltungen auf der Speichervorrichtung 100 verwendet wird. Entsprechend könnte, wie dargestellt ist, zu einer Zeit T2 und wieder zu einer Zeit T3 die ansteigende Flanke von Base_CLK bewirken, dass CSM_CLK für eine Zeit gleich TPW auf einen niedrigen Logikpegel abgesenkt wird.
  • Selbst wenn die Zeitdauer TBASE von Base_CLK aufgrund einer Veränderung an Betriebsbedingungen der Speichervorrichtung 100 schrumpft (z. B. einer Veränderung der Temperatur oder gestiegenen Verwendung der Speichervorrichtung 100), könnten die Getakteter-Standby-Modus-Steuerungen 514 weiter CSM_CLK aus Base_CLK erzeugen. Entsprechend könnten sich zu einer Zeit T4 die Betriebscharakteristika der Speichervorrichtung 100 verändern, was ein Schrumpfen von TBASE bewirkt. Da das CSM_CLK-Signal unter Verwendung des Base CLK-Signals erzeugt wird, könnte die Zeitdauer des CSM_CLK-Signals ähnlich schrumpfen. So könnten, wie dargestellt ist, zu Zeiten T4 und T5 ansteigende Flanken von Base_CLK bewirken, dass ein niedriger Puls der Länge TPW für CSM_CLK durch die Getakteter-Standby-Modus-Steuerungen 514 erzeugt wird. Ein Erzeugen von CSM_CLK unter Verwendung von Base_CLK (wobei TBASE kleiner ist als TMAX) stellt sicher, dass die Spannungserzeugungsschaltung 112 aktiviert wird, und dass VOUT gerade dann erzeugt wird, kurz bevor jeder Zugriff auf die Speichervorrichtung 100 stattfindet.
  • Gemäß einem Ausführungsbeispiel der Erfindung könnten Max_CLK und Base_CLK synchrone Signale sein. Wo das Max_CLK-Signal und Base_CLK-Signal synchron sind, könnte das Signal mit der längeren Zeitdauer eine ansteigende Flanke aufweisen, die zeitmäßig einer ansteigenden Flanke des Signals mit der kürzeren Zeitdauer entspricht. Eine Synchronisation zwischen Signalen ist in 6 zu Zeiten T2 und T3 und in 7 zu Zeiten T2, T3, T4 und T5 dargestellt. Bei einem Ausführungsbeispiel, bei dem die Taktsignale synchron sind, könnten die Taktsignale ein ganzzahliges Vielfaches voneinander sein (d. h. die Zeitdauer TMAX könnte ein ganzzahliges Vielfaches von TBASE sein oder umgekehrt), wie z. B. 1, 2, 3, 4 usw. Wo TMAX gleich TBASE ist (d. h. jede Taktflanke ist perfekt synchron), könnte CSM_CLK mit entweder Max_CLK oder Base_CLK mit der gleichen Wirkung erzeugt werden. Bei einem weiteren Ausführungsbeispiel könnte die Zeitdauer jedes der Taktsignale ein binäres Vielfaches jedes anderen sein, wie z. B. 1, 2, 4, 8 usw. Bei wiederum einem weiteren Ausführungsbeispiel der Erfindung sind die Taktsignale unter Umständen nicht synchron und die Taktsignale weisen unter Umständen keine Zeitdauern (TBASE, TMAX) auf, die exakte Vielfache voneinander sind.
  • Wieder Bezug nehmend auf 1 könnte bei einem Ausführungsbeispiel der Erfindung ein getakteter Standby-Modus mit einem weiteren Schaltungsaufbau auf der Speichervorrichtung 100 verwendet werden, wie z. B. einem Steuerschaltungsaufbau 102, Speicherarrays 104 oder einem bestimmten anderen Schaltungsaufbau auf der Speichervorrichtung 100. Bei einem Ausführungsbeispiel könnte ein einzelner Satz von Getakteter-Standby-Modus-Steuerungen 514 für die gesamte Speichervorrichtung 100 verwendet werden. Bei einem weiteren Ausführungsbeispiel könnten mehrere Sätze von Getakteter-Standby-Modus-Steuerungen 514 für unterschiedliche Schaltungen in der Speichervorrichtung 100 verwendet werden. Wo z. B. die Speichervorrichtung mehrere Spannungserzeugungsschaltungen 112 aufweist, könnte eine separate Getakteter-Standby-Modus-Steuerung 514 für jede Spannungserzeugungsschaltung 112 verwendet werden. Bei einem weiteren Ausführungsbeispiel könnten unterschiedliche Steuersignale (CSM_EN, Base_CLK und Max_CLK) für jede Getakteter-Standby-Modus-Steuerung 514 verwendet werden, derart, dass ein speziell zugeschnittenes CSM_CLK-Signal für jede Spannungserzeugungsschaltung 112 gemäß einer Nutzung der Speichervorrichtung jeder Ausgangsspannung V1, V2, ... VX eingesetzt werden könnte.
  • Getakteter Standby-Modus, der durch einen Temperatursensor aktiviert/deaktiviert wird
  • Wie zuvor beschrieben wurde, könnte der Betrag des Spannungsabfalls VDROOP bei VOUT mit der Temperatur der Speichervorrichtung 100 variieren. Die Speichervorrichtung 100 könnte z. B. einen Temperatursensor umfassen (z. B. den in 1 dargestellten Temperatursensor 108), der verwendet werden könnte, um die Auffrischzeitdauer der Speichervorrichtung 100 gemäß der Temperatur der Speichervorrichtung 100 einzustellen. Wenn die Auffrischrate der Speichervorrichtung 100 aufgrund einer Temperaturmessung gesenkt wird, könnte die Zeitdauer TBASE des Basistaktsignals Base_CLK erhöht werden, was die Auffrischrate senkt. Wo die Zeitdauer TBASE von Base_CLK erhöht wird, könnte sich die Zeitdauer von CSM_CLK erhöhen, was bewirkt, dass der Betrag von VDROOP entsprechend ansteigt, wie oben beschrieben ist.
  • 8 ist ein Graph, der den Spannungsabfall VDROOP einer Ausgangsspannung VOUT in Bezug auf eine Temperatur darstellt. Wie dargestellt ist, könnte der Betrag von VDROOP bei hohen Temperaturen (z. B. THIGH) klein sein. Bei niedrigeren Temperaturen (z. B. TLOW) jedoch könnte der Betrag von VDROOP derart ansteigen, dass der Spannungsabfall unter eine akzeptable Schwelle fällt (in 8 als die gestrichelte Linie dargestellt). Der Betrag von VDROOP könnte bei bestimmten Temperaturen aus mehreren Gründen ansteigen. In einem Fall könnten die Leckströme, die VDROOP bewirken, bei bestimmten Temperaturen ansteigen. In einem weiteren Fall könnte die Temperatur der Speichervorrichtung 100 bewirken, dass die Zeitdauer TBASE von Base_CLK entweder zu groß oder zu klein wird, derart, dass die Getakteter-Standby-Modus-Steuerungen das CSM_CLK-Signal nicht bei einer geeigneten Frequenz beibehalten.
  • Entsprechend könnten für einige Temperaturbereiche VDROOP und TBASE akzeptabel sein und könnten für andere Temperaturbereiche VDROOP und TBASE inakzeptabel sein. Bei einem Ausführungsbeispiel könnte der Temperaturbereich, für den VDROOP oder TBASE inakzeptabel ist, ein Bereich sein, der jede Temperatur unter einer bestimmten Temperatur umfasst. Bei weiteren Ausführungsbeispielen könnte der Temperaturbereich jede Temperatur über einer bestimmten Temperatur, jede Temperatur zwischen zwei gegebenen Temperaturen oder jede Temperatur, die nicht zwischen zwei gegebenen Temperaturen ist, umfassen.
  • In jedem Fall könnte jeder Schwellentemperaturbereich, für den VDROOP und/oder TBASE inakzeptabel ist/sind, während einer Entwurfs-, Herstellungs- oder Testphase der Speichervorrichtung 100 bestimmt werden. Nachdem die Speichervorrichtung 100 z. B. hergestellt wurde, könnte eine Serie von Tests an der Speichervorrichtung 100 durchgeführt werden. Während der Tests könnte die Temperatur der Speichervorrichtung 100 gemessen werden. Wenn während des Testens herausgefunden wird, dass der getaktete Standby-Modus bewirkt, dass die Speichervorrichtung 100 bei bestimmten Temperaturen ausfällt (z. B. aufgrund inakzeptabler Spannungsabfälle oder Base_CLK-Zeitdauern), könnten diejenigen Temperaturen, für die die Speichervorrichtung 100 ausfällt, als Teil des inakzeptablen Temperaturbereichs für den getakteten Standby-Modus der Speichervorrichtung 100 identifiziert werden. Gemäß einem Ausführungsbeispiel der Erfindung könnte der inakzeptable Temperaturbereich für jede Vorrichtung, die durch ein bestimmtes Verfahren oder eine bestimmte Serie hergestellt wird, oder für jede Vorrichtung auf einem bestimmten Wafer gleich sein. Gemäß einem weiteren Ausführungsbeispiel der Erfindung könnte sich der inakzeptable Temperaturbereich für jede Speichervorrichtung 100 unterscheiden und könnte durch ein einzelnes Testen jeder Vorrichtung ausgewählt werden, entweder während die Vorrichtung auf einem Wafer ist oder nachdem die Vorrichtung von dem Wafer getrennt und gehäust wurde. Bei einem weiteren Ausführungsbeispiel könnte der Temperaturbereich unter Verwendung von Entwurfs- und Simulationssoftware bestimmt werden, bevor die Vorrichtung hergestellt wird.
  • Wo der Schwellentemperaturbereich während einer Entwurfsphase der Speichervorrichtung 100 bestimmt wird, könnte der Temperaturbereich während der Entwurfsphase auf der Vorrichtung gespeichert werden, indem z. B. der Temperaturbereich in einem Nur-Lese-Speicher (ROM) der Speichervorrichtung gespeichert wird. Wo der Temperaturbereich während einer Herstellungs- oder Testphase der Speichervorrichtung bestimmt wird, könnte der Temperaturbereich auf der Vorrichtung gespeichert werden, indem eine oder mehrere Sicherungen auf der Speichervorrichtung programmiert werden. Bei einem Ausführungsbeispiel könnten die Sicherungen Laserschnittsicherungen sein. Bei einem weiteren Ausführungsbeispiel könnten die Sicherungen elektronisch programmierbare Sicherungen (e-Sicherungen) sein. Weitere Verfahren zum Bestimmen und Speichern eines Temperaturbereichs, z. B. Bestimmen des Temperaturbereichs während einer Initialisierungsphase der Speichervorrichtung 100 und Speichern des Bereichs in einem oder mehreren Registern, sollten für Fachleute auf dem Gebiet ohne weiteres ersichtlich sein.
  • Bei einem Ausführungsbeispiel der Erfindung könnte ein Steuersignal aus einem Temperatursensor verwendet werden, um zu verhindern, dass der getaktete Standby-Modus in einem Temperaturbereich arbeitet, der Ausfälle der Speichervorrichtung 100 bewirken könnte. So könnte gemäß einem Ausführungsbeispiel die Temperatur der Speichervorrichtung 100 gemessen werden. Die Temperatur der Speichervorrichtung 100 könnte unter Verwendung des in 1 dargestellten Temperatursensors 108 gemessen werden. Wenn die gemessene Temperatur außerhalb eines Schwellentemperaturbereichs ist, könnte die Speichervorrichtung 100 in dem getakteten Standby-Modus platziert werden, wodurch die Spannungserzeugungsschaltung 112 selektiv mit dem Taktsignal Base_CLK aktiviert wird. Wenn die gemessene Temperatur innerhalb eines Schwellentemperaturbereichs ist, könnte verhindert werden, dass die Speichervorrichtung 100 in dem getakteten Standby-Modus platziert wird. Durch ein Deaktivieren des getakteten Standby-Modus für Temperaturen innerhalb des Schwellentemperaturbereichs wird eine Fehlfunktion der Speichervorrichtung 100 verhindert.
  • 9 stellt Getakteter-Standby-Modus-Steuerungen 914 dar, die ein Getakteter-Standby-Modus-Steuersignal (CSM_CLK) unter Verwendung eines Getakteter-Standby-Modus-Aktivierungssignals (CSM_EN), eines Basistaktsignals (Base_CLK) und eines Temperatursignals zum Deaktivieren des getakteten Standby-Modus, als Temp_DIS bezeichnet, erzeugen. Gemäß einem Ausführungsbeispiel der Erfindung könnte das Temp_DIS-Signal durch die Steuerschaltungen 102 der Speichervorrichtung 100 erzeugt werden. Die Steuerschaltungen 102 könnten z. B. den Temperatursensor 108 verwenden, um die Temperatur der Speichervorrichtung 100 zu messen. Wenn die Temperatur der Speichervorrichtung innerhalb eines akzeptablen Bereichs ist (derart, dass der Betrag von VDROOP nicht inakzeptabel groß ist, oder derart, dass TBASE innerhalb eines geeigneten Bereichs ist), könnten die Steuerschaltungen 102 Temp_DIS auf einen bestimmten Logikpegel setzen (z. B. einen niedrigen Logikpegel), wobei so der getaktete Standby-Modus aktiviert wird und bewirkt wird, dass CSM_CLK durch die Getakteter-Standby-Modus-Steuerungen 914 unter Verwendung von Base_CLK erzeugt wird, wie oben beschrieben wurde. Wenn die Temperatur der Speichervorrichtung nicht innerhalb eines akzeptablen Bereichs ist (derart, dass der Betrag von VDROOP inakzeptabel groß ist oder TBASE nicht innerhalb eines geeigneten Bereichs ist), könnten die Steuerschaltungen 102 Temp_DIS auf einen bestimmten Logikpegel setzen (z. B. einen hohen Logikpegel), wobei so der getaktete Standby-Modus deaktiviert wird und bewirkt wird, dass CSM_CLK auf einen Logikpegel gesetzt wird (z. B. einen niedrigen Logikpegel), der die Spannungserzeugungsschaltung 112 fortwährend aktivieren und dadurch eine Fehlfunktion der Speichervorrichtung 100 verhindern könnte.
  • 10 ist ein Zeitdiagramm, das ein Getakteter-Standby-Modus-Steuersignal (CSM_CLK), das selektiv eine Spannungserzeugungsschaltung 112 unter Verwendung eines Temperatursignals aktiviert und deaktiviert, gemäß einem Ausführungsbeispiel der Erfindung darstellt. Der getaktete Standby-Modus könnte zu einer Zeit T1 aktiviert werden, wenn CSM_EN auf einen hohen Logikpegel angehoben wird. Wenn CSM_EN auf einen hohen Logikpegel angehoben wird, könnten die Getakteter-Standby-Modus-Steuerungen 914 bestimmen, ob das Temp_DIS-Signal anzeigt, dass die Betriebstemperatur der Speichervorrichtung innerhalb einer geeigneten Betriebsschwelle für den getakteten Standby-Modus ist. Wenn das Temp_DIS-Signal anzeigt, dass die Vorrichtung bei einer geeigneten Temperatur arbeitet (z. B. wenn das Temp_DIS-Signal auf einem niedrigen Logikpegel ist), könnten die Getakteter-Standby-Modus-Steuerungen bewirken, dass CSM_CLK auf einen hohen Logikpegel angehoben wird, was die Spannungserzeugungsschaltung 112 deaktiviert. Während das Temp_DIS-Signal weiter auf einem niedrigen Logikpegel bleibt, was anzeigt, dass die Speichervorrichtung 100 bei einer geeigneten Temperatur für den getakteten Standby-Modus arbeitet, könnten die Getakteter-Standby-Modus- Steuerungen 914 das CSM_CLK-Signal unter Verwendung des Base_CLK-Signals erzeugen. Entsprechend könnten zu einer Zeit T2 die Getakteter-Standby-Modus-Steuerungen eine ansteigende Flanke des Base_CLK-Signals erfassen und einen Niedriglogikpegelpuls einer Breite TPW für das CSM_CLK-Signal erzeugen. Wenn das CSM_CLK-Signal ein niedriger Logikpegel ist, könnte die Spannungserzeugungsschaltung 112 aktiviert werden und könnte Leistung verbrauchen, während die Ausgangsspannung VOUT erzeugt wird.
  • Zu einer bestimmten späteren Zeit T3 könnte die Betriebstemperatur der Speichervorrichtung in einen Temperaturbereich eintreten, der einen inakzeptablen Spannungsabfall VDROOP oder eine inakzeptable Basistaktzeitdauer TBASE bewirkt. Die Temperatur der Speichervorrichtung 100 könnte durch den Temperatursensor 108 in den Steuerschaltungen 102 erfasst werden und die Steuerschaltungen 102 könnten dann bestimmen, dass die Temperatur außerhalb eines akzeptablen Betriebsbereichs des getakteten Standard-Modus ist. Entsprechend könnten zu einer Zeit T3 die Steuerschaltungen 102 das Temp_DIS-Signal auf einen hohen Logikpegel anheben, was anzeigt, dass der getaktete Standby-Modus deaktiviert werden soll. Wenn das Temp_DIS-Signal angelegt ist, könnten die Getakteter-Standby-Modus-Steuerungen 914 bewirken, dass CSM_CLK auf einen niedrigen Logikpegel gesenkt wird, was den getakteten Standby-Modus deaktiviert und die Spannungserzeugungsschaltung fortwährend aktiviert. Während Temp_DIS angelegt ist, hat das Basistaktsignal Base_CLK unter Umständen keine Wirkung auf CSM_CLK. Entsprechend hat zu einer Zeit T4 eine ansteigende Flanke auf dem Base_CLK-Signal unter Umständen keine Wirkung auf das CSM_CLK-Signal. Durch ein Deaktivieren des getakteten Standby-Modus für die gemessene Temperatur, die innerhalb des Bereichs inakzeptabler Temperaturen für die Speichervorrichtung 100 ist, wird eine Fehlfunktion der Speichervorrichtung verhindert.
  • Nachdem die Temperatur der Speichervorrichtung 100 in einen inakzeptablen Bereich eingetreten ist, könnte sich die Temperatur später wieder verändern und in einen akzeptablen Temperaturbereich eintreten. Entsprechend könnten zu einer Zeit T5 die Steuerschaltungen 102 eine Veränderung an der Temperatur der Speichervorrichtung 100 erfassen, wobei die Temperatur innerhalb eines akzeptablen Temperaturbereichs ist, derart, dass die Speichervorrichtung 100 ohne Fehlfunktion in dem getakteten Standby-Modus arbeiten könnte. Entsprechend könnten zu einer Zeit T5 die Steuerschaltungen 102 das Temp_DIS-Signal senken, was anzeigt, dass der getaktete Standby-Modus einmal wieder aktiviert werden könnte. Wenn die Getakteter-Standby-Modus-Steuerungen erfassen, dass das Temp_DIS-Signal gesenkt wurde, könnte das CSM_CLK-Signal auf einen hohen Logikpegel angehoben werden, was bewirkt, dass die Spannungserzeugungsschaltung 112 deaktiviert wird, und Leistung einspart. Während das Temp_DIS-Signal auf einem niedrigen Logikpegel bleibt und das CSM_EN-Signal auf einem hohen Logikpegel bleibt, könnten die Getakteter-Standby-Modus-Steuerungen 914 jede ansteigende Flanke von Base_CLK erfassen (z. B. zu einer Zeit T6) und einen entsprechenden Niedriglogikpegelpuls einer Dauer TPW für das CSM_CLK-Signal erzeugen. Während die Speichervorrichtung 100 arbeitet, könnten die Steuerschaltungen 102 weiterhin die Temperatur der Speichervorrichtung 100 überwachen und Temp_DIS entsprechend anheben oder senken. So könnte das Temp_DIS-Signal verwendet werden, um sicherzustellen, dass der Betrag von VDROOP nicht inakzeptabel groß wird, und dass TBASE nicht inakzeptabel lang oder kurz wird.
  • In einigen Fällen könnte ein Deaktivieren des getakteten Standby-Modus basierend auf der Temperatur der Speichervorrichtung 100 auch sicherstellen, dass die Zeitdauer TBASE des Basistaktsignals Base_CLK nicht so klein wird, dass bewirkt wird, dass die Getakteter-Standby-Modus-Steuerungen 914 in einen unbekannten Zustand eintreten. 11 ist ein Zeitdiagramm, das ein Basistaktsignal Base_CLK darstellt, das mit der Temperatur variiert und bewirkt, dass die Getakteter-Standby-Modus-Steuerungen 914 in einigen Fällen in einen unbekannten Zustand eintreten.
  • Wie oben beschrieben wurde, könnten für einige Temperaturbereiche die Getakteter-Standby-Modus-Steuerungen 914 das Base_CLK-Signal verwenden, um erfolgreich das CSM_CLK-Signal zu erzeugen, das verwendet wird, um selektiv die Spannungserzeugungsschaltung 112 zu aktivieren und zu deaktivieren (wie unter der Überschrift „Korrekt" dargestellt). In anderen Fällen jedoch könnte die Temperatur der Speichervorrichtung 100 in einen derartigen Temperaturbereich eintreten, dass die Frequenz des Basistaktsignals Base_CLK bewirkt, dass die Getakteter-Standby-Modus-Steuerungen 914 in einen unbekannten Zustand eintreten und ein CSM_CLK mit einem unbekannten oder unvorhersehbaren Wert erzeugen (in 11 unter der Überschrift „Falsch" dargestellt). Die Getakteter-Standby-Modus-Steuerungen 914 könnten einen unbekannten oder unvorhersehbaren Wert von CSM_CLK erzeugen, wo z. B. die Zeitdauer TBASE des Basistaktsignals kleiner oder gleich der Größe der Pulsbreite TPW ist, die für CSM_CLK durch die Getakteter-Standby-Modus-Steuerungen 914 erzeugt wird. Dies könnte aufgrund von Synchronisationsproblemen innerhalb des Schaltungsaufbaus in den Getakteter-Standby-Modus-Steuerungen 914 auftreten, der verwendet wird, um das CSM_CLK-Signal zu erzeugen. So könnte zu einer Zeit T1 eine ansteigende Flanke von Base_CLK bewirken, dass ein Niedriglogikwertpuls einer Dauer TPW für CSM_CLK erzeugt wird. Zu einer bestimmten späteren Zeit T2 vor dem Ende des Pulses könnte eine weitere ansteigende Flanke für das Base_CLK-Signal auftreten, was bewirkt, dass das CSM_CLK-Signal durch die Getakteter-Standby-Modus-Steuerungen 914 in einem unbekannten Zustand platziert wird. Gemäß einem Ausführungsbeispiel der Erfindung könnte der in 11 dargestellte unbekannte Zustand verhindert werden, indem die Getakteter-Standby-Modus-Steuerungen für Temperaturbereiche der Speichervorrichtung 100 deaktiviert werden, die bewirken, dass die Zeitdauer TBASE des Base_CLK unter die Dauer der Pulsbreite TPW fällt. Anders ausgedrückt könnte der Temperaturbereich, für den der getaktete Standby-Modus deaktiviert wird, derart ausgewählt werden, dass der Temperaturbereich Temperaturen umfasst, bei denen die Taktfrequenz über einer kritischen Frequenz liegt.
  • Wieder Bezug nehmend auf 1 könnte bei einem Ausführungsbeispiel der Erfindung ein getakteter Standby-Modus mit einem weiteren Schaltungsaufbau auf der Speichervorrichtung 100 verwendet werden, wie z. B. einem Steuerschaltungsaufbau 102, Speicherarrays 104 oder einem bestimmten anderen Schaltungsaufbau auf der Speichervorrichtung 100. Bei einem Ausführungsbeispiel könnte ein einzelner Satz von Getakteter-Standby-Modus-Steuerungen 914 für die gesamte Speichervorrichtung 100 verwendet werden. Bei einem weiteren Ausführungsbeispiel könnten mehrere Sätze von Getakteter-Standby-Modus-Steuerungen 914 für unterschiedliche Schaltungen in der Speichervorrichtung 100 verwendet werden. Wo z. B. die Speichervorrichtung mehrere Spannungserzeugungsschaltungen 112 aufweist, könnte eine separate Getakteter-Standby-Modus-Steuerung 914 für jede Spannungserzeugungsschaltung 112 verwendet werden. Bei einem weiteren Ausführungsbeispiel könnten unterschiedliche Steuersignale (CSM_EN, Base_CLK und Temp_DIS) für jede Getakteter-Standby-Modus-Steuerung 914 verwendet werden, derart, dass ein speziell zugeschnittenes CSM_CLK-Signal für jede Spannungserzeugungsschaltung 112 gemäß einer Nutzung der Speichervorrichtung jeder Ausgangsspannung V1, V2, ..., VX und gemäß den machbaren Temperaturbereichen für jede Ausgangsspannung V1, V2, ..., VX eingesetzt werden könnte.
  • Während sich Vorstehendes auf Ausführungsbeispiele der vorliegenden Erfindung richtet, könnten andere und weitere Ausführungsbeispiele der Erfindung entwickelt werden, ohne von dem grundlegenden Schutzbereich derselben abzuweichen, und der Schutzbereich derselben ist durch die folgenden Ansprüche bestimmt.
    •

Claims (20)

  1. Ein Verfahren zum Steuern eines Spannungserzeugers für eine Speichervorrichtung, wobei das Verfahren folgende Schritte aufweist: Messen einer Temperatur der Speichervorrichtung; wenn die gemessene Temperatur außerhalb eines Schwellentemperaturbereichs ist, Erlauben, dass die Speichervorrichtung in einem getakteten Standby-Modus (CSM) platziert wird, wodurch der Spannungserzeuger selektiv mit einem Taktsignal aktiviert wird; und wenn die gemessene Temperatur innerhalb eines Schwellentemperaturbereichs ist, Verhindern, dass die Speichervorrichtung in dem getakteten Standby-Modus (CSM) platziert wird.
  2. Das Verfahren gemäß Anspruch 1, bei dem der Schwellenbereich eine beliebige Temperatur über einer Schwellentemperatur ist.
  3. Das Verfahren gemäß Anspruch 1, bei dem die Zeitdauer des Taktsignals derart ausgewählt wird, dass die durch den Erzeuger ausgegebene Spannung innerhalb der Zeitdauer nicht unter eine Schwellenspannung fällt.
  4. Das Verfahren gemäß Anspruch 1, bei dem der Temperaturbereich derart ausgewählt wird, dass der Temperaturbereich Temperaturen umfasst, bei denen die Taktfrequenz über einer kritischen Frequenz ist.
  5. Eine Speichervorrichtung, die folgende Merkmale aufweist: eine Spannungserzeugungsschaltung, die konfiguriert ist, um eine Spannung beizubehalten; eine Steuerschaltung, die konfiguriert ist, um selektiv die Spannungserzeugungsschaltung zu aktivieren durch: Messen einer Temperatur der Speichervorrichtung; wenn die gemessene Temperatur außerhalb eines Schwellentemperaturbereichs ist, Platzieren der Speichervorrichtung in einem getakteten Standby-Modus (CSM), wodurch der Spannungserzeuger selektiv mit einem Taktsignal aktiviert wird; und wenn die gemessene Temperatur innerhalb eines Schwellentemperaturbereichs ist, Verhindern, dass die Speichervorrichtung in dem getakteten Standby-Modus (CSM) platziert wird.
  6. Die Speichervorrichtung gemäß Anspruch 5, bei der der Schwellenbereich eine beliebige Temperatur über einer Schwellentemperatur ist.
  7. Die Speichervorrichtung gemäß Anspruch 5, bei der die Zeitdauer des Taktsignals derart ausgewählt ist, dass die durch die Spannungserzeugungsschaltung ausgegebene Spannung innerhalb der Zeitdauer nicht unter eine Schwellenspannung fällt.
  8. Die Speichervorrichtung gemäß Anspruch 5, bei der der Temperaturbereich derart ausgewählt ist, dass der Temperaturbereich Temperaturen umfasst, bei denen die Taktfrequenz über einer kritischen Frequenz ist.
  9. Ein Verfahren zum Steuern eines Spannungserzeugers für eine Speichervorrichtung, wobei das Verfahren folgenden Schritt aufweist: Deaktivieren eines getakteten Standby-Modus (CSM), wodurch der Spannungserzeuger selektiv in Verbindung mit einem Taktsignal aktiviert wird, wenn eine gemessene Temperatur der Speichervorrichtung innerhalb eines Schwellentemperaturbereichs ist.
  10. Das Verfahren gemäß Anspruch 9, bei dem das Deaktivieren des getakteten Standby-Modus ein Setzen des Taktsignals auf einen niedrigen Logikpegel, während die gemessene Temperatur der Speichervorrichtung innerhalb des Schwellentemperaturbereichs ist, aufweist.
  11. Das Verfahren gemäß Anspruch 9, bei dem der Schwellentemperaturbereich eine beliebige Temperatur über einer Schwellentemperatur ist.
  12. Das Verfahren gemäß Anspruch 9, bei dem eine Zeitdauer des Taktsignals derart ausgewählt wird, dass die durch den Erzeuger ausgegebene Spannung innerhalb der Zeitdauer nicht unter eine Schwellenspannung fällt.
  13. Das Verfahren gemäß Anspruch 9, bei dem der Schwellentemperaturbereich derart ausgewählt wird, dass der Temperaturbereich Temperaturen umfasst, bei denen eine Taktfrequenz des Taktsignals über einer kritischen Frequenz ist.
  14. Eine integrierte Schaltung, die folgende Merkmale aufweist: einen Temperatursensor; eine Spannungserzeugungsschaltung; und einen Steuerschaltungsaufbau, der konfiguriert ist, um: eine Temperatur der integrierten Schaltung mit dem Temperatursensor zu messen; einen getakteten Standby-Modus (CSM) zu deaktivieren, wodurch die Spannungserzeugungsschaltung selektiv in Verbindung mit einem Taktsignal aktiviert wird, wenn die gemessene Temperatur der integrierten Schaltung innerhalb eines Schwellentemperaturbereichs ist.
  15. Die integrierte Schaltung gemäß Anspruch 14, bei der das Deaktivieren des getakteten Standby-Modus ein Setzen des Taktsignals auf einen niedrigen Logikpegel, während die gemessene Temperatur der Speichervorrichtung innerhalb des Schwellentemperaturbereichs ist, aufweist.
  16. Die integrierte Schaltung gemäß Anspruch 14, bei der der Schwellentemperaturbereich eine beliebige Temperatur über einer Schwellentemperatur ist.
  17. Die integrierte Schaltung gemäß Anspruch 14, bei der eine Zeitdauer des Taktsignals derart ausgewählt ist, dass die durch die Spannungserzeugungsschaltung ausgegebene Spannung innerhalb der Zeitdauer nicht unter eine Schwellenspannung fällt.
  18. Die integrierte Schaltung gemäß Anspruch 14, bei der der Schwellentemperaturbereich derart ausgewählt ist, dass der Temperaturbereich Temperaturen umfasst, bei denen eine Taktfrequenz des Taktsignals über einer kritischen Frequenz ist.
  19. Eine Speichervorrichtung, die folgende Merkmale aufweist: eine Einrichtung zum Erzeugen einer Spannung; und eine Einrichtung zum selektiven Aktivieren der Einrichtung zum Erzeugen durch: Messen einer Temperatur der Speichervorrichtung; wenn die gemessene Temperatur außerhalb eines Schwellentemperaturbereichs ist, Platzieren der Speichervorrichtung in einem getakteten Standby-Modus (CSM), wodurch die Einrichtung zum Erzeugen selektiv mit einem Taktsignal aktiviert wird; und wenn die gemessene Temperatur innerhalb eines Schwellentemperaturbereichs ist, Verhindern, dass die Speichervorrichtung in dem getakteten Standby-Modus (CSM) platziert wird.
  20. Die Speichervorrichtung gemäß Anspruch 19, bei der der Temperaturbereich derart ausgewählt ist, dass der Temperaturbereich Temperaturen umfasst, bei denen die Taktfrequenz über einer kritischen Frequenz ist.
DE102006032243.6A 2005-07-22 2006-07-12 Deaktivieren eines getakteten Standby-Modus basierend auf einer Vorrichtungstemperatur Expired - Fee Related DE102006032243B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/187,643 US7177219B1 (en) 2005-07-22 2005-07-22 Disabling clocked standby mode based on device temperature
US11/187,643 2005-07-22

Publications (2)

Publication Number Publication Date
DE102006032243A1 true DE102006032243A1 (de) 2007-03-15
DE102006032243B4 DE102006032243B4 (de) 2015-09-24

Family

ID=37678912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006032243.6A Expired - Fee Related DE102006032243B4 (de) 2005-07-22 2006-07-12 Deaktivieren eines getakteten Standby-Modus basierend auf einer Vorrichtungstemperatur

Country Status (5)

Country Link
US (1) US7177219B1 (de)
JP (1) JP2007066298A (de)
KR (1) KR100809161B1 (de)
CN (1) CN101060009A (de)
DE (1) DE102006032243B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102389A1 (ja) * 2003-05-16 2004-11-25 Fujitsu Limited 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置
US7453756B2 (en) * 2006-08-31 2008-11-18 Freescale Semiconductor, Inc. Method for powering an electronic device and circuit
US8200999B2 (en) * 2008-08-11 2012-06-12 International Business Machines Corporation Selective power reduction of memory hardware
US8134874B2 (en) * 2009-01-16 2012-03-13 Apple Inc. Dynamic leakage control for memory arrays
US8374007B2 (en) * 2010-03-16 2013-02-12 Macronix International Co., Ltd. Supplying power with maintaining its output power signal with the assistance of another power apply and method therefor
US9423814B2 (en) 2010-03-16 2016-08-23 Macronix International Co., Ltd. Apparatus of supplying power while maintaining its output power signal and method therefor
US8169811B2 (en) * 2010-07-13 2012-05-01 Nxp B.V. Non-volatile re-programmable memory device
US10378967B1 (en) 2016-10-27 2019-08-13 Rambus Inc. Dual temperature band integrated circuit device
KR20180130872A (ko) * 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09288897A (ja) * 1996-04-19 1997-11-04 Sony Corp 電圧供給回路
JPH11288588A (ja) * 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体回路装置
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US6677804B2 (en) * 2002-02-11 2004-01-13 Micron Technology, Inc. Dual bandgap voltage reference system and method for reducing current consumption during a standby mode of operation and for providing reference stability during an active mode of operation

Also Published As

Publication number Publication date
KR100809161B1 (ko) 2008-03-03
CN101060009A (zh) 2007-10-24
US20070019489A1 (en) 2007-01-25
KR20070012227A (ko) 2007-01-25
JP2007066298A (ja) 2007-03-15
US7177219B1 (en) 2007-02-13
DE102006032243B4 (de) 2015-09-24

Similar Documents

Publication Publication Date Title
DE102006032243B4 (de) Deaktivieren eines getakteten Standby-Modus basierend auf einer Vorrichtungstemperatur
DE102006035122A1 (de) Aufrechterhalten interner Spannungen einer integrierten Schaltung ansprechend auf einen getakteten Standby-Modus
DE602005002036T2 (de) Temperatursensor-schema
DE602004007932T2 (de) Temperatursensor-schema
DE10220328B4 (de) Schaltung zur Taktsignalerzeugung, zugehörige integrierte Schaltkreisbauelemente und Auffrischtaktsteuerverfahren
DE69331214T2 (de) Dynamische RAM-Einrichtung mit einem Stromversorgungssystem mit angepasster Vorspannung für Transistoren und Kondensatoren in einem Einbrenntestverfahren
DE19655033B9 (de) Halbleitereinrichtung
DE602004013391T2 (de) Temperaturkompensierte Widerstands-RAM (RRAM)-Schaltung
DE102007012177B4 (de) Speichervorrichtung, System mit einer Speichervorrichtung sowie Verfahren zum Bestimmen einer Temperatur einer Speichervorrichtung
DE102004049252B4 (de) Temperaturabtastschaltung und Periodensteuerschaltung
DE10234142A1 (de) Halbleitervorrichtung
DE10106407A1 (de) Schaltung zur Erzeugung einer internen Spannung
DE10300948A1 (de) Auffrischbetrieb benötigende Halbleiterspeicher-Vorrichtung
DE112016004414T5 (de) Parametermessung innerhalb eines Chips
KR100807423B1 (ko) 메모리 소자용 전압 발생기 제어방법, 메모리 소자, 메모리소자의 클록 대기모드 제어방법 및 장치
DE102006004851B4 (de) Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
DE102006018921A1 (de) Integrierter Halbleiterspeicher mit Auffrischung von Speicherzellen
DE102016124962B4 (de) Speichervorrichtung und Verfahren zum Steuern einer Speicherunterstützungsfunktion
DE10002374C2 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
KR20080001127A (ko) 반도체 메모리 장치
DE10321452A1 (de) Implementierung eines Temperatursensors zum Steuern von internen Chipspannungen
DE112017000318B4 (de) Halbleitervorrichtung
EP1953762B1 (de) Speichervorrichtung mit reduziertem Leistungsverbrauch im Bereitschaftsbetrieb und Betriebsverfahren dafür
DE102005030594A1 (de) Schaltung und Verfahren zum Einstellen einer Schwellendrift über eine Temperatur bei einem CMOS-Empfänger
DE19813201A1 (de) Einschaltrücksetzschaltung, die ein Einschaltrücksetzsignal erzeugt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20150608

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

Effective date: 20150608

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee