CN101060009A - 基于设备温度禁止时钟控制备用模式 - Google Patents

基于设备温度禁止时钟控制备用模式 Download PDF

Info

Publication number
CN101060009A
CN101060009A CNA200610149216XA CN200610149216A CN101060009A CN 101060009 A CN101060009 A CN 101060009A CN A200610149216X A CNA200610149216X A CN A200610149216XA CN 200610149216 A CN200610149216 A CN 200610149216A CN 101060009 A CN101060009 A CN 101060009A
Authority
CN
China
Prior art keywords
temperature
memory devices
standby mode
threshold
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200610149216XA
Other languages
English (en)
Inventor
G·W·亚历山大
B·海尔曼
D·赫尔伯特
T·帕特施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101060009A publication Critical patent/CN101060009A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种用于控制存储器设备的电压发生器的方法和装置。存储器设备的温度被测量。如果所测量到的温度超出阈值温度范围，允许存储器设备被设置在时钟控制备用模式(CSM)中，从而电压发生器通过时钟信号被选择性地使能。如果所测量到的温度在阈值温度范围内，阻止存储器设备被设置在时钟控制备用模式(CSM)中。

Description

基于设备温度禁止时钟控制备用模式
相关申请的交叉引用
[0001]本申请与由Herbert等人于2005年7月22日提交的美国专利申请相关，该申请序列号为＿/＿＿,＿＿，题目为“Clocked Standby Mode withMaximum Clock Frequency(具有最大时钟频率的时钟控制备用模式)”，代理号为INFN/0164。这里并入该相关专利申请的全部内容作为参考。
技术领域
[0002]本发明的实施例通常涉及数字电路中时钟控制备用模式(CSM：Clocked Standby Mode)的改进实现。
背景技术
[0003]集成电路(IC)设备通常通过使用各种内部发生电压来操作，用以减小对波动外部电压的灵敏度。每个内部发生电压也可以用于执行IC所需的不同功能。电压发生电路可用于产生各种必需的内部电压。典型的存储器设备，如动态随机存储器(DRAM)设备可以包括许多这样的电压发生电路，该电压发生电路被配置用来生成多种电压，该电压包括关于接地参考的正电压(例如升压字线电压或VPP)和关于接地参考的负电压(例如向后偏置电压VBB或负字线电压VNWL)。
[0004]给定设备上的每个电压发生电路在产生电压时都会消耗能量。为了保存IC设备消耗的全部能量，电压发生电路会被置于其中电路被选择性地使能和禁止的模式中(被称作为备用模式)。当所需的电压正在被IC设备使用时(例如，为了保持所产生的电压)，电压发生电路会被使能。举个例子，如果该IC设备是一个存储器，当该存储器正在使用电压发生电路的输出电压执行访问时(例如，读或写)，电压发生电路就会被使能。当电压发生电路被使能时，电压发生电路就会消耗能量并且保持所需的电压。当存储器设备不被访问时，电压发生电路就会被禁止。当电压发生电路被禁止时，该电路消耗较少的能量并且不产生所需的电压。由于存储器的每一个访问都能够根据时钟信号被定时(例如，存储器的每一个访问都会出现在时钟信号的上升沿)，该时钟信号仅在访问之前被用于选择性地使能或禁止电压发生电路。因此，备用模式可以被称作为时钟控制备用模式(CSM)。
[0005]图1是描述使用时钟控制备用模式的范例存储器设备100的方框图。存储器设备100具有用于访问存储器设备100的一个或多个存储器阵列104的控制电路102。该控制电路102具有多个用于配置和控制该存储器设备的内部电路。例如，该控制电路102可以具有用于产生各种时钟信号的时钟电路106和用于测量存储器设备100的温度的温度传感器108。
[0006]存储器设备100包括施加内部发生电压(VOUT，V1，V2，...Vx)给控制电路102和存储器设备100的存储器阵列104的电压发生电路112。每个内部发生电压V1，V2，...Vx都被生成起到参考电压的作用。参考电压可以由参考电压发生器产生并且由控制电路102使用来访问(例如，读，写，或刷新)存储器阵列104。该电压发生电路112可以通过时钟控制备用模式控制器(controls)114被选择性也使能或禁止。在某些例子中，时钟控制备用模式控制器114可以由控制电路102使能或禁止。在其他例子中，时钟控制备用模式控制器114可以被永久地使能使得使能信号不被使用，或者通过熔断诸如激光熔丝或存储器设备100的电子可编程熔丝的熔丝而被永久地使能。
[0007]图2是描述被用于选择性地使能一个或多个电压发生电路112的范例时钟控制备用模式控制器114的方框图。时钟控制备用模式控制器的输入可以是基本时钟信号(称作为Base_CLK)和使能时钟控制备用模式的信号(称作为CSM_EN)。当CSM_EN是一个高逻辑值的时候，时钟控制备用模式会被使能，并且该时钟控制备用模式电路可以使用该基本时钟信号来产生选择性的使能或禁止电压发生电路112的时钟控制备用模式时钟信号(称作为CSM_CLK)。当CSM_EN是一个确定值时(例如，低逻辑值)，该时钟控制备用模式会被禁止，意味着电压发生电路112会持续地产生电压。当时钟控制备用模式被禁止时，CSM_CLK信号会被设置为一个恒定值(例如，低逻辑值)，从而持续地使能电压发生电路112。
[0008]图3是描述范例电压发生电路112的电路图。该电压发生电路具有用来产生参考电压(称作为VREF)的电路310，该参考电压随后被电压调整器320使用来产生一个输出电压(称作为VOUT)。当电压发生器被使能时(例如，当CMS_CLK信号为低逻辑值时)，开关S1 302，S2 308和S3 318被关闭而开关S4 312被打开，从而允许电流流经电压发生电路112并且如下文描述的生成来自参考电压VREF的输出电压Vout。
[0009]如果CMS_CLK从低逻辑值变到高逻辑值，则电压发生器112会被禁止。当电压发生器被禁止时，开关S1 302，S2 308和S3 318打开而开关S4 312关闭。当开关S1 302，S2 308和S3 318被打开时，电压发生电路112会消耗更少的能量。当电压发生电路112被禁止时，VOUT可以通过开关S318和S4 312和存储器设备100中的其他电压隔离开，该输出电压被称作为浮动输出电压。当电压发生电路被禁止时，输出线路上的电容会一直使输出电压保持接近给定的电平(例如，位于电压发生电路被禁止时刻的VOUT)，直到电压发生电路112通过CSM_CLK从高逻辑值切换到低逻辑值再次被使能。
[0010]图4说明了在电压发生电路112的输出电压VOUT的作用下，时钟控制备用模式的时序图。在T1时刻，CSM_EN信号处在一个低逻辑值，这表明时钟控制备用模式被禁止。因此，通过时钟控制备用模式控制器114产生的CSM_CLK信号就可以被设置为低逻辑值，使能电压发生电路112并且保持VOUT位于恒定电平。当电压发生电路112被使能时，基本时钟信号Base_CLK对CSM_CLK信号没有影响。
[0011]在此后的T2时刻，CSM_EN信号升高到高逻辑值，启动时钟控制备用模式。当CSM_EN信号升高时，时钟控制备用模式控制器114将CSM_CLK信号设置为高逻辑值，使得电压发生电路112被禁止，从而使VOUT浮动。当CSM_EN信号升高时，时钟控制备用模式控制器114使用Base_CLK信号产生CMS_CLK。这样，在此后的T3时刻，当Base_CLK的上升沿被检测到时，CSM_CLK会被降低到低逻辑值，使得电压发生电路112被再次使能并且通过电压发生电路112激活VOUT。
[0012]如前所述，Base_CLK的上升沿可以被用来使能电压发生电路112，因为Base_CLK的上升沿相应于对存取器设备100的访问(例如，读或写)。在每个访问期间，通过电压发生电路112产生的电压VOUT可以被控制电路102使用来访问存储器阵列104。在VOUT正在被使用的期间，电压发生电路有效地产生并且调整VOUT使得来自存储器设备100的VOUT上的加载不会使VOUT低于临界电平。
[0013]在Base_CLK的每个上升沿之后，CSM_CLK信号会在一设定时期内被置低，被称作为脉冲宽度时间，TPW。在TPW结束后，CSM_CLK信号被再次产生，使得电压发生电路112被再次禁止。尽管CSM_EN信号被确定，确定和降低CSM_CLK的过程在Base_CLK的每个上升沿持续。从而，Base_CLK的持续时间(TBASE)和CSM_CLK的脉冲宽度TPW决定了电压产生电路112何时被禁止以及持续多长时间。
[0014]当电压发生电路112被禁止且VOUT浮动时，VOUT不会保持在一个精确的数值该数值会通过禁止的电压发生电路112浮动。每次电压发生电路112被禁止时，诸如电流泄漏的副作用会缓慢地减弱VOUT，即使VOUT通过使用开关S1 302，S2 308，S3 318和S4 312被电隔离。VOUT的衰减在图4中表示为VDROOP。每当电压发生电路112被禁止就开始这种衰减，一直持续到电压发生电路112通过Base_CLK的上升沿和CSM_CLK信号相应的减少被使能。每次电压发生电路112被使能时，电压发生电路112都会花费一有限的时间通过使VOUT回到VREF电平来校正VOUT。VDROOP越大，电压发生电路112恢复VOUT花费的时间就越长。由于TBASE和TPW可以被用来控制电压发生电路112被禁止的时间长度，TBASE和TPW还会影响VDROOP的大小以及电压发生电路112使VOUT返回到适当电平所需的相应时间。
[0015]由于VOUT可以被存储器设备100中的其他电路使用，VOUT不能低于临界电平是很重要的。如果VOUT降得太低，使用VOUT的其他电路就不能正确的起作用。举个例子，如果VOUT被用于刷新存储器阵列104并且VOUT下降到临界电平以下，则存储器阵列104就不能被适当地刷新而且存储器阵列104中的数据也会丢失。从而，TBASE和TPW被设计，于是VDROOP的大小不会变得太大，并且电压发生电路112被使能的时间足够使VOUT返回到运行存储器设备100所需的适当电平。类似地，TBASE和TPW可以被选择，使得电压产生电率112被禁止的时间(计算为TBASE-TPW)足够短，从而VOUT不会降低到不可接受的电平以下。
[0016]在一些情况中，当设备运行时，设备操作字符的变化会引起VOUT中更大的压降。举个例子，Base_CLK信号的持续时间TBASE会随着存储器设备100的温度改变。如果存储器设备100的温度使TBASE增加，电压发生电路112会被长时间的禁止并且VDROOP会变得更大。在另一个例子中，影响VDROOP的电流的大小会随着存储器的温度变化。例如，对于温度的变化，电流会增加，使得VDROOP相应地提高。从而，存储器设备100的操作字符的改变会使VOUT迅速下降，从而电压发生电路112不能使VOUT返回到运行存储器设备100所需的正常电平，于是使存储器设备100发生故障。
[0017]因此需要改进用于使能和禁止电压发生电路的方法和装置。
发明内容
[0018]本发明提供了用于控制存储器设备的电压发生器的方法和装置。在本发明的一个实施例中，提供了用于控制存储器设备的电压发生器的方法和装置。存储器设备的温度被测量。如果测量的温度超过了阈值温度范围，则存储器设备被允许设置在时钟控制备用模式(CSM)中，因此电压发生器根据时钟信号被选择性地使能。如果测量的温度在阈值温度范围内，则存储器设备会被阻止设置在时钟控制备用模式(CSM)中。在一个实施例中，温度范围可以被这样选择，使得该温度范围包括时钟频率超过临界频率时所处的温度。
[0019]在本发明的另一个实施例中，如果存储器设备所测量到的温度在阈值温度范围内，时钟控制备用模式(CSM)被禁止，从而电压发生器根据时钟信号被选择性地使能阈值温度。在一个实施例中，禁止时钟控制备用模式的步骤包括当存储器设备所测量的温度处于临界温度范围内时，将时钟信号设置为低逻辑值。在另一个实施例中，时钟信号的周期被选择，使得发生器的输出电压在周期内不会降低到极限电压以下。在另一个实施例中，阈值温度范围被选择，使得温度范围包括时钟信号的时钟频率超过临界频率时所处的温度。
[0020]本发明的另一个实施例提供了一种存储器设备。在一个实施例中，存储器设备具有用于产生电压的装置和用于选择性地使能该发生装置的装置。用于选择性地使能的装置测量该存储器设备的温度。如果所测量的温度超过阈值温度的范围，则存储器设备会被设置在时钟控制备用模式(CSM)中，因此发生装置通过时钟信号被选择性地使能。如果所测量的温度是在阈值温度范围内，则存储器设备会避免被设置在时钟控制备用模式(CSM)中。在一个实施例中，温度范围可以被选择，使得该温度范围包括时钟频率超过临界频率时所处的温度。
附图说明
[0021]于是通过这种方式，能够更详细地理解本发明的上述特征，通过上述简要概述，实施例能够引证本发明更具体的描述，一些实施例在附图中说明了。然而，应当指出，附图仅示出本发明的典型实施例，因此不能认为是限制其范围，对于本发明可以接受其他等效的实施例。
[0022]图1是描述使用时钟控制备用模式的范例设备的方框图。
[0023]图2是描述被用于选择性地使能一个或多个电压发生电路的范例时钟控制备用模式控制器的方框图。
[0024]图3是描述范例电压发生电路的电路图。
[0025]图4是描述时钟控制备用模式对电压发生电路的输出电压VOUT的影响的时序图。
[0026]图5是描述了根据本发明的一个实施例被配置来生成使用两个时钟信号的时钟控制备用模式时钟信号的时钟控制备用模式控制器114的方框图。
[0027]图6是描述了根据本发明一个实施例由具有最大周期的时钟信号产生的时钟控制备用模式控制信号的时序图。
[0028]图7是描述了根据本发明一个实施例，由具有小于另一个时钟信号的最大周期的周期的时钟信号产生的时钟控制备用模式控制信号的时序图。
[0029]图8是描述了输出电压关于温度的压降的的波形图。
[0030]图9描述了根据本发明的一个实施例，通过使用禁止时钟控制备用模式的温度信号来产生时钟控制备用模式控制信号的时钟控制备用模式控制器。
[0031]图10是描述了根据本发明的一个实施例，通过使用温度信号选择性的使能和禁止电压发生电路的时钟控制备用模式控制信号的时序图。
[0032]图11是描述了随着温度而变化并使时钟控制备用模式控制器进入一个未知状态的基本时钟信号的时序图。
具体实施方式
[0033]本发明提供了用于控制存储器设备的电压发生器的方法和装置。在本发明的一个实施例中，提供了用于控制存储器设备的电压发生器的方法和装置。存储器设备的温度被测量。如果测量到的温度超出了阈值温度范围，存储器设备被允许设置在时钟控制备用模式(CSM)，从而电压发生器通过时钟信号被选择性地时使能。如果测量到的温度在阈值温度的范围内，该存储器设备被阻止设置在时钟控制备用模式(CSM)。
[0034]这里所描述的电路能够使用在任何数量的使用内部发生电压的设备中。然而，为了更有利于理解，以下描述将涉及存储器设备，具体地例如动态随机存取存储器(DRAM)，但不限于其中使用这里所描述的电路的设备的例子。此外，尽管下文的描述提到将特定控制信号断言为高逻辑信号或降低到低逻辑信号，本领域的技术人员应当认识到这种信号电平仅仅是示范性的并且这里所描述的任何电路可以被配置来使用任何数量的任何极性的信号。而且，尽管一些信号被认为是起源于给定的控制电路或设备，应当认识到任何所述的控制信号都可以起源于任何给定的电路或设备。类似地，诸如时钟控制备用模式控制器、控制电路、电压发生器、参考电压发生器、电压调整器等等特定电路的所述实现方式都仅仅是示范性的。本领域的技术人员应当认识到本发明的实施例适用于和这种电路的任何实现方式或配置一起使用。
具有最大时钟周期的时钟控制备用模式
[0035]参考图1，如果基本时钟信号Base_CLK的周期TBASE由于存储器设备100操作特征的变化而变得太大，那么用来选择性地使能和禁止电压发生电路112(通过使用Base_CLK生成的)的时钟控制备用模式控制信号CSM_CLK可以禁止电压发生电路112直到VOUT降低到一个不可接受的电平，使得当电压发生电路112被使能时，电压发生电路112不能够驱动VOUT返回到一个可接受的电平。当VOUT不是保持在一个可接受的电平时，存储器设备100就会出现故障。根据本发明的一个实施例，通过更改时钟控制备用模式控制器来使用两个时钟信号以产生CSM_CLK信号，VOUT的下降就会被限制在一个可接受的极限电平。
[0036]图5是描述了根据本发明的一个实施例，被配置用于使用两个时钟信号生成时钟控制备用模式时钟信号的时钟控制备用模式控制器514的方框图。时钟控制备用模式控制器514的输入可以包括使能时钟控制备用模式的信号(CSM_EN)，基本时钟信号(Base_CLK)，和提供电压发生电路112可以被禁止时间长度的最大限制的时钟信号(称作Max_CLK)。Max_CLK的周期称作TMAX。当TBASE小于TMAX时，Base_CLK可以被用来产生CSM_CLK。当TBASE大于TMAX时，Max_CLK可以被用来产生CSM_CLK。
[0037]通过设定电压发生电路112被禁止的时间长度的上限(TMAX-TPW)，VDROOP的大小可以被设定一个上限，从而确保VOUT不会降低到不可接受的电平以下并且确保当电压发生电路112被使能时能够驱动VOUT到所需的电平。从而，由MAX_CLK的周期TMAX所施加的VDROOP大小的上限确保VOUT保持在一个可以接受的电平，这与由于改变存储器设备100的操作条件导致产生的VDROOP的大小以及Base_CLK的周期TBASE内的波动无关。
[0038]如上面所描述的，当Base_CLK的周期TBASE变得太大以至于无法使VOUT保持在一个可以接受的电平上时，时钟控制备用控制器514可以使用Max_CLK的上升沿产生CSM_CLK脉冲。
[0039]图6是描述了根据本发明的一个实施例由具有最大周期TMAX的时钟信号Max_CLK所产生的时钟控制备用模式控制信号的时序图。在T1时刻，CSM_EN被断言为高逻辑电平。当CSM_EN被断言时，时钟控制备用模式被使能，并且CSM_CLK被驱动到高逻辑电平，禁止电压发生电路112。当时钟控制备用模式被使能时，时钟控制备用模式控制器514可以确定Max_CLK信号的最大周期TMAX小于Base_CLK信号的周期TBASE。因此，在T2时刻和再次在T3时刻，TMAX的上升沿可以在等于TPW的时间周期中使CSM_CLK信号降低到低逻辑电平。从而，来自CSM_CLK的脉冲之间的时间由TMAX限制，并且VDROOP的大小也会相应地被限制在一个可以接受的阈值。
[0040]图7是描述了根据本发明地一个实施例，由具有小于Max_CLK的最大周期TMAX的周期的时钟信号Base_CLK产生的时钟控制备用模式控制信号的时序图。在T1时刻，CSM_EN被断言为高逻辑电平。当CSM_EN被断言时，时钟控制备用模式被使能并且CSM_CLK被驱动到高逻辑电平，禁止电压发生电路112。
[0041]当时钟控制备用模式被使能时，时钟控制备用模式控制器514可以确定Max_CLK信号的最大周期TMAX大于Base_CLK信号的周期TBASE。当TMAX大于TBASE时，对存储器设备的存取(通常出现在Base_CLK的上升沿)在Max_CLK的每个时钟周期(TMAX)不止出现一次。从而，时钟控制备用模式控制器就可以通过使用Base_CLK来产生CSM_CLK，以确保VOUT正好在每个存取发生之前并且当VOUT即将被存储器设备100上的其他电路使用时正在由电压发生电路112产生。因此，如所述的，在T2和再次在T3时刻，Base_CLK的上升沿会使CSM_CLK在等于TPW的时间周期中降低到低逻辑电平。
[0042]即使由于存储器设备100的操作条件(例如，温度变化或存储器设备100增加了使用量)发生变化而使Base_CLK的周期TBASE缩短，时钟控制备用模式控制器514可以继续从Base_CLK中产生CSM_CLK。因此，在T4时刻存储器设备100的操作特征可以发生变化，使得TBASE缩短。由于CSM_CLK信号通过使用Base_CLK信号产生，CSM_CLK信号的周期会同样地减少。从而，如所述的，在T4和T5时刻，Base_CLK的上升沿可以导致时钟控制备用模式控制器514为CSM_CLK产生时间长度是TPW的低脉冲。通过使用Base_CLK产生CSM_CLK(当TBASE小于TMAX时)确保电压发生电路112被使能以及VOUT正好在存储器设备100的每个存取发生之前正在生成。
[0043]根据本发明的一个实施例，Max_CLK和Base_CLK可以是同步信号。当Max_CLK信号和Base_CLK信号同步时，较长周期的信号的上升沿可以与较短周期信号上升沿在时间上一致。信号之间的同步在图6的T2和T3时刻以及图7的T2、T3、T4和T5时刻中描述了。在一个实施例中，当时钟信号同步时，时钟信号可以彼此为整数倍(即，周期TMAX可以是TBASE的整数倍，或者反之亦然)，例如1，2，3，4等等。当TMAX等于TBASE时，(即，每一个时钟沿都完全同步)，CSM_CLK可以通过Max_CLK或Base_CLK产生，具有相同的效果。在另一个实施例中，每个时钟信号的周期可以彼此为二进制倍数，例如1，2，4，8等等。在本发明的另一个实施例中，时钟信号可以不同步，并且时钟信号可以不具有彼此正好是倍数的周期(TBASE，TMAX)。
[0044]回到图1，在本发明的一个实施例中，时钟控制备用模式可以和存储器设备100上的其他电路一起使用，例如控制电路102，存储器阵列104，或存储器设备100上的任何其他电路。在一个实施例中，单组时钟控制备用模式控制器514可以用于整个存储器设备100。在另一个实施例中，多组时钟控制备用模式控制器514可以用于存储器设备100中的不同电路。例如，当存储器具有多个电压发生电路112时，独立的时钟控制备用模式控制器514可以用于每个电压发生电路112。在另一个实施例中，不同的控制信号(CSM_EN，Base_CLK和Max_CLK)可以用于每个时钟控制备用模式控制器514，使得特别定制的CSM_CLK信号可以根据存储器设备对每个输出电压V1，V2，……Vx的使用量用于每个电压发生电路112。
通过温度传感器使能/禁止时钟控制备用模式
[0045]如上面所描述的，VOUT中的压降大小VDROOP可以随着存储器设备100的温度变化。例如，存储器设备100可以包括一个温度传感器(例如在图1中描述的温度传感器108)，该温度传感器可以用于根据存储器设备100的温度调节存储器设备100的刷新周期。当存储器设备100的刷新速率由于温度测量而减少时，基本时钟信号Base_CLK的周期TBASE就会增加，从而降低刷新速率。当Base_CLK的周期TBASE增加时，CSM_CLK的周期就会增加，使得VDROOP的大小相应地增加，如上所描述地。
[0046]图8是描绘了输出电压VOUT关于温度的压降VDROOP的波形图。如所描述的，在温度较高时(例如，THIGH)，VDROOP的大小较小。然而，在温度较低时(例如，TLOW)，VDROOP的大小可以增大使得压降降低到可以接受的阈值以下(如图8中的虚线所描述的)。由于一些原因，VDROOP的大小在某一温度会增加。在一个例子中，导致VDROOP的泄漏电流可以在某一温度增加。在另一个例子中，存储器设备100的温度可以使Base_CLK的周期TBASE变得太大或太小以致时钟控制备用模式控制器不能将CSM_CLK信号保持在一个适当的频率上。
[0047]因此，对于一些温度范围而言，VDROOP和TBASE可以是可接受的，而对于其他温度范围而言，VDROOP和TBASE可以是不可接受的。在一个实施例中，对于它VDROOP或TBASE是不可接受的温度范围可以是包括低于某个温度的每个温度的范围。在其他实施例中，温度范围可以包括高于某个温度的每个温度，两个给定温度之间的每个温度，或不介于两个给定温度之间的每个温度。
[0048]无论如何，对于它VDROOP和/或TBASE是不可接受的每个阈值温度范围可以在存储器设备100的设计，加工，或者测试阶段中被确定。例如，在存储器设备100已经被制成之后，一系列的测试可以在存储器设备100上执行。在测试期间，存储器设备100的温度可以被测量。如果在测试期间发现时钟控制备用模式使存储器设备100在某个温度(例如，由于不可接受的压降，或Base_CLK周期)失效，存储器设备100失效的那些温度都可以被确定为是存储器设备100的时钟控制备用模式不可接受的温度范围的一部分。根据本发明的一个实施例，对于特定工艺/批量制造的每个设备或对于给定晶片上的每个设备，不可接受的温度范围可以是相同的。根据本发明的另一个实施例，无论当设备位于晶片上时还是在该设备已经从晶片分离和封装以后，每个存储器设备100的不可接受的温度范围可以是不同的并且可以通过个别地测试每个设备来选择。在另一个实施例中，温度范围就可以在使用设计和仿真软件来制造设备之前被确定。
[0049]当阈值温度范围在存储器设备100的设计阶段期间被确定时，该温度范围在设计阶段期间可以被存储在该设备上，例如，通过将温度范围存储在存储器设备的只读存储器(ROM)中。当温度范围在存储器设备的制造或测试阶段期间被确定时，温度范围可以通过编程存储器设备上的一个或多个熔丝被存储在该设备上。在一个实施例中，该熔丝可以是激光融解熔丝。在另一个实施例中，该熔丝可以是电可编程的熔丝(e-fuses)。确定和存储温度范围的其他方法对于本领域的技术人员来说是很明显的，例如，在存储器设备100的初始化阶段期间确定温度范围以及将该范围存储在一个或多个寄存器中。
[0050]在本发明的一个实施例中，来自温度传感器的控制信号可以被用于防止时钟控制备用模式在可以使存储器设备100失效的温度范围中操作。从而，根据一个实施例，存储器设备100的温度可以被测量。存储器设备100的温度可以通过使用在图1中描述的温度传感器108来测量。如果测量到的温度在阈值温度范围之外，存储器设备100可以被设置在时钟控制备用模式，从而电压发生电路112通过时钟信号Base_CLK被选择性地使能。如果测量到的温度是在阈值温度范围内，存储器设备100可以被阻止设置在时钟控制备用模式。通过对于阈值温度范围内的温度禁止时钟控制备用模式来防止存储器设备100发生故障。
[0051]图9描绘了使用时钟控制备用模式使能信号(CSM_EN)、基本时钟信号(Base_CLK)，以及用于禁止时钟控制备用模式的温度信号(被称作为Temp_DIS)来产生时钟控制备用模式控制信号(CSM_CLK)的时钟控制备用模式控制器914。根据本发明的一个实施例，该Temp_DIS信号可以通过存储器设备100的控制电路102来产生。例如，该控制电路102可以使用温度传感器108来测量存储器设备100的温度。如果存储器设备的温度在可接受的范围内(使得VDROOP的大小不是不可接受地大或使得TBASE在合适的范围内)，该控制电路102可以将Temp_DIS设置在某一个逻辑电平(例如，低逻辑电平)，从而使能时钟控制备用模式并且使得时钟控制备用模式控制器914如上所述地使用上述Base_CLK来产生CSM_CLK。如果存储器设备的温度不在可接受的范围内(使得VDROOP的大小是不可接受地大或TBASE不在合适的范围内)，该控制电路102可以将Temp_DIS设置在某一个逻辑电平(例如，高逻辑电平)，从而禁止时钟控制备用模式并且使CSM_CLK被设置到一个逻辑电平(例如，低逻辑电平)，它可以连续地使能电压发生电路112，从而防止存储器设备100发生故障。
[0052]图10是描述了根据本发明的一个实施例使用温度信号选择性地使能和禁止电压发生电路112的时钟控制备用模式控制信号(CSM_CLK)的时序图。当CSM_EN上升到高逻辑电平时，时钟控制备用模式就会在T1时刻被使能。当CSM_EN上升到高逻辑电平时，时钟控制备用模式控制器914就可以确定Temp_DIS信号是否指示存储器设备的运行温度是在时钟控制备用模式的适当操作阈值之内。如果Temp_DIS信号没有指示该设备在一个适当的温度下运行(例如，如果Temp_DIS信号处于低逻辑电平)，该时钟控制备用模式控制器就会使CSM_CLK上升到高逻辑电平，禁止电压发生电路112。当Temp_DIS信号继续保持在指示存储器设备100在时钟控制备用模式的适当温度中运行的低逻辑电平时，时钟控制备用模式控制器914就可以使用Base_CLK信号产生CSM_CLK信号。因此，在T2时刻，时钟控制备用模式控制器可以检测Base_CLK信号的上升沿，并且为CSM_CLK信号产生宽度是TPW的低逻辑电平脉冲。当CMS_CLK信号是低逻辑电平时，该电压发生电路112可以被使能并且可以在产生输出电压VOUT时消耗功率。
[0053]在此后的T3时刻，存储器设备的运行温度可以进入导致不可接受的压降VDROOP或不可接受的基本时钟周期TBASE的温度范围。存储器设备100的温度可以被控制电路102中的温度传感器108检测到，于是控制电路102可以确定该温度在时钟控制备用模式运行可接受的范围之外。因此，在T3时刻，控制电路102可以提高Temp_DIS信号到高逻辑电平，这表示时钟控制备用模式应当被禁止。当Temp_DIS信号被断言时，时钟控制备用模式控制器914可以使CSM_CLK降低到低逻辑电平，禁止时钟控制备用模式并且连续地使能电压发生电路。当Temp_DIS被断言时，基本时钟信号Base_CLK可以对CSM_CLK没有任何影响。因此，在T4时刻，Base_CLK信号的上升沿不会对CSM_CLK信号造成影响。通过对于在存储器设备100的不可接受温度范围内的测量温度禁止时钟控制备用模式来防止存储器设备发生故障。
[0054]在存储器设备100的温度已经进入不可接受的范围之后，温度可以随后再次改变并进入可以接受的温度范围。因此，在T5时刻，控制电路102可以检测到存储器设备100的温度变化，存储器设备100中的温度是在可接受的范围内，从而存储器设备100可以在时钟控制备用模式中运行而不会发生故障。因此，在T5时刻，控制电路102可以降低Temp_DIS信号，这表示时钟控制备用模式可以被再次使能。当时钟控制备用模式控制器检测到Temp_DIS信号被降低时，CSM_CLK信号可以被提到高逻辑电平，使得电压发生电路112被禁止从而保存功率。当Temp_DIS信号保持在低逻辑电平并且CSM_EN信号保持在高逻辑电平时，时钟控制备用模式控制器914可以检测Base_CLK的每个上升沿(例如，在T6时刻)并且为CSM_CLK信号产生持续时间TPW的对应的低逻辑电平脉冲。当存储器设备100运行时，控制电路102可以持续监控存储器设备100的温度以及相应地升高或降低Temp_DIS。这样，Temp_DIS信号可以被用于确保VDROOP的大小不会变得不可接受的大，以及TBASE不会变得不可接受的长或短。
[0055]在某些例子中，基于存储器设备100的温度禁止时钟控制备用模式还可以确保基本时钟信号Base_CLK的周期TBASE不会变得如此短以致于时钟控制备用模式控制器914进入一个未知状态。图11是描述基本时钟信号Base_CLK的时序图，基本时钟信号Base_CLK随着温度而变化并且使得时钟控制备用模式控制器914在某些情况中进入未知的状态。
[0056]如上所述，对于一些温度范围，时钟控制备用模式控制器914可以使用Base_CLK信号来成功地产生被用于选择性地使能或禁止电压发生电路112(正如在“正确”一栏中所描述的)的CSM_CLK信号。然而，在其他情况中，存储器设备100的温度可以进入一个温度范围，使得基本时钟信号Base_CLK的频率导致时钟控制备用模式控制器914进入一个未知的状态并且产生具有未知或不可预知值(正如在图11的“错误”一栏中所描述的)的CSM_CLK。时钟控制备用模式控制器914可以产生未知或不可预知值的CSM_CLK，例如，当基本时钟信号的周期TBASE小于或等于时钟控制备用模式控制器914为CSM_CLK产生的脉冲宽度TPW的大小。这种情况的出现是由于被用来产生CSM-CLK信号的时钟控制备用模式控制器914中的电路内的同步问题引起的。这样，在T1时刻，Base_CLK的上升沿可以使得为CSM_CLK产生持续时间TPW的低逻辑值脉冲。在此后的T2时刻，在该脉冲结束之前，Base_CLK信号的另一个上升沿会出现，使得CSM_CLK信号通过时钟控制备用模式控制器914被设置于一个未知状态。根据本发明的一个实施例，图11中描述的未知状态可以通过对于使得Base_CLK的周期TBASE降低到脉冲宽度TPW的持续时间以下的存储器设备100的温度范围禁止时钟控制备用模式控制器来防止。也就是说，可以选择时钟控制备用模式被禁止的温度范围使得该温度范围包括其上时钟频率高于临界频率的温度。
[0057]回到图1，在本发明的一个实施例中，时钟控制备用模式可以和存储器设备100上的其他电路一起使用，例如控制电路102，存储器阵列104，或存储器设备100上的任何其他电路。在一个实施例中，单组时钟控制备用模式控制器914可以用于整个存储器设备100。在另一个实施例中，多组时钟控制备用模式控制器914可以用于存储器设备100中的不同电路。例如，在存储器设备具有多个电压发生电路112时，一个独立的时钟控制备用模式控制器914可以用于每个电路发生电路112。在另一个实施例中，不同的控制信号(CSM_EN，Base_CLK和Temp_DIS)可以用于每个时钟控制备用模式控制器914，以便可以根据存储器设备对每个输出电压V1，V2，……Vx的使用量以及根据每个输出电压V1，V2，……Vx的可行温度范围，对每个电压发生电路112利用专门定制的CSM_CLK信号。
[0058]尽管前文已经教导了本发明的实施例，本发明的其他和另外的实施例在不脱离其基本范围内可以导出，该范围由下述权利要求来确定。

Claims (20)

1.一种用于控制存储器设备的电压发生器的方法，该方法包括：
测量存储器设备的温度；
如果所测量到的温度在阈值温度范围之外，允许存储器设备被设置在时钟控制备用模式(CSM)，从而电压发生器通过时钟信号被选择性地使能；和
如果所测量的温度在阈值温度范围内，阻止存储器设备被设置在时钟控制备用模式(CSM)。
2.权利要求1的方法，其中，该阈值范围是高于阈值温度的任何温度。
3.权利要求1的方法，其中，选择时钟信号的周期，使得发生器输出的电压在该周期内不会降低到阈值电压以下。
4.权利要求1的方法，其中，选择温度范围，使得该温度范围包括其上时钟频率高于临界频率的温度。
5.一种存储器设备，包括：
配置用于维持电压的电压发生电路；
通过以下步骤被配置用于选择性地使能电压发生电路的控制电路：
测量存储器设备的温度；
如果所测量的温度在阈值温度范围之外，将存储器设备设置在时钟控制备用模式(CSM)中，从而电压发生器通过时钟信号被选择性地使能；和
如果所测量的温度在阈值温度范围内，阻止存储器设备被设置在时钟控制备用模式(CSM)中。
6.权利要求5的存储器设备，其中，该阈值范围是高于阈值温度的任何温度。
7.权利要求5的存储器设备，其中，选择时钟信号的周期，使得电压发生电路输出的电压在该周期内不会降低到阈值电压以下。
8.权利要求5的存储器设备，其中，选择该温度范围使得该温度范围包括其上时钟频率高于临界频率的温度。
9.一种用于控制存储器设备的电压发生器的方法，该方法包括：
如果所测量到的存储器设备的温度是在阈值温度范围内，则禁止时钟控制备用模式(CSM)，从而电压发生器结合时钟信号被选择性地使能。
10.权利要求9的方法，其中，禁止时钟控制备用模式包括当测量到的存储器设备的温度在阈值温度范围内时，设置时钟信号为低逻辑电平。
11.权利要求9的方法，其中，阈值温度范围是高于临界温度的任何温度。
12.权利要求9的方法，其中，选择时钟信号的周期，使得发生器输出的电压在该周期内不会降低到阈值电压以下。
13.权利要求9的方法，其中，选择该阈值温度范围，使得该温度范围包括其上时钟信号的时钟频率高于临界频率的温度。
14.一种集成电路，包括：
温度传感器；
电压发生电路；和
控制电路，被配置用于：
通过温度传感器测量集成电路的温度；
如果所测量到的集成电路的温度在阈值温度范围内，则禁止时钟控制备用模式(CSM)，从而电压发生电路结合时钟信号被选择性地使能。
15.权利要求14的集成电路，其中，禁止时钟控制备用模式包括当测量到的存储器设备的温度在阈值温度范围内时，将时钟信号设置成低逻辑电平。
16.权利要求14的集成电路，其中，该阈值温度范围是高于临界温度的任何温度。
17.权利要求14的集成电路，其中，选择时钟信号的周期使得电压发生电路输出的电压在该周期内不会降低到阈值电压以下。
18.权利要求14的集成电路，其中，选择该阈值温度范围，使得该温度范围包括其上时钟信号的时钟频率高于临界频率的温度。
19.一种存储器设备，包括：
用于产生电压的装置；和
通过以下步骤用于选择性地使能产生装置的装置：
测量存储器设备的温度；
如果所测量到的温度在阈值温度范围之外，则将存储器设备设置在时钟控制备用模式(CSM)中，从而用于产生的设备通过时钟信号被选择性地使能；和
如果所测量到的温度在阈值温度范围内，阻止存储器设备被设置在时钟控制备用模式(CSM)中。
20.权利要求19的存储器设备，其中，选择该温度范围，使得该温度范围包括其上时钟频率高于临界频率的温度。
CNA200610149216XA 2005-07-22 2006-07-20 基于设备温度禁止时钟控制备用模式 Pending CN101060009A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/187643 2005-07-22
US11/187,643 US7177219B1 (en) 2005-07-22 2005-07-22 Disabling clocked standby mode based on device temperature

Publications (1)

Publication Number Publication Date
CN101060009A true CN101060009A (zh) 2007-10-24

Family

ID=37678912

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200610149216XA Pending CN101060009A (zh) 2005-07-22 2006-07-20 基于设备温度禁止时钟控制备用模式

Country Status (5)

Country Link
US (1) US7177219B1 (zh)
JP (1) JP2007066298A (zh)
KR (1) KR100809161B1 (zh)
CN (1) CN101060009A (zh)
DE (1) DE102006032243B4 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102389A1 (ja) * 2003-05-16 2004-11-25 Fujitsu Limited 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置
US7453756B2 (en) * 2006-08-31 2008-11-18 Freescale Semiconductor, Inc. Method for powering an electronic device and circuit
US8200999B2 (en) * 2008-08-11 2012-06-12 International Business Machines Corporation Selective power reduction of memory hardware
US8134874B2 (en) * 2009-01-16 2012-03-13 Apple Inc. Dynamic leakage control for memory arrays
US8374007B2 (en) * 2010-03-16 2013-02-12 Macronix International Co., Ltd. Supplying power with maintaining its output power signal with the assistance of another power apply and method therefor
US9423814B2 (en) 2010-03-16 2016-08-23 Macronix International Co., Ltd. Apparatus of supplying power while maintaining its output power signal and method therefor
US8169811B2 (en) * 2010-07-13 2012-05-01 Nxp B.V. Non-volatile re-programmable memory device
US10378967B1 (en) 2016-10-27 2019-08-13 Rambus Inc. Dual temperature band integrated circuit device
KR20180130872A (ko) * 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09288897A (ja) * 1996-04-19 1997-11-04 Sony Corp 電圧供給回路
JPH11288588A (ja) * 1998-04-02 1999-10-19 Mitsubishi Electric Corp 半導体回路装置
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US6677804B2 (en) * 2002-02-11 2004-01-13 Micron Technology, Inc. Dual bandgap voltage reference system and method for reducing current consumption during a standby mode of operation and for providing reference stability during an active mode of operation

Also Published As

Publication number Publication date
US7177219B1 (en) 2007-02-13
DE102006032243B4 (de) 2015-09-24
KR100809161B1 (ko) 2008-03-03
DE102006032243A1 (de) 2007-03-15
JP2007066298A (ja) 2007-03-15
KR20070012227A (ko) 2007-01-25
US20070019489A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
CN101060009A (zh) 基于设备温度禁止时钟控制备用模式
US10365318B2 (en) Testing and setting performance parameters in a semiconductor device and method therefor
US8174909B2 (en) Nonvolatile semiconductor memory and method for testing the same
US8059482B2 (en) Memory using multiple supply voltages
WO2005045845A1 (en) Refresh for dynamic cells with weak retention
KR20070042569A (ko) 반도체 장치, 반도체 장치의 테스트 방법 및 데이터 기록방법
JP2020077446A (ja) メモリデバイス及びその内蔵セルフテスト方法
CN1975924A (zh) 具有最大时钟频率的定时备用模式
US20090323449A1 (en) Circuit and method for controlling self-refresh cycle
CN1755577A (zh) 半导体集成电路
US6940773B2 (en) Method and system for manufacturing DRAMs with reduced self-refresh current requirements
US6529426B1 (en) Circuit and method for varying a period of an internal control signal during a test mode
US6327198B1 (en) Semiconductor memory device having a test mode setting circuit
US7408818B2 (en) Semiconductor device undergoing defect detection test
KR100416919B1 (ko) 메모리디바이스의메모리셀억세스방법및억세스회로
WO2022072584A1 (en) Local reference voltage generator for non-volatile memory
US6919756B2 (en) Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
KR20010086264A (ko) 반도체 기억 장치
KR20030061345A (ko) 반도체 기억 장치
CN100555447C (zh) 半导体存储器件控制方法
KR100744598B1 (ko) 리프레쉬 회로 및 방법 및 이를 이용하는 반도체 메모리장치
KR20050118526A (ko) 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치
KR100212136B1 (ko) 동적 메모리 장치의 테스트 회로
KR100502660B1 (ko) 안정한 셀플레이트전압을 가지는 반도체메모리장치
KR19980065639A (ko) 반도체 메모리장치의 내부 전원전압 공급장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication