DE102006027657B4 - Flüssigkristalldisplay mit einem Gatekontaktfleck und Verfahren zu dessen Herstellung - Google Patents

Flüssigkristalldisplay mit einem Gatekontaktfleck und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102006027657B4
DE102006027657B4 DE102006027657A DE102006027657A DE102006027657B4 DE 102006027657 B4 DE102006027657 B4 DE 102006027657B4 DE 102006027657 A DE102006027657 A DE 102006027657A DE 102006027657 A DE102006027657 A DE 102006027657A DE 102006027657 B4 DE102006027657 B4 DE 102006027657B4
Authority
DE
Germany
Prior art keywords
electrode
gate
gate pad
pad electrode
ito
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006027657A
Other languages
English (en)
Other versions
DE102006027657A1 (de
Inventor
Chang Deok Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102006027657A1 publication Critical patent/DE102006027657A1/de
Application granted granted Critical
Publication of DE102006027657B4 publication Critical patent/DE102006027657B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

Flüssigkristalldisplay mit: – einem Gatekontaktfleck (130, 230, 330, 430) mit einer auf einem Substrat (101, 201, 301, 401) hergestellten ITO-Gateelektrode (115, 215, 315, 415), einer ersten unteren Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und einer zweiten unteren Gatekontaktfleckelektrode (114b, 214b, 314b, 414b), die auf einem ersten vorbestimmten Bereich der ITO-Gateelektrode (115, 215, 315, 415) ausgebildet sind, einer auf der ersten (114a, 214a, 314a, 414a) und der zweiten (114b, 214b, 314b, 414b) unteren Gatekontaktfleckelektrode hergestellten Gateisolierschicht (111, 211, 311, 411), einer auf dieser hergestellten Passivierungsschicht (113, 213, 313, 413) sowie einer auf dieser hergestellten oberen Gatekontaktfleckelektrode (118, 218, 318, 418), und mit mindestens einem Kontaktloch (H1, H2), um die obere Gatekontaktfleckelektrode (118, 218, 318, 418) mit der ITO-Gateelektrode (115, 215, 315, 415) in einem zweiten, vom ersten unterschiedlichen vorbestimmten Bereich zu verbinden, so dass die erste untere Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und die zweite untere Gatekontaktfleckelektrode (114b, 214b, 314b,...

Description

  • Die Erfindung betrifft ein Flüssigkristalldisplay mit einem Gatekontaktfleck sowie ein Verfahren zu dessen Herstellung.
  • In den letzten Jahren wurden zahlreiche Flachtafeldisplays entwickelt, wie insbesondere Flüssigkristalldisplays (LCDs), Plasmadisplays (PDPs) sowie Elektrolumineszenzdisplays (ELDs). In den verschiedensten Geräten werden bereits etliche verschiedene Flachtafeldisplays verwendet.
  • Unter Flachtafeldisplays werden LCDs wegen ihres geringen Gewichts, ihres kleinen Aufbaus und ihres niedrigen Energieverbrauchs in mobilen Geräten häufig an Stelle von Kathodenstrahlröhren verwendet. Auch wurden LCDs in verschiedenen Formen beispielsweise als Monitore für Notebookcomputer und zum Fernsehen entwickelt.
  • LCDs zeigen Bilder unter Verwendung charakteristischer Eigenschaften von Flüssigkristallen, nämlich der optischen Anisotropie und der Polarisation, an. Da Flüssigkristallmoleküle lang und dünn sind, ist die Anordnung derselben in einem Flüssigkristall gerichtet. Die Ausrichtung der Moleküle kann durch Anlegen eines elektrischen Felds an den Flüssigkristall gesteuert werden.
  • Wenn die Ausrichtung der Molekülanordnung in einem Flüssigkristall durch künstliches Anlegen eines elektrischen Felds an ihn gesteuert wird, ändert sich die Molekülanordnung, und die optische Anisotropie ändert die Polarisation des Lichts in der Richtung der Molekülanordnung. Dadurch zeigt das LCD Bilddaten durch Steuern der Ausrichtung der Molekülanordnung im Flüssigkristall an.
  • Die 1 ist eine Draufsicht eines ersten Substrats eines bekannten Flüssigkristalldisplays.
  • Wie es aus der 1 erkennbar ist, sind eine Gateleitung 4 und eine Datenleitung 6 einander kreuzend auf dem ersten Substrat des herkommlichen LCD angeordnet, um ein Pixelgebiet zu bilden, und an der Schnittstelle der beiden ist ein Dunnschichttransistor (TFT) ausgebildet. Auch ist auf dem ersten Substrat ein Gatekontaktfleck 30 in Verbindung mit der Gateleitung 4 ausgebildet, und ebenfalls auf dem ersten Substrat ist ein Datenkontaktfleck 25 in Verbindung mit der Datenleitung 6 ausgebildet.
  • Der TFT verfügt über eine integral mit der Gateleitung 4 ausgebildete Gateelektrode 5, eine auf dieser ausgebildete aktive Schicht 8, eine integral mit der Datenleitung 6 auf der aktiven Schicht 8 ausgebildete Sourceelektrode 7a sowie eine von dieser um ein vorbestimmtes Stuck entfernte Drainelektrode 7b. Die Drainelektrode 7b ist über ein Drainkontaktloch H mit einer Pixelelektrode 12 verbunden.
  • Der Datenkontaktfleck 25 liefert dadurch eine Datenspannung an die Datenleitung 6, dass er mit einem Datentreiber (nicht dargestellt) verbunden ist. Der Datenkontaktfleck 25 verfügt über eine untere Datenkontaktfleckelektrode 26 sowie eine obere Datenkontaktfleckelektrode 20, die durch ein Kontaktloch (H) mit der unteren Datenkontaktfleckelektrode 16 verbunden ist.
  • Der Gatekontaktfleck 30 liefert dadurch ein Scansignal an die Gateleitung 4, dass er mit einem Gatetreiber (nicht dargestellt) verbunden ist. Der Gatekontaktfleck 30 verfugt über eine sich ausgehend von der Gateleitung 4 erstreckende untere Gatekontaktfleckelektrode 14 und eine obere Gatekontaktfleckelektrode 18, die durch mehrere Kontaktlocher H1 und H2 mit der unteren Gatekontaktfleckelektrode 14 verbunden ist.
  • Die 2 ist eine Schnittansicht der 1 entlang einer Linie A-A'.
  • Wie es in der 2 dargestellt ist, sind auf einem transparenten Substrat 1 eine erste untere Gatekontaktfleckelektrode 14a und eine zweite untere Gatekontaktfleckelektrode 14b ausgebildet, um die untere Gatekontaktfleckelektrode 14 zu bilden. Auf der ersten und der zweiten unteren Gatekontaktfleckelektrode 14a und 14b ist eine Gateisolierschicht 11 ausgebildet, auf der eine Passivierungsschicht 13 vorhanden ist.
  • Am transparenten Substrat 1 sind dort, wo die Passivierungsschicht 13 ausgebildet ist, mehrere Kontaktlocher H1 und H2 ausgebildet, und auf diesen ist eine obere Gatekontaktfleckelektrode 18 ausgebildet.
  • Die erste untere Gatekontaktfleckelektrode 14a besteht aus Metall der Aluminiumgruppe, die zweite untere Gatekontaktfleckelektrode 14b besteht aus einem Metall der Molybdan(Mo)gruppe, und die obere Gatekontaktfleckelektrode 18 besteht aus einem Metall der ITO-Gruppe. Die obere Gatekontaktfleckelektrode 18 besteht aus einem Material, das mit dem der Pixelelektrode 12 identisch ist.
  • Wenn die erste untere Gatekontaktfleckelektrode 14a aus Aluminium auf dem Substrat 1 hergestellt wird, korrodiert sie, wenn das Aluminium in Kontakt mit dem Luftsauerstoff gelangt. Um diese Korrosion zu verhindern, wird die zweite untere Gatekontaktfleckelektrode 14b auf der ersten unteren Gatekontaktfleckelektrode 14a hergestellt.
  • Da die zweite untere Gatekontaktfleckelektrode 14b aus einem Metall mit hohem Widerstand hergestellt wird, wird sie in Form eines Dunnfilms auf der ersten unteren Gatekontaktfleckelektrode 14a hergestellt. Die erste untere Gatekontaktfleckelektrode 14a und die obere Gatekontaktfleckelektrode 18 sind über mehrere Kontaktlöcher H1 und H2 verbunden. Da die zweite untere Gatekontaktfleckelektrode 14b aus einem Metall mit hohem Widerstand besteht, wie oben beschrieben, fließt kein Strom durch sie, wenn die obere Gatekontaktfleckelektrode 18 mit ihr verbunden wird.
  • Daher werden die erste untere Gatekontaktfleckelektrode 14a und die obere Gatekontaktfleckelektrode 18 über mehrere Kontaktlöcher H1 und H2 verbunden.
  • Da auf der oberen Gatekontaktfleckelektrode 18 weder eine Gateisolierschicht noch eine Passivierungsschicht ausgebildet sind, ist sie der Luft ausgesetzt. Dadurch dringt Luft durch die obere Gatekontaktfleckelektrode 18 in die erste untere Gatekontaktfleckelektrode 14a ein.
  • Wenn die erste untere Gatekontaktfleckelektrode 14a mit Feuchtigkeit in der Luft in Kontakt gelangt, korrodiert sie, da sie aus Aluminium besteht. Eine derartige korrodierte untere erste Gatekontaktfleckelektrode 14a stört ein Scansignal, das vom Gatetreiber an die mit dem Gatekontaktfleck 30 verbundene Gateleitung 4 zu übertragen ist. Auch kann durch die Korrosion der ersten unteren Gatekontaktfleckelektrode 14a die Gateleitung 4 korrodieren, mit der sie integral ausgebildet ist.
  • Die US 2005/0263769 A1 beschreibt eine Flüssigkristallanzeige und ein zugehöriges Herstellverfahren. Hierbei umfasst ein Dünnschichttransistorsubstrat eine Gateleitung und eine Datenleitung auf einem Substrat, wobei an den entsprechenden Kreuzungsstellen Pixelelektroden ausgebildet werden. Die Gateleitung und die Gateelektrode weisen hierbei eine Doppelschichtstruktur auf, wobei die erste leitende Schicht aus einer transparenten leitenden Schicht und die zweite leitende Schicht aus einer Metallschicht hergestellt sind. Die Gateleitung wird über einen Gatekontaktfleck kontaktiert. Der Gatekontaktfleck umfasst hierbei eine untere Gatekontaktfleckelektrode und eine obere Gatekontaktfleckelektrode. Über ein Kontaktloch, das sich durch eine Passivierungsschicht und eine Gateisolierschicht hindurch erstreckt, wird die obere Gatekontaktfleckelektrode mit der unteren Gatekontaktfleck verbunden. Die untere Gatekontaktfleckelektrode weist eine Doppelschichtstruktur auf, wobei die erste und die zweite leitende Schicht entsprechend der Gateleitung aufgebaut ist. Hierbei kann die Gateleitung, eine Gateelektrode und eine untere Gatekontaktfleckelektrode auch eine Dreifachschichtstruktur aufweisen, wobei die erste leitende Schicht aus einem transparenten leitenden Material wie beispielsweise ITO, die zweite leitende Schicht aus einem Material der Molybdän-Gruppe, und die dritte leitende Schicht aus einem Material der Aluminiumgruppe gebildet sein kann.
  • Die US 6,335,211 B1 beschreibt ein Dünnschichttransistorsubstrat und ein Verfahren zu dessen Herstellung. Hierbei wird ein Gatekontaktfleck dadurch hergestellt, dass eine Gatekontaktfleckelektrode aus einer ersten Schicht aus ITO und einer zweiten Schicht aus einem opaken Metall wie Chrom durch ein Kontaktloch freigelegt wird, wobei zusätzlich die zweite Schicht entfernt ist. Die Gatekontaktfleckelektrode steht mit einer Gateelektrode über eine zusätzliche Gatekontaktfleckelektrode in Verbindung, welche aus dem Material der Datenleitung gebildet ist. Die Gateelektrode ist dabei aus einer unteren Schicht aus Chrom und einer oberen Schicht aus Aluminium aufgebaut. Die zusätzliche Gatekontaktfleckelektrode weist eine Doppelschichtstruktur aus einer unteren Schicht aus Chrom und einer oberen Schicht aus Aluminium auf.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Flüssigkristalldisplay und ein Verfahren zum Herstellen desselben zu schaffen, durch die die elektrolytische Korrosion eines Gatekontaktflecks zuverlässig verhindert werden kann.
  • Diese Aufgabe ist durch das Flüssigkristalldisplay gemäß dem beigefügten Anspruch 1 und die Verfahren gemäß den beigefügten unabhängigen Ansprüchen 7 und 14 gelöst.
  • Die Erfindung wird nachfolgend anhand von durch Figuren veranschaulichten Ausführungsformen näher erlautert.
  • 1 ist eine Draufsicht eines ersten Substrats eines Flüssigkristalldisplays gemäß einer einschlagigen Technik;
  • 2 ist eine Schnittansicht der 1 entlang einer Linie A-A';
  • 3 ist eine Blockdiagramm zum Veranschaulichen eines ersten Substrats eines Flüssigkristalldisplays gemäß einer ersten Ausführungsform der Erfindung;
  • 4 ist eine Schnittansicht der 3 entlang einer Linie
  • 5A bis 5E veranschaulichen ein Verfahren zum Herstellen eines Gatekontaktflecks gemäß einer Ausführungsform der Erfindung;
  • 6 ist eine Draufsicht eines ersten Substrats eines Flüssigkristalldisplays gemäß einer zweiten Ausführungsform der Erfindung;
  • 7 ist eine Schnittansicht der 6 entlang einer Linie C-C';
  • 8 ist eine Draufsicht eines ersten Substrats eines Flüssigkristalldisplays gemäß einer dritten Ausführungsform der Erfindung;
  • 9 ist eine Schnittansicht der 8 entlang einer Linie D-D';
  • 10 ist eine Draufsicht eines ersten Substrats gemäß einer vierten Ausführungsform der Erfindung; und
  • 11 ist eine Schnittansicht der 10 entlang einer Linie E-E'.
  • Wo immer es möglich ist, sind in der folgenden Beschreibung, wie auch in den Figuren, dieselben Bezugszeichen dazu verwendet, dieselben oder ähnliche Teile zu kennzeichnen.
  • Wie es aus der 3 erkennbar ist, sind eine Gateleitung 104 und eine Datenleitung 106 einander schneidend auf einem ersten Substrat angeordnet, um einen Pixelbereich zu bilden, und an der Schnittstelle ist ein TFT vorhanden. Auf dem ersten Substrat ist ein Gatekontaktfleck 130 in Verbindung mit der Gateleitung 104 ausgebildet, und ebenfalls auf dem ersten Substrat ist ein Datenkontaktfleck 125 in Verbindung mit der Datenleitung 106 vorhanden.
  • Der TFT verfügt über eine integral mit der Gateleitung 104 ausgebildete Gateelektrode 105, eine auf dieser ausgebildete aktive Schicht 108, eine integral mit der Datenleitung 106 auf der aktiven Schicht 108 ausgebildete Sourceelektrode 107a sowie eine von dieser um ein vorbestimmtes Stuck getrennte Drainelektrode 107b. Die Drainelektrode 107b ist über ein Drainkontaktloch H mit einer Pixelelektrode 112 verbunden.
  • Ein Datenkontaktfleck 125 liefert eine Datenspannung dadurch an die Datenleitung 106, dass er mit einem Datentreiber (nicht dargestellt) verbunden ist. Der Datenkontaktfleck 125 besteht aus einer unteren Datenkontaktfleckelektrode 116, die sich ausgehend von der Datenleitung 106 erstreckt, und einer oberen Datenkontaktfleckelektrode 120, die über mehrere Kontaktlocher H1 mit der unteren Datenkontaktfleck 116 verbunden ist.
  • Der Gatekontaktfleck 130 liefert dadurch ein Scansignal an die Gateleitung 104, dass er mit einem Gatetreiber (nicht dargestellt) verbunden ist. Der Gatekontaktfleck 130 verfugt über eine ITO-Gateelektrode 115 aus transparentem, leitendem metallischem ITO, einer unteren Gatekontaktfleckelektrode 114, die sich ausgehend von der Gateleitung 104 an der ITO-Gateelektrode 115 erstreckt, und eine obere Gatekontaktfleckelektrode 118, die über mehrere Kontaktlöcher H1 und H2 mit der unteren Gatekontaktfleckelektrode 114 verbunden ist. Der Gatekontaktfleck 130 kann über mindestens zwei Kontaktlocher H1 und H2 verfugen.
  • Wie es aus den 3 und 4 erkennbar ist, wird auf einem transparenten Substrat 101 eine erste metallische Schicht aus einem ITO- oder IZO-Material hergestellt. Dann werden eine zweite metallische Schicht aus Aluminium oder einer Aluminiumlegierung sowie eine dritte metallische Schicht aus Molybdan oder eine Molybdanlegierung aufeinanderfolgend auf der ersten metallischen Schicht hergestellt.
  • Dann werden ein Fotoprozess und ein Strukturierprozess ausgefuhrt, um auf einem Gatekontaktfleckbereich eine ITO-Gateelektrode 115 herzustellen, um erste untere Gatekontaktfleckelektroden 114a links und rechts von dieser auszubilden und um zweite untere Gatekontaktfleckelektroden 114b auf den ersten unteren Gatekontaktfleckelektroden 114a herzustellen. Hierbei wird eine Beugungsbelichtungsmaske oder eine Halbtonmaske verwendet.
  • Der Fotoprozess und der Strukturierprozess werden in ahnlicher Weise bei einem Prozess zum Herstellen einer Gateelektrode und einer Gateleitung für ein Flüssigkristalldisplay ausgeführt.
  • Danach wird auf der zweiten unteren Gatekontaktfleckelektrode 114b eine Gateisolierschicht 111 hergestellt, und auf dieser wird eine Passivierungsschicht 113 hergestellt.
  • In der Passivierungsschicht 113 werden mehrere Kontaktlocher H1 und H2 ausgebildet, und auf diesen wird eine obere Gatekontaktfleckelektrode 118 hergestellt, die durch die mehreren Kontaktlöcher H1 und H2 mit der ITO-Gateelektrode 115 verbunden ist. Die ITO-Gateelektrode 115 und die obere Gatekontaktfleckelektrode 118 werden aus demselben Materiale wie die Pixelelektrode 112 herstellt.
  • Wie oben beschrieben, wird die ITO-Gateelektrode 115 aus einem ITO-Material hergestellt, die erste untere Gatekontaktfleckelektrode 114a wird aus einem Aluminiummaterial hergestellt, und die zweite untere Gatekontaktfleckelektrode 114b wird aus einem Molybdanmaterial hergestellt, und schließlich wird die obere Gatekontaktfleckelektrode 118 aus einem ITO-Material hergestellt.
  • Anhand der 5A bis 5E wird nun ein Verfahren zum Herstellen eines Gatekontaktflecks gemäß einer Ausführungsform der Erfindung erlautert.
  • Wie es aus der 5A erkennbar ist, wird eine erste metallische Schicht 125 aus ITO- oder IZO-Material auf einem transparenten Substrat 101 hergestellt. Dann wird auf ihr eine zweite metallische Schicht 127 aus Aluminium oder einer Aluminiumlegierung hergestellt, auf der wiederum eine dritte metallische Schicht 129 aus Molybdan oder einer Molybdanlegierung hergestellt wird.
  • Nach dem kontinuierlichen Herstellen der drei metallischen Schichten wird ein Fotoresist auf das Substrat 101 aufgetragen, und unter Verwendung einer Maske 123 wird Ultraviolett(UV)strahlung oder optische Strahlung eingestrahlt. Hierbei verfugt die Maske 123 über einen Transmissionsbereich zum Durchlassen von 100% der UV- oder optischen Strahlung, einen halb durchlässigen Bereich zum Durchlassen eines vorbestimmten Anteils der UV- oder der optischen Strahlung sowie einen Abschirmungsbereich zum vollstandigen Ausblenden der UV- oder der optischen Strahlung.
  • Hierbei kann ein halb durchlassiger Bereich als Beugungsschlitz oder Halbtonmuster ausgebildet sein.
  • Nach dem vollstandigen Abschließen des Belichtungsprozesses ist auf der dritten metallischen Schicht 129 ein Fotoresistmuster 121 mit verschiedenen Dickenbereichen ausgebildet.
  • Wie es durch die 5C veranschaulicht ist, wird unter Verwendung des Fotoresistmusters 121 als Maske ein Atzprozess ausgefuhrt, um eine erste und eine zweite untere Gatekontaktfleckelektrode 114a und 114b links und rechts von der ITO-Gateelektrode 115 auszubilden.
  • Obwohl es in den beigefugten Zeichnungen nicht dargestellt ist, werden in anderen Bereichen als dem Gatekontaktfleckbereich eine Gateleitung und eine Gateelektrode hergestellt.
  • Wie es aus der 5D erkennbar ist, wird auf der ersten und der zweiten unteren Gatekontaktfleckelektrode 114a und 114b eine Gateisolierschicht 111 hergestellt, auf der wiederum eine Passivierungsschicht 113 hergestellt wird.
  • Nach dem Herstellen der Gateisolierschicht 111 auf dem Substrat 101 werden eine Kanalschicht, eine Schicht für Ohmschen Kontakt, eine Source-/Drainelektrode gleichzeitig oder durch Ausführen mehrerer unabhangiger Prozesse auf einem Gateelektrodenbereich hergestellt.
  • Nach dem Herstellen der Source-/Drainelektrode wird die Passivierungsschicht 113 auf der gesamten Oberfläche des Substrats 101 hergestellt. Da die Kanalschicht, die Schicht für Ohmschen Kontakt und die Source-/Drainelektrode nicht im Gatekontaktfleckbereich hergestellt werden, wird die Passivierungsschicht 113 dort direkt auf der Gateisolierschicht 111 ausgebildet.
  • In der Passivierungsschicht 113 werden mehrere Kontaktlocher H1 und H2 ausgebildet, um einen vorbestimmten Bereich der ITO-Gateelektrode 115 frei zu legen, und auf ihnen wird eine obere Gatekontaktfleckelektrode 118 hergestellt, wie es aus der 5E erkennbar ist. Diese obere Gatekontaktfleckelektrode 118 ist mit der ITO-Gateelektrode 115 verbunden.
  • Die obere Gatekontaktfleckelektrode 118 wird dadurch hergestellt, dass in allen Bereichen des Substrats 101 ITO abgeschieden wird und diese strukturiert wird, um in einem Pixelbereich eine Pixelelektrode, im Gatekontaktfleckbereich die obere Gatekontaktfleckelektrode 118 und im Datenkontaktfleckbereich eine obere Datenkontaktfleckelektrode auszubilden.
  • Die obere Gatekontaktfleckelektrode 118 ist nicht mit der ersten und der zweiten unteren Gatekontaktfleckelektrode 114a und 114b verbunden, da die letzteren durch die Gateisolierschicht 118 und die Passivierungsschicht 113 umgeben sind.
  • Die der Luft ausgesetzte obere Gatekontaktfleckelektrode 118 ist elektrisch mit der ITO-Gateelektrode 115 verbunden, während sie nicht elektrisch mit der ersten und der zweiten unteren Gatekontaktfleckelektrode 114a und 114b verbunden ist. Wie oben beschrieben, ist die erste untere Gatekontaktfleckelektrode 114a nicht mit der oberen Gatekontaktfleckelektrode 118 verbunden, um zu verhindern, dass die erstere korrodiert wird, da sie aus Aluminium besteht, das leicht durch Feuchtigkeit in der Luft korrodiert.
  • Um die erste untere Gatekontaktfleckelektrode 114a so herzustellen, dass sie nicht mit der oberen Gatekontaktfleckelektrode 118 verbunden ist, wird die ITO-Gateelektrode 115 auf dem Substrat 101 hergestellt und mit der oberen Gatekontaktfleckelektrode 118 verbunden. Hierbei sind die erste und die zweite untere Gatekontaktfleckelektrode 114a und 114b nicht mit der oberen Gatekontaktfleckelektrode 118 verbunden.
  • Die obere Gatekontaktfleckelektrode 118 ist der Außenluft ausgesetzt, und Feuchtigkeit in der Luft dringt durch sie hindurch. Diese Feuchtigkeit, die durch die obere Gatekontaktfleckelektrode 118 hindurchgedrungen ist, kann mit der ITO-Gateelektrode 115 in Kontakt gelangen. Dadurch tritt jedoch kein Korrosionsproblem auf, da die ITO-Gateelektrode 115 nicht durch Feuchtigkeit korrodiert wird.
  • Zum Herstellverfahren für ein Flüssigkristalldisplay gemäß der ersten Ausführungsform gehort das Herstellen der ersten unteren Gatekontaktfleckelektrode ohne Verbindung mit der oberen Gatekontaktfleckelektrode durch Herstellen der ITO-Gateelektrode auf dem Substrat, wenn der Gatekontaktfleck ausgebildet wird, um zu verhindern, dass die erste untere Gatekontaktfleckelektrode korrodiert.
  • Wie es aus der 6 zur zweiten Ausführungsform der Erfindung erkennbar ist, sind eine Gateleitung 204 und eine Datenleitung 206 einander schneidend auf einem ersten Substrat angeordnet, um einen Pixelbereich zu bilden, und an der Schnittstelle ist ein TFT ausgebildet. Auf dem ersten Substrat ist ein Gatekontaktfleck 230 in Verbindung mit der Gateleitung 204 vorhanden, und ebenfalls auf dem ersten Substrat ist ein Datenkontaktfleck 225 in Verbindung mit der Datenleitung 206 vorhanden.
  • Der TFT verfugt über eine integral mit der Gateleitung 204 ausgebildete Gateelektrode 205, eine auf dieser ausgebildete aktive Schicht 208, eine Sourceelektrode 207a, die integral mit der Datenleitung 206 auf der aktiven Schicht 208 ausgebildet ist, und eine Drainelektrode 207b, die um ein vorbestimmtes Stuck von der Sourceelektrode 207a getrennt ist. Die Datenleitung 207b ist durch ein Drainkontaktloch H mit einer Pixelelektrode 212 verbunden.
  • Der Datenkontaktfleck 225 liefert dadurch eine Datenspannung an die Datenleitung 206, dass er mit einem Datentreiber (nicht dargestellt) verbunden ist. Der Datenkontaktfleck 225 besteht aus einer sich von der Datenleitung 206 aus erstreckenden unteren Datenkontaktfleckelektrode 216 und einer oberen Datenkontaktfleckelektrode 220, die über ein einzelnes Kontaktloch H mit der unteren Datenkontaktfleckelektrode 216 verbunden ist.
  • Der Gatekontaktfleck 230 liefert dadurch ein Scansignal an die Gateleitung 204, dass er mit einem Gatetreiber (nicht dargestellt) verbunden ist. Der Gatekontaktfleck 230 verfugt über eine ITO-Gateelektrode 215 aus transparentem, leitendem, metallischem ITO, eine untere Gatekontaktfleckelektrode 214, die sich ausgehend von der Gateleitung 204 an der ITO-Gateelektrode 215 erstreckt, und eine obere Gatekontaktfleckelektrode 218, die durch ein Kontaktloch H1 mit der unteren Gatekontaktfleckelektrode 214 verbunden ist.
  • Wie es aus der 7 erkennbar ist, werden die ITO-Gateelektrode 215, eine erste untere Gatekontaktfleckelektrode 214a und eine zweite untere Gatekontaktfleckelektrode 214b durch die Prozesse hergestellt, wie sie unter Bezugnahme auf die 4 und die 5A bis 5C beschrieben wurden. Die untere Gatekontaktfleckelektrode 214 wird auf der ersten unteren Gatekontaktfleckelektrode 214a und der zweiten unteren Gatekontaktfleckelektrode 214b ausgebildet. Eine derartige untere Gatekontaktfleckelektrode 214 wird an den beiden Rändern der ITO-Gateelektrode 215 ausgebildet.
  • Auf dem Substrat 201 wird dort, wo die zweite untere Gatekontaktfleckelektrode 214b ausgebildet ist, eine Gateisolierschicht 211 hergestellt, auf der dann eine Passivierungsschicht 213 hergestellt wird. In der Passivierungsschicht 213 wird ein Kontaktloch H1 so ausgebildet, dass das Zentrum der ITO-Gateelektrode 215 frei gelegt ist. Die obere Gatekontaktfleckelektrode 218 wird so hergestellt, dass sie durch das Kontaktloch H1 hindurch mit der ITO-Gateelektrode 215 verbunden ist.
  • Dieser Herstellprozess ist identisch mit dem Herstellverfahren gemäß der ersten Ausführungsform. Daher werden zugehörige Einzelheiten weggelassen.
  • Die ITO-Gateelektrode 215 ist mit der oberen Gatekontaktfleckelektrode 218 verbunden, und die auf ihr hergestellte erste untere Gatekontaktfleckelektrode 214a wird so strukturiert, dass sie nicht mit der oberen Gatekontaktfleckelektrode 218 verbunden ist. Die ITO-Gateelektrode 215 und die obere Gatekontaktfleckelektrode 218 werden aus ITO- oder IZO-Material hergestellt, und die erste untere Gatekontaktfleckelektrode 218a wird aus Aluminium oder einer Aluminiumlegierung hergestellt. Die zweite untere Gatekontaktfleckelektrode 214b wird aus Molybdän oder einer Molybdänlegierung hergestellt.
  • Zwar dringt Feuchtigkeit in der Außenluft durch die obere Gatekontaktfleckelektrode 218, da diese nach außen frei liegt, zur ITO-Gateelektrode 215 vor, jedoch korrodiert diese dadurch nicht, so dass das herkömmliche Korrosionsproblem nicht existiert.
  • Zum Verfahren zum Herstellen eines Flüssigkristalldisplays gemäß der zweiten Ausführungsform gehort des Herstellen der ersten unteren Gatekontaktfleckelektrode ohne Verbindung mit der oberen Gatekontaktfleckelektrode durch Herstellen der ITO-Gateelektrode auf dem Substrat, wenn der Gatekontaktfleck hergestellt wird, um zu verhindern, dass die erste untere Gatekontaktfleckelektrode korrodiert.
  • Wie es aus der 8 zur dritten Ausführungsform erkennbar ist, wird ein Pixelbereich dadurch ausgebildet, dass eine Gateleitung 304 und eine Datenleitung 306 einander schneidend auf einem ersten Substrat hergestellt werden. An der Schnittstelle der Gateleitung 304 und der Datenleitung 306 wird ein TFT hergestellt. Ein Gatekontaktfleck 330 wird auf dem ersten Substrat so hergestellt, dass er mit der Gateleitung 304 verbunden ist, und ebenfalls auf dem ersten Substrat wird ein Datenkontaktfleck 325 so hergestellt, dass er mit der Datenleitung 306 verbunden ist.
  • Das Flüssigkristalldisplay gemäß der dritten Ausführungsform verfügt über eine ahnliche Konfiguration und viele identische Teile im Vergleich zur zweiten Ausführungsform, weswegen hier eine zugehörige detaillierte Beschreibung weggelassen wird.
  • Der Gatekontaktfleck 330 ist mit einem Gatetreiber (nicht dargestellt) verbunden, und er liefert ein Scansignal an die Gateleitung 304. Der Gatekontaktfleck 330 verfugt über eine ITO-Gateelektrode 315 aus einem transparenten, leitenden, metallischen Material wie ITO, eine untere Gatekontaktfleckelektrode 314, die auf einem vorbestimmten Bereich der ITO-Gateelektrode 315, mit Erstreckung ausgehend von der Gateleitung 304, ausgebildet ist, und eine obere Gatekontaktfleckelektrode 318, die durch ein Kontaktloch H1 mit der unteren Gatekontaktfleckelektrode 314 verbunden ist.
  • Wie es aus der 9 erkennbar ist, ist die untere Gatekontaktfleckelektrode 314 an einer Seite der ITO-Gateelektrode 315 ausgebildet, was von dem verschieden ist, was in der 7 dargestellt ist. Die untere Gatekontaktfleckelektrode 314 besteht aus einer ersten unteren Gatekontaktfleckelektrode 314a und einer zweiten unteren Gatekontaktfleckelektrode 314b.
  • Andere Prozesse zum Herstellen eines Flüssigkristalldisplays gemäß der dritten Ausführungsform sind identisch mit denen bei der ersten Ausführungsform, wie sie unter Bezugnahme auf die 4 sowie 5A bis 5C beschrieben wurden. Daher wird eine zugehörige detaillierte Beschreibung hier weggelassen.
  • Eine Gateisolierschicht 311 wird auf einem Substrat 301 dort hergestellt, wo die zweite untere Gatekontaktfleckelektrode 314b herzustellen ist, und dort, wo die Gateisolierschicht 311 hergestellt wurde, wird eine Passivierungsschicht 313 auf dem Substrat 313 hergestellt. In der Passivierungsschicht 313 wird ein Kontaktloch H1 so hergestellt, dass das Zentrum der ITO-Gateelektrode 315 frei gelegt ist. Auf dem Kontaktloch H1 wird eine obere Gatekontaktfleckelektrode 314 hergestellt, die dann durch das Kontaktloch mit der ITO-Gateelektrode 315 verbunden ist.
  • Die ITO-Gateelektrode 315 ist mit der oberen Gatekontaktfleckelektrode 318 verbunden, und die erste untere Gatekontaktfleckelektrode 314a auf der ITO-Gateelektrode 315 wird so strukturiert, dass sie nicht mit der oberen Gatekontaktfleckelektrode 318 verbunden ist.
  • Die obere Gatekontaktfleckelektrode 318 und die ITO-Gateelektrode 315 werden aus einem metallischen Material wie ITO oder IZO hergestellt, und die erste untere Gatekontaktfleckelektrode 314a wird aus Aluminium oder einer Aluminiumlegierung hergestellt. Die zweite untere Gatekontaktfleckelektrode 314 wird aus Molybdan oder einer Molybdänlegierung hergestellt.
  • Zwar dringt Feuchtigkeit in der Außenluft durch die obere Gatekontaktfleckelektrode 318, die nach außen frei liegt, zur ITO-Gateelektrode 315 vor, die dadurch jedoch nicht korrodiert, weswegen das herkommliche Korrosionsproblem beseitigt ist.
  • Zum Verfahren zum Herstellen eines Flüssigkristalldisplays gemäß der dritten Ausführungsform gehört das Herstellen der ersten unteren Gatekontaktfleckelektrode ohne Verbindung mit der oberen Gatekontaktfleckelektrode durch Herstellen der ITO-Gateelektrode auf dem Substrat, wenn der Gatekontaktfleck hergestellt wird, um eine Korrosion der ersten unteren Gatekontaktfleckelektrode zu verhindern.
  • Wie es aus der 10 zur vierten Ausführungsform der Erfindung erkennbar ist, wird ein Pixelbereich durch einander schneidendes Anordnung einer Gateleitung 404 und einer Datenleitung 406 auf einem ersten Substrat ausgebildet, und an der Schnittstelle wird ein TFT hergestellt. Auch wird ein Gatekontaktfleck 430 so auf dem ersten Substrat hergestellt, dass er mit der Gateleitung 404 verbunden ist, und ein Datenkontaktfleck 425 wird ebenfalls auf dem ersten Substrat so hergestellt, dass er mit der Datenleitung 406 verbunden ist.
  • Das Flüssigkristalldisplay gemäß der vierten Ausführungsform verfugt über eine ahnliche Konfiguration und identische Elemente wie die dritte Ausführungsform, weswegen eine zugehörige detaillierte Beschreibung weggelassen wird.
  • Der Gatekontaktfleck 430 ist mit einem Gatetreiber (nicht dargestellt) verbunden, und er liefert ein Scansignal an die Gateleitung 404. Der Gatekontaktfleck 430 verfugt über eine ITO-Gateelektrode 415, die aus transparentem, leitendem, metallischem ITO besteht, eine untere Gatekontaktfleckelektrode 114, die auf einem vorbestimmten Bereich der ITO-Gateelektrode 415, mit Erstreckung ausgehend von der Gateleitung 104, ausgebildet ist, und eine obere Gatekontaktfleckelektrode 418, die durch mehrere Kontaktlöcher H1 und H2 mit der unteren Gatekontaktfleckelektrode 414 verbunden ist. Hierbei kann der Gatekontaktfleck 430 über mindestens zwei Kontaktlocher H1 und H2 verfugen.
  • Wie es aus der 11 erkennbar ist, wird eine untere Gatekontaktfleckelektrode 414 in einem Seitenbereich der ITO-Gateelektrode 415 hergestellt, was ein Unterschied gegenüber der 7 ist. Hierbei besteht die untere Gatekontaktfleckelektrode 414 aus einer ersten unteren Gatekontaktfleckelektrode 414a und einer zweiten unteren Gatekontaktfleckelektrode 414b.
  • Andere Prozesse zum Herstellen eines Flüssigkristalldisplays gemäß der vierten Ausführungsform sind identisch mit solchen bei der ersten Ausführungsform, wie sie unter Bezugnahme auf die 4 sowie 5A bis 5C beschrieben wurden. Daher wird eine zugehörige detaillierte Beschreibung hier weggelassen.
  • Auf der zweiten unteren Gatekontaktfleckelektrode 114a werden eine Gateisolierschicht 411 und eine Passivierungsschicht 413 sequenziell hergestellt. In der Passivierungsschicht 413 werden mehrere Kontaktlocher H1 und H2 ausgebildet, auf denen eine obere Gatekontaktfleckelektrode 418 hergestellt wird.
  • Die ITO-Gateelektrode 415 ist elektrisch mit der oberen Gatekontaktfleckelektrode 418 verbunden, und die erste untere Gatekontaktfleckelektrode 414a ist nicht elektrisch mit der oberen Gatekontaktfleckelektrode 418 verbunden.
  • Zwar dringt Feuchtigkeit durch die obere Gatekontaktfleckelektrode 418 zur ITO-Gateelektrode 415 vor, jedoch kommt es zu keinem Korrosionsproblem wie bei einem herkömmlichen LCD, da die ITO-Gateelektrode 415 nicht durch Luft und Feuchtigkeit korrodiert.
  • Zum Verfahren zum Herstellen eines Flüssigkristalldisplays gemäß der vierten Ausführungsform gehort das Herstellen der ersten unteren Gatekontaktfleckelektrode ohne Verbindung mit der oberen Gatekontaktfleckelektrode durch Herstellen der ITO-Gateelektrode auf dem Substrat, wenn der Gatekontaktfleck hergestellt wird, um eine Korrosion der ersten unteren Gatekontaktfleckelektrode zu verhindern.
  • Wie oben beschrieben, wird beim Verfahren zum Herstellen eines Flüssigkristalldisplays gemäß der Erfindung eine ITO-Gateelektrode auf dem Substrat hergestellt, wenn der Gatekontaktfleck hergestellt wird, um die ITO-Gateelektrode und die obere Gatekontaktfleckelektrode zu verbinden. Dadurch wird Korrosion des Gatekontaktflecks vermieden, wodurch das Flüssigkristalldisplay und das Verfahren zu seiner Herstellung gemäß der Erfindung für erhöhte Zuverlassigkeit des Gatekontaktflecks sorgen.

Claims (31)

  1. Flüssigkristalldisplay mit: – einem Gatekontaktfleck (130, 230, 330, 430) mit einer auf einem Substrat (101, 201, 301, 401) hergestellten ITO-Gateelektrode (115, 215, 315, 415), einer ersten unteren Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und einer zweiten unteren Gatekontaktfleckelektrode (114b, 214b, 314b, 414b), die auf einem ersten vorbestimmten Bereich der ITO-Gateelektrode (115, 215, 315, 415) ausgebildet sind, einer auf der ersten (114a, 214a, 314a, 414a) und der zweiten (114b, 214b, 314b, 414b) unteren Gatekontaktfleckelektrode hergestellten Gateisolierschicht (111, 211, 311, 411), einer auf dieser hergestellten Passivierungsschicht (113, 213, 313, 413) sowie einer auf dieser hergestellten oberen Gatekontaktfleckelektrode (118, 218, 318, 418), und mit mindestens einem Kontaktloch (H1, H2), um die obere Gatekontaktfleckelektrode (118, 218, 318, 418) mit der ITO-Gateelektrode (115, 215, 315, 415) in einem zweiten, vom ersten unterschiedlichen vorbestimmten Bereich zu verbinden, so dass die erste untere Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und die zweite untere Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) nicht mit der oberen Gatekontaktfleckelektrode (118, 218, 318, 418) verbunden sind; und – einer Flüssigkristalltafel mit einer Gateleitung (104, 204, 304, 404) mit Doppelstruktur, die integral aus der ersten unteren Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und der zweiten unteren Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) aufgebaut ist.
  2. Flüssigkristalldisplay nach Anspruch 1, dadurch gekennzeichnet, dass die obere Gatekontaktfleckelektrode (118, 218, 318, 418) aus demselben Material wie die ITO-Gateelektrode (115, 215, 315, 415) besteht.
  3. Flüssigkristalldisplay nach Anspruch 1, dadurch gekennzeichnet, dass die erste untere Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) aus einem Material der Aluminiumgruppe besteht und die zweite untere Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) aus einem Material der Molybdängruppe besteht.
  4. Flüssigkristalldisplay nach Anspruch 1, dadurch gekennzeichnet, dass die erste untere Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und die zweite untere Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) durch die Gateisolierschicht (111, 211, 311, 411) und die Passivierungsschicht (113, 213, 313, 413) umgeben sind.
  5. Flüssigkristalldisplay nach Anspruch 1, dadurch gekennzeichnet, dass die erste (114a, 214a, 314a, 414a) und die zweite (114b, 214b, 314b, 414b) untere Gatekontaktfleckelektrode an den beiden Rändern der ITO-Gateelektrode (115, 215, 315, 415) ausgebildet sind und mindestens ein Kontaktloch (H1, H2) in der Gateisolierschicht (111, 211, 311, 411) und der Passivierungsschicht (113, 213, 313, 413) ausgebildet ist.
  6. Flüssigkristalldisplay nach Anspruch 1, dadurch gekennzeichnet, dass die erste (114a, 214a, 314a, 414a) und die zweite (114b, 214b, 314b, 414b) untere Gatekontaktfleckelektrode an einer Seite der ITO-Gateelektrode (115, 215, 315, 415) ausgebildet sind und mindestens ein Kontaktloch (H1, H2) in der Gateisolierschicht (111, 211, 311, 411) und der Passivierungsschicht (113, 213, 313, 413) ausgebildet ist.
  7. Verfahren zum Herstellen eines Flüssigkristalldisplays, das Folgendes beinhaltet: – Herstellen einer ITO-Gateelektrode (115, 215, 315, 415) auf einem Substrat (101, 201, 301, 401); – Herstellen eines ersten Gatemetalls (127) und eines zweiten Gatemetalls (129) auf der ITO-Gateelektrode (115, 215, 315, 415); – Herstellen einer ersten unteren Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und einer zweiten unteren Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) auf einem ersten vorbestimmten Bereich der ITO-Gateelektrode (115, 215, 315, 415); – Herstellen einer Gateisolierschicht (111, 211, 311, 411) und einer Passivierungsschicht (113, 213, 313, 413) auf der ersten (114a, 214a, 314a, 414a) und der zweiten (114b, 214b, 314b, 414b) unteren Gatekontaktfleckelektrode; – Ätzen eines vorbestimmten Bereichs der Gateisolierschicht (111, 211, 311, 411) und der Passivierungsschicht (113, 213, 313, 413) zum Freilegen eines zweiten vorbestimmten Bereichs der ITO-Gateelektrode (115, 215, 315, 415), um mindestens ein Kontaktloch (H1, H2) in der Gateisolierschicht (111, 211, 311, 411) und der Passivierungsschicht (113, 213, 313, 413) zu bilden; und – Herstellen einer oberen Gatekontaktfleckelektrode (118, 218, 318, 418) auf der freigelegten Gateisolierschicht (111, 211, 311, 411) und der Passivierungsschicht (113, 213, 313, 413), um die ITO-Gateelektrode (115, 215, 315, 415) elektrisch mit der oberen Gatekontaktfleckelektrode (118, 218, 318, 418) in dem zweiten vorbestimmten Bereich zu verbinden, so dass die erste untere Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und die zweite untere Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) nicht mit der oberen Gatekontaktfleckelektrode (118, 218, 318, 418) verbunden werden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Schritt des Herstellens einer ersten unteren Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und einer zweiten unteren Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) auf einem ersten vorbestimmten Bereich der ITO-Gateelektrode Folgendes beinhaltet: – Auftragen eines Fotoresists auf das erste Gatemetall (127) und das zweite Gatemetall (129); und – Strukturieren des ersten Gatemetalls (127) und des zweiten Gatemetalls (129).
  9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die ITO-Gateelektrode (115, 215, 315, 415) aus demselben Material wie die obere Gatekontaktfleckelektrode (118, 218, 318, 418) hergestellt wird.
  10. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die erste untere Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) aus einem Material der Aluminiumgruppe hergestellt wird und die zweite untere Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) aus einem Material aus der Molybdängruppe hergestellt wird.
  11. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die erste untere Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und die zweite untere Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) durch die Gateisolierschicht (111, 211, 311, 411) und die Passivierungsschicht (113, 213, 313, 413) umgeben werden.
  12. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die erste (114a, 214a, 314a, 414a) und die zweite (114b, 214b, 314b, 414b) untere Gatekontaktfleckelektrode an beiden Rändern der ITO-Gateelektrode (115, 215, 315, 415) hergestellt werden und mindestens ein Kontaktloch (H1, H2) in der Gateisolierschicht (111, 211, 311, 411) und der Passivierungsschicht (113, 213, 313, 413) ausgebildet wird.
  13. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die erste (114a, 214a, 314a, 414a) und die zweite (114b, 214b, 314b, 414b) untere Gatekontaktfleckelektrode auf einer Seite der ITO-Gateelektrode (115, 215, 315, 415) hergestellt werden und mindestens ein Kontaktloch (H1, H2) in der Gateisolierschicht (111, 211, 311, 411) und der Passivierungsschicht (113, 213, 313, 413) ausgebildet wird.
  14. Verfahren zum Herstellen eines Flüssigkristalldisplays, das Folgendes beinhaltet: – aufeinanderfolgendes Herstellen einer ersten metallischen Schicht (125), einer zweiten metallischen Schicht (127) und einer dritten metallischen Schicht (129) auf einem Substrat (101, 201, 301, 401); – Herstellen einer Gateelektrode (115, 215, 315, 415) aus der ersten metallischen Schicht (125), einer Gateleitung (104, 204, 304, 404) und eines Gatekontaktflecks (130, 230, 330, 430) auf dem Substrat (101, 201, 301, 401), wobei der Gatekontaktfleck (130, 230, 330, 430) zumindest eine untere Gatekontaktfleckelektrode (114, 214, 314, 414) aus der zweiten (127) und dritten (129) metallischen Schicht aufweist; – Herstellen einer Passivierungsschicht (113, 213, 313, 413) dort auf dem Substrat (101, 201, 301, 401), wo die Gateelektrode (115, 215, 315, 415) ausgebildet ist; – Ausbilden mindestens eines Kontaktlochs (H1, H2) in der Passivierungsschicht (113, 213, 313, 413) in einem vorbestimmten Bereich der Gateelektrode (115, 215, 315, 415), der unterschiedlich zu dem Bereich der unteren Gatekontaktfleckelektrode (114, 214, 314, 414) ist, – Ausbilden einer oberen Gatekontaktfleckelektrode (118, 218, 318, 418) auf der Passivierungsschicht (113, 214, 314, 414) im Bereich des Gatekontaktflecks (130, 230, 330, 430), um die Gateelektrode (115, 215, 315, 415) mit der oberen Gatekontaktfleckelektrode (118, 218, 318, 418) zu verbinden, so dass die untere Gatekontaktfleckelektrode (114, 214, 314, 414) nicht mit der oberen Gatekontakfleckelektrode (118, 218, 318, 418) verbunden ist; und – Ausbilden einer Pixeleelektrode (112, 212, 312, 412) in einem Pixelbereich.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Schritt des Herstellens einer Passivierungsschicht (113, 213, 313, 413) in einem Pixelbereich und des Herstellens einer oberen Gatekontaktfleckelektrode (118, 218, 318, 418) im Gatekontaktfleckbereich (130, 230, 330, 430) das Herstellen einer transparenten Metallschicht auf der Passivierungsschicht (113, 213, 313, 413) und das Ätzen der sich ergebenden Struktur beinhaltet.
  16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die erste metallische Schicht (125) aus ITO oder IZO hergestellt wird.
  17. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die zweite metallische Schicht (127) aus Aluminium oder einer Aluminiumlegierung hergestellt wird.
  18. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die dritte metallische Schicht (129) aus Molybdän oder einer Molybdänlegierung hergestellt wird.
  19. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Schritt des Herstellens einer Gateelektrode (115, 215, 315, 415), einer Gateleitung (104, 204, 304, 404) und eines Gatekontaktflecks (130, 230, 330, 430) auf dem Substrat (101, 201, 301, 401) einen Fotoprozess und einen Strukturierprozess beinhaltet.
  20. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Schritt des Herstellens einer Gateelektrode (115, 215, 315, 415), einer Gateleitung (104, 204, 304, 404) und eines Gatekontaktflecks (130, 230, 330, 430) einen Maskenprozess beinhaltet, wobei die bei diesem verwendete Maske (123) eine Beugungsbelichtungsmaske oder eine Halbtonmaske ist, von denen jede einen durchlässigen Bereich, einen Abschirmungsbereich und einen halbdurchlässigen Bereich aufweist.
  21. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Gatekontaktfleck (130, 230, 330, 430) Folgendes aufweist: eine aus der ersten metallischen Schicht (125) bestehende ITO-Gateelektrode (115, 215, 315, 415) sowie eine doppelschichtige Elektrode (114, 214, 314, 414) aus einer ersten unteren Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und einer zweiten unteren Gatekontaktfleckelektrode (114b, 214b, 314b, 414b), die aus der zweiten (125) bzw. dritten (127) metallischen Schicht, die auf der ITO-Gateelektrode (115, 215, 315, 415) ausgebildet sind, besteht.
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass eine oder mehrere der doppelschichtigen Elektroden (114, 214, 314, 414) aus der ersten unteren Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und der zweiten unteren Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) auf der ITO-Gateelektrode (115, 215, 315, 415) hergestellt wird/werden.
  23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die obere Gatekontaktfleckelektrode (118, 218, 318, 418) aus demselben Material wie die ITO-Gateelektrode (115, 215, 315, 415) hergestellt wird.
  24. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die ITO-Gateelektrode (115, 215, 315, 415) mit der oberen Gatekontaktfleckelektrode (118, 218, 318, 418) über das mindestens eine Kontaktloch (H1, H2) verbunden wird.
  25. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die erste untere Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und die zweite untere Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) nicht mit der oberen Gatekontaktfleckelektrode (118, 218, 318, 418) verbunden werden.
  26. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die erste untere Gatekontaktfleckelektrode (114a, 214a, 314a, 414a) und die zweite untere Gatekontaktfleckelektrode (114b, 214b, 314b, 414b) durch die Gateisolierschicht (111, 211, 311, 411) und die Passivierungsschicht (113, 213, 313, 413) umgeben werden.
  27. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die erste (114a, 214a, 314a, 414a) und die zweite (114b, 214b, 314b, 414b) untere Gatekontaktfleckelektrode an beiden Rändern der ITO-Gateelektrode (115, 215, 315, 415) hergestellt werden und mindestens ein Kontaktloch (H1, H2) in der Passivierungsschicht (113, 213, 313, 413) ausgebildet wird.
  28. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die erste (114a, 214a, 314a, 414a) und die zweite (114b, 214b, 314b, 414b) untere Gatekontaktfleckelektrode auf einer Seite der ITO-Gateelektrode (115, 215, 315, 415) hergestellt werden und mindestens ein Kontaktloch (H1, H2) in der Passivierungsschicht (113, 213, 313, 413) ausgebildet wird.
  29. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass nach dem Herstellen der Gateelektrode (115, 215, 315, 415) ferner eine Gateisolierschicht (111, 211, 311, 411) hergestellt wird.
  30. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass nach dem Herstellen der Gateelektrode (115, 215, 315, 415) ferner eine Kanalschicht und eine Sourceelektrode (107a, 207a, 307a, 407a) sowie eine Drainelektrode (107b, 207b, 307b, 407b) hergestellt werden.
  31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass die Kanalschicht sowie die Sourceelektrode (107a, 207a, 307a, 407a) und die Drainelektrode (107b, 207b, 307b, 407b, 207b, 307b, 407b) gleichzeitig oder durch Ausführen mehrerer unabhängiger Prozesse hergestellt werden.
DE102006027657A 2005-12-30 2006-06-14 Flüssigkristalldisplay mit einem Gatekontaktfleck und Verfahren zu dessen Herstellung Expired - Fee Related DE102006027657B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050134663 2005-12-30
KR1020050134663A KR20070071324A (ko) 2005-12-30 2005-12-30 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
DE102006027657A1 DE102006027657A1 (de) 2007-08-16
DE102006027657B4 true DE102006027657B4 (de) 2012-02-16

Family

ID=36775639

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006027657A Expired - Fee Related DE102006027657B4 (de) 2005-12-30 2006-06-14 Flüssigkristalldisplay mit einem Gatekontaktfleck und Verfahren zu dessen Herstellung

Country Status (8)

Country Link
US (1) US7705954B2 (de)
JP (1) JP4495697B2 (de)
KR (1) KR20070071324A (de)
CN (1) CN100507649C (de)
DE (1) DE102006027657B4 (de)
FR (1) FR2895808B1 (de)
GB (1) GB2433822B (de)
TW (1) TWI326127B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101622981B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR20100089329A (ko) * 2009-02-03 2010-08-12 삼성전자주식회사 표시장치의 및 이의 제조방법
KR101715848B1 (ko) * 2010-04-20 2017-03-13 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR101753802B1 (ko) * 2010-09-20 2017-07-04 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
CN104992950A (zh) * 2015-06-05 2015-10-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108663865A (zh) * 2018-07-24 2018-10-16 武汉华星光电技术有限公司 Tft阵列基板及其制造方法与柔性液晶显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335211B1 (en) * 1999-05-13 2002-01-01 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display having a wide viewing angle and a method for manufacturing the same
US20050263769A1 (en) * 2004-05-27 2005-12-01 Byung Chul Ahn Liquid crystal display device and fabricating method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195255A (ja) * 1997-09-24 1999-04-09 Toshiba Corp 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
KR100869112B1 (ko) * 2002-01-14 2008-11-17 삼성전자주식회사 반사형 액정표시장치 및 그 제조 방법
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335211B1 (en) * 1999-05-13 2002-01-01 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display having a wide viewing angle and a method for manufacturing the same
US20050263769A1 (en) * 2004-05-27 2005-12-01 Byung Chul Ahn Liquid crystal display device and fabricating method thereof

Also Published As

Publication number Publication date
DE102006027657A1 (de) 2007-08-16
GB2433822A (en) 2007-07-04
CN100507649C (zh) 2009-07-01
TW200725904A (en) 2007-07-01
CN1991449A (zh) 2007-07-04
US20070153148A1 (en) 2007-07-05
JP2007183539A (ja) 2007-07-19
TWI326127B (en) 2010-06-11
KR20070071324A (ko) 2007-07-04
GB2433822B (en) 2009-10-14
JP4495697B2 (ja) 2010-07-07
FR2895808B1 (fr) 2010-05-21
GB0611787D0 (en) 2006-07-26
US7705954B2 (en) 2010-04-27
FR2895808A1 (fr) 2007-07-06

Similar Documents

Publication Publication Date Title
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE4318028B4 (de) Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19906815B4 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102013111753B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE19811624B4 (de) Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102012111587B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102005056702B4 (de) TFT-Arraysubstrat und zugehöriges Herstellverfahren
DE102006060731B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung
DE602005004726T2 (de) Tafel mit Dünnschichttransistormatrix für Flüssigkristallanzeigegerät und Herstellungsverfahren dafür
DE102006055067B4 (de) Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung
DE102015110890B4 (de) Anzeigefeld und Verfahren zur Herstellung desselben
DE102008050200B4 (de) Flüssigkristallanzeige und Verfahren zum Herstellen derselben
DE102005061304B4 (de) Verfahren zum Herstellen einer Kontaktfleckelektrode und Verfahren zum Herstellen eines Flüssigkristalldisplays
DE102006061594B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE102009044337A1 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE102005027445A1 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE102006027657B4 (de) Flüssigkristalldisplay mit einem Gatekontaktfleck und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8128 New person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120517

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee