DE102006016090A1 - Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat - Google Patents

Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat Download PDF

Info

Publication number
DE102006016090A1
DE102006016090A1 DE200610016090 DE102006016090A DE102006016090A1 DE 102006016090 A1 DE102006016090 A1 DE 102006016090A1 DE 200610016090 DE200610016090 DE 200610016090 DE 102006016090 A DE102006016090 A DE 102006016090A DE 102006016090 A1 DE102006016090 A1 DE 102006016090A1
Authority
DE
Germany
Prior art keywords
passivation layer
solder
substrate
solder material
gaps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200610016090
Other languages
English (en)
Other versions
DE102006016090B4 (de
Inventor
Michael Fiederle
Alex Fauler
Heiko Braml
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Rax Imaging Europe De GmbH
Original Assignee
Albert Ludwigs Universitaet Freiburg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Albert Ludwigs Universitaet Freiburg filed Critical Albert Ludwigs Universitaet Freiburg
Priority to DE200610016090 priority Critical patent/DE102006016090B4/de
Publication of DE102006016090A1 publication Critical patent/DE102006016090A1/de
Application granted granted Critical
Publication of DE102006016090B4 publication Critical patent/DE102006016090B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Es wird ein Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat insbesondere für eine Flip-Chip-Verbindung zwischen dem Substrat und einem Halbleiter vorgeschlagen. Dabei werden zunächst mehrere elektrisch leitende Kontaktflächen mit räumlicher Trennung voneinander auf das Substrat aufgebracht. Anschließend wird eine Passivierungsschicht aufgetragen. In der Passivierungsschicht werden an den für die Lotdepots vorgesehenen Positionen Lücken erzeugt. Schließlich wird die Oberfläche der Passivierungsschicht durch eine Oberflächenbehandlung in eine raue, fein genoppte, unbenetzbare oder nur schwach benetzbare Oberfläche umgewandelt. Dann wird das Lotmaterial als dünne Schicht auf die Passivierungsschicht und die Kontaktflächen in den Lücken der Passivierungsschicht aufgebracht. In der dünnen Schicht Lotmaterial werden Gräben erzeugt, wodurch räumlich voneinander getrennt Lotbereiche entstehen, deren Durchmesser wesentlich größer ist als deren Dicke. Durch Einwirkung einer erhöhten Temperatur werden die Lotbereiche erwärmt und in kugelförmige Lotdepots umgewandelt, die sich auf die Bereiche oberhalb der Lücken in der Passivierungsschicht zusammenziehen.

Description

  • Stand der Technik
  • Die Erfindung geht aus von einem Verfahren zum Herstellen mehrer Lotdepots auf einem Substrat insbesondere für eine Flip-Chip-Verbindung zwischen dem Substrat und einem Halbleiter.
  • Flip-Chip-Verbindungen dienen beispielsweise dazu, eine elektrische Verbindung zwischen den als Pixel bezeichneten Bildelementen eines Detektors und den einzelnen Bereichen eines Auslesechips herzustellen. Dank den Flip-Chip-Verbindungen kann hierzu die gesamte Kontaktfläche ausgenutzt werden. Dabei wird der Auslesechip mit der strukturierten Seite nach unten auf die Kontakte eines Substrats aufgesetzt und mit diesen Kontakten elektrisch leitend verbunden. Die Kontakte sind gegenüber der Oberfläche des Substrats erhaben und werden auch als Bumps bezeichnet. Zu den Verfahren zur Herstellung einer Flip-Chip-Verbindung zählen neben Klebeverfahren und Thermokompressionsverfahren auch Lötverfahren. Bei den Lötverfahren bestehen die Bumps aus einem Lotmaterial wie beispielsweise Blei-Zinn oder Indium-Zinn. Die Bumps werden bei Lötverfahren auch als Lotdepots oder Löthöcker bezeichnet. In dem Buch Flip Chip Technologies, John H. Lau, McGraw-Hill (1996) ist ein Verfahren beschrieben um Bumps als Depots aus Lotmaterial auf einem Substrat für eine Flip-Chip-Verbindung abzuscheiden. Dabei werden auf der Oberfläche des Substrats zunächst mehrere elektrisch leitende Kontaktflächen in räumlicher Trennung voneinander aufgebracht. Danach wird auf das mit den Kontaktflächen versehene Substrat eine Passivierungsschicht aufgetragen. Anschließend werden in der Passivierungsschicht an den für die Lotdepots vorgesehenen Positionen Ausnehmungen oder Lücken erzeugt. Im Bereich der Ausnehmungen wird anschließend eine so genannte Under-Bump-Metallisierung aufgebracht. Sie überdeckt nicht nur die Ausnehmung sondern auch die an die Ausnehmung angrenzenden Bereiche der Passivierungsschicht. Die Under-Bump-Metallisierung dient als Haftschicht um den Kontakt zwischen den elektrisch leitenden Kontaktflächen auf dem Substrat und den Lotdepots zu verbessern. Darüber hinaus dient sie als Barriereschicht um die Diffunsion von Atomen des Lotmaterials in die elektrisch leitenden Kontaktflächen und das Substrat zu begrenzen. Ferner dient die Under-Bump-Metallisierung als Benetzungsschicht, da sie für das Lotmaterial leicht benetzbar und legierbar sein muss. Schließlich dient die Under-Bump-Metallisierung als Oxidationsschutzschicht um die elektrisch leitenden Kontaktflächen vor Oxidation zu schützen. Anschließend wird auf die Under-Bump-Metallisierung das Lotmaterial mit einer Dicke von typischerweise mehr als 20 μm aufgebraucht. Dies erfolgt entweder durch die Verfahren der Dickschichtlithographie oder durch elekrogalvanische Abscheidung. Beide Verfahren sind mit einem großen Aufwand verbunden und führen daher dazu, dass das Herstellen der Lotdepots kostenintensiv ist. Im Falle der Dickschichtlithographie erweist sich der Auftrag von Fotolack mit einer Dicke zwischen 20 und 100 μm bei möglichst homogener Schichtdicke als problematisch. Die elektrogalvanische Abscheidung ist auf Grund der für das Substrat notwendigen speziellen Halterung und des galvanischen Bades zeit- und kostenintensiv.
  • Der Erfindung liegt die Aufgabe zu Grunde, ein Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat zur Verfügung zu stellen, bei dem auf die Dickschichtlithographie oder die elektrogalvanische Abscheidung zum Aufbringen des Lotmaterials verzichtet werden kann, und das mit einem geringeren Aufwand an Zeit und Kosten verbunden ist als die genannten Verfahren.
  • Die Erfindung und ihre Aufgabe
  • Das erfindungsgemäße Verfahren mit den Merkmalen des Anspruchs 1 hat gegenüber dem Stand der Technik den Vorteil, dass die Oberfläche der Passivierungsschicht durch eine Oberflächenbehandlung in eine raue, fein genoppte, unbenetzbare oder nur schwach benetzbare Oberfläche umgewandelt wird. Durch die mikroskopisch fein genoppte Oberfläche der Passivierungsschicht wird verhindert, dass das auf die Passivierungsschicht aufgetragene Lotmaterial bei der anschließenden Erwärmung und Verflüssigung auf der Passivierungsschicht großflächig verteilt oder ausbreitet. Das flüssige Lotmaterial haftet nicht oder nur schlecht auf der fein genoppten Oberfläche der Passivierungsschicht. Es zieht sich daher im Bereich der Lücken oder Öffnungen in der Passivierungsschicht auf Grund der wesentlich leichteren Benetzbarkeit in diesen Bereichen zu einer kugeligen Form zusammen. Der Effekt, dass sich Flüssigkeiten auf unbenetzbaren, fein genoppten Oberflächen zu einzelnen Kugeln zusammenziehen, wird in der Bionik auch als Lotuseffekt bezeichnet.
  • Zur Oberflächenbehandlung der Passivierungsschicht wird beispielsweise einseitig Energie über ein Plasma in die Passivierungsschicht eingebracht. Außerdem können Ionen auf eine hohe Energie beschleunigt und auf die Passivierungsschicht gelenkt werden. Diese Verfahren werden auch als Kathodenzerstäubung oder Rücksputtern bezeichnet.
  • Der Effekt, dass sich das auf der Passivierungsschicht und den Lücken in der Passivierungsschicht abgeschiedene Lotmaterial bei einer leichten Erwärmung auf Grund der rauen und fein genoppten Oberfläche zu einer Kugel im Bereich der Lücken in der Passivierungsschicht zusammenzieht, ist so ausgeprägt, dass das Lotmaterial großflächig und daher in dünner Schicht auf das Substrat aufgebracht werden kann. Bei den aus dem Stand der Technik bekannten Verfahren wird das Lotmaterial im wesentlichen ausschließlich über den Ausnehmungen in der Passivierungsschicht aufgebracht. Die dabei erzeugten Lotdepots sind zumindest näherungsweise quaderförmig. Dicke und Breite sind näherungsweise identisch. Bei der anschließenden Erwärmung werden die Quader lediglich in Lotdepots mit runder Form umgewandelt. Dabei ändern sich die Höhe und der Durchmesser der Lotdepots nur in sehr geringem Umfang. Dem gegenüber kann das Lotmaterial bei dem erfindungsgemäßen Verfahren großflächig auf der Passivierungsschicht und den Öffnungen in der Passivierungsschicht abgeschieden werden. Das Abscheiden erfolgt als dünne Schicht mit weniger als 10 μm. Mit Hilfe der Fotolithographie werden zwischen den den einzelnen Pixeln zugeordneten Bereichen des Lotmaterials Gräben oder Lücken erzeugt. Typischerweise entsteht dabei ein Raster von rechteckigen, insbesondere quadratischen, oder von mehreckigen Lotbereichen. Dabei ist die Reihenfolge, mit der der Fotolack und das Lotmaterial auf dem Substrat aufgetragen werden, unerheblich. Beim Erwärmen zieht sich das Lotmaterial auf Grund des oben beschriebenen Lotuseffektes trotz seiner großflächigen Ausdehnung und seiner geringen Schichtdicke zu einem kugelförmigen Lotdepot oberhalb der Lücken oder Ausnehmungen in der Passivierungsschicht zusammen. Auf Grund der starken Unterschiede hinsichtlich der Benetzbarkeit zwischen der Passivierungsschicht und dem Material in den Lücken in der Passivierungsschicht zieht sich das Lotmaterial in jedem Fall in dem Bereich der Lücken in der Passivierungsschicht zusammen. Dabei ist unerheblich, ob dieser Bereich in der Mitte der erzeugten dünnen Schicht des Lotmaterials oder außermittig positioniert ist. Das Lotmaterial zieht sich auch dann in dem Bereich der Lücken in der Passivierungsschicht zusammen, wenn sich die Lücke in der Passivierungsschicht nicht unterhalb der Mitte des zugehörigen Lotbereichs befindet. Die Lotdepots bilden sich damit automatisch an den hierfür vorgesehenen Positionen aus. Dank des Lotuseffektes muss das Lotmaterial nicht wie bei den bekannten Verfahren mit der angestrebten Dicke des kugelförmigen Lotdepots oberhalb der Ausnehmungen der Passivierungsschicht abgeschieden werden. Bei dem erfindungsgemäßen Verfahren kann das Lotmaterial in einer dünnen Schicht großflächig auf das Substrat aufgebracht werden. Die Dicke dieser dünnen Schicht sowie die Größe der einzelnen durch Gräben oder Lücken voneinander getrennten Flächen geben das Volumen des kugelförmigen Lotdepots vor.
  • Entscheidend für die Ausnutzung dieses Effektes ist die Oberflächenstrucktur der Passivierungsschicht. Die mikroskopisch fein genoppte Oberfläche führt dazu, dass das Lotmaterial wesentlich schlechter haftet als auf den Bereichen, in denen es nicht mit der Passivierungsschicht in Berührung kommt. Während dieser Effekt beim Auftragen des Lotmaterials durch Aufdampfverfahren, auch genannt Physical Vapor Deposition, oder Kathodenzerstäubung, auch genannt Sputtern, vernachlässigbar ist, führt er im Falle der Erwärmung des Lotmaterials mit der damit verbundenen Verflüssigung dazu, dass sich das Lotmaterial in den Bereichen ansammelt, in denen es nicht oder nur in geringem Umfang mit der aufgerauten Passivierungsschicht in Kontakt kommt. Um diesen Effekt entsprechend ausnutzen zu können, ist die Rauigkeit der Oberfläche der Passivierungsschicht und die damit verbundene Größe der mikroskopisch kleinen Noppen an das jeweils verwendete Lotmaterial anzupassen.
  • Beim Zusammenziehen des Lotmaterials auf die Bereiche der Lücken in der Passivierungsschicht kann ein Teil des Lotmaterials auf der Passivierungsschicht nahe der Lücken verbleiben. Dies führt zu einem Überlapp zwischen Lotmaterial und Passivierungsschicht im Übergangsbereich zwischen den Lücken und der Passivierungsschicht. Dieser Überlapp beeinträchtigt die Qualität der Lotdepots und ihre Anwendung nicht.
  • Nach einer vorteilhaften Ausgestaltung der Erfindung wird als Material für die Passivierungsschicht Bisbenzocyclobuten verwendet. Diese Verbindung wird abgekürzt auch als BCB bezeichnet. BCB ist aus dem Stand der Technik bereits als Lötstoplack bekannt. Bei den aus dem Stand der Technik bekannten Anwendungen muss das BCB zur vollständigen Vernetzung bei hohen Temperaturen von entweder 180 Grad Celsius über mehrere Stunden oder 250 Grad Celsius für einige Minuten ausgebacken werden. Die genannten Temperaturen sind jedoch derartig hoch, dass sie bei einigen Substraten zu einer Beschädigung führen. Bei dem erfindungsgemäßen Verfahren ist das Ausbacken des BCB bei hohen Temperaturen nicht notwendig. Vielmehr genügt es, die für das Ausbacken notwendige Energie über ein Plasma, beispielsweise ein Stickstoffplasma einzukoppeln. Diese Behandlung führt nicht nur zu einem schonenden Ausbacken sondern auch zu einem Aufrauen der Oberfläche. Durch diese Behandlung, die auch als Plasma-Curing bezeichnet wird, kann das BCB derartig gut vernetzt werden, dass es gegenüber Azeton über einen langen Zeitraum von mehreren Tagen stabil ist. Diese Stabilität ist für das Verfahren des Aufbringens von Lotdepots mehr als ausreichend. Dank dem schonenden Ausbacken mit den damit verbundenen geringen Temperaturen kann eine Beschädigung des Substrats verhindert werden.
  • Nach einer vorteilhaften Ausgestaltung der Erfindung wird das Lotmaterial mit einer Schichtdicke von weniger als 10 μm besonders bevorzugt von weniger als 5 μm auf das Substrat aufgebracht. Hierzu werden die aus der Dünnschichttechnologie bekannten Verfahren angewendet. Während bei den aus dem Stand der Technik bekannten Verfahren das Verhältnis von Durchmesser zu Dicke im Bereich von 1 liegt, beträgt dieses bei dem erfindungsgemäßen Verfahren mehr als 100.
  • Neben BCB können andere Stoffe beispielsweise auch Polymere mit guten Hafteigenschaften auf der Substratoberfläche eingesetzt werden. Weitere Voraussetzung ist, dass sich die Oberfläche der Passivierungsschicht durch eine geeignete Oberflächenbehandlung aufrauen läßt. Diese Anforderungen werden beispielsweise auch durch den Fotoresist SU8 der Firma Microchem erfüllt. Dabei handelt es sich um einen Negativ-Fotolack auf Epoxidharz-Basis in organischem Lösungsmittel Gamma-Butyloraceton oder Cyclopentanon. Als Fotoempfindlicher Bestandteil ist Triaryl-Sulfonium-Salz enthalten.
  • Nach einer weiteren vorteilhaften Ausgestaltung der Erfindung wird auf die Lücken in der Passivierungsschicht eine Under-Bump-Metallisierung aufgebracht, die die an die Lücken angrenzenden Bereiche der Passivierungsschicht überlappt. In besonders bevorzugter Weise besteht die Under-Bump-Metallisierung aus Titan, Wolfram, Gold und/oder Nickel. Die Under-Bump-Metallisierung dient als Haftschicht, Barriereschicht, Benetzungsschicht und Oxidationsschutzschicht.
  • Nach einer weiteren vorteilhaften Ausgestaltung der Erfindung werden als Lotmaterial Indium-Zinn, Indium, Blei-Zinn, Antimon, Wismut oder silberhaltige oder goldhaltige Legierungen verwendet. Um eine Beschädigung des Substrats beim Schmelzen des Lotes zu vermeiden, sollte die Schmelztemperatur des Lotmaterials weniger als 190 Grad Celsius betragen. Außerdem sollte das Lotmaterial im Bereich der Kontaktflächen gute Benetzungs- und Fließeigenschaften aufweisen.
  • Nach einer weiteren vorteilhaften Ausgestaltung der Erfindung wird als Lotmaterial eine Folge von Schichten unterschiedlicher Materialien aufgebracht. Unter Einwirkung der erhöhten Temperatur beim Umschmelzen der flächige Lotbereiche in kugelförmige Lotdepots bilden die Materialien eine Legierung aus. Die einzelnen Materialien können nacheinander beispielsweise durch Aufdampfen oder Sputtern auf dem Substrat abgeschieden werden. Beim anschließenden Umschmelzen der flächigen Lotbereiche zu einem kugelförmigen Lotdepot entsteht aus den einzelnen Materialien eine Legierung.
  • Weitere Vorteile und vorteilhafte Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung, der Zeichnung und den Ansprüchen zu entnehmen.
  • Zeichnung
  • In der Zeichnung ist ein Ausführungsbeispiel das erfindungsgemäßen Verfahrens dargestellt. Es zeigen:
  • 1a bis f Aufbringen elektrisch leitender Kontaktflächen auf ein Substrat,
  • 2a bis f Aufbringen einer Passivierungsschicht auf das mit den Kontaktflächen versehene Substrat und Oberflächenbehandlung der Passivierungsschicht,
  • 3a bis d Auftragen einer Under-Bump-Metallisierung,
  • 4a bis e Auftragen des Lotmaterials und Umschmelzen der flächigen Lotbereiche in kugelförmige Lotdepots.
  • Beschreibung des Ausführungsbeispiels
  • In den 1 bis 4 sind die einzelnen Verfahrensschritte zum Herstellen mehrerer Lotdepots auf einem Substrat 1 dargestellt. Zunächst werden wie in den 1a bis f gezeigt mehrere elektrisch leitende Kontaktflächen 2 mittels Fotolithografie auf das Substrat 1 aufgebracht. Durch Schleuderbeschichtung wird, wie in 1b dargestellt, ein Fotolack 3 auf das Substrat 1 aufgetragen. Anschließend wird eine in der Zeichnung nicht dargestellte Maske oberhalb des Fotolacks angeordnet und der Fotolack durch die Maske hindurch belichtet. Die Maske führt dazu, dass der Fotolack nur in bestimmten Bereichen belichtet wird, während andere Bereiche nicht belichtet werden. Die Bestrahlung führt dazu, dass sich die Löslichkeit des Fotolacks gegenüber einem geeigneten Entwickler verändert. In den 1c, 1d und 1e sind die unbelichteten Bereiche 4 des Fotolacks dargestellt. Diese sind gegenüber einem Entwickler resistent, während sich die unbelichteten Bereiche im Entwickler auflösen. Dadurch entsteht auf dem Substrat ein Resistmuster. Dies ist in 1d dargestellt. Anschließend wird das mit dem Resistmuster versehene Substrat mit dem elektrisch leitenden Material der Kontaktflächen beschichtet. Dies ist in 1e dargestellt. Schließlich werden die unbelichteten Bereiche 4 des Fotolacks durch ein Lösungsmittel, beispielsweise Azeton oder NMP, entfernt. Übrig bleiben die in 1f dargestellten elektrisch leitenden Kontaktflächen 2 auf dem Substrat 1.
  • Die 2a bis 2f zeigen das Auftragen einer Passivierungsschicht aus BCB und das anschließende Aufrauen der Oberfläche des BCB. 2a stimmt mit 1f überein. Gemäß 2b wird das mit den Kontaktflächen versehene Substrat mit BCB beschichtet. Es entsteht eine BCB-Schicht 5. Anschließend erfolgt, wie in 2c dargestellt, die Belichtung des BCB durch eine geeignete Maske. Die Maske ist in der Zeichnung nicht dargestellt. Die unbelichteten Bereiche 6 des BCB werden, wie in den 2d und 2e dargestellt, durch Einsatz eines Entwicklers aufgelöst. Anschließend wird die Oberfläche 7 der Passivierungsschicht aus BCB durch Einkoppeln eines Stickstoffplasmas aufgeraut. Dabei bilden sich winzige Noppen 8 an der Oberfläche 7 aus.
  • Die 3a bis 3d zeigen das Auftragen einer Under-Bump-Metallisierung. Die 3a stimmt mit der 2f überein. Auf die BCB-Schicht 5 und die in der BCB-Schicht vorhandenen Lücken 9 wird ein Fotolack 10 aufgetragen, der anschließend über eine Maske belichtet wird. Die unbelichteten Bereiche werden über einen Entwickler gelöst. Übrig bleibt das in 3b dargestellte Resistmuster. Anschließend wird das Material der Under-Bump-Metallisierung in einer oder mehreren Schichten mittels Aufdampfen oder Sputtern auf dem Substrat abgeschieden. Dies ist in 3c dargestellt. Schließlich werden die Bereiche des Fotolacks mittels eines Lösungsmittels entfernt. Die Under-Bump-Metallisierung wird auf Grund der zur Belichtung verwendeten Maske nicht nur unmittelbar in den Lücken 9 der BCB-Schicht 5 abgeschieden sondern auch in den unmittelbar an die Lücken 9 angrenzenden Bereichen. Die Form der Under-Bump-Metallisierung 11 gleicht daher einem Topf. Sie sorgt zusammen mit dem Lotuseffekt dafür, dass sich das Lotmaterial beim Erwärmen wie in 4 dargestellt in den Bereichen der Under-Bump-Metallisierung zusammenzieht und keine oder allenfalls geringe Reste nahe der Under-Bump-Metallisierung auf der Passivierungsschicht verbleiben.
  • Die 4a bis 4e zeigen das Auftragen des Lotmaterials mit Hilfe der Fotolithografie. Zunächst wird wie in 4a dargestellt Fotolack 12 aufgetragen. Dieser wird durch eine in der Zeichnung nicht dargestellte Maske belichtet und anschließend entwickelt. Dabei bleiben die Erhebungen 13, wie in 4b dargestellt, stehen. Ihre Breite ist relativ klein im Vergleich zum Abstand zwischen zwei Under-Bump-Metallisierungen 11. Anschließend wird das Lotmaterial 14 auf der Struktur abgeschieden. Dies ist in 4c dargestellt. Schließlich werden die Erhebungen 13 des Fotolacks durch ein Lösungsmittel entfernt. Übrig bleiben dünne aber großflächige Lotbereiche, die bis auf die schmalen Gräben 16 nahezu die gesamten Kontaktflächen 2 überdecken. Dies ist in 4d dargestellt. Schließlich wird das Substrat auf die Schmelztemperatur des Lotmaterials erwärmt. Dabei ziehen sich die flächigen Lotbereiche 15 zu Lotdepots 17 mit einer Kugelform zusammen. Die kugelförmigen Lotdepots bedecken lediglich den Bereich der Under-Bump-Metallisierungen 11. Die Passivierungsschicht 5 aus BCB ist nach dem Umschmelzen gemäß 4e nicht mehr durch Lotmaterial bedeckt. Die kugelförmigen Lotdepots sind wesentlich höher als die flächigen Lotbereiche 15 gemäß 4c und d. Das beim Abscheiden mit dünner Schichtdicke und flächig aufgetragene Lotmaterial zieht sich über der Under-Bump-Metallisierung zusammen und wölbt sich dabei nach oben.
  • Sämtliche Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination miteinander erfindungswesentlich sein.
    • 1
    Substrat
    2
    elektrisch leitende Kontaktfläche
    3
    Fotolack
    4
    unbelichteter Bereich des Fotolacks
    5
    BCB-Schicht
    6
    unbelichteter Bereich der BCB-Schicht
    7
    Oberfläche der BCB-Schicht
    8
    Noppe
    9
    Lücke in der BCB-Schicht
    10
    Fotolack
    11
    Under-Bump-Metallisierung
    12
    Fotolack
    13
    Erhebung des Fotolacks
    14
    Lotmaterial
    15
    Lotbereich
    16
    Graben
    17
    kugelförmiges Lotdepot

Claims (13)

  1. Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat, insbesondere für eine Flip-Chip-Verbindung zwischen dem Substrat und einem Halbleiter, bei dem mehrere elektrisch leitende Kontaktflächen (2) mit räumlicher Trennung voneinander auf das Substrat (1) aufgebracht werden, auf das mit den Kontaktflächen (2) versehene Substrat (1) eine Passivierungsschicht (5) aufgebracht wird, in der Passivierungsschicht (5) an den für die Lotdepots vorgesehenen Positionen Lücken (9) erzeugt werden, die Oberfläche der Passivierungsschicht (5) durch eine Oberflächenbehandlung in eine raue, fein genoppte, unbenetzbare oder nur schwach benetzbare Oberfläche (7) umgewandelt wird, das Lotmaterial (14) als dünne Schicht auf die Passivierungsschicht (5) und die Kontaktflächen (2) in den Lücken (9) der Passivierungsschicht aufgebracht wird, in der dünnen Schicht Lotmaterial (14) Gräben (16) erzeugt werden, wodurch voneinander räumlich getrennte Lotbereiche (15) entstehen, deren Durchmesser wesentlich größer ist als deren Dicke, die Lotbereiche (15) durch Einwirkung einer erhöhten Temperatur erwärmt werden, wodurch das Lotmaterial sich auf die Bereiche über den Lücken (9) in der Passivierungsschicht (5) und/oder an den Rändern der Lücken (9) zusammenzieht und dabei kugelförmige Lotdepots (17) ausbildet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Material für die Passivierungsschicht (5) Bisbenzocyclobuten verwendet wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Material für die Passivierungsschicht (5) ein Polymer oder ein Metall verwendet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zur Oberflächenbehandlung der Passivierungsschicht (5) einseitig Energie über ein Plasma in die Passivierungsschicht eingebracht wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass ein Stickstoffplasma zur Oberflächenbehandlung eingesetzt wird.
  6. Verfahren nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, dass zur Oberflächenbehandlung Ionen auf eine hohe Energie beschleunigt und auf die Passivierungsschicht (5) gelenkt werden.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Lotmaterial mit einer Schichtdicke von weniger als 10 μm, besonders bevorzugt von weniger als 5 μm aufgebracht wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verhältnis von Durchmesser zu Dicke des Lotbereichs (15) mehr als 100 beträgt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Lotbereiche (15) mit einem Flussmittel benetzt werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf die Lücken (9) in der Passivierungsschicht eine Under-Bump-Metallisierung (11) aufgebracht wird, die die an die Lücken (9) angrenzenden Bereiche der Passivierungsschicht überlappt.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass als Material für die Under-Bump-Metallisierung (11) Titan, Wolfram, Gold und/oder Nickel verwendet wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Lotmaterial (14) Indium-Zinn, Indium, Blei-Zinn, Anitmon, Wismut, Legierungen daraus oder silberhaltige oder goldhaltige Legierungen verwendet werden.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Lotmaterial (14) eine Folge von Schichten unterschiedlicher Materialien aufgebracht werden, welche unter Einwirkung der erhöhten Temperatur eine Legierung ausbilden.
DE200610016090 2006-04-04 2006-04-04 Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat Expired - Fee Related DE102006016090B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610016090 DE102006016090B4 (de) 2006-04-04 2006-04-04 Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610016090 DE102006016090B4 (de) 2006-04-04 2006-04-04 Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat

Publications (2)

Publication Number Publication Date
DE102006016090A1 true DE102006016090A1 (de) 2007-10-18
DE102006016090B4 DE102006016090B4 (de) 2011-12-08

Family

ID=38514408

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610016090 Expired - Fee Related DE102006016090B4 (de) 2006-04-04 2006-04-04 Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat

Country Status (1)

Country Link
DE (1) DE102006016090B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4432774C2 (de) * 1994-09-15 2000-04-06 Fraunhofer Ges Forschung Verfahren zur Herstellung meniskusförmiger Lotbumps
EP1365449A2 (de) * 2002-05-17 2003-11-26 Texas Instruments Incorporated Spannungsabsorbierende Metallschicht für lötverbundene Vorrichtungen mit verbesserter Ermüdungsfestigkeit
US20050233597A1 (en) * 2002-11-05 2005-10-20 International Business Machines Corp. Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4432774C2 (de) * 1994-09-15 2000-04-06 Fraunhofer Ges Forschung Verfahren zur Herstellung meniskusförmiger Lotbumps
EP1365449A2 (de) * 2002-05-17 2003-11-26 Texas Instruments Incorporated Spannungsabsorbierende Metallschicht für lötverbundene Vorrichtungen mit verbesserter Ermüdungsfestigkeit
US20050233597A1 (en) * 2002-11-05 2005-10-20 International Business Machines Corp. Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same

Also Published As

Publication number Publication date
DE102006016090B4 (de) 2011-12-08

Similar Documents

Publication Publication Date Title
DE102011013225B4 (de) Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung
DE102008028072A1 (de) Halbleitergerät
DE112008000592T5 (de) Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug
DE112005001296T5 (de) Halbleitervorrichtung mit reduziertem Kontaktwiderstand
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102015214222A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
WO2014032940A1 (de) Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE102006016090B4 (de) Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE10156054A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102019104334A1 (de) Halbleiteranordnung und verfahren zum herstellen einer hableiteranordnung
DE102017102035A1 (de) Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
DE10258094B4 (de) Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
DE10238816A1 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE112021005934B4 (de) Übertragbare Säulenstruktur für Fanout-Package oder Interconnect-Brücke
DE10157205A1 (de) Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
DE10355508B4 (de) Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren
WO1999035690A1 (de) Verfahren zum herstellen eines halbleiterbauelementes und ein derart hergestelltes halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120309

R081 Change of applicant/patentee

Owner name: X-RAX IMAGING EUROPE GMBH, DE

Free format text: FORMER OWNER: ALBERT-LUDWIGS-UNIVERSITAET FREIBURG, 79098 FREIBURG, DE

R082 Change of representative

Representative=s name: GEITZ TRUCKENMUELLER LUCHT CHRIST PATENTANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee