DE102006002521A1

DE102006002521A1 - Signaturidentifikationsschaltung, Halbleiterchip, Mehrchipbauelement und Betriebsverfahren

Info

Publication number: DE102006002521A1
Application number: DE102006002521A
Authority: DE
Inventors: Ki-Rock Suwon Kwon
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-01-12
Filing date: 2006-01-12
Publication date: 2006-11-09
Also published as: US20060151618A1; JP2006196159A; KR100688518B1; KR20060082500A

Abstract

Die Erfindung bezieht sich auf eine Signaturidentifikationsschaltung, einen entsprechenden Halbleiterchip, ein Mehrchipbauelement mit mehreren Halbleiterchips mit jeweiliger Signaturidentifikationsschaltung und auf ein zugehöriges Mehrchipbauelemment-Betriebsverfahren. Die Signaturidentifikationsschaltung beinhaltet einen Widerstand (211), eine erste Schmelzsicherung (212) und einen ersten bis vierten Transistor (213 bis 216), die in Reihe an eine Versorgungsspannung (Vcc) angeschlossen sind, wobei dem ersten bis dritten Transistor je eine weitere Schmelzsicherung (218, 219, 220) parallel geschaltet ist. DOLLAR A Bei der erfindungsgemäßen Signaturidentifikationsschaltung ist ein fünfter Transistor (217) vorgesehen, der an einem ersten Anschluss mit dem vierten Transistor verbunden ist, an einem zweiten Anschluss von einem Adresssignal (Addr) beaufschlagbar ist und an einem dritten Anschluss von einem vom Adresssignal separaten externen Steuersignal (CTRL1) beaufschlagbar ist. DOLLAR A Verwendung z. B. in der Mehrchippackungstechnologie.

Description

Die Erfindung bezieht sich auf eine Signaturidentifikationsschaltung eines Halbleiterchips, auf einen entsprechenden Halbleiterchip, auf ein Mehrchipbauelement mit Signaturidentifikationsschaltung im jeweiligen Chip und auf ein zugehöriges Mehrchipbauelement-Betriebsverfahren sowie auf ein zugehöriges Computerprogrammprodukt.

In einer Mehrchippackung (MCP), auch Mehrchipbauelement bezeichnet, sind mehrere Halbleiterchips montiert, z.B. in einer einzigen Packung hoher Dichte, um eine gewünschte Miniaturisierung und/oder einen Hochgeschwindigkeitsbetrieb zu realisieren. Einem Halbleiterchip ist häufig eine charakteristische Signaturidentifikationsinformation zugeordnet. Bei dieser handelt es sich um Bauelementinformation z.B. einschließlich eines Herstellercodes, einer Herstellerlosnummer, Waferkoordinaten und eines Maskensatzes. Der Halbleiterchip beinhaltet ein Signaturidentifikationssystem, d.h. eine Signaturidentifikationsschaltung, um derartige Bauelementinformation zu speichern.

1 veranschaulicht eine herkömmliche MCP 100, mit einem Signaturidentifikationssystem. Wie in 1 dargestellt, umfasst die MCP 100 zwei Halbleiterchips, d.h. einen ersten und einen zweiten Halbleiterchip, bei denen es sich z.B. um Flashspeicherchips handeln kann. Der erste Chip weist ein Signaturidentifikationssystem 110 mit einem Widerstand 111, einer ersten Schmelzsicherung 112 sowie einem ersten bis vierten Transistor 113, 114, 115, 116 auf. Diese Komponenten sind in Reihe zwischen eine Versorgungsspannung Vcc und einen Adresssignalanschluss Addr eingeschleift. Eine zweite Schmelzsicherung 117 ist parallel zum ersten Transistor 113 geschaltet. Eine dritte Schmelzsicherung 118 ist parallel zum zweiten Transistor 114 geschaltet. Eine vierte Schmelzsicherung 119 ist parallel zum dritten Transistor 115 geschaltet. Ein im zweiten Chip vorgesehenes Signaturidentifikationssystem 120 ist von gleichem Aufbau wie das Signaturidentifikationssystem 110 im ersten Chip. Die beiden Signaturidentifikationssysteme 110, 120 teilen sich die Versorgungsspannung Vcc und das Adresssignal Addr.

Das Signaturidentifikationssystem 110 im ersten Chip speichert Bauelementinformation des ersten Chips entsprechend der Programmierung, d.h. dem Durchtrennen oder Nichtdurchtrennen, der zweiten bis vierten Schmelzsicherung 117, 118, 119. Wenn über den Adresssignalanschluss Addr ein bestimmter Strom fließt, verändert sich ein Spannungspegel, der über dem Signaturidentifikationssystem 110 anliegt, aufgrund der von den Komponenten innerhalb des Signaturidentifikationssystems 110 abhängig von der Programmierung der zweiten bis vierten Schmelzsicherung 117, 118, 119 bereitgestellten Widerstandsänderung. Das Signaturidentifikationssystem 110 kann auf diese Weise die Bauelementinformation des ersten Chips basierend auf dem sich ergebenden Spannungspegel bereitstellen. Analoges gilt für das Signaturidentifikationssystem 120 des zweiten Chips.

Der Erfindung liegt als technisches Problem die Bereitstellung einer Signaturidentifikationsschaltung, eines entsprechenden Halbleiterchips, eines zugehörigen Mehrchipbauelements und zugehörigen Mehrchipbauelement-Betriebsverfahrens sowie Computerprogrammprodukts zugrunde, die eine verbesserte Signaturidentifikationsfunktionalität insbesondere im Mehrchipfall ermöglichen.

Die Erfindung löst dieses Problem durch die Bereitstellung einer Signaturidentifikationsschaltung mit den Merkmalen des Anspruchs 1, eines Halbleiterchips mit den Merkmalen des Anspruchs 5, eines Mehrchipbauelements mit den Merkmalen des Anspruchs 6, eines Mehrchipbauelement-Betriebsverfahrens mit den Merkmalen des Anspruchs 9 und eines Computerprogrammprodukts mit den Merkmalen des Anspruchs 12.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
1 ein Blockdiagramm einer herkömmlichen MCP mit einem Signaturidentifikationssystem,
2 ein Blockdiagramm einer MCP mit einem Signaturidentifikationssystem gemäß der Erfindung und
3 ein Flussdiagramm eines Verfahrens zum Betrieb einer MCP mit einem Signaturidentifikationssystem gemäß der Erfindung.
Nachfolgend wird die Erfindung anhand vorteilhafter Ausführungsbeispiels unter Bezugnahme auf die 2 und 3 näher erläutert. Dabei kann die Erfindung durch Verfahrenskomponenten, Systemkomponenten und/oder Computerprogrammkomponenten realisiert sein. Das Computerprogrammprodukt kann sich auf einem computernutzbaren Speichermedium mit darin enthaltenem Programmcode befinden, wobei jedes beliebige computerlesbare Medium verwendbar ist, wie Festplatten, CD-ROMs, optische Speicher und magnetische Speicher. Das computerlesbare Medium kann elektronischer, magnetischer, optischer oder elektromagnetischer Natur sein oder auf Infrarotstrahlung oder einem Halbleitersystem oder einem Propagationsmedium basieren. Das computerlesbare Medium kann z.B. eine elektrische Verbindung mit einem oder mehreren Drähten, eine Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Festwertspeicher (ROM), einen lösch- und programmierbaren Festwertspeicher (EPROM oder Flashspeicher), eine optische Faser oder einen CD-ROM beinhalten. Selbst Papier oder ein anderes geeignetes Medium, auf dem das Computerprogramm gedruckt ist, kann als computerlesbares Medium eingesetzt werden, wobei das Programm z.B. durch optisches Scannen elektronisch erfasst und dann geeignet verarbeitet und in einem Computerspeicher abgelegt werden kann. Geeigneter Computerprogrammcode zur Ausführung der erfindungsgemäßen Vorgänge kann z.B. in einer objektorientierten Programmiersprache geschrieben sein, wie JAVA, Smalltalk oder C++, JavaScript, Visual Basic, TSQL, Perl etc.
Die entsprechenden Computerprogramminstruktionen können in einem computerlesbaren Speicher abgelegt sein, der einen Computer oder dergleichen zu einer bestimmten Funktionsweise anweist. Die Computerprogramminstruktionen können auf einen Computer oder dergleichen geladen werden, um dort eine Abfolge von Betriebsschritten zu bewirken, mit denen ein computerimplementierter Prozess erzeugt wird, so dass die auf dem Computer ausgeführten Befehle Schritte zur Imple mentierung der in den dargestellten Funktionsblöcken oder Flussdiagrammblöcken spezifizierten Funktionen bereitstellen.
2 veranschaulicht ein Mehrchipbauelement (MCP) 200 mit einem Signaturidentifikationssystem gemäß der Erfindung. Das MCP 200 beinhaltet einen ersten Chip und einen zweiten Chip und optional einen oder mehrere weitere Chips. Zur einfacheren Erläuterung wird im Folgenden angenommen, dass das MCP 200 zwei Halbleiterchips aufweist, die von gleichem oder unterschiedlichem Typ sein können.
Der erste Chip beinhaltet ein erstes Signaturidentifikationssystem 210 mit einem Widerstand 211, einer ersten Schmelzsicherung 212 und einem ersten bis fünften Transistor 213 bis 217, wobei diese Komponenten in Reihe zwischen eine Versorgungsspannung Vcc und einen Adresssignalanschluss Addr eingeschleift sind. Eine zweite Schmelzsicherung 218 ist zum ersten Transistor 213 parallel geschaltet. Eine dritte Schmelzsicherung 219 ist zum zweiten Transistor 214 parallel geschaltet. Eine vierte Schmelzsicherung 220 ist zum dritten Transistor 215 parallel geschaltet. Jeder von dem ersten bis vierten Transistor 213 bis 216 weist eine Gate- und eine Sourceelektrode auf, die miteinander verbunden sind, so dass eine Diodenstruktur gebildet ist. Der fünfte Transistor 217 ist mit einer Gateelektrode an ein erstes Steuersignal CTRL1 angeschlossen, das dem MCP 200 von außen zugeführt wird. Das erste Steuersignal CTRL1 kann z.B. ein Auswahlsignal CS1 für den ersten Chip und/oder ein Modussetzsignal beinhalten. Die zweiten bis vierten Schmelzsicherungen 218 bis 220 werden selektiv in Abhängigkeit von den Bauelementinformationen des ersten Chips durchtrennt.
Der zweite Chip beinhaltet ein zweites Signaturidentifikationssystem 230 mit einem Widerstand 231, einer ersten Schmelzsicherung 232 und einem ersten bis fünften Transistor 233 bis 237, wobei diese Komponenten in Reihe zwischen die Versorgungsspannung Vcc und das Adress signal Addr eingeschleift sind. Eine zweite Schmelzsicherung 238 ist dem ersten Transistor 233 parallel geschaltet. Eine dritte Schmelzsicherung 239 ist dem zweiten Transistor 234 parallel geschaltet. Eine vierte Schmelzsicherung 240 ist dem dritten Transistor 235 parallel geschaltet. Jeder von dem ersten bis vierten Transistor 233 bis 236 weist eine Gate- und eine Sourceelektrode auf, die miteinander verbunden sind, wodurch eine Diodenstruktur gebildet ist. Der fünfte Transistor 237 ist mit einer Gateelektrode an ein zweites Steuersignal CTRL2 angeschlossen, das dem MCP 200 von außen zugeführt wird. Das zweite Steuersignal CTRL2 kann z.B. ein Auswahlsignal für den zweiten Chip und/oder ein Modussetzsignal für selbigen beinhalten. Die zweiten bis vierten Schmelzsicherungen 238 bis 240 werden selektiv in Abhängigkeit von den Bauelementinformationen des zweiten Chips durchtrennt.
Das erste Signaturidentifikationssystem 210 im ersten Chip und das zweite Signaturidentifikationssystem 230 im zweiten Chip werden separat durch das erste Steuersignal CTRL1 bzw. das zweite Steuersignal CTRL2 freigegeben. Die beiden Signaturidentifikationssysteme 210, 230 teilen sich die Versorgungsspannung Vcc und das Adresssignal Addr, wobei sie an das jeweilige Adresssignal so angeschlossen sind, dass sie verschiedene Typen von Bauelementinformationen bereitstellen können.
Die oben unter Bezugnahme auf 2 erläuterten Vorrichtungsmerkmale ermöglichen es durch eine geeignete Betriebsweise, Bauelementinformationen individuell für jeden der Chips in einem Mehrchipbauelement zu lesen, obwohl sich die zu den Chips gehörigen Signaturidentifikationssysteme die Versorgungsspannung Vcc und den Adresssignalanschluss Addr teilen. 3 zeigt im Flussdiagramm ein diesbezügliches Betriebsverfahren der Erfindung. Wie in 3 dargestellt, wird eine vorgegebene Spannung an beiden Enden des ersten Signaturidentifikationssystems 210 in einem Schritt 310 erzeugt, wenn in einem Schritt 305 das erste Steuersignal CTRL1 aktiviert und ein vorgegebener Strom an den Adresssignalanschluss angelegt wird. Das erste Signaturidentifikationssystem liest daraufhin die Bauelementinformationen des ersten Chips, indem es einen Spannungspegel an seinen beiden Enden detektiert, siehe Schritt 315. Wenn das zweite Steuersignal CTRL2 aktiviert und der Adresssignalanschluss mit einem vorgebbaren Strom beaufschlagt wird, siehe Schritt 320, wird in einem Schritt 325 eine vorgebbare Spannung an den beiden Enden des zweiten Signaturidentifikationssystems 230 erzeugt. Daraufhin liest das zweite Signaturidentifikationssystem 230 die Bauelementinformationen des zweiten Chips, indem es einen Spannungspegel an seinen beiden Enden detektiert, siehe Schritt 330. Die beiden Steuersignale CTRL1 und CTRL2 werden bevorzugt nicht gleichzeitig aktiviert.
Wie oben erläutert, kann in einem erfindungsgemäßen Mehrchipbauelement mit Signaturidentifikationssystemen die Bauelementinformation jedes Chips selektiv in Reaktion auf ein zu diesem Chip gehöriges Steuersignal gelesen werden. In einer nicht gezeigten Ausführungsform der Erfindung umfasst ein Halbleiterchip mehrere Signaturidentifikationssysteme nach Art der oben für den Mehrchipfall erläuterten Signaturidentifikationssysteme 210, 230, wobei ein solcher Chip je nach Bedarf einzeln verbaut oder als einer von mehreren Chips in eine MCP integriert sein kann.

Claims

Signaturidentifikationsschaltung für einen Halbleiterchip mit – einem an eine Versorgungsspannung (Vcc) angeschlossenen Widerstand (211), – einer ersten Schmelzsicherung (212), die mit dem Widerstand in Reihe geschaltet ist, – einem ersten, zweiten und dritten Transistor (213, 214, 215) die miteinander und mit der ersten Schmelzsicherung in Reihe geschaltet sind, – einer zweiten, dritten und vierten Schmelzsicherung (218, 219, 220), von denen je eine zum ersten, zweiten bzw. dritten Transistor parallel geschaltet ist, und – einem vierten Transistor (216), der mit dem dritten Transistor in Reihe geschaltet ist, gekennzeichnet durch – einen fünften Transistor (217), der an einem ersten Anschluss mit dem vierten Transistor (216) verbunden ist, an einem zweiten Anschluss mit einem Adresssignal (Addr) verbunden ist und an einem dritten Anschluss mit einem externen Steuersignal (CTRL1) separat vom Adresssignal verbunden ist.
Signaturidentifikationsschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, dass das externe Steuersignal ein Chipauswahlsignal und/oder ein Modussetzsignal für den Halbleiterchip beinhaltet.
Signaturidentifikationsschaltung nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die zweite bis vierte Schmelzsicherung selektiv in Abhängigkeit von in den Halbleiterchip programmierter Bauelementinformation durchtrennt sind.
Signaturidentifikationsschaltung nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass jeder von dem ersten bis vierten Transistor einen Sourceanschluss und einen Gateanschluss aufweist, die unter Bildung einer Diodenkonfiguration miteinander verbunden sind.
Halbleiterchip, dadurch gekennzeichnet, dass er eine Mehrzahl von Signaturidentifikationsschaltungen nach einem der Ansprüche 1 bis 4 enthält, die zwischen eine Versorgungsspannung und eine Mehrzahl von Adresssignalen gemäß in den Halbleiterchip programmierten Bauelementinformationen eingeschleift sind.
Mehrchipbauelement mit – einem ersten und einem zweiten Halbleiterchip, – einer dem ersten Halbleiterchip zugeordneten ersten Signaturidentifikationsschaltung (210), die zwischen eine Versorgungsspannung (Vcc) und ein Adresssignal (Addr) eingeschleift ist, und – einer dem zweiten Halbleiterchip zugeordneten zweiten Signaturidentifikationsschaltung (230), die zwischen die Versorgungsspannung und das Adresssignal eingeschleift ist, dadurch gekennzeichnet, dass – die erste Signaturidentifikationsschaltung (210) dafür eingerichtet ist, in Reaktion auf ein vom Adresssignal getrenntes, erstes externes Steuersignal (CTRL1) zu arbeiten, und die zweite Signaturidentifikationsschaltung (230) dafür eingerichtet ist, in Reaktion auf ein vom Adresssignal und vom ersten externen Steuersignal getrenntes, zweites externes Steuersignal (CTRL2) zu arbeiten.
Mehrchipbauelement nach Anspruch 6, weiter dadurch gekennzeichnet, dass das erste externe Steuersignal ein Chipauswahlsignal zur Freigabe des Betriebs des ersten Halbleiterchips in Reaktion auf einen vom Adresssignal bereitgestellten Strom und/oder ein Modussetzsignal zur Freigabe des Betriebs des ersten Halbleiterchips in Reaktion auf einen vom Adresssignal bereitgestellten Strom beinhaltet und/oder das zweite externe Steuersignal ein Chipauswahlsignal zur Freigabe des Betriebs des zweiten Halbleiterchips in Reaktion auf einen vom Adresssignal bereitgestellten Strom und/oder ein Modussetzsignal zur Freigabe des Betriebs des zweiten Halbleiterchips in Reaktion auf einen vom Adresssignal bereitgestellten Strom umfasst.
Mehrchipbauelement nach Anspruch 6 oder 7, weiter dadurch gekennzeichnet, dass die erste und/oder die zweite Signaturidentifikationsschaltung eine solche nach einem der Ansprüche 1 bis 4 ist.
Verfahren zum Betrieb eines Mehrchipbauelements mit einer Mehrzahl von separaten Signaturidentifikationsschaltungen, gekennzeichnet durch folgende Schritte; – Freigeben einer ersten Signaturidentifikationsschaltung in Reaktion auf ein ihr zugeführtes, erstes externes Steuersignal (CTRL1), – Bereitstellen eines ersten Stromsignals für die erste Signaturidentifikationsschaltung über einen Adresssignalanschluss und – Bereitstellen eines ersten Spannungssignals über der ersten Signaturidentifikationsschaltung in Reaktion auf das erste externe Steuersignal und das erste Stromsignal basierend auf Zuständen von Schmelzsicherungen, die in die erste Signaturidentifikationsschaltung programmierte Informationen enthalten.
Verfahren nach Anspruch 9, weiter gekennzeichnet durch folgende Schritte: – Freigeben einer zweiten Signaturidentifikationsschaltung in Reaktion auf ein ihr zugeführtes, vom ersten externen Steuersignal getrenntes zweites externes Steuersignal, – Bereitstellen eines zweiten Stromsignals für die zweite Signaturidentifikationsschaltung über den Adresssignalanschluss und – Bereitstellen eines zweiten Spannungssignals über der zweiten Signaturidentifikationsschaltung in Reaktion auf das zweite externe Steuersignal und das zweite Stromsignal basierend auf Zuständen von Schmelzsicherungen, die in die zweite Signaturidentifikationsschaltung programmierte Informationen beinhalten.
Verfahren nach Anspruch 10, weiter dadurch gekennzeichnet, dass das Freigeben der zweiten Signaturidentifikationsschaltung zu einem Zeitpunkt erfolgt, zu dem das erste externe Steuersignal den Betrieb der ersten Signaturidentifikationsschaltung deaktiviert hält.
Computerprogrammprodukt, gekennzeichnet durch ein computerlesbares Medium mit darin enthaltenem computerlesbarem Programmcode zur Ausführung des Verfahrens nach einem der Ansprüche 9 bis 11.