DE102006002521A1 - Signaturidentifikationsschaltung, Halbleiterchip, Mehrchipbauelement und Betriebsverfahren - Google Patents
Signaturidentifikationsschaltung, Halbleiterchip, Mehrchipbauelement und Betriebsverfahren Download PDFInfo
- Publication number
- DE102006002521A1 DE102006002521A1 DE102006002521A DE102006002521A DE102006002521A1 DE 102006002521 A1 DE102006002521 A1 DE 102006002521A1 DE 102006002521 A DE102006002521 A DE 102006002521A DE 102006002521 A DE102006002521 A DE 102006002521A DE 102006002521 A1 DE102006002521 A1 DE 102006002521A1
- Authority
- DE
- Germany
- Prior art keywords
- signature identification
- identification circuit
- signal
- semiconductor chip
- external control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D5/00—Bulkheads, piles, or other structural elements specially adapted to foundation engineering
- E02D5/74—Means for anchoring structural elements or bulkheads
- E02D5/80—Ground anchors
- E02D5/805—Ground anchors with deformable anchoring members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D2600/00—Miscellaneous
- E02D2600/20—Miscellaneous comprising details of connection between elements
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D2600/00—Miscellaneous
- E02D2600/30—Miscellaneous comprising anchoring details
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D2600/00—Miscellaneous
- E02D2600/40—Miscellaneous comprising stabilising elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Life Sciences & Earth Sciences (AREA)
- Mining & Mineral Resources (AREA)
- Paleontology (AREA)
- Civil Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
Die Erfindung bezieht sich auf eine Signaturidentifikationsschaltung, einen entsprechenden Halbleiterchip, ein Mehrchipbauelement mit mehreren Halbleiterchips mit jeweiliger Signaturidentifikationsschaltung und auf ein zugehöriges Mehrchipbauelemment-Betriebsverfahren. Die Signaturidentifikationsschaltung beinhaltet einen Widerstand (211), eine erste Schmelzsicherung (212) und einen ersten bis vierten Transistor (213 bis 216), die in Reihe an eine Versorgungsspannung (Vcc) angeschlossen sind, wobei dem ersten bis dritten Transistor je eine weitere Schmelzsicherung (218, 219, 220) parallel geschaltet ist. DOLLAR A Bei der erfindungsgemäßen Signaturidentifikationsschaltung ist ein fünfter Transistor (217) vorgesehen, der an einem ersten Anschluss mit dem vierten Transistor verbunden ist, an einem zweiten Anschluss von einem Adresssignal (Addr) beaufschlagbar ist und an einem dritten Anschluss von einem vom Adresssignal separaten externen Steuersignal (CTRL1) beaufschlagbar ist. DOLLAR A Verwendung z. B. in der Mehrchippackungstechnologie.
Description
- Die Erfindung bezieht sich auf eine Signaturidentifikationsschaltung eines Halbleiterchips, auf einen entsprechenden Halbleiterchip, auf ein Mehrchipbauelement mit Signaturidentifikationsschaltung im jeweiligen Chip und auf ein zugehöriges Mehrchipbauelement-Betriebsverfahren sowie auf ein zugehöriges Computerprogrammprodukt.
- In einer Mehrchippackung (MCP), auch Mehrchipbauelement bezeichnet, sind mehrere Halbleiterchips montiert, z.B. in einer einzigen Packung hoher Dichte, um eine gewünschte Miniaturisierung und/oder einen Hochgeschwindigkeitsbetrieb zu realisieren. Einem Halbleiterchip ist häufig eine charakteristische Signaturidentifikationsinformation zugeordnet. Bei dieser handelt es sich um Bauelementinformation z.B. einschließlich eines Herstellercodes, einer Herstellerlosnummer, Waferkoordinaten und eines Maskensatzes. Der Halbleiterchip beinhaltet ein Signaturidentifikationssystem, d.h. eine Signaturidentifikationsschaltung, um derartige Bauelementinformation zu speichern.
-
1 veranschaulicht eine herkömmliche MCP100 , mit einem Signaturidentifikationssystem. Wie in1 dargestellt, umfasst die MCP100 zwei Halbleiterchips, d.h. einen ersten und einen zweiten Halbleiterchip, bei denen es sich z.B. um Flashspeicherchips handeln kann. Der erste Chip weist ein Signaturidentifikationssystem110 mit einem Widerstand111 , einer ersten Schmelzsicherung112 sowie einem ersten bis vierten Transistor113 ,114 ,115 ,116 auf. Diese Komponenten sind in Reihe zwischen eine Versorgungsspannung Vcc und einen Adresssignalanschluss Addr eingeschleift. Eine zweite Schmelzsicherung117 ist parallel zum ersten Transistor113 geschaltet. Eine dritte Schmelzsicherung118 ist parallel zum zweiten Transistor114 geschaltet. Eine vierte Schmelzsicherung119 ist parallel zum dritten Transistor115 geschaltet. Ein im zweiten Chip vorgesehenes Signaturidentifikationssystem120 ist von gleichem Aufbau wie das Signaturidentifikationssystem 110 im ersten Chip. Die beiden Signaturidentifikationssysteme110 ,120 teilen sich die Versorgungsspannung Vcc und das Adresssignal Addr. - Das Signaturidentifikationssystem
110 im ersten Chip speichert Bauelementinformation des ersten Chips entsprechend der Programmierung, d.h. dem Durchtrennen oder Nichtdurchtrennen, der zweiten bis vierten Schmelzsicherung117 ,118 ,119 . Wenn über den Adresssignalanschluss Addr ein bestimmter Strom fließt, verändert sich ein Spannungspegel, der über dem Signaturidentifikationssystem110 anliegt, aufgrund der von den Komponenten innerhalb des Signaturidentifikationssystems110 abhängig von der Programmierung der zweiten bis vierten Schmelzsicherung117 ,118 ,119 bereitgestellten Widerstandsänderung. Das Signaturidentifikationssystem110 kann auf diese Weise die Bauelementinformation des ersten Chips basierend auf dem sich ergebenden Spannungspegel bereitstellen. Analoges gilt für das Signaturidentifikationssystem120 des zweiten Chips. - Der Erfindung liegt als technisches Problem die Bereitstellung einer Signaturidentifikationsschaltung, eines entsprechenden Halbleiterchips, eines zugehörigen Mehrchipbauelements und zugehörigen Mehrchipbauelement-Betriebsverfahrens sowie Computerprogrammprodukts zugrunde, die eine verbesserte Signaturidentifikationsfunktionalität insbesondere im Mehrchipfall ermöglichen.
- Die Erfindung löst dieses Problem durch die Bereitstellung einer Signaturidentifikationsschaltung mit den Merkmalen des Anspruchs 1, eines Halbleiterchips mit den Merkmalen des Anspruchs 5, eines Mehrchipbauelements mit den Merkmalen des Anspruchs 6, eines Mehrchipbauelement-Betriebsverfahrens mit den Merkmalen des Anspruchs 9 und eines Computerprogrammprodukts mit den Merkmalen des Anspruchs 12.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
-
1 ein Blockdiagramm einer herkömmlichen MCP mit einem Signaturidentifikationssystem, -
2 ein Blockdiagramm einer MCP mit einem Signaturidentifikationssystem gemäß der Erfindung und -
3 ein Flussdiagramm eines Verfahrens zum Betrieb einer MCP mit einem Signaturidentifikationssystem gemäß der Erfindung. - Nachfolgend wird die Erfindung anhand vorteilhafter Ausführungsbeispiels unter Bezugnahme auf die
2 und3 näher erläutert. Dabei kann die Erfindung durch Verfahrenskomponenten, Systemkomponenten und/oder Computerprogrammkomponenten realisiert sein. Das Computerprogrammprodukt kann sich auf einem computernutzbaren Speichermedium mit darin enthaltenem Programmcode befinden, wobei jedes beliebige computerlesbare Medium verwendbar ist, wie Festplatten, CD-ROMs, optische Speicher und magnetische Speicher. Das computerlesbare Medium kann elektronischer, magnetischer, optischer oder elektromagnetischer Natur sein oder auf Infrarotstrahlung oder einem Halbleitersystem oder einem Propagationsmedium basieren. Das computerlesbare Medium kann z.B. eine elektrische Verbindung mit einem oder mehreren Drähten, eine Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Festwertspeicher (ROM), einen lösch- und programmierbaren Festwertspeicher (EPROM oder Flashspeicher), eine optische Faser oder einen CD-ROM beinhalten. Selbst Papier oder ein anderes geeignetes Medium, auf dem das Computerprogramm gedruckt ist, kann als computerlesbares Medium eingesetzt werden, wobei das Programm z.B. durch optisches Scannen elektronisch erfasst und dann geeignet verarbeitet und in einem Computerspeicher abgelegt werden kann. Geeigneter Computerprogrammcode zur Ausführung der erfindungsgemäßen Vorgänge kann z.B. in einer objektorientierten Programmiersprache geschrieben sein, wie JAVA, Smalltalk oder C++, JavaScript, Visual Basic, TSQL, Perl etc. - Die entsprechenden Computerprogramminstruktionen können in einem computerlesbaren Speicher abgelegt sein, der einen Computer oder dergleichen zu einer bestimmten Funktionsweise anweist. Die Computerprogramminstruktionen können auf einen Computer oder dergleichen geladen werden, um dort eine Abfolge von Betriebsschritten zu bewirken, mit denen ein computerimplementierter Prozess erzeugt wird, so dass die auf dem Computer ausgeführten Befehle Schritte zur Imple mentierung der in den dargestellten Funktionsblöcken oder Flussdiagrammblöcken spezifizierten Funktionen bereitstellen.
-
2 veranschaulicht ein Mehrchipbauelement (MCP)200 mit einem Signaturidentifikationssystem gemäß der Erfindung. Das MCP200 beinhaltet einen ersten Chip und einen zweiten Chip und optional einen oder mehrere weitere Chips. Zur einfacheren Erläuterung wird im Folgenden angenommen, dass das MCP200 zwei Halbleiterchips aufweist, die von gleichem oder unterschiedlichem Typ sein können. - Der erste Chip beinhaltet ein erstes Signaturidentifikationssystem
210 mit einem Widerstand211 , einer ersten Schmelzsicherung212 und einem ersten bis fünften Transistor213 bis217 , wobei diese Komponenten in Reihe zwischen eine Versorgungsspannung Vcc und einen Adresssignalanschluss Addr eingeschleift sind. Eine zweite Schmelzsicherung218 ist zum ersten Transistor213 parallel geschaltet. Eine dritte Schmelzsicherung219 ist zum zweiten Transistor214 parallel geschaltet. Eine vierte Schmelzsicherung220 ist zum dritten Transistor215 parallel geschaltet. Jeder von dem ersten bis vierten Transistor213 bis216 weist eine Gate- und eine Sourceelektrode auf, die miteinander verbunden sind, so dass eine Diodenstruktur gebildet ist. Der fünfte Transistor217 ist mit einer Gateelektrode an ein erstes Steuersignal CTRL1 angeschlossen, das dem MCP200 von außen zugeführt wird. Das erste Steuersignal CTRL1 kann z.B. ein Auswahlsignal CS1 für den ersten Chip und/oder ein Modussetzsignal beinhalten. Die zweiten bis vierten Schmelzsicherungen218 bis220 werden selektiv in Abhängigkeit von den Bauelementinformationen des ersten Chips durchtrennt. - Der zweite Chip beinhaltet ein zweites Signaturidentifikationssystem
230 mit einem Widerstand231 , einer ersten Schmelzsicherung232 und einem ersten bis fünften Transistor233 bis237 , wobei diese Komponenten in Reihe zwischen die Versorgungsspannung Vcc und das Adress signal Addr eingeschleift sind. Eine zweite Schmelzsicherung238 ist dem ersten Transistor233 parallel geschaltet. Eine dritte Schmelzsicherung239 ist dem zweiten Transistor234 parallel geschaltet. Eine vierte Schmelzsicherung240 ist dem dritten Transistor235 parallel geschaltet. Jeder von dem ersten bis vierten Transistor233 bis236 weist eine Gate- und eine Sourceelektrode auf, die miteinander verbunden sind, wodurch eine Diodenstruktur gebildet ist. Der fünfte Transistor237 ist mit einer Gateelektrode an ein zweites Steuersignal CTRL2 angeschlossen, das dem MCP200 von außen zugeführt wird. Das zweite Steuersignal CTRL2 kann z.B. ein Auswahlsignal für den zweiten Chip und/oder ein Modussetzsignal für selbigen beinhalten. Die zweiten bis vierten Schmelzsicherungen238 bis240 werden selektiv in Abhängigkeit von den Bauelementinformationen des zweiten Chips durchtrennt. - Das erste Signaturidentifikationssystem
210 im ersten Chip und das zweite Signaturidentifikationssystem230 im zweiten Chip werden separat durch das erste Steuersignal CTRL1 bzw. das zweite Steuersignal CTRL2 freigegeben. Die beiden Signaturidentifikationssysteme210 ,230 teilen sich die Versorgungsspannung Vcc und das Adresssignal Addr, wobei sie an das jeweilige Adresssignal so angeschlossen sind, dass sie verschiedene Typen von Bauelementinformationen bereitstellen können. - Die oben unter Bezugnahme auf
2 erläuterten Vorrichtungsmerkmale ermöglichen es durch eine geeignete Betriebsweise, Bauelementinformationen individuell für jeden der Chips in einem Mehrchipbauelement zu lesen, obwohl sich die zu den Chips gehörigen Signaturidentifikationssysteme die Versorgungsspannung Vcc und den Adresssignalanschluss Addr teilen.3 zeigt im Flussdiagramm ein diesbezügliches Betriebsverfahren der Erfindung. Wie in3 dargestellt, wird eine vorgegebene Spannung an beiden Enden des ersten Signaturidentifikationssystems210 in einem Schritt310 erzeugt, wenn in einem Schritt305 das erste Steuersignal CTRL1 aktiviert und ein vorgegebener Strom an den Adresssignalanschluss angelegt wird. Das erste Signaturidentifikationssystem liest daraufhin die Bauelementinformationen des ersten Chips, indem es einen Spannungspegel an seinen beiden Enden detektiert, siehe Schritt315 . Wenn das zweite Steuersignal CTRL2 aktiviert und der Adresssignalanschluss mit einem vorgebbaren Strom beaufschlagt wird, siehe Schritt320 , wird in einem Schritt325 eine vorgebbare Spannung an den beiden Enden des zweiten Signaturidentifikationssystems230 erzeugt. Daraufhin liest das zweite Signaturidentifikationssystem230 die Bauelementinformationen des zweiten Chips, indem es einen Spannungspegel an seinen beiden Enden detektiert, siehe Schritt330 . Die beiden Steuersignale CTRL1 und CTRL2 werden bevorzugt nicht gleichzeitig aktiviert. - Wie oben erläutert, kann in einem erfindungsgemäßen Mehrchipbauelement mit Signaturidentifikationssystemen die Bauelementinformation jedes Chips selektiv in Reaktion auf ein zu diesem Chip gehöriges Steuersignal gelesen werden. In einer nicht gezeigten Ausführungsform der Erfindung umfasst ein Halbleiterchip mehrere Signaturidentifikationssysteme nach Art der oben für den Mehrchipfall erläuterten Signaturidentifikationssysteme
210 ,230 , wobei ein solcher Chip je nach Bedarf einzeln verbaut oder als einer von mehreren Chips in eine MCP integriert sein kann.
Claims (12)
- Signaturidentifikationsschaltung für einen Halbleiterchip mit – einem an eine Versorgungsspannung (Vcc) angeschlossenen Widerstand (
211 ), – einer ersten Schmelzsicherung (212 ), die mit dem Widerstand in Reihe geschaltet ist, – einem ersten, zweiten und dritten Transistor (213 ,214 ,215 ) die miteinander und mit der ersten Schmelzsicherung in Reihe geschaltet sind, – einer zweiten, dritten und vierten Schmelzsicherung (218 ,219 ,220 ), von denen je eine zum ersten, zweiten bzw. dritten Transistor parallel geschaltet ist, und – einem vierten Transistor (216 ), der mit dem dritten Transistor in Reihe geschaltet ist, gekennzeichnet durch – einen fünften Transistor (217 ), der an einem ersten Anschluss mit dem vierten Transistor (216 ) verbunden ist, an einem zweiten Anschluss mit einem Adresssignal (Addr) verbunden ist und an einem dritten Anschluss mit einem externen Steuersignal (CTRL1) separat vom Adresssignal verbunden ist. - Signaturidentifikationsschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, dass das externe Steuersignal ein Chipauswahlsignal und/oder ein Modussetzsignal für den Halbleiterchip beinhaltet.
- Signaturidentifikationsschaltung nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die zweite bis vierte Schmelzsicherung selektiv in Abhängigkeit von in den Halbleiterchip programmierter Bauelementinformation durchtrennt sind.
- Signaturidentifikationsschaltung nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass jeder von dem ersten bis vierten Transistor einen Sourceanschluss und einen Gateanschluss aufweist, die unter Bildung einer Diodenkonfiguration miteinander verbunden sind.
- Halbleiterchip, dadurch gekennzeichnet, dass er eine Mehrzahl von Signaturidentifikationsschaltungen nach einem der Ansprüche 1 bis 4 enthält, die zwischen eine Versorgungsspannung und eine Mehrzahl von Adresssignalen gemäß in den Halbleiterchip programmierten Bauelementinformationen eingeschleift sind.
- Mehrchipbauelement mit – einem ersten und einem zweiten Halbleiterchip, – einer dem ersten Halbleiterchip zugeordneten ersten Signaturidentifikationsschaltung (
210 ), die zwischen eine Versorgungsspannung (Vcc) und ein Adresssignal (Addr) eingeschleift ist, und – einer dem zweiten Halbleiterchip zugeordneten zweiten Signaturidentifikationsschaltung (230 ), die zwischen die Versorgungsspannung und das Adresssignal eingeschleift ist, dadurch gekennzeichnet, dass – die erste Signaturidentifikationsschaltung (210 ) dafür eingerichtet ist, in Reaktion auf ein vom Adresssignal getrenntes, erstes externes Steuersignal (CTRL1) zu arbeiten, und die zweite Signaturidentifikationsschaltung (230 ) dafür eingerichtet ist, in Reaktion auf ein vom Adresssignal und vom ersten externen Steuersignal getrenntes, zweites externes Steuersignal (CTRL2) zu arbeiten. - Mehrchipbauelement nach Anspruch 6, weiter dadurch gekennzeichnet, dass das erste externe Steuersignal ein Chipauswahlsignal zur Freigabe des Betriebs des ersten Halbleiterchips in Reaktion auf einen vom Adresssignal bereitgestellten Strom und/oder ein Modussetzsignal zur Freigabe des Betriebs des ersten Halbleiterchips in Reaktion auf einen vom Adresssignal bereitgestellten Strom beinhaltet und/oder das zweite externe Steuersignal ein Chipauswahlsignal zur Freigabe des Betriebs des zweiten Halbleiterchips in Reaktion auf einen vom Adresssignal bereitgestellten Strom und/oder ein Modussetzsignal zur Freigabe des Betriebs des zweiten Halbleiterchips in Reaktion auf einen vom Adresssignal bereitgestellten Strom umfasst.
- Mehrchipbauelement nach Anspruch 6 oder 7, weiter dadurch gekennzeichnet, dass die erste und/oder die zweite Signaturidentifikationsschaltung eine solche nach einem der Ansprüche 1 bis 4 ist.
- Verfahren zum Betrieb eines Mehrchipbauelements mit einer Mehrzahl von separaten Signaturidentifikationsschaltungen, gekennzeichnet durch folgende Schritte; – Freigeben einer ersten Signaturidentifikationsschaltung in Reaktion auf ein ihr zugeführtes, erstes externes Steuersignal (CTRL1), – Bereitstellen eines ersten Stromsignals für die erste Signaturidentifikationsschaltung über einen Adresssignalanschluss und – Bereitstellen eines ersten Spannungssignals über der ersten Signaturidentifikationsschaltung in Reaktion auf das erste externe Steuersignal und das erste Stromsignal basierend auf Zuständen von Schmelzsicherungen, die in die erste Signaturidentifikationsschaltung programmierte Informationen enthalten.
- Verfahren nach Anspruch 9, weiter gekennzeichnet durch folgende Schritte: – Freigeben einer zweiten Signaturidentifikationsschaltung in Reaktion auf ein ihr zugeführtes, vom ersten externen Steuersignal getrenntes zweites externes Steuersignal, – Bereitstellen eines zweiten Stromsignals für die zweite Signaturidentifikationsschaltung über den Adresssignalanschluss und – Bereitstellen eines zweiten Spannungssignals über der zweiten Signaturidentifikationsschaltung in Reaktion auf das zweite externe Steuersignal und das zweite Stromsignal basierend auf Zuständen von Schmelzsicherungen, die in die zweite Signaturidentifikationsschaltung programmierte Informationen beinhalten.
- Verfahren nach Anspruch 10, weiter dadurch gekennzeichnet, dass das Freigeben der zweiten Signaturidentifikationsschaltung zu einem Zeitpunkt erfolgt, zu dem das erste externe Steuersignal den Betrieb der ersten Signaturidentifikationsschaltung deaktiviert hält.
- Computerprogrammprodukt, gekennzeichnet durch ein computerlesbares Medium mit darin enthaltenem computerlesbarem Programmcode zur Ausführung des Verfahrens nach einem der Ansprüche 9 bis 11.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0002876 | 2005-01-12 | ||
KR1020050002876A KR100688518B1 (ko) | 2005-01-12 | 2005-01-12 | 개별 칩들의 디바이스 정보를 직접 판독할 수 있는시그너처 식별 장치를 갖는 멀티 칩 패키지 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102006002521A1 true DE102006002521A1 (de) | 2006-11-09 |
Family
ID=36652322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006002521A Withdrawn DE102006002521A1 (de) | 2005-01-12 | 2006-01-12 | Signaturidentifikationsschaltung, Halbleiterchip, Mehrchipbauelement und Betriebsverfahren |
Country Status (4)
Country | Link |
---|---|
US (1) | US20060151618A1 (de) |
JP (1) | JP2006196159A (de) |
KR (1) | KR100688518B1 (de) |
DE (1) | DE102006002521A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005036303A1 (de) * | 2005-04-29 | 2007-08-16 | Giesecke & Devrient Gmbh | Verfahren zur Initialisierung und/oder Personalisierung eines tragbaren Datenträgers |
TWI285428B (en) * | 2005-09-02 | 2007-08-11 | Novatek Microelectronics Corp | Electrostatic discharge (ESD) protection apparatus for programmable device |
JP5700900B2 (ja) * | 2007-04-05 | 2015-04-15 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体集積回路 |
KR20120105828A (ko) * | 2011-03-16 | 2012-09-26 | 삼성전자주식회사 | 반도체 발광다이오드 칩, 그 제조방법 및 품질관리방법 |
US10554040B2 (en) | 2015-03-13 | 2020-02-04 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Resistor and fuse overcurrent protection device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793037B2 (ja) * | 1988-11-21 | 1995-10-09 | 三菱電機株式会社 | 半導体記憶装置 |
JPH03241598A (ja) * | 1990-02-19 | 1991-10-28 | Fujitsu Ltd | シグネチャー回路 |
KR920007535B1 (ko) * | 1990-05-23 | 1992-09-05 | 삼성전자 주식회사 | 식별회로를 구비한 반도체 집적회로 칩 |
JPH07198794A (ja) * | 1993-12-28 | 1995-08-01 | Sony Corp | 検出用端子を有する半導体装置 |
JPH1021692A (ja) * | 1996-06-28 | 1998-01-23 | Ricoh Co Ltd | 半導体記憶装置 |
JP3811556B2 (ja) * | 1997-10-17 | 2006-08-23 | 松下電器産業株式会社 | 半導体集積回路装置 |
KR100261223B1 (ko) * | 1998-05-04 | 2000-07-01 | 윤종용 | 식별 회로를 구비하는 반도체장치 및 그 기능 식별방법 |
JP3307349B2 (ja) * | 1998-12-15 | 2002-07-24 | 日本電気株式会社 | プログラム回路および冗長アドレスデコーダ |
JP2001101900A (ja) * | 1999-10-01 | 2001-04-13 | Hitachi Ltd | 半導体集積回路装置 |
KR100393214B1 (ko) * | 2001-02-07 | 2003-07-31 | 삼성전자주식회사 | 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치 |
JP3959264B2 (ja) * | 2001-09-29 | 2007-08-15 | 株式会社東芝 | 積層型半導体装置 |
JP3790208B2 (ja) * | 2002-10-08 | 2006-06-28 | 株式会社東芝 | 半導体集積回路装置 |
JP2004326994A (ja) * | 2003-04-30 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置 |
-
2005
- 2005-01-12 KR KR1020050002876A patent/KR100688518B1/ko not_active IP Right Cessation
- 2005-10-26 US US11/259,612 patent/US20060151618A1/en not_active Abandoned
-
2006
- 2006-01-11 JP JP2006004140A patent/JP2006196159A/ja active Pending
- 2006-01-12 DE DE102006002521A patent/DE102006002521A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR20060082500A (ko) | 2006-07-19 |
JP2006196159A (ja) | 2006-07-27 |
KR100688518B1 (ko) | 2007-03-02 |
US20060151618A1 (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE3526485C2 (de) | ||
DE19819265C1 (de) | Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür | |
DE3520003C2 (de) | ||
DE102006008877A1 (de) | Halbleiterspeicherbauelement und Herstellungsverfahren | |
DE102006030360A1 (de) | Verfahren und Vorrichtung zum selektiven Zugreifen auf und zum Konfigurieren von einzelnen Chips eines Halbleiterwafers | |
DE2007787B2 (de) | Datenspeicher- und Datenspeicheransteuerschaltung | |
DE10335065A1 (de) | Nicht flüchtige Speichereinrichtung | |
DE1538604B2 (de) | Verfahren zum realisieren einer elektrischen integrierten schaltung | |
DE10330593B4 (de) | Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen | |
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE102006002521A1 (de) | Signaturidentifikationsschaltung, Halbleiterchip, Mehrchipbauelement und Betriebsverfahren | |
DE60311117T2 (de) | Verfahren und schaltkreise zum identifizieren schwacher bit in einem mram | |
DE19719181B4 (de) | Programmierbare Sicherungsschaltung und Verwendung derselben | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE10034878C2 (de) | Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher | |
DE102013014393B4 (de) | System zum Bereitstellen eines Spannungsversorgungsschutzes in einer Speichervorrichtung | |
DE3916811C2 (de) | ||
DE10051937A1 (de) | Schaltungsanordnung zur Programmierung einer Verzögerungszeit eines Signalpfads | |
EP0898283A2 (de) | Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes | |
DE10152916B4 (de) | Informationsenthaltungseinrichtung für Speichermodule und Speicherchips | |
DE10029835C1 (de) | Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung | |
DE2362703A1 (de) | Auswahlanordnung fuer eine matrix | |
DE10312195B4 (de) | Integrierte Schaltung und Verfahren zum Setzen einer integrierten Schaltung in einen voreingestellten, generischen Operationsmodus | |
DE10223167B4 (de) | Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G11C 17/16 AFI20060112BHDE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110802 |