DE102005045311A1 - Halbleiterspeicher, insbesondere Halbleiterspeicher mit Leseverstärker und Bitleitungs-Schalter - Google Patents

Halbleiterspeicher, insbesondere Halbleiterspeicher mit Leseverstärker und Bitleitungs-Schalter Download PDF

Info

Publication number
DE102005045311A1
DE102005045311A1 DE102005045311A DE102005045311A DE102005045311A1 DE 102005045311 A1 DE102005045311 A1 DE 102005045311A1 DE 102005045311 A DE102005045311 A DE 102005045311A DE 102005045311 A DE102005045311 A DE 102005045311A DE 102005045311 A1 DE102005045311 A1 DE 102005045311A1
Authority
DE
Germany
Prior art keywords
sense amplifier
bit line
semiconductor memory
line
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005045311A
Other languages
English (en)
Other versions
DE102005045311B4 (de
Inventor
Manfred Proell
Stephan Dr. Schröder
Tobias Dr. Graf
Jörg Dr. Kliewer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005045311A priority Critical patent/DE102005045311B4/de
Priority to KR1020060091751A priority patent/KR20070033918A/ko
Priority to US11/534,400 priority patent/US20070070758A1/en
Priority to CNA2006101395206A priority patent/CN1937072A/zh
Publication of DE102005045311A1 publication Critical patent/DE102005045311A1/de
Application granted granted Critical
Publication of DE102005045311B4 publication Critical patent/DE102005045311B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Betreiben eines Halbleiterspeichers sowie einen Halbleiterspeicher mit mindestens einem Leseverstärker (5a) und einer Einrichtung (10a) zum Zu- oder Abschalten des Leseverstärkers (5a) zu oder von mindestens einer Leitung (11a, 11b), wobei die Einrichtung (10a) beim Zuschalten des Leseverstärkers (5a) zu der Leitung (11a, 11b) abhängig vom jeweiligen Betriebsmodus des Halbleiterspeichers unterschiedlich lang und/oder unterschiedlich stark in einen leitfähigen Zustand gebracht wird.

Description

  • Die Erfindung betrifft einen Halbleiterspeicher, insbesondere einen DRAM (Dynamic Random Access Memory), sowie ein Verfahren zum Betreiben eines Halbleiterspeichers.
  • Das Speicherfeld eines DRAMs besteht aus Zeilen (bzw. einer Vielzahl von Wortleitungen), und Spalten (bzw. einer Vielzahl von Bitleitungen).
  • In DRAMs sind die Speicherzellen, die im wesentlichen aus Kondensatoren bestehen, an Bitleitungen angeschlossen, um einen aus einer Speicherzelle auszulesenden Datenwert oder einen in eine Speicherzelle einzulesenden Datenwert zu übertragen. Beim Auslesen einer Speicherzelle („Lese-Vorgang") wird durch Aktivierung einer Wortleitung ein mit dem Kondensator einer Speicherzelle verbundener Zugriffstransistor durchgeschaltet und es wird der in dem Kondensator gespeicherte Ladungszustand an die Bitleitung angelegt. Dabei wird die Kondensator-Ladung auf die Kapazität der Zelle, und der Bitleitung aufgeteilt; entsprechend dem Verhältnis dieser beiden Kapazitäten (Transfer-Ratio) kommt es zu einer mehr oder weniger starken Auslenkung der Bitleitungsspannung.
  • Danach wird das vom Kondensator kommende schwache Signal durch einen Leseverstärker verstärkt (z.B. durch einen primary sense amplifier – SA). Der Leseverstärker weist komplementäre Signaleingänge auf. Die mit diesen Signaleingängen verbundenen Bitleitungen werden als Bitleitung und komplementäre Bitleitung bezeichnet.
  • In heutigen DRAMs werden die Leseverstärker in der Regel geteilt verwendet, um Chipfläche zu sparen. Dabei wird ein Leseverstärker sowohl beim Auslesen von links als auch rechts entlang einer Bitleitung neben dem Leseverstärker angeordneten Speicherzellen verwendet (d.h. zum Auslesen von sowohl in einem links als auch rechts von dem Leseverstärker befindlichen Zellenfeld-Block des Speicherfelds angeordneten Speicherzellen).
  • Hierbei sind jeweils eine Vielzahl von Leseverstärkern nebeneinanderliegend in einem entsprechenden zwischen zwei den Leseverstärkern zugeordneten Zellenfeld-Blöcken liegenden Leseverstärker-Streifen angeordnet.
  • Vor dem Auslesen der Speicherzellen werden die entsprechenden Bitleitungsabschnitte, d.h. die entsprechenden Abschnitte der nichtkomplementären Bitleitung und der komplementären Bitleitung durch sogenannte Precharge/Equalize-Schaltungen, die mit den Bitleitungen verbunden sind, auf ein gleiches Potential vorgeladen, das der Hälfte der Spannung einer Bitleitung im H-Zustand entspricht (= VBLH/2). Dadurch wird sichergestellt, daß vor dem Auslesen keine Unterschiede zwischen dem Potential eines Abschnitts der Bitleitung und des ihm zugeordneten Abschnitts der komplementären Bitleitung auftreten, die die geringe von dem Kondensator einer Speicherzelle beim Auslesen auf die Bitleitung übertragene Ladungsmenge überlagern oder verfälschen könnten. Unmittelbar vor dem Auslesen der Speicherzellen werden dann die Precharge/Equalize-Schaltungen, die mit den Bitleitungsabschnitten, die mit der auszulesenden Speicherzelle und dem Leseverstärker verbindbar sind abgeschaltet.
  • Bekannte DRAMs umfassen darüber hinaus Isolationstransistoren, die dazu dienen, den Leseverstärker beim Auslesen der Zellen von der Seite abzukoppeln, die nicht ausgelesen werden soll (d.h. zum Abkoppeln entweder des links oder des rechts vom Leseverstärker befindlichen Zellenfeld-Blocks).
  • Das eigentliche Auslesen der Speicherzelle wird kurz darauf dadurch eingeleitet, daß an einer entsprechenden Wortleitung angelegte Wortleitungssignale die mit den Speicherkondensatoren verbundenen Zugriffstransistoren durchschalten.
  • Jede Wortleitung ist jeweils einem bestimmten Zellenfeld-Block der o.g. Speicherfeld-Blöcke zugeordnet, und sorgt bei ihrer Aktivierung für die Bewertung sämtlicher Bitleitungen des der Wortleitung zugeordneten Zellenfeld-Blocks durch die entsprechenden Leseverstärker.
  • Darauf wird mit Hilfe einer an das DRAM übergebenen Bitleitungsadresse jeweils einer der im entsprechenden Leseverstärker-Streifen angeordneten Leseverstärker ausgewählt, indem ein dem ausgewählten Leseverstärker zugeordneter Bitleitungs-Schalter (CSL-Gate) in einen leitenden, d.h. geöffneten Zustand gebracht wird.
  • Daraufhin wird die von dem ausgewählten Leseverstärker verstärkte, an den jeweiligen Bitleitungsabschnitten anliegende Potentialdifferenz über den Bitleitungs-Schalter (CSL-Gate), und entsprechende LDQ- und MDQ-Leitungen an einen weiteren Leseverstärker weitergeleitet (z.B. an einen secondary sense amplifier – SSA).
  • Dieser bewertet das empfangene Signal, und leitet ein – entsprechend verstärktes – Signal an entsprechende Anschlüsse (DQ) des DRAMs weiter.
  • Umgekehrt wird beim Einlesen bzw. Schreiben von Daten in das DRAM („Schreib-Vorgang") ein an entsprechenden Anschlüssen (DQ) des DRAMs anliegendes Signal durch den o.g. weiteren Leseverstärker (secondary sense amplifier – SSR) entsprechend verstärkt, und über die MDQ- und LDQ-Leitungen an einen durch eine entsprechende Bitleitungsadresse ausgewählten, in einem der o.g. Leseverstärker-Streifen liegenden Leseverstärker (primary sense amplifier – SA) weitergeleitet.
  • Die Auswahl des Leseverstärkers erfolgt wiederum dadurch, daß der dem ausgewählten Leseverstärker zugeordnete Bitleitungs-Schalter (CSL-Gate) in einen leitenden, d.h. geöffneten Zustand gebracht wird.
  • Der geöffnete Bitleitungs-Schalter (CSL-Gate) schaltet das vom SSA verstärkte Signal auf den bereits mit den Vorgänger-Daten der Zelle verstärkten, ausgewählten Leseverstärker (primary sense amplifier – SA); das ggf. notwendige Überschreiben der Vorgänger-Daten setzt voraus, daß der dem ausgewählten Leseverstärker zugeordnete Bitleitungs-Schalter (CSL-Gate) sich in einem möglichst niederohmigen Zustand befindet.
  • Andererseits muß beim oben beschriebenen – umgekehrten – Fall des Auslesens von Daten („Lese-Vorgang") sichergestellt sein, daß die auf vordefiniertem Potential befindlichen LDQ- und MDQ-Leitungen den jeweils ausgewählten Leseverstärker (primary sense amplifier – SA) nicht soweit beeinflussen, daß die ursprüngliche Zellinformation kippt.
  • Für diesen Fall darf der dem jeweils ausgewählten Leseverstärker (primary sense amplifier – SA) zugeordnete, geöffnete Bitleitungs-Schalter (CSL-Gate) nicht zu niederohmig sein.
    •
  • Die Aufgabe der Erfindung besteht daher darin, einen gegenüber herkömmlichen Halbleiterspeichern verbesserten Halbleiterspeicher zur Verfügung zu stellen, sowie ein verbessertes Verfahren zum Betreiben eines Halbleiterspeichers, insbesondere einen Halbleiterspeicher, der besser als herkömmliche Halbleiterspeicher an den jeweiligen Betriebmodus, z.B. „Lesen" oder „Schreiben", angepaßt ist.
  • Die o.g. und/oder weitere Aufgaben werden durch die Gegenstände der Ansprüche 1 und 13 gelöst.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem Aspekt der Erfindung wird ein Halbleiterspeicher zur Verfügung gestellt, mit mindestens einem Leseverstärker, und einer Einrichtung, insbesondere einem Bitleitungs-Schalter zum Zu- oder Abschalten des Leseverstärkers zu oder von mindestens einer Leitung, wobei die Einrichtung, insbesondere der Bitleitungs-Schalter beim Zuschalten des Leseverstärkers zu der Leitung abhängig vom jeweiligen Betriebsmodus des Halbleiterspeichers unterschiedlich lang und/oder unterschiedlich stark in einen leitfähigen Zustand gebracht wird.
  • Der Betriebmodus kann z.B. ein Lese-Modus sein, und/oder ein Schreib-Modus, etc.
  • Vorteilhaft weist die Einrichtung, insbesondere der Bitleitungs-Schalter mindestens einen Transistor auf, der von einem nicht-leitfähigen Zustand abhängig vom jeweiligen Betriebsmodus des Halbleiterspeichers unterschiedlich lang und/oder unterschiedlich stark in einen leitfähigen Zustand, und dann zurück in den nicht-leitfähigen Zustand gebracht wird.
  • Bei einer bevorzugten Ausgestaltung wird beim Zuschalten des Leseverstärkers zu der Leitung der Leseverstärker mit einem weiteren Leseverstärker verbunden, insbesondere mit einem secondary sense amplifier.
    •
  • Nachfolgend wird die Erfindung anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen
  • 1 einen für die Erfindung relevanten Ausschnitt aus einem DRAM;
  • 2 ein Signaldiagramm verschiedener Signale, die beim Ein- und Auslesen von Daten in oder aus einer Speicherzelle des in der 1 dargestellten DRAMs relevant sind, insbesondere eines einem Bitleitungs-Schalter bei einem Schreib- bzw. einem Lese-Vorgang zugeführten Steuersignals CL;
  • 3 ein Signaldiagramm verschiedener Signale, die beim Ein- und Auslesen von Daten in oder aus einer Speicherzelle des in der 1 dargestellten DRAMs relevant sind, insbesondere eines einem Bitleitungs-Schalter gemäß einem alternativen Ausführungsbeispiel bei einem Schreib- bzw. einem Lese-Vorgang zugeführten Steuersignals CL;
  • 4 eine schematische Detaildarstellung einer ersten beispielhaften Ausgestaltung einer bei dem DRAM gemäß 1 verwendbaren Bitleitungs-Dekoder-Endstufe; und
  • 5 eine schematische Detaildarstellung einer zweiten, alternativen, beispielhaften Ausgestaltung einer bei dem DRAM gemäß 1 verwendbaren Bitleitungs-Dekoder-Endstufe.
  • In dem in der 1 dargestellten Ausschnitt aus einem DRAM sind mehrere Zellenfeld-Blöcke 1a, 1b gezeigt, in denen jeweils – in einer Vielzahl von Zeilen und Spalten liegend – eine Vielzahl von Speicherzellen (hier nicht dargestellt) angeordnet sind.
  • Durch jeden Zellenfeld-Block 1a, 1b verlaufen jeweils parallel zueinander eine Vielzahl von Wortleitungen 2, und – ebenfalls jeweils parallel zueinander, und senkrecht zu den Wortleitungen 2 – eine Vielzahl von Bitleitungen 3a, 3b.
  • Wie aus 1 hervorgeht liegt zwischen je zwei Zellenfeld-Blöcken 1a, 1b jeweils ein Leseverstärker-Streifen 4 (SA-Streifen), welcher eine Vielzahl von – in einer Reihe nebeneinanderliegenden – Leseverstärkern 5a, 5b, 5c, 5d aufweist (hier: eine Vielzahl von primary sense amplifiern – SA).
  • Wie im folgenden noch genauer erläutert wird, können die Speicherzellen, die im wesentlichen aus Kondensatoren bestehen, jeweils an entsprechende Bitleitungen 3a, 3b angeschlossen werden, um einen aus einer Speicherzelle auszulesenden Datenwert oder einen in eine Speicherzelle einzulesenden Datenwert zu übertragen. Beim Auslesen einer Speicherzelle („Lese-Vorgang" (READ)) wird durch Aktivierung einer entsprechenden Wortleitung 2 ein mit dem Kondensator einer Speicherzelle verbundener Zugriffstransistor (hier nicht dargestellt) durchgeschaltet und es wird der in dem Kondensator gespeicherte Ladungszustand an eine entsprechende Bitleitung 3a, 3b angelegt.
  • Danach wird das vom Kondensator kommende schwache Signal durch einen der o.g. Leseverstärker 5a, 5b, 5c, 5d verstärkt.
  • Wie aus 1 hervorgeht (dort veranschaulicht anhand des Leseverstärkers 5a), weist jeder der Leseverstärker 5a, 5b, 5c, 5d jeweils zwei komplementäre Signalein-/ausgänge 6, 7 auf, wobei jeweils ein erster der Signalein-/ausgänge 6 mit einer ersten Bitleitung 3a eines Bitleitungs-Paars 3 verbunden ist, und jeweils ein zweiter der Signalein-/ausgänge 7 mit einer zweiten, komplementären Bitleitung 3b des Bitleitungs-Paars 3.
  • Die Leseverstärker 5a, 5b, 5c, 5d sind sog. „geteilte" Leseverstärker: Die Leseverstärker 5a, 5b, 5c, 5d werden sowohl beim Auslesen von in den links als auch in den rechts von den Leseverstärkern 5a, 5b, 5c, 5d befindlichen Zellenfeld-Blöcken 1a, 1b angeordneten Speicherzellen verwendet.
  • Vor dem Auslesen der Speicherzellen werden die entsprechenden Bitleitungsabschnitte, d.h. die entsprechenden Abschnitte der nichtkomplementären Bitleitung 3a und der komplementären Bitleitung 3b durch eine (hier nicht gezeigte) Precharge/Equalize-Schaltung, die mit den Bitleitungen 3a, 3b verbunden ist, auf ein gleiches Potential vorgeladen, das der Hälfte der Spannung einer Bitleitung im H-Zustand entspricht (= VBLH/2). Dadurch wird sichergestellt, daß vor dem Auslesen keine Unterschiede zwischen dem Potential eines Abschnitts der Bitleitung 3a und des ihm zugeordneten Abschnitts der komplementären Bitleitung 3b auftreten, die die geringe von dem Kondensator einer Speicherzelle beim Auslesen auf die entsprechende Bitleitung übertragene Ladungsmenge überlagern oder verfälschen könnten. Unmittelbar vor dem Auslesen der Speicherzellen wird dann die Precharge/Equalize-Schaltung, die mit den Bitleitungsabschnitten, die mit der auszulesenden Speicherzelle und dem Leseverstärker 5a, 5b, 5c, 5d verbindbar ist abgeschaltet.
  • Zwischen den Leseverstärkern 5a, 5b, 5c, 5d (bzw. den o.g. Leseverstärker-Signalein-/ausgängen 6, 7) und den Bitleitungen 3a, 3b sind jeweils entsprechende Isolationstransistoren vorgesehen (hier nicht gezeigt), die dazu dienen, die Leseverstärker 5a, 5b, 5c, 5d beim Auslesen der Zellen von der Seite abzukoppeln, die nicht ausgelesen werden soll (d.h. zum Abkoppeln entweder des links oder des rechts der Leseverstärker 5a, 5b, 5c, 5d befindlichen Zellenfeld-Blocks 1a, 1b, bzw. der entsprechenden Bitleitungen 3a, 3b von den jeweiligen Leseverstärkern 5a, 5b, 5c, 5d).
  • Als Isolationstransistoren können z.B. entsprechende NMOS-FETs verwendet werden, deren Source-Drain-Strecken die Verbindung zwischen den Bitleitungen 3a, 3b, und dem jeweils zugeordneten Leseverstärker 5a unterbrechen können, um die entsprechende Seite des Leseverstärkers 5a beim Auslesen und/oder Beschreiben der auf der jeweils anderen Seite des Leseverstärkers 5a liegenden Speicherzellen von den Bitleitungen 3a, 3b abzukoppeln.
  • Die Gateanschlüsse der o.g. NMOS-FETs können miteinander verbunden sein, und jeweils gemeinsam über eine entsprechende Steuerspannung ISOL (bei den links vom Leseverstärker 5a angeordneten Isolationstransistoren) bzw. eine Steuerspannung ISOR (bei den rechts vom Leseverstärker 5a angeordneten Isolationstransistoren) angesteuert werden.
  • Bei den Leseverstärkern 5a, 5b, 5c, 5d kann es sich im Prinzip um beliebige, im Stand der Technik verwendete Leseverstärker handeln, z.B. um Leseverstärker der in dem Buch „VLSI Memory Chip Design" von Kiyoo Itoh, Springer-Verlag, Berlin, Heidelberg, New York, 2001 auf den Seiten 15–17 beschriebenen Art, beispielsweise um zwei NMOS-FETs und zwei PMOS-FETs aufweisende Leseverstärker (wobei die NMOS-FETs und PMOS-FETs nach Art eines Flip-Flops zusammengeschaltet sein können), etc., etc.
  • Wie aus 1 weiter hervorgeht, können die Leseverstärker 5a, 5b, 5c, 5d über entsprechende Bitleitungs-Schalter 10a, 10b, 10c, 10d (CSL-Gates) mit entsprechenden LDQ-Leitungen 11a, 11b verbunden werden (genauer: ein erster, weiterer Leseverstärker-Signalein-/ausgang 8 der Leseverstärker 5a, 5b, 5c, 5d jeweils mit einer ersten LDQ-Leitung 11a eines LDQ-Leitungs-Paares 11, und ein zweiter, weiterer, komplementärer Leseverstärker-Signalein-/ausgang 9 der Leseverstärker 5a, 5b, 5c, 5d jeweils mit einer zweiten, komplementären LDQ-Leitung 11b des LDQ-Leitungs-Paares 11).
  • Jeder Bitleitungs-Schalter 10a, 10b, 10c, 10d (CSL-Gate) kann – wie in 1 dargestellt ist – z.B. jeweils zwei entsprechende NMOS-FETs aufweisen, deren Source-Drain-Strecken – in einem leitenden Zustand des Bitleitungs-Schalters 10a, 10b, 10c, 10d – die LDQ-Leitung 11a, und den ersten, weiteren Leseverstärker-Signalein-/ausgang 8, bzw. die komplementäre LDQ-Leitung 11b, und den zweiten, weiteren, komplementären Leseverstärker-Signalein-/ausgang 9 elektrisch leitend verbinden (und in einem nicht-leitenden Zustand des Bitleitungs-Schalters 10a, 10b, 10c, 10d die LDQ-Leitungen 11a, 11b elektrisch von den weiteren Leseverstärker-Signalein-/ausgängen 8, 9 isolieren bzw. abkoppeln).
  • Die Gateanschlüsse der NMOS-FETs der jeweiligen Bitleitungs-Schalter 10a, 10b, 10c, 10d sind miteinander verbunden, und jeweils gemeinsam an eine entsprechende Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d angeschlossen.
  • Wie im folgenden noch genauer erläutert wird, sind die Bitleitungs-Steuerleitungen 12a, 12b, 12c, 12d an einen Bitleitungs-Dekoder angeschlossen (bzw. an jeweilige Endstufen 13a, 13b, 13c, 13d des Bitleitungs-Dekoders).
  • Abhängig von einem durch die jeweilige Bitleitungs-Dekoder-Endstufe 13a, 13b, 13c, 13d an der jeweiligen Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d jeweils angelegten Steuersignal CSL0, CSL1, CSL2, CSL3 kann – wie im folgenden noch genauer erläutert wird – der jeweilige Bitleitungs-Schalter 10a, 10b, 10c, 10d (bzw. genauer: die NMOS-FETs des jeweiligen Bitleitungs-Schalters 10a, 10b, 10c, 10d) in einen leitenden (oder genauer: jeweils in einen von mehreren, verschieden stark leitenden (s.u.)), oder in einen nicht-leitenden Zustand versetzt werden.
  • Wie aus 1 weiter hervorgeht, können die LDQ-Leitungen 11a, 11b über einen entsprechenden MDQ-Schalter 14 mit entsprechenden MDQ-Leitungen 15a, 15b verbunden werden (genauer: die erste LDQ-Leitung 11a des LDQ-Leitungs-Paares 11 mit einer ersten MDQ-Leitung 15a eines MDQ-Leitungs-Paares 15, und die zweite, komplementäre LDQ-Leitung 11b mit einer zweiten, komplementären MDQ-Leitung 15b des MDQ-Leitungs-Paares 15).
  • Der MDQ-Schalter 14 kann – wie in 1 dargestellt ist – z.B. jeweils zwei entsprechende NMOS-FETs aufweisen, deren Source-Drain-Strecken – in einem leitenden Zustand des MDQ-Schalters 14 – die erste LDQ-Leitung 11a, und die erste MDQ-Leitung 15a, bzw. die zweite, komplementäre LDQ-Leitung 11b, und die zweite, komplementäre MDQ-Leitung 15b elektrisch leitend verbinden (und in einem nicht-leitenden Zustand des MDQ-Schalters 14 die LDQ-Leitungen 11a, 11b elektrisch von den MDQ-Leitungen 15a, 15b isolieren bzw. abkoppeln).
  • Die Gateanschlüsse der NMOS-FETs des MDQ-Schalters 14 sind miteinander verbunden, und jeweils gemeinsam an eine entsprechende MDQ-Schalter-Steuerleitung 16 angeschlossen.
  • Abhängig von einem an der MDQ-Schalter-Steuerleitung 16 anliegenden Steuersignal kann der MDQ-Schalter 14 (bzw. genauer: die NMOS-FETs des MDQ-Schalters 14) in einen leitenden, oder in einen nicht-leitenden Zustand versetzt werden.
  • Die MDQ-Leitungen 15a, 15b sind an einen weiteren Leseverstärker 17 angeschlossen (hier: an einen secondary sense amplifier – SSA).
  • Dabei ist die erste MDQ-Leitung 15a mit einem ersten Leseverstärker-Signalein-/ausgang des weiteren Leseverstärkers 17 verbunden, und die zweite, komplementäre MDQ-Leitung 15b mit einem zweiten, komplementären Leseverstärker-Signalein-/ausgang des weiteren Leseverstärkers 17.
  • Entsprechende, weitere Signalein-/ausgänge 18 des weiteren Leseverstärkers können – wie in 1 schematisch veranschaulicht – an entsprechende externe Daten-Anschlüsse (DQ-Pads bzw. -Pins) des DRAMs angeschlossen sein.
  • Das Auslesen einer entsprechenden Speicherzelle („Lese-Vorgang") kann dadurch eingeleitet werden, daß an einer entsprechenden Wortleitung 2 angelegte Wortleitungssignale die mit den jeweiligen Speicherkondensatoren verbundenen Zugriffstransistoren durchschalten.
  • Jede Wortleitung 2 ist jeweils einem bestimmten Zellenfeld-Block 1a der o.g. Zellenfeld-Blöcke 1a, 1b zugeordnet, und sorgt bei ihrer Aktivierung für die Bewertung sämtlicher Bitleitungen 3a, 3b des der Wortleitung 2 zugeordneten Zellenfeld-Blocks 1a, 1b durch die entsprechenden Leseverstärker 5a, 5b, 5c, 5d.
  • Darauf wird mit Hilfe einer an das DRAM übergebenen Bitleitungsadresse jeweils einer der im entsprechenden Leseverstärker-Streifen 4 angeordneten Leseverstärker 5a, 5b, 5c, 5d ausgewählt, indem der dem ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. dem Leseverstärker 5a) zugeordnete Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. der Bitleitungs-Schalter 10a) von einem nicht-leitenden, geschlossenen in einen leitenden, d.h. geöffneten Zustand gebracht wird (hier: in einen von mehreren möglichen, jeweils unterschiedlich weit offenen bzw. unterschiedlich stark leitenden Zuständen, s.u.).
  • Hierzu wechselt – wie in 2 beispielhaft veranschaulicht ist – das an der dem jeweiligen Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. dem Bitleitungs-Schalter 10a) zugeordneten Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d (z.B. der Bitleitungs-Steuerleitung 12a) anliegende Steuersignal CSL0, CSL1, CSL2, CSL3 (z.B. das Steuersignal CSL0) – veranlaßt durch die jeweilige Bitleitungs-Dekoder-Endstufe 13a, 13b, 13c, 13d (z.B. die Bitleitungs-Dekoder-Endstufe 13a) – von einem ersten (z.B. logisch niedrigen) Zustand, d.h. z.B. einer ersten Spannungshöhe V0, in einen zweiten, z.B. logisch hohen Zustand (von mehreren möglichen, unterschiedlichen logisch hohen Zuständen (s.u.)), d.h. z.B. zu einer zweiten Spannungshöhe V1,1.
  • Daraufhin wird die von dem ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. dem Leseverstärker 5a) verstärkte, an den jeweiligen Bitleitungsabschnitten anliegende Potentialdifferenz über den entsprechenden Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. den Bitleitungs-Schalter 10a) an die o.g. LDQ-Leitungen 11a, 11b weitergeleitet, und dann über den mittels eines entsprechenden, an die MDQ-Schalter-Steuerleitung 16 angelegten Steuersignals in einen geöffneten, leitenden Zustand gebrachten MDQ-Schalter 14 an die MDQ-Leitungen 15a, 15b, und an den weiteren Leseverstärker 17 (secondary sense amplifier – SSA).
  • Dieser bewertet das empfangene Signal, und leitet über die Signalein-/ausgänge 18 ein – entsprechend verstärktes – Signal an die externe Daten-Anschlüsse (DQ-Pads bzw. -Pins) des DRAMs weiter.
  • Umgekehrt wird beim Einlesen bzw. Schreiben von Daten in das DRAM („Schreib-Vorgang" (WRITE)) ein an den o.g. externen Daten-Anschlüssen (DQ-Pads bzw. -Pins) anliegendes Signal durch den o.g. weiteren Leseverstärker 17 (secondary sense amplifier – SSA) entsprechend verstärkt, und über die MDQ-Leitungen 15a, 15b, und über den mittels eines entsprechenden, an die MDQ-Schalter-Steuerleitung 16 angelegten Steuersignals in einen geöffneten, leitenden Zustand gebrachten MDQ-Schalter 14 an die LDQ-Leitungen 11a, 11b weitergeleitet, und an einen durch eine entsprechende Bitleitungsadresse ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. den Leseverstärker 5a).
  • Die Auswahl des entsprechenden Leseverstärkers 5a, 5b, 5c, 5d (z.B. des Leseverstärkers 5a) erfolgt – wiederum – dadurch, daß der dem ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. dem Leseverstärker 5a) zugeordnete Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. der Bitleitungs-Schalter 10a) von einem nicht-leitenden, geschlossenen in einen leitenden, d.h. geöffneten Zustand gebracht wird (hier: in einen im Vergleich zum „Lese-Vorgang" (READ) unterschiedlich weit offenen bzw. unterschiedlich stark leitenden Zustand, insbesondere in einen im Vergleich zum „Lese-Vorgang" (READ) weiter offenen bzw. stärker leitenden, niederohmigeren Zustand, s.u.).
  • Hierzu wechselt – wie ebenfalls in 2 beispielhaft veranschaulicht ist – das an der dem jeweiligen Bitleitungs- Schalter 10a, 10b, 10c, 10d (z.B. dem Bitleitungs-Schalter 10a) zugeordneten Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d (z.B. der Bitleitungs-Steuerleitung 12a) anliegende Steuersignal CSL0, CSL1, CSL2, CSL3 (z.B. das Steuersignal CSL0) – veranlaßt durch die jeweilige Bitleitungs-Dekoder-Endstufe 13a, 13b, 13c, 13d (z.B. die Bitleitungs-Dekoder-Endstufe 13a) – vom o.g. ersten (z.B. logisch niedrigen) Zustand, d.h. z.B. der ersten Spannungshöhe V0, in einen dritten, z.B. logisch hohen, vom o.g. zweiten (logisch hohen) Zustand unterschiedlichen Zustand, d.h. z.B. zu einer dritten – von der ersten und zweiten Spannungshöhe V0, V1,1 unterschiedlichen – Spannungshöhe V1,2 (insbesondere zu einer Spannungshöhe V1,2, die größer ist, als die o.g. beim „Lese-Vorgang" (READ) verwendete Spannungshöhe V1,1).
  • Der geöffnete Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. der Bitleitungs-Schalter 10a) schaltet das vom SSA verstärkte Signal auf den bereits mit den Vorgänger-Daten der Zelle verstärkten, ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. den Leseverstärker 5a), der dann die entsprechenden Daten in die jeweilige Speicherzelle schreiben kann.
  • Für das ggf. notwendige Überschreiben der Vorgänger-Daten im jeweils ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. dem Leseverstärker 5a) durch das vom weiteren Leseverstärker 17 gesendete Signal beim „Schreib-Vorgang" (WRITE) sollte der dem ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. dem Leseverstärker 5a) zugeordnete Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. der Bitleitungs-Schalter 10a) so niederohmig wie möglich sein.
  • Aus diesem Grund wird beim „Schreib-Vorgang" (WRITE) – wie oben erwähnt – der dem jeweils ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. dem Leseverstärker 5a) zugeordnete Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. der Bitleitungs-Schalter 10a) in einen stärker leitenden bzw. weiter offenen Zustand gebracht, als beim „Lese-Vorgang" (READ).
  • Andererseits muß beim oben beschriebenen – umgekehrten – Fall des Auslesens von Daten („Lese-Vorgang" (READ)) sichergestellt sein, daß die – z.B. mittels einer EQL-Steuerung 19 – auf vordefiniertes Potential gebrachten LDQ- und MDQ-Leitungen 11a, 11b, 15a, 15b den jeweils ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. den Leseverstärker 5a) nicht soweit beeinflussen, daß die ursprüngliche Zellinformation kippt.
  • Für diesen Fall darf der dem jeweils ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. dem Leseverstärker 5a) zugeordnete, geöffnete Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. der Bitleitungs-Schalter 10a) nicht zu niederohmig sein.
  • Aus diesem Grund wird – wie oben erwähnt – beim „Lese-Vorgang" (READ) der dem jeweils ausgewählten Leseverstärker 5a, 5b, 5c, 5d (z.B. dem Leseverstärker 5a) zugeordnete Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. der Bitleitungs-Schalter 10a) in einen weniger stark leitenden bzw. weniger offenen Zustand gebracht, als beim „Schreib-Vorgang" (WRITE).
  • Hierzu kann – wie aus 2 hervorgeht – die Spannungshöhe V1,1 des beim „Lese-Vorgang" (READ) der Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d (z.B. der Bitleitungs-Steuerleitung 12a) des jeweiligen Bitleitungs-Schalters 10a, 10b, 10c, 10d (z.B. des Bitleitungs-Schalters 10a) zugeführten Steuersignals CSL0, CSL1, CSL2, CSL3 z.B. um mehr als 5%, 10%, oder 15% kleiner sein (oder z.B. um mehr als 20%, 25%, oder 30% kleiner), als die Spannungshöhe V1,2 des beim „Schreib-Vorgang" (WRITE) der Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d (z.B. der Bitleitungs-Steuerleitung 12a) des jeweiligen Bitleitungs-Schalters 10a, 10b, 10c, 10d (z.B. des Bitleitungs-Schalters 10a) zugeführten Steuersignals CSL0, CSL1, CSL2, CSL3.
  • Die Pulslänge t1,2 des beim „Schreib-Vorgang" (WRITE) der Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d (z.B. der Bitleitungs-Steuerleitung 12a) des jeweiligen Bitleitungs-Schalters 10a, 10b, 10c, 10d (z.B. des Bitleitungs-Schalters 10a) zugeführten Steuersignals CSL0, CSL1, CSL2, CSL3 kann – wie ebenfalls in 2 veranschaulicht ist – gleich groß bzw. im wesentlichen gleich groß sein, wie die Pulslänge t3,4 des beim „Lese-Vorgang" (READ) der Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d (z.B. der Bitleitungs-Steuerleitung 12a) des jeweiligen Bitleitungs-Schalters 10a, 10b, 10c, 10d (z.B. des Bitleitungs-Schalters 10a) zugeführten Steuersignals CSL0, CSL1, CSL2, CSL3.
  • In 4 ist eine schematische Detaildarstellung einer ersten beispielhaften Ausgestaltung einer bei dem DRAM gemäß 1 – zur Erzielung der unterschiedlichen Spannungshöhen V1,1 und V1,2 des Bitleitungs-Steuersignals CSL0, CSL1, CSL2, CSL3 beim „Lese-Vorgang" (READ) und „Schreib-Vorgang" (WRITE) – verwendbaren Bitleitungs-Dekoder-Endstufe 13a gezeigt (hier: am Beispiel der mit der Bitleitungs-Steuerleitung 12a des Bitleitungs-Schalters 10a verbundenen Bitleitungs-Dekoder-Endstufe 13a).
  • Die Bitleitungs-Dekoder-Endstufe 13a weist – entsprechend ähnlich wie herkömmliche Bitleitungs-Dekoder-Endstufen – eine Inverter-Verstärker-Schaltung mit einem NMOS-FET 102, und einem PMOS-FET 101 auf.
  • Die Gates des NMOS-FETs 102, und des PMOS-FETs 101 sind miteinander verbunden.
  • Den Gates des NMOS-FETs 102, und des PMOS-FETs 101 wird vom Bitleitungs-Dekoder an einer Leitung 105 ein entsprechendes Steuersignal zugeführt.
  • Die Source-Drain-Strecke des NMOS-FETs 102 ist an Masse, sowie an die Bitleitungs-Steuerleitung 12a, und die Source-Drain-Strecke des PMOS-FETs 101 angeschlossen.
  • Die Source-Drain-Strecke des PMOS-FETs 101 ist – anders als bei herkömmlichen Bitleitungs-Dekoder-Endstufen – nicht direkt an die Versorgungsspannung VCSL angeschlossen, sondern an eine Diode 104, und an die Source-Drain-Strecke eines – in Reihe zur Diode 104 geschalteten – (weiteren) NMOS-FETs 103.
  • Die Diode 104, und der (weitere) NMOS-FET 103 sind an die Versorgungsspannung VCSL angeschlossen.
  • Am Gate des (weiteren) NMOS-FETs 103 wird während des o.g. „Schreib-Vorgangs" an einer Steuerleitung 106 ein Steuersignal (Write) angelegt.
  • Das Anlegen des Steuersignals (Write) an der Steuerleitung 106 führt dazu, daß der (weitere) NMOS-FET 103 in einen leitenden Zustand gebracht wird, und dadurch die Diode 104 überbrückt.
  • Dies hat zur Folge, daß die Source-Drain-Strecke des PMOS-FETs 101 während des „Schreib-Vorgangs" leitend mit der o.g. – relativ hohen – Versorgungsspannung VCSL verbunden ist.
  • Zu Beginn des „Schreib-Vorgangs" (bis zu einem Zeitpunkt t1, vgl. 2) wird den Gates des NMOS-FETs 102, und des PMOS-FETs 101 vom Bitleitungs-Dekoder an der Leitung 105 ein logisch hohes Steuersignal zugeführt, das dazu führt, daß der NMOS-FET 102 in einen leitenden, und der PMOS-FET 101 in einen gesperrten Zustand gebracht wird.
  • Das an der Bitleitungs-Steuerleitung 12a ausgegebene Steuersignal OSLO weist dann die o.g. – logisch niedrige – erste Spannungshöhe V0 auf (vgl. 2).
  • Zum Zeitpunkt t1 (vgl. 2) wechselt das den Gates des NMOS-FETs 102, und des PMOS-FETs 101 vom Bitleitungs-Dekoder an der Leitung 105 zugeführte Steuersignal zu logisch niedrig, was dazu führt, daß der NMOS-FET 102 in einen gesperrten, und der PMOS-FET 101 in einen leitenden Zustand gebracht wird.
  • Das an der Bitleitungs-Steuerleitung 12a ausgegebene Steuersignal CSL0 weist dann die o.g. – relativ hohe – Spannungshöhe V1,2 auf (da die Source-Drain-Strecke des PMOS-FETs 101 während des „Schreib-Vorgangs" leitend mit der o.g. – relativ hohen – Versorgungsspannung VCSL verbunden ist).
  • Zum Zeitpunkt t2 (vgl. 2) wechselt das den Gates des NMOS-FETs 102, und des PMOS-FETs 101 vom Bitleitungs-Dekoder an der Leitung 105 zugeführte Steuersignal zurück zu logisch hoch, was dazu führt, daß der NMOS-FET 102 zurück in einen leitenden, und der PMOS-FET 101 zurück in einen gesperrten Zustand gebracht wird.
  • Das an der Bitleitungs-Steuerleitung 12a ausgegebene Steuersignal CSL0 weist dann erneut die – logisch niedrige – Spannungshöhe V0 auf (vgl. 2).
  • Beim „Lese-Vorgang" wird – anders als beim „Schreib-Vorgang" – am Gate des (weiteren) NMOS-FETs 103 kein Steuersignal angelegt; während des „Lese-Vorgangs" ist der (weitere) NMOS-FET 103 somit in einem gesperrten Zustand.
  • Zu Beginn des „Lese-Vorgangs" (bis zu einem Zeitpunkt t3, vgl. 2) wird den Gates des NMOS-FETs 102, und des PMOS-FETs 101 vom Bitleitungs-Dekoder an der Leitung 105 ein logisch hohes Steuersignal zugeführt, das dazu führt, daß der NMOS-FET 102 in einen leitenden, und der PMOS-FET 101 in einen gesperrten Zustand gebracht wird.
  • Das an der Bitleitungs-Steuerleitung 12a ausgegebene Steuersignal CSL0 weist dann die o.g. – logisch niedrige – erste Spannungshöhe V0 auf (vgl. 2).
  • Zum Zeitpunkt t3 (vgl. 2) wechselt das den Gates des NMOS-FETs 102, und des PMOS-FETs 101 vom Bitleitungs-Dekoder an der Leitung 105 zugeführte Steuersignal zu logisch niedrig, was dazu führt, daß der NMOS-FET 102 in einen gesperrten, und der PMOS-FET 101 in einen leitenden Zustand gebracht wird.
  • Das an der Bitleitungs-Steuerleitung 12a ausgegebene Steuersignal OSLO weist dann – wie in 2 gezeigt – die o.g. (gegenüber der beim "Schreib-Vorgang" auftretenden Spannungshöhe V1,2 um den Spannungsabfall ΔV an der Diode 104 verminderte) Spannungshöhe V1,1 auf (da die Source-Drain-Strecke des PMOS-FETs 101 während des „Lese-Vorgangs" nicht direkt leitend mit der o.g. – relativ hohen – Versorgungsspannung VCSL verbunden ist, sondern über die – den Spannungsabfall ΔV verursachende – Diode 104).
  • Zum Zeitpunkt t4 (vgl. 2) wechselt das den Gates des NMOS-FETs 102, und des PMOS-FETs 101 vom Bitleitungs-Dekoder an der Leitung 105 zugeführte Steuersignal zurück zu logisch hoch, was dazu führt, daß der NMOS-FET 102 zurück in einen leitenden, und der PMOS-FET 101 zurück in einen gesperrten Zustand gebracht wird.
  • Das an der Bitleitungs-Steuerleitung 12a ausgegebene Steuersignal CSL0 weist dann erneut die – logisch niedrige – Spannungshöhe V0 auf (vgl. 2).
  • In 5 ist eine schematische Detaildarstellung einer zweiten, alternativen beispielhaften Ausgestaltung einer bei dem DRAM gemäß 1 – zur Erzielung der unterschiedlichen Spannungshöhen V1,1 und V1,2 des Bitleitungs-Steuersignals CSL0, CSL1, CSL2, CSL3 beim „Lese-Vorgang" (READ) und „Schreib-Vorgang" (WRITE) – verwendbaren Bitleitungs-Dekoder-Endstufe 213a gezeigt.
  • Die in 5 gezeigte Bitleitungs-Dekoder-Endstufe 213a weist – entsprechend ähnlich wie herkömmliche Bitleitungs-Dekoder-Endstufen – eine Inverter-Verstärker-Schaltung mit einem NMOS-FET 202, und einem PMOS-FET 201 auf.
  • Die Gates des NMOS-FETs 202, und des PMOS-FETs 201 sind miteinander verbunden.
  • Den Gates des NMOS-FETs 202, und des PMOS-FETs 201 wird vom entsprechenden Bitleitungs-Dekoder an einer Leitung 205 ein entsprechendes Steuersignal zugeführt.
  • Die Source-Drain-Strecke des NMOS-FETs 202 ist an Masse, sowie an die Bitleitungs-Steuerleitung 12a, und die Source-Drain-Strecke des PMOS-FETs 201 angeschlossen.
  • Die Source-Drain-Strecke des PMOS-FETs 201 ist nicht direkt an die Versorgungsspannung VCSL angeschlossen, sondern an die Source-Drain-Strecke eines NMOS-FETs 204, und an die Source-Drain-Strecke eines – in Reihe zum NMOS-FET 204 geschalteten – NMOS-FETs 203.
  • Der NMOS-FET 203 ist an eine – relativ hohe – Versorgungsspannung VWrite angeschlossen, und der NMOS-FET 204 an eine – relativ niedrige – Versorgungsspannung VRead (insbesondere an eine Versorgungsspannung VRead, die niedriger ist, als die Versorgungsspannung VWrite).
  • Am Gate des NMOS-FETs 203 wird an einer Steuerleitung 206 während des o.g. „Schreib-Vorgangs" – nicht aber während des „Lese-Vorgangs" – ein Steuersignal (Write) angelegt.
  • Das führt dazu, daß der NMOS-FET 203 während des „Schreib-Vorgangs" in einen leitenden, und während des „Lese-Vorgangs" in einen gesperrten Zustand gebracht wird.
  • Demgegenüber wird am Gate des NMOS-FETs 204 an einer Steuerleitung 207 während des o.g. „Lese-Vorgangs" – nicht aber während des „Schreib-Vorgangs" – ein Steuersignal (Read) angelegt.
  • Das führt dazu, daß der NMOS-FET 204 während des „Lese-Vorgangs" in einen leitenden, und während des „Schreib-Vorgangs" in einen gesperrten Zustand gebracht wird.
  • Dies hat zur Folge, daß die Source-Drain-Strecke des PMOS-FETs 201 während des „Schreib-Vorgangs" mit der o.g. – relativ hohen – Versorgungsspannung VWrite verbunden ist, und während des „Lese-Vorgangs" mit der o.g. – relativ niedrigen – Versorgungsspannung VRead.
  • Die vom Bitleitungs-Dekoder den Gates des NMOS-FETs 202, und des PMOS-FETs 201 an der Leitung 205 zugeführten Signale entsprechen den in Bezug auf 4 erläuterten, während des „Schreib-Vorgangs" und „Lese-Vorgangs" an der Leitung 105 der Bitleitungs-Dekoder-Endstufe 13a angelegten Signalen.
  • Entsprechend wie bei der in 4 gezeigten Bitleitungs-Dekoder-Endstufe 13a wird dann auch bei der in 5 gezeigten Bitleitungs-Dekoder-Endstufe 213a während des „Schreib-Vorgangs" an der Bitleitungs-Steuerleitung 12a ein die o.g. – relativ hohe – Spannungshöhe V1,2 aufweisendes Steuersignal CSL0 ausgegeben (da die Source-Drain-Strecke des PMOS-FETs 201 während des „Schreib-Vorgangs" leitend mit der o.g. – relativ hohen – Versorgungsspannung VWrite verbunden ist), und während des „Lese-Vorgangs" ein die o.g. – relativ niedrige -Spannungshöhe V1,1 aufweisendes Steuersignal CSL0 (da die Source-Drain-Strecke des PMOS-FETs 201 während des „Lese-Vorgangs" leitend mit der o.g. – relativ niedrigen – Versorgungsspannung VRead verbunden ist).
  • Wie in 3 gezeigt ist, kann bei einem zu dem in 1 und 4 bzw. 5 gezeigten Ausführungsbeispiel alternativen Ausführungsbeispiel eines DRAMs – bei im Übrigen identischen Aufbau, wie in 1 gezeigt – die Pulslänge t1,2 eines beim „Schreib-Vorgang" (WRITE) der Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d (z.B. der Bitleitungs-Steuerleitung 12a) des jeweiligen Bitleitungs-Schalters 10a, 10b, 10c, 10d (z.B. des Bitleitungs-Schalters 10a) zugeführten Steuersignals CSL0, CSL1, CSL2, CSL3 größer sein, als die Pulslänge t3,4 eines beim „Lese-Vorgang" (READ) der Bitleitungs-Steuerleitung 12a, 12b, 12c, 12d (z.B. der Bitleitungs-Steuerleitung 12a) des jeweiligen Bitleitungs-Schalters 10a, 10b, 10c, 10d (z.B. des Bitleitungs-Schalters 10a) zugeführten Steuersignals CSL0, CSL1, CSL2, CSL3.
  • Beispielsweise kann beim „Schreib-Vorgang" (WRITE) die Pulslänge t1,2 des Steuersignals CSL0, CSL1, CSL2, CSL3 (also die Zeitdauer, zu der das Steuersignal CSL0, CSL1, CSL2, CSL3 „logisch hoch" ist, bzw. der zugeordnete Bitleitungs-Schalter 10a, 10b, 10c, 10d (z.B. der Bitleitungs-Schalter 10a) in einem leitenden, d.h. geöffneten Zustand) um mehr als 5%, 10%, oder 15% größer sein (oder z.B. um mehr als 20%, 30%, oder 40% größer), als die Pulslänge t3,4 des Steuersignals CSL0, CSL1, CSL2, CSL3 beim „Lese-Vorgang" (READ).
  • Die Spannungshöhe V1 des Steuersignals CSL0, CSL1, CSL2, CSL3 während des „logisch hohen" Signal-Zustands kann dabei – wie in 3 beispielhaft veranschaulicht ist (und anders als bei dem anhand von 1 und 4 bzw. 5 erläuterten Ausführungsbeispiel) – während des „Schreib-Vorgangs" (WRITE) und des „Lese-Vorgangs" (READ) jeweils gleich bzw. im wesentlichen gleich groß sein.
  • Als Bitleitungs-Dekoder-Endstufe kann dann – statt den in 4 und 5 gezeigten Bitleitungs-Dekoder-Endstufen 13a, 213a – eine herkömmliche Bitleitungs-Dekoder-Endstufe verwendet werden (mit einer entsprechend wie in 4 gezeigt z.B. einen NMOS-FET 102, und einen PMOS-FET 101 aufweisenden Inverter-Verstärker-Schaltung, jedoch ohne Diode 104, und ohne – weiteren – NMOS-FET 103).
  • Alternativ kann – entsprechend ähnlich wie oben unter Bezug auf 1, 4 und 5 erläutert – zusätzlich zu entsprechend wie in 3 dargestellt jeweils unterschiedlich lang gewählten Steuersignal-Pulslängen t1,2 bzw. t3,4 während des „Schreib-Vorgangs" (WRITE) und des „Lese-Vorgangs" (READ) die Spannungshöhe des Steuersignals CSL0, CSL1, CSL2, CSL3 beim „logisch hohen" Signal-Zustand während des „Schreib-Vorgangs" (WRITE) – entsprechend ähnlich wie in 2 dargestellt – höher sein, als während des „Lese-Vorgangs" (READ) (z.B. um mehr als 5%, 10%, 15%, 20%, 25%, oder 30% größer, bei z.B. um mehr als 5%, 10%, 15%, 20%, 30%, oder 40% unterschiedlich großen Pulslängen t1,2 bzw. t3,4, etc., etc.).
    • 1a
    Zellenfeld-Block
    1b
    Zellenfeld-Block
    2
    Wortleitung
    3
    Bitleitungs-Paar
    3a
    Bitleitung
    3b
    Bitleitung
    4
    Leseverstärker-Streifen
    5a
    Leseverstärker
    5b
    Leseverstärker
    5c
    Leseverstärker
    5d
    Leseverstärker
    6
    Signalein-/ausgang
    7
    Signalein-/ausgang
    8
    Signalein-/ausgang
    9
    Signalein-/ausgang
    10a
    Bitleitungs-Schalter
    10b
    Bitleitungs-Schalter
    10c
    Bitleitungs-Schalter
    10d
    Bitleitungs-Schalter
    11
    LDQ-Leitungs-Paar
    11a
    LDQ-Leitung
    11b
    LDQ-Leitung
    12a
    Bitleitungs-Steuerleitung
    12b
    Bitleitungs-Steuerleitung
    12c
    Bitleitungs-Steuerleitung
    12d
    Bitleitungs-Steuerleitung
    13a
    Bitleitungs-Dekoder-Endstufe
    13b
    Bitleitungs-Dekoder-Endstufe
    13c
    Bitleitungs-Dekoder-Endstufe
    13d
    Bitleitungs-Dekoder-Endstufe
    14
    MDQ-Schalter
    15
    MDQ-Leitungs-Paar
    15a
    MDQ-Leitung
    15b
    MDQ-Leitung
    16
    MDQ-Schalter-Steuerleitung
    17
    Leseverstärker
    18
    Signalein-/ausgänge
    19
    EQL-Steuerung
    101
    PMOS-FET
    102
    NMOS-FET
    103
    NMOS-FET
    104
    Diode
    105
    Leitung
    106
    Steuerleitung
    201
    PMOS-FET
    202
    NMOS-FET
    203
    NMOS-FET
    204
    NMOS-FET
    205
    Leitung
    206
    Steuerleitung
    207
    Steuerleitung
    213a
    Bitleitungs-Dekoder-Endstufe

Claims (13)

  1. Halbleiterspeicher mit mindestens einem Leseverstärker (5a), und einer Einrichtung (10a) zum Zu- oder Abschalten des Leseverstärkers (5a) zu oder von mindestens einer Leitung (11a, 11b), wobei die Einrichtung (10a) beim Zuschalten des Leseverstärkers (5a) zu der Leitung (11a, 11b) abhängig vom jeweiligen Betriebsmodus des Halbleiterspeichers unterschiedlich lang und/oder unterschiedlich stark in einen leitfähigen Zustand gebracht wird.
  2. Halbleiterspeicher nach Anspruch 1, bei welchem der Betriebmodus ein Lese-Modus sein kann.
  3. Halbleiterspeicher nach Anspruch 1 oder 2, bei welchem der Betriebmodus ein Schreib-Modus sein kann.
  4. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, bei welchem die Einrichtung ein Bitleitungs-Schalter (10a) ist.
  5. Halbleiterspeicher nach Anspruch 4, bei welchem der Bitleitungs-Schalter (10a) einen Transistor aufweist.
  6. Halbleiterspeicher nach Anspruch 5, bei welchem der Transistor von einem nicht-leitfähigen Zustand abhängig vom jeweiligen Betriebsmodus des Halbleiterspeichers unterschiedlich lang und/oder unterschiedlich stark in einen leitfähigen Zustand, und dann zurück in den nicht-leitfähigen Zustand gebracht wird.
  7. Halbleiterspeicher nach Anspruch 5 oder 6, bei welchem einem Steuereingang des Transistors abhängig vom jeweiligen Betriebsmodus des Halbleiterspeichers jeweils unterschiedlich lang ein Steuersignal (CSL) zugeführt wird.
  8. Halbleiterspeicher nach Anspruch 5, 6 oder 7, bei welchem einem Steuereingang des Transistors abhängig vom jeweiligen Betriebsmodus des Halbleiterspeichers jeweils ein eine unterschiedliche Spannungshöhe (V1,1, V1,2) aufweisendes Steuersignal (CSL) zugeführt wird.
  9. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, bei welchem beim Zuschalten des Leseverstärkers (5a) zu der Leitung (11a, 11b) der Leseverstärker (5a) über die Leitung (11a, 11b) mit einem weiteren Leseverstärker (17) verbunden wird.
  10. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, bei welchem der Leseverstärker (5a) ein primary sense amplifier (SA) ist.
  11. Halbleiterspeicher nach einem der Ansprüche 9 oder 10, bei welchem der weitere Leseverstärker (17) ein secondary sense amplifier (SSA) ist.
  12. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, der ein DRAM ist.
  13. Verfahren zum Betreiben eines Halbleiterspeichers, mit mindestens einem Leseverstärker (5a), und einer Einrichtung (10a) zum Zu- oder Abschalten des Leseverstärkers (5a) zu oder von mindestens einer Leitung (11a, 11b), welches den Schritt aufweist: – Umschalten der Einrichtung (10a) in einen leitfähigen Zustand zum Zuschalten des Leseverstärkers (5a) zu der Leitung (11a, 11b), wobei die Einrichtung (10a) abhängig vom jeweiligen Betriebsmodus des Halbleiterspeichers unterschiedlich lang und/oder unterschiedlich stark in den leitfähigen Zustand geschaltet wird.
DE102005045311A 2005-09-22 2005-09-22 Halbleiterspeicher, insbesondere Halbleiterspeicher mit Leseverstärker und Bitleitungs-Schalter Expired - Fee Related DE102005045311B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005045311A DE102005045311B4 (de) 2005-09-22 2005-09-22 Halbleiterspeicher, insbesondere Halbleiterspeicher mit Leseverstärker und Bitleitungs-Schalter
KR1020060091751A KR20070033918A (ko) 2005-09-22 2006-09-21 반도체 메모리, 특히 감지 증폭기 및 비트 라인 스위치를갖는 반도체 메모리
US11/534,400 US20070070758A1 (en) 2005-09-22 2006-09-22 Semiconductor memory with sense amplifier and switch
CNA2006101395206A CN1937072A (zh) 2005-09-22 2006-09-22 具有读出放大器和位线开关的半导体存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005045311A DE102005045311B4 (de) 2005-09-22 2005-09-22 Halbleiterspeicher, insbesondere Halbleiterspeicher mit Leseverstärker und Bitleitungs-Schalter

Publications (2)

Publication Number Publication Date
DE102005045311A1 true DE102005045311A1 (de) 2007-04-05
DE102005045311B4 DE102005045311B4 (de) 2007-05-10

Family

ID=37852458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005045311A Expired - Fee Related DE102005045311B4 (de) 2005-09-22 2005-09-22 Halbleiterspeicher, insbesondere Halbleiterspeicher mit Leseverstärker und Bitleitungs-Schalter

Country Status (4)

Country Link
US (1) US20070070758A1 (de)
KR (1) KR20070033918A (de)
CN (1) CN1937072A (de)
DE (1) DE102005045311B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113760173A (zh) 2020-06-05 2021-12-07 长鑫存储技术(上海)有限公司 读写转换电路以及存储器
KR20220101735A (ko) 2020-06-05 2022-07-19 창신 메모리 테크놀로지즈 아이엔씨 판독 및 기록 전환 회로 및 메모리
CN114255802B (zh) 2020-09-22 2023-09-15 长鑫存储技术有限公司 集成电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258168B4 (de) * 2002-12-12 2005-07-07 Infineon Technologies Ag Integrierter DRAM-Halbleiterspeicher und Verfahren zum Betrieb desselben

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008101B1 (ko) * 1988-12-30 1991-10-07 삼성전자 주식회사 반도체 메모리 소자의 피드백형 데이타 출력 회로
ATE114864T1 (de) * 1990-09-20 1994-12-15 Siemens Ag Dynamischer halbleiterspeicher mit lokalen und hinsichtlich ihrer ansteuerfunktion optimierten leseverstärker-treiberschaltungen.
US5959933A (en) * 1996-01-25 1999-09-28 Micron Technology, Inc. System for improved memory cell access
US5732036A (en) * 1997-02-14 1998-03-24 Micron Technology, Inc. Memory device communication line control
US5877993A (en) * 1997-05-13 1999-03-02 Micron Technology, Inc. Memory circuit voltage regulator
JPH11260054A (ja) * 1998-01-08 1999-09-24 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
DE10107314C2 (de) * 2001-02-16 2003-03-27 Infineon Technologies Ag Verfahren zum Lesen einer Speicherzelle eines Halbleiterspeichers und Halbleiterspeicher
US7203102B2 (en) * 2004-10-27 2007-04-10 Infineon Technologies, Ag Semiconductor memory having tri-state driver device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258168B4 (de) * 2002-12-12 2005-07-07 Infineon Technologies Ag Integrierter DRAM-Halbleiterspeicher und Verfahren zum Betrieb desselben

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
ITOH K.: "VLSI Memory Chip Design" Springer 2001, 15-17 *
MANDELMAN J.A., DENNHARD R.H., BRONNER G.B., DEBROSSE J.K., DIVAKARUNI R., LI Y., RADENS C.J.: "Challenges and future directions for the scaling of dynamic random-access memory (DRAM)" IBM J.RES. & DEV. Bd. 46, Nr. 2/3, März/Mai 2002, 187-212 [http://www.research.ibm.com/journal/rd/462/mandel man.pdf]
MANDELMAN J.A., DENNHARD R.H., BRONNER G.B., DEBROSSE J.K., DIVAKARUNI R., LI Y., RADENS C.J.: "Challenges and future directions for the scaling of dynamic random-access memory (DRAM)" IBM J.RES.& DEV. Bd. 46, Nr. 2/3, März/Mai 2002, 187-212 [http://www.research.ibm.com/journal/rd/462/mandelman.pdf] *
TAKASHIMA, D.; NAKANO, H.: "A cell transistor scalable array architecture for high-density DRAMs" Symposium on VLSI Circuits, 14-16 Juni 2001, 31-32 *
TAKASHIMA, D.; NAKANO, H.: "A cell transistor scalable DRAM array architecture" IEEE Journal of Solid-State Circuits, Bd. 37, Nr. 5, Mai 2002, 587-591 *

Also Published As

Publication number Publication date
DE102005045311B4 (de) 2007-05-10
KR20070033918A (ko) 2007-03-27
US20070070758A1 (en) 2007-03-29
CN1937072A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
DE4036091C2 (de) Dynamischer Halbleiterspeicher mit wahlfreiem Zugriff
DE2919166C2 (de) Speichervorrichtung
DE102014117963A1 (de) Wortleitungsaktivierung
DE102005049204B4 (de) Halbleiterspeicher und Verfahren zum Betreiben eines Speichers
DE19756929B4 (de) Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe
DE102005008072A1 (de) Dynamisches Halbleiterspeicherelement
DE10154613B4 (de) Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher
DE102005045311B4 (de) Halbleiterspeicher, insbesondere Halbleiterspeicher mit Leseverstärker und Bitleitungs-Schalter
DE3710821A1 (de) Halbleiterspeichereinrichtung
DE10107314C2 (de) Verfahren zum Lesen einer Speicherzelle eines Halbleiterspeichers und Halbleiterspeicher
DE19962509B4 (de) Bitleitungsleseverstärker für eine Halbleiterspeicher-Vorrichtung
DE102005050811B3 (de) DRAM-Halbleiterspeichervorrichtung mit erhöhter Lesegenauigkeit
DE19537310A1 (de) Halbleiterspeichereinrichtung
DE102005060086B4 (de) Mess-Verfahren für einen Halbleiterspeicher, und Halbleiterspeicher
DE102007007565A1 (de) Halbleiter-Speicherbauelement mit umschaltbarem Substratpotential, und Verfahren zum Betrieb eines Halbleiter-Speicherbauelements
DE10301856B4 (de) Integrierter Speicher mit Trennschaltungen an Bitleitungs-Verkreuzungsstellen
DE2719726A1 (de) Speicheranordnung
EP1163675A1 (de) Integrierter speicher mit speicherzellen und referenzzellen sowie betriebsverfahren für einen solchen speicher
DE10255867B3 (de) Dynamischer RAM-Halbleiterspeicher und Verfahren zum Betrieb desselben
DE102007023024B4 (de) Halbleiter-Speicherbauelement mit Vorladungs-/Homogenisier-Schaltung sowie elektronisches System mit einem derartigen Halbleiterspeicherbauelement und Speicherbauelement-Modul mit einem derartigen Halbleiter-Speicherbauelement
DE10135814A1 (de) Halbleiterspeicher mit Precharge-Steuerung
DE10240345B3 (de) Ausleseschaltung für eine dynamische Speicherschaltung
DE102005016597B3 (de) Elektronisches Bauelement mit verbesserter Vorladung
DE102004059723B4 (de) Speicherbauelement mit neuer Anordnung der Bitleitungen
WO2000045392A1 (de) Integrierter speicher und entsprechendes betriebsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee