DE102005039323A1 - Leitbahnanordnung sowie zugehöriges Herstellungsverfahren - Google Patents

Leitbahnanordnung sowie zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE102005039323A1
DE102005039323A1 DE102005039323A DE102005039323A DE102005039323A1 DE 102005039323 A1 DE102005039323 A1 DE 102005039323A1 DE 102005039323 A DE102005039323 A DE 102005039323A DE 102005039323 A DE102005039323 A DE 102005039323A DE 102005039323 A1 DE102005039323 A1 DE 102005039323A1
Authority
DE
Germany
Prior art keywords
interconnects
substrate
layer
dielectric
carrier webs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005039323A
Other languages
English (en)
Other versions
DE102005039323B4 (de
Inventor
Zvonimir Gabric
Andreas Stich
Werner Dr. Pamler
Günther Dr. Schindler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005039323A priority Critical patent/DE102005039323B4/de
Priority to TW095129121A priority patent/TWI324820B/zh
Priority to CNB2006101110574A priority patent/CN100521187C/zh
Priority to US11/506,570 priority patent/US20070120263A1/en
Priority to JP2006224010A priority patent/JP5085072B2/ja
Publication of DE102005039323A1 publication Critical patent/DE102005039323A1/de
Application granted granted Critical
Publication of DE102005039323B4 publication Critical patent/DE102005039323B4/de
Priority to JP2011009120A priority patent/JP5335828B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft eine Leitbahnanordnung mit einem Substrat (1, 2), zumindest zwei Leitbahnen (4), einem Hohlraum (6) und einer Abdeckschicht (5), die die Leitbahnen (4) abdeckt und den Hohlraum (6) abschließt. Durch Ausbilden von Trägerbahnen (TB) mit einer Breite (B2), die kleiner ist als eine Breite (B1) der Leitbahnen (4), können Luftspalte auch seitlich unterhalb der Leiterbahnen (4) zur Verringerung der Koppelkapazitäten und der Signallaufzeiten selbstjustierend ausgebildet werden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Leitbahnanordnung sowie ein zugehöriges Herstellungsverfahren und insbesondere auf eine Leitbahnanordnung mit Hohlräumen bzw. sogenannten „air gaps".
  • Leitbahnanordnungen werden insbesondere in der Halbleitertechnik zur Realisierung einer Verdrahtung von Halbleiterbauelementen verwendet. Hierbei werden üblicherweise auf einem elektrisch leitenden Trägersubstrat, wie beispielsweise einem Halbleitersubstrat, eine dielektrische Schicht bzw. Isolierschicht und darauf eine elektrisch leitende Leitbahnschicht ausgebildet, wobei die Leitbahnschicht nach einer Strukturierung die endgültige Leitbahn darstellt. Anschließend werden weitere Isolierschichten und elektrisch leitende Schichten nacheinander ausgebildet, wodurch sich ein Schichtenstapel ergibt, der unter Verwendung von sogenannten „vias" auch komplexe Verdrahtungsstrukturen ermöglicht.
  • Die elektrischen Eigenschaften der Leitbahnanordnung hängen hierbei maßgeblich von den verwendeten Materialien und insbesondere von der elektrischen Leitfähigkeit der Leitbahnen sowie von parasitären Kapazitäten pro Flächenabschnitt bzw. Längenabschnitt der Leitbahn ab.
  • Mit der zunehmenden Packungsdichte von integrierten Halbleiterschaltungen weisen auch die in den Metallisierungsebenen ausgebildeten Leitbahnen einen immer kleineren Abstand zueinander auf. Neben der bereits erwähnten Erhöhung von Kapazitäten zwischen den Leitbahnen führt dies auch zu einer Erhöhung der Signallaufzeiten, der Verlustleistung und eines Übersprechens im Halbleiterbaustein. Üblicherweise wurden bei Verwendung von SiO2 als Dielektrikum zwischen den Leitbahnen, dessen Dielektrizitätskonstante k etwa 3,9 ist und einen Refe renzwert darstellt, diese Probleme durch eine Optimierung des Verdrahtungs-Layouts der Leitbahnen gelöst.
  • Aus der Druckschrift US 5 461 003 A ist eine Leitbahnanordnung bekannt, bei der zur Verringerung einer kapazitiven Kopplung zwischen benachbarten Leitbahnen Luftspalten bzw. „air gaps" verwendet werden, wobei eine poröse dielektrische Abdeckschicht für das Entfernen einer für den Luftspalt benötigten Opferschicht bei gleichzeitiger Gewährleistung einer ausreichenden mechanischen Stabilität verwendet wird.
  • Ferner ist aus der Druckschrift DE 101 407 54 A1 eine Leitbahnanordnung sowie ein zugehöriges Herstellungsverfahren bekannt, bei dem eine Vielzahl von Luftspalten bzw. „air gaps" zwischen oder oberhalb von jeweiligen Leitbahnen grabenförmig ausgebildet und angeordnet sind, um derartige Koppelkapazitäten, Leistungsverluste und Übersprechen zu verringern.
  • Nachteilig ist jedoch hierbei, dass die bekannten Herstellungsverfahren außerordentlich aufwändig und somit kostenintensiv sind, wobei die fertiggestellte Leitbahnanordnung eine nur ausreichende mechanische Stabilität besitzt. Weiterhin ist die Reduktion der Koppelkapazitäten nicht optimal. Ferner ist eine Anfälligkeit zu Kurzschlüssen von benachbarten Leitbahnen bei Elektromigration zu beobachten.
    •
  • Der Erfindung liegt daher die Aufgabe zu Grunde eine Leitbahnanordnung sowie ein zugehöriges Herstellungsverfahren zu schaffen, wobei die Koppelkapazitäten weiter verringert und die mechanischen sowie elektrischen Eigenschaften verbessert sind.
  • Erfindungsgemäß wird diese Aufgabe hinsichtlich der Leitbahnanordnung durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Herstellungsverfahrens durch die Maßnahmen des Patentanspruchs 11 gelöst.
  • Insbesondere durch das Ausbilden von dielektrischen Trägerbahnen unterhalb der Leitbahnen, wobei eine Breite der Leitbahnen größer ist als eine Breite der Trägerbahnen, werden auch seitlich unterhalb der Leitbahnen zusätzliche Hohlräume bzw. „air gaps" geschaffen, welche die parasitären Koppelkapazitäten sowie das Übersprechen usw. bei hoher mechanischer Stabilität wesentlich verringern.
  • Hinsichtlich des Verfahrens werden hierbei unter Verwendung der Leitbahnen als Maske die dielektrischen Trägerbahnen selbstjustierend aus einer Trägerschicht herausgebildet, wodurch ohne zusätzliche Masken besonders kostengünstig eine derart verbesserte Leitbahnanordnung realisiert werden kann.
  • Vorzugsweise wird eine Isolierschicht an der Oberfläche der Leitbahnen, der Trägerbahnen und des Substrats bzw. der Trägerschicht zum Hohlraum hin ausgebildet, wodurch auf Grund von Elektromigration verursachte Kurzschlüsse zwischen benachbarten Leitbahnen wesentlich verringert werden können. In diesem Zusammenhang sei darauf hingewiesen, dass einerseits diese die frei liegenden Oberflächen der Leitbahn bedeckende Isolierschicht eine auf Grund von Elektromigrationsvorgängen auftretende Ausdiffusion von Leitbahnmaterial in den Hohlraum zumindest hemmt. Insbesondere verhindert jedoch eine derartige Isolierschicht einen durch diesen Vorgang bedingten Kurzschluss zwischen benachbarten Leitbahnen.
  • Vorzugsweise wird diese Isolierschicht einstückig mit einer Abdeckschicht ausgebildet, die die Leitbahnen abdeckt und den Hohlraum abschließt bzw. versiegelt. Das Herstellungsverfahren wird dadurch weiter vereinfacht und die Kosten werden reduziert.
  • Als Herstellungsverfahren wird hierbei insbesondere ein nicht-konformales CVD-Abscheideverfahren mit SiH4 und N2O im Verhältnis SiH4:N2O = 1:5 bis 1:20 bei einem Druck von 1 bis 10 Torr (133 bis 1333 Pa), einer Temperatur von 350 bis 450 Grad Celsius und einer RF-Leistung von 200 bis 400 Watt durchgeführt. Bei diesem speziellen Abscheideverfahren und den speziellen zugehörigen Parametern kann die vorstehend beschriebene Isolierschicht an allen frei liegenden Oberflächen der Leitbahnen qualitativ hochwertig ausgebildet werden, während gleichzeitig die zwischen den Leitbahnen liegenden Hohlräume nach oben hin abgedeckt bzw. versiegelt werden. Die Herstellungskosten werden bei verbesserten elektrischen Eigenschaften dadurch weiter verringert.
  • Vorzugsweise kann ferner das Substrat eine Ätzstoppschicht zum Festlegen einer Tiefe des unterätzten Teil-Hohlraumes exakt festlegen, wodurch sich der Prozess besser kontrollieren lässt. Alternativ kann jedoch auch ohne eine derartige Ätzstoppschicht aber durch Überwachen einer vorbestimmten Ätzzeit eine entsprechende vorbestimmte Ätztiefe eingestellt werden. Auf diese Weise kann eine Leitbahnanordnung mit selbstjustierten Stützstrukturen ohne Verwendung von zusätzlichen Lithographieschritten und bei guter mechanischer Stabilität kostengünstig hergestellt werden.
  • In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
    •
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen:
  • 1A bis 1D vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung einer Leitbahnanordnung gemäß einem ersten Ausführungsbeispiel; und
  • 2A bis 2D vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstel lung einer Leitbahnanordnung gemäß einem zweiten Ausführungsbeispiel.
  • 1A bis 1D zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung einer Leitbahnanordnung gemäß einem ersten Ausführungsbeispiel, wobei ein so genannter „Damascene-Prozess" zur Bildung der Leitbahnen durchgeführt wird. Derartige Prozesse sind dem Fachmann hinreichend bekannt, weshalb auf eine detaillierte Beschreibung nachfolgend verzichtet wird.
  • Die vorliegende Erfindung zeigt insbesondere für eine erste Metallisierungsebene, d.h. eine unterste Leitbahnebene, welche sich in unmittelbarer Nähe zum nicht dargestellten Halbleitersubstrat befindet, besondere Vorteile, da die erfindungsgemäße Ausdehnung der Hohlräume seitlich unterhalb der Leitbahnen insbesondere zu einer Reduktion der Koppelkapazitäten der Leitbahnen zu einem darunter liegenden Halbleitersubstrat oder zu darunter liegenden Leitbahnen führt.
  • Gemäß 1A wird in einem vorzugsweise dielektrischen Substrat mittels eines Damascene-Verfahrens eine Leitbahnstruktur von Leitbahnen 4 ausgebildet. Genauer gesagt kann das Substrat gemäß dem ersten Ausführungsbeispiel ein erstes Dielektrikum bzw. eine erste dielektrische Schicht 1, eine darauf ausgebildete Ätzstoppschicht 2 und ein auf der Ätzstoppschicht 2 ausgebildetes zweites Dielektrikum bzw. eine zweite dielektrische Schicht 3 aufweisen. Grundsätzlich können fürdiese Schichten 1, 2 und 3 auch andere Materialien verwendet werden und insbesondere Silizium und/oder Metalle. Diese Schichtenfolge befindet sich vorzugsweise als Zwischendielektrikum zwischen dem (nicht dargestellten) Halbleitersubstrat und einer ersten Metallisierungsebene oder zwischen jeweiligen Metalliesierungsebenen.
  • Für das erste und zweite Dielektrikum 1 und 3 werden beispielsweise SiO2 verwendet, wobei als Ätzstoppschicht 2 eine Si3N4-Schicht verwendet werden kann. Alternativ können für die Dielektrika 1 und 3 auch sogenannte Low-k-Dielektrika verwendet werden, welche in Bezug auf das als Referenzwert betrachtete SiO2 eine kleinere Dielektrizitätskonstante von z.B. k = 1 bis 3,9 aufweisen. In gleicher Weise können alternativ zur bevorzugten Si3N4-Ätzstoppschicht 2 auch alternative Schichten verwendet werden, die wiederum bezogen auf Si3N4 eine verringerte Dielektrizitätskonstante aufweisen. Bei Verwendung derartiger Low-k-Dielektrika werden die parasitären Koppelkapazitäten per se wesentlich verringert. Bei den Low-k-Dielektrika sind beispielsweise kohlenstoffhaltige oder fluorhaltige Verbindungen besonders vorteilhaft. In diesem Fall können zur Realisierung der Ätzstoppschicht 2 an Stelle des Nitrids beispielsweise SiO2, SiC, oder SiCN verwendet werden. Selbstverständlich können auch alternative Materialkombinationen für die Dielektrika und die Ätzstoppschicht verwendet werden.
  • Mittels eines herkömmlichen Damascene-Verfahrens (oder Dual-Damascene-Verfahrens) wird nunmehr in der obersten, d.h. zweiten dielektrischen Schicht 3 eine Vielzahl von Leitbahnstrukturen bzw. die Leitbahnen 4 ausgebildet. Hierbei werden nach dem Ausbilden von Gräben in der zweiten dielektrischen Schicht 3 vorzugsweise zunächst eine (nicht dargestellte) Barrierenschicht an der Oberfläche der Gräben z.B. mittels PVD-, CVD- oder ALD-Verfahren abgeschieden, um eine Ausdiffusion von Leitbahnmaterial der Leitbahn 4 insbesondere in das Halbleitersubstrat zu verhindern. Anschließend kann an der Oberfläche der Barrierenschicht eine (nicht dargestellte) Keimschicht bzw. Seed-layer vorzugsweise mittels Sputtern ausgebildet werden, die eine Ablagerung des eigentlichen Leitbahnmaterials erleichtert. Abschließend wird das eigentliche Leitbahnmaterial auf der Keimschicht oder unmittelbar auf der Barrierenschicht ausgebildet und der Graben vollständig aufgefüllt. Nach einem Planarisierschritt, wie beispielsweise einem CMP-Verfahren (Chemical Mechanical Polishing), erhält man die in 1A dargestellte Schnittansicht.
  • Bei Verwendung von Cu als Leitbahnmaterial für die Leitbahnen 4 kann beispielsweise ein Plattierverfahren und insbesondere ein Elektroplattierverfahren zum Abscheiden des Leitbahnmaterials im Graben verwendet werden. Bei Verwendung von Kupfer (Cu) als Leitbahnmaterial bietet sich als Barrierenschicht eine Schichtenfolge TaN/Ta an. Alternativ kann als Leitbahnmaterial jedoch auch Wolfram (W) verwendet werden, wobei zum Auffüllen der Gräben vorzugsweise ein CVD-Verfahren und als Keimschicht eine Schichtenfolge von Ti/TiN verwendet wird. Selbstverständlich können auch hierbei wiederum alternative Materialien für die Keimschicht, Barrierenschicht oder das Leitbahnmaterial verwendet werden.
  • Ferner kann beispielsweise nach dem Planarisierungsschritt eine (nicht dargestellte) Barrierenschicht, z.B. CoWP oder NiMoP, an der frei liegenden Oberfläche der Leitbahn 4 als Abdeckschicht vorzugsweise selektiv abgeschieden werden, um auch ein Ausdiffundieren von Leitbahnmaterial aus dieser oberen Oberfläche heraus in die benachbarten Schichten und insbesondere in das Halbleitersubstrat zu verhindern.
  • Ferner sei darauf hingewiesen, dass eine Tiefe der im Damascene-Verfahren ausgebildeten Gräben bzw. ein Abstand des Grabenbodens zur Ätzstoppschicht 2 eine Höhe des zusätzlich ausgebildeten erfindungsgemäßen Luftspalts und somit die parasitären Koppelkapazitäten festlegt.
  • Gemäß 1B wird anschließend mittels eines anisotropen Ätzverfahrens das zweite Dielektrikum 3 zwischen den Leitbahnen 4 bis zur Ätzstoppschicht 2 entfernt. Die Leitbahnen 4 bzw. deren Barrierenschichten sind demzufolge seitlich nicht mehr vom zweiten Dielektrikum 3 bedeckt und stehen frei auf dem unterhalb der Leitbahnen 4 verbleibenden Dielektrikum-Streifen. Als anisotrope, d.h. gerichtete, Ätzverfahren können beispielsweise Trockenätzverfahren und insbesondere reaktives Ionenätzen (RIE, reactive ion etch) durchgeführt wer den. Gemäß 1B wird demzufolge ohne zusätzlichen Lithographieschritt und lediglich unter Verwendung der Leitbahn 4 als Maske eine zunächst noch gleich breite Dielektrika-Stützstruktur 3 ausgebildet.
  • Gemäß 1C wird anschließend mittels eines isotropen Ätzprozesses, d.h. eines ungerichteten Ätzverfahrens wie z.B. einer nasschemischen (HF-) Ätzung oder einem isotropen Trockenätzprozess das verbleibende Stütz-Dielektrikum 3 unterhalb der Leitbahnen 4 derart verjüngt, dass eine Breite B1 der Leitbahnen 4 größer ist als eine Breite B2 der darunter ausgebildeten dielektrischen Trägerbahnen TB. Vorzugsweise ist die Breite B2 kleiner oder gleich der halben Breite B1 der Leitbahnen 4, wodurch sich seitlich unterhalb der Leitbahnen 4 ein ausreichend großer Luftspalt zur Kapazitätsverringerung ergibt. Ist die Breite B2 der Trägerbahnen ca. ½ B1 der Leitbahnen 4, so erhält man darüber hinaus eine ausreichend hohe mechanische Festigkeit der Leitbahnanordnung für einen später fertiggestellten Halbleiterbaustein.
  • Gemäß 1C stehen nunmehr die voneinander beabstandeten Leitbahnen 4 nur noch auf sehr schmalen Stegen bzw. den dielektrischen Trägerbahnen TB, welche auf der Ätzstoppschicht 2 und dem darunterliegenden ersten Dielektrikum 1 stehen. Der besondere Vorteil dieses Verfahrens ist darin zu sehen, dass insbesondere im Unterschied zu herkömmlichen Verfahren diese Stützstrukturen bzw. Trägerbahnen TB ohne Verwendung von zusätzlichen Masken oder Lithographieschritten selbstjustierend nur unter Verwendung der bereits vorhandenen Leitbahnen 4 als Maske ausgebildet werden können. Da darüber hinaus die verwendeten Ätzverfahren im Wesentlichen Standard-Ätzverfahren darstellen, kann die erfindungsgemäße Leitbahnanordnung besonders einfach und kostengünstig realisiert werden.
  • Gemäß 1D wird nunmehr in einem abschließenden Schritt eine Abdeckschicht 5 derart ausgebildet, dass sie die Leitbahnen 4 vollständig abdeckt und einen zwischen den Leitbah nen 4 existierenden Hohlraum 6 erzeugt bzw. abschließt. Zur Realisierung dieser Abdeckschicht 5 können grundsätzlich herkömmliche nicht-konformale CVD-Abscheideverfahren verwendet werden, mit denen beispielsweise eine Siliziumoxidschicht ganzflächig abgeschieden werden kann und die Hohlräume 6 erzeugt und versiegelt werden. Alternativ kann auch auch ein selektives Abscheideverfahren zum Abscheiden eines selektiven Oxids, wie z.B. O3/TEOS, durchgeführt werden. Eine andere Möglichkeit zur Realisierung der Abdeckschicht 5 besteht im Aufspinnen eines ausreichend zähen Spin-On-Glas, das nicht in den Hohlraum 6 eindringt. Derartige Abscheideverfahren finden vorzugsweise in Luft, Vakuum oder einem elektrisch isolierenden Gas statt, wodurch man für den Hohlraum 6 eine Auffüllung mit Luft, Vakuum oder einem elektrisch isolierenden Gas erhält, welches besonders niedrige Dielektrizitätskonstanten aufweist.
  • Erfindungsgemäß kann jedoch ein spezielles nicht-konformales CVD-Abscheideverfahren angewendet werden, bei dem sich darüber hinaus eine Oxid-Isolierschicht 5A an der Oberfläche der Leitbahnen 4 bzw. der (nicht dargestellten) Barrierenschichten, den Trägerbahnen TB und dem darunter liegenden Substrat bzw. der Ätzstoppschicht 2 ausbilden lässt. Vorzugsweise wird diese Isolierschicht 5A in einem gleichen Abscheideverfahren wie eine Oxid-Abdeckschicht 5 ausgebildet, wodurch eine weitere Vereinfachung des Verfahrens realisiert werden kann.
  • Zur gleichzeitigen Realisierung dieser dünnen Isolierschicht 5A und der relativ dicken Abdeckschicht 5 wird beispielsweise SiH4 und N2O im Verhältnis SiH4:N2O = 1:5 bis 1:20 bei einer Prozesstemperatur von 350 bis 450 Grad Celsius, einem Prozessdruck von 1 bis 10 Torr (133 bis 1333 Pa) und einer RF-Leistung von 200 bis 400 Watt durchgeführt.
  • Alternativ zum gleichzeitigen Ausbilden der Isolierschicht 5A und der Abdeckschicht 5 ist auch ein 2-stufiger Prozess möglich. Hierbei wird zunächst konformales, d.h. gleich dickes, O3/TEOS als Isolierschicht 5A ganzflächig, d.h. auch im Hohlraum 6, ausgebildet und anschließend die nicht-konformale Abdeckschicht 5 mit einem der vorstehend beschriebenen Verfahren hergestellt. Dadurch kann selbst an den in den vorstehenden Prozessschritten freigelegten Unterseiten der Leitbahnen 4 eine ausreichend dicke und schützende Isolierschicht 5A ausgebildet werden, welche insbesondere bei den eingangs erwähnten Elektromigrationsvorgängen wesentliche Vorteile aufweist. Unter Elektromigrationsvorgängen werden hierbei Vorgänge insbesondere in metallischen Leitbahnen verstanden, wobei Leitbahnmaterial auf Grund von Stromfluss derart transportiert wird, dass es zu einer Verlagerung von Leitbahnmaterial innerhalb der Leitbahnen kommt.
  • Die Isolierschichten 5A stellen nunmehr eine gewisse Hemmschwelle gegen derartige Elektromigrations-Phänomene dar und können somit die insbesondere an Kanten und Ecken auftretende Migration von Leitbahnmaterial zumindest hemmen. Eine üblicherweise zu beobachtende Ausdiffusion von Leitbahnmaterial aus den ursprünglich für die Leitbahnen 4 vorgesehenen Bereichen in die Hohlräume 6 kann somit zumindest bedingt verhindert werden. Insbesondere wird durch die zusätzliche Isolierschicht 5A jedoch ein üblicherweise zu beobachtender Kurzschluss zwischen zwei benachbarten Leitbahnen auf Grund von Elektromigration verhindert.
  • Sofern also auf Grund von Elektromigration das Leitbahnmaterial von einer Leitbahn in den Hohlraum 6 diffundiert ist und zu einer lokalen Materialanhäufung geführt hat, die gegenüberliegend benachbarte Leitbahn jedoch keinen derartigen Durchbruch aufweist, wird durch die Isolierschicht 5A der benachbarten Leitbahn 4 ein unerwünschter Kurzschluss zuverlässig verhindert. Auf diese Weise erhält man eine Leitbahnanordnung, die nicht nur verringerte Koppelkapazitäten und somit eine verringerte Signalverzögerung und verbessertes Übersprechverhalten aufweist, sondern darüber hinaus verbesserte Elektromigrationseigenschaften insbesondere in einem Langzeitbetrieb besitzt.
  • Gemäß 1D weist der durch die Abdeckschicht 5 ausgebildete Hohlraum 5 in seinem unteren Bereich eine Verbreiterung auf, die im Wesentlichen durch den Abstand der Trägerbahnen TB festgelegt ist. In seinem mittleren Bereich wird die Breite des Hohlraums 6 im Wesentlichen durch den Abstand der Leitbahnen 4 bestimmt. In seinem oberen Bereich weist der Hohlraum 6 bedingt durch das nicht-konformale Abscheideverfahren eine Zuspitzung auf. Eine derartige Form des Hohlraums 6 wirkt sich besonders vorteilhaft auf die Reduzierung der parasitären Koppelkapazitäten aus.
  • 2A bis 2D zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung einer Leitbahnanordnung gemäß einem zweiten Ausführungsbeispiel, wobei im Gegensatz zum ersten Ausführungsbeispiel das Substrat keine Ätzstoppschicht aufweist.
  • Gemäß 2A wird demzufolge als Substrat nur ein erstes Dielektrikum 1 beispielsweise auf einem nicht dargestellten Halbleitersubstrat oder einer darunter liegenden Metallisierungsebene ausgebildet und darin mittels eines herkömmlichen Damascene-Verfahrens eine Vielzahl von Leitbahnen 4 hergestellt. Zur Vermeidung von Wiederholungen wird hinsichtlich des Damascene-Verfahrens und des verwendeten Dielektrikums sowie der Zusammensetzung der Leitbahnen 4 auf die Beschreibung des ersten Ausführungsbeispiels gemäß 1A bis 1D verwiesen.
  • Gemäß 2B kann wie beim ersten Ausführungsbeispiel gemäß 1D wiederum ein gerichtetes Ätzverfahren bzw. anisotropes Ätzen zum Freilegen der Seitenflächen der Leitbahnen 4 und zum Ausbilden einer Vertiefung im Dielektrikum 1 bis zu einer Tiefe T1 durchgeführt werden. Vorzugsweise wird die Tiefe T1 im Dielektrikum 1 durch eine vorbestimmte Zeitdauer des Ätzvorgangs festgelegt.
  • Gemäß 2C wird wiederum vergleichbar zum ersten Ausführungsbeispiel gemäß 1C nunmehr ein isotropes Rückätzen zum Verjüngen des Dielektrikums 1 unterhalb der Leitbahnen 4 durchgeführt, welches im Wesentlichen ein selbstjustiertes Ausbilden der Trägerbahnen TB unter Verwendung der Leitbahnen 4 als Maske entspricht. Wiederum können wie beim ersten Ausführungsbeispiel zum Durchführen dieses isotropen Ätzprozesses nasschemische Ätzverfahren wie z.B. HF-Ätzverfahren oder isotrope Trockenätzprozesse durchgeführt werden. Bei diesem weiteren Ätzvorgang ergeben sich im Wesentlichen kreisförmige Unterätzungen an den Seitenkanten unterhalb der Leitbahnen mit einer zweiten Tiefe T2 im Dielektrikum 1, welche einen zusätzlichen Hohlraum bzw. Luftspalt zur Reduzierung der parasitären Koppelkapazitäten insbesondere in Richtung zu einem Halbleitersubstrat verringern.
  • Wiederum ist eine Breite B1 der Leitbahnen zumindest an der Kontaktfläche zwischen Leitbahn 4 und Dielektrikum 1 größer als eine Breite B2 der nunmehr mesaförmig ausgebildeten Trägerbahnen TB. Wie beim ersten Ausführungsbeispiel sind die Seitenwände der Trägerbahnen TB vorzugsweise gleich beabstandet zu den Seitenwänden der zugehörigen Leitbahnen 4, wodurch sich eine gewisse Symmetrie der parasitären Effekte erreichen lässt.
  • Abschließend wird gemäß 2D wiederum eine Abdeckschicht 5 an der Oberfläche der Leitbahnen 4 ausgebildet, wodurch die Hohlräume 6 zwischen den Leitbahnen 4 ausgebildet und versiegelt werden. Wiederum kann ferner eine Isolierschicht 5A an der Oberfläche der Leitbahnen 4, der Trägerbahnen TB und des Dielektrikums 1 ausgebildet werden, wodurch die vorstehend beschriebenen Elektromigrations-Phänomene verringert werden.
  • Ferner kann das vorstehend beschriebene nicht-konformale CVD-Abscheideverfahren mit seinen speziellen Parametern zum gleichzeitigen Ausbilden der Isolierschicht 5A und der Abdeckschicht 5 durchgeführt werden.
  • Gemäß einem nicht dargestellten dritten Ausführungsbeispiel kann an Stelle des in 2B und 2C durchgeführten anisotropen und isotropen Ätzverfahrens auch lediglich ein isotropes Ätzverfahren zum Freilegen der Seitenflächen der Leitbahnen 4 und zur Realisierung der Luftspalte bzw. Freiätzungen unterhalb der Seitenkanten der Leitbahnen 4 zum Ausbilden der Trägerbahnen TB mit gegenüber der Leitbahn 4 verkleinerter Breite B2 durchgeführt werden, wodurch sich das Verfahren weiter vereinfachen lässt.
  • Gemäß einem weiteren nicht dargestellten vierten Ausführungsbeispiel kann an Stelle des in 1 und 2 dargestellten Damascene-Verfahrens auch ein subtraktiver Prozess durchgeführt werden, wie er beispielsweise aus der herkömmlichen Al-Leitbahntechnologie bekannt ist. Hierbei werden an der Oberfläche eines Substrats (mit oder ohne Ätzstoppschicht 2) eine ganzflächige Leitbahnschicht ausgebildet, die vorzugsweise A1 aufweist, und anschließend fotolithographisch strukturiert, wodurch die Leitbahnen hergestellt werden können. Anschließend kann das erfindungsgemäße Verfahren gemäß der Ausführungsbeispiele von 1B bis 1D oder 2B bis 2D vervollständigt werden, wodurch man wiederum eine Leitbahnanordnung mit minimalen Koppelkapazitäten und somit verringerten Signalverzögerungen erhält. Darüber hinaus sind die mechanische Stabilität sowie die Empfindlichkeit gegenüber Elektromigrations-Phänomenen stark verbessert, so dass sich eine Lebensdauer stark erhöht.
  • Die Erfindung wurde vorstehend anhand eines Halbleitersubstrats als zu Grunde liegendem Trägersubstrat beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in glei cher Weise auch andere leitende oder nicht leitende Trägermaterialien.
    • 1
    erstes Dielektrikum
    2
    Ätzstoppschicht
    3
    zweites Dielektrikum
    4
    Leitbahnen
    5
    Abdeckschicht
    5A
    Isolierschicht
    TB
    Trägerbahnen

Claims (19)

  1. Leitbahnanordnung mit einem Substrat (1, 2); zumindest zwei Leitbahnen (4), die über dem Substrat (1, 2) nebeneinander ausgebildet sind; einem Hohlraum (6), der zumindest zwischen den Leitbahnen (4) ausgebildet ist; und einer dielektrischen Abdeckschicht (5), die die Leitbahnen (4) abdeckt und den Hohlraum (6) abschließt, dadurch gekennzeichnet, dass jeweils Trägerbahnen (TB) zwischen dem Substrat (1, 2) und den Leitbahnen (4) zum Tragen der Leitbahnen (4) ausgebildet sind, wobei an ihrer Kontaktfläche eine Breite (B1) der Leitbahnen (4) größer ist als eine Breite (B2) der Trägerbahnen (TB).
  2. Leitbahnanordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Seitenwände der Trägerbahnen (TB) zu den Seitenwänden der zugehörigen Leitbahnen (4) gleich beabstandet sind.
  3. Leitbahnanordnung nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass eine Isolierschicht (5A) an der Oberfläche der Leitbahnen (4), der Trägerbahnen (TB) und des Substrats (1, 2) zum Hohlraum (6) ausgebildet ist.
  4. Leitbahnanordnung nach Patentanspruch 3, dadurch gekennzeichnet, dass die Isolierschicht (5A) eine konformale O3/TEOS-Schicht und die Abdeckschicht (5) eine nicht-konformale Oxid-Schicht darstellt.
  5. Leitbahnanordnung nach Patentanspruch 3, dadurch gekennzeichnet, dass die Isolierschicht (5A) und die Abdeckschicht (5) einstückig ausgebildet sind.
  6. Leitbahnanordnung nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass das Substrat (1, 2) eine Ätzstoppschicht (2), insbesondere SiC oder Si3N4, aufweist, die auf einem Zwischendielektrikum (1) ausgebildet ist.
  7. Leitbahnanordnung nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, dass die Trägerbahnen (TB) parallel zu den Leitbahnen (4) ausgebildet sind.
  8. Leitbahnanordnung nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, dass der Hohlraum (6) in seinem unteren Bereich eine Verbereiterung und in seinem oberen Bereich eine Zuspitzung aufweist.
  9. Leitbahnanordnung nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass die Leitbahnen (4) eine Barrierenschicht zum Verhindern einer Ausdiffusion von Leitbahnmaterial aufweisen.
  10. Leitbahnanordnung nach einem der Patentansprüche 1 bis 9, dadurch gekennzeichnet, dass der Hohlraum (6) mit Luft, Vakuum oder einem elektrisch nicht leitfähigen Gas gefüllt ist, die Leitbahnen (4) Cu oder Al als Leitbahnmaterial aufweisen, und die Trägerbahnen (TB) SiO2 oder ein low-k Material aufweisen.
  11. Verfahren zur Herstellung einer Leitbahnanordnung mit den Schritten: a) Ausbilden von Leitbahnen (4) auf einem Substrat (1, 2, 3); b) Ausbilden von Trägerbahnen (TB) aus dem Substrat (1, 3) unter Verwendung der Leitbahnen (4) als Maske, wobei eine Breite (B1) der Leitbahnen (4) größer ist als eine Breite (B2) der Trägerbahnen (TB); und c) Ausbilden einer dielektrischen Abdeckschicht (5), die die Leitbahnen (4) abdeckt und einen Hohlraum (6) zwischen den Leitbahnen (4) abschließt.
  12. Verfahren nach Patentanspruch 11, dadurch gekennzeichnet, dass in Schritt a) die Leitbahnen (4) durch ein subtraktives Verfahren oder durch ein Damascene-Verfahren ausgebildet werden.
  13. Verfahren nach Patentanspruch 11 oder 12, dadurch gekennzeichnet, dass in Schritt a) das Substrat ein erstes Dielektrikum (1), eine Ätzstoppschicht (2) und ein zweites Dielektrikum (3) aufweist und durch anisotropes Ätzen das freiliegende zweite Dielektrikum (3) bis zu Ätzstoppschicht (2) entfernt wird.
  14. Verfahren nach Patentanspruch 11 oder 12, dadurch gekennzeichnet, dass in Schritt a) das Substrat nur ein erstes Dielektrikum (1) aufweist und durch anisotropes Ätzen das freiliegende erste Dielektrikum (1) bis zu einer vorbestimmten Tiefe (T1) entfernt wird.
  15. Verfahren nach einem der Patentansprüche 11 bis 14, dadurch gekennzeichnet, dass in Schritt b) ein isotropes Rückätzen zum selbstjustierten Verjüngen des Dielektrikums (1, 3) unterhalb der Leitbahnen (4) durchgeführt wird.
  16. Verfahren nach Patentanspruch 15, dadurch gekennzeichnet, dass in Schritt b) ein Nassätzen oder isotropes Trockenätzen durchgeführt wird.
  17. Verfahren nach einem der Patentansprüche 11 bis 16, dadurch gekennzeichnet, dass in Schritt c) eine Isolierschicht (5A) an der Oberfläche der Leitbahnen (4), der Trägerbahnen (TB) und des Substrats (1, 2, 3) gleichzeitig mit der Abdeckschicht (5) ausgebildet wird.
  18. Verfahren nach Patentanspruch 17, dadurch gekennzeichnet, dass ein nicht-konformales CVD-Abscheideverfahren mit SiH4 und N2O im Verhältnis SiH4:N2O = 1:5 bis 1:20 bei einem Druck von 1 bis 10 Torr (133 bis 1333 Pa), einer Temperatur von 350 bis 450 Grad Celsius und einer RF-Leistung von 200 bis 400 Watt durchgeführt wird.
  19. Verfahren nach einem der Patentansprüche 11 bis 18, dadurch gekennzeichnet, dass das Ausbilden der Abdeckschicht unter Verwendung von Luft, Vakuum oder einem elektrisch nicht leitfähigen Gas durchgeführt wird.
DE102005039323A 2005-08-19 2005-08-19 Leitbahnanordnung sowie zugehöriges Herstellungsverfahren Expired - Fee Related DE102005039323B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102005039323A DE102005039323B4 (de) 2005-08-19 2005-08-19 Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
TW095129121A TWI324820B (en) 2005-08-19 2006-08-08 Conductor track arrangement and associated production method
CNB2006101110574A CN100521187C (zh) 2005-08-19 2006-08-18 导体轨道装置及其制造方法
US11/506,570 US20070120263A1 (en) 2005-08-19 2006-08-18 Conductor track arrangement and associated production method
JP2006224010A JP5085072B2 (ja) 2005-08-19 2006-08-21 導体トラック配列
JP2011009120A JP5335828B2 (ja) 2005-08-19 2011-01-19 導体トラック配列の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005039323A DE102005039323B4 (de) 2005-08-19 2005-08-19 Leitbahnanordnung sowie zugehöriges Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102005039323A1 true DE102005039323A1 (de) 2007-02-22
DE102005039323B4 DE102005039323B4 (de) 2009-09-03

Family

ID=37697369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005039323A Expired - Fee Related DE102005039323B4 (de) 2005-08-19 2005-08-19 Leitbahnanordnung sowie zugehöriges Herstellungsverfahren

Country Status (5)

Country Link
US (1) US20070120263A1 (de)
JP (2) JP5085072B2 (de)
CN (1) CN100521187C (de)
DE (1) DE102005039323B4 (de)
TW (1) TWI324820B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110217657A1 (en) * 2010-02-10 2011-09-08 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
JP5364743B2 (ja) * 2011-03-01 2013-12-11 株式会社東芝 半導体装置
JP5734757B2 (ja) * 2011-06-16 2015-06-17 株式会社東芝 半導体装置及びその製造方法
CN103165516B (zh) * 2011-12-08 2014-12-24 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
KR102054264B1 (ko) 2012-09-21 2019-12-10 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102037830B1 (ko) 2013-05-20 2019-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9281211B2 (en) * 2014-02-10 2016-03-08 International Business Machines Corporation Nanoscale interconnect structure
EP3140838B1 (de) 2014-05-05 2021-08-25 3D Glass Solutions, Inc. Induktives gerät in einer fotodefinierbaren glasstruktur
US9941156B2 (en) 2015-04-01 2018-04-10 Qualcomm Incorporated Systems and methods to reduce parasitic capacitance
US10070533B2 (en) 2015-09-30 2018-09-04 3D Glass Solutions, Inc. Photo-definable glass with integrated electronics and ground plane
EP3420571A4 (de) 2016-02-25 2020-03-25 3D Glass Solutions, Inc. 3d-kondensator und kondensatoranordnung zur herstellung photoaktiver substrate
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
KR102420212B1 (ko) 2017-04-28 2022-07-13 3디 글래스 솔루션즈 인코포레이티드 Ｒｆ 서큘레이터
EP3649733A4 (de) 2017-07-07 2020-05-13 3D Glass Solutions, Inc. 2d- und 3d-hochfrequenzvorrichtungen aus diskreten elementen für hochfrequenzsysteme in einem paket photoaktiver glassubstrate
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
WO2019118761A1 (en) 2017-12-15 2019-06-20 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
AU2018399638B2 (en) 2018-01-04 2021-09-02 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency RF circuits
JP6888105B2 (ja) 2018-04-10 2021-06-16 スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ Ｒｆ集積電力調整コンデンサ
EP3645476B1 (de) 2018-05-29 2023-06-14 3D Glass Solutions, Inc. Rf-übertragungsleitung mit geringer einfügungsdämpfung
KR102322938B1 (ko) 2018-09-17 2021-11-09 3디 글래스 솔루션즈 인코포레이티드 접지면을 갖는 고효율 컴팩트형 슬롯 안테나
CA3107812C (en) 2018-12-28 2023-06-27 3D Glass Solutions, Inc. Annular capacitor rf, microwave and mm wave systems
KR102642603B1 (ko) 2018-12-28 2024-03-05 3디 글래스 솔루션즈 인코포레이티드 광활성 유리 기판들에서 ｒｆ, 마이크로파, 및 ｍｍ 파 시스템들을 위한 이종 통합
CA3172853A1 (en) 2019-04-05 2020-10-08 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
WO2020214788A1 (en) 2019-04-18 2020-10-22 3D Glass Solutions, Inc. High efficiency die dicing and release
CA3177603C (en) 2020-04-17 2024-01-09 3D Glass Solutions, Inc. Broadband induction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0475646A2 (de) * 1990-09-12 1992-03-18 Plessey Semiconductors Limited Integrierte Halbleiterschaltung mit Verbindungen
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE10140754A1 (de) * 2001-08-20 2003-03-27 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
JP3399173B2 (ja) * 1995-08-18 2003-04-21 ソニー株式会社 半導体集積回路装置
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
US5953625A (en) * 1997-12-15 1999-09-14 Advanced Micro Devices, Inc. Air voids underneath metal lines to reduce parasitic capacitance
US6380607B2 (en) * 1997-12-31 2002-04-30 Lg Semicon Co., Ltd. Semiconductor device and method for reducing parasitic capacitance between data lines
US6002150A (en) * 1998-06-17 1999-12-14 Advanced Micro Devices, Inc. Compound material T gate structure for devices with gate dielectrics having a high dielectric constant
JP2000174116A (ja) * 1998-12-03 2000-06-23 Nec Corp 半導体装置及びその製造方法
US6287951B1 (en) * 1998-12-07 2001-09-11 Motorola Inc. Process for forming a combination hardmask and antireflective layer
TW451402B (en) * 1999-04-19 2001-08-21 United Microelectronics Corp Manufacturing method of inter-metal dielectric layer
FR2803092B1 (fr) * 1999-12-24 2002-11-29 St Microelectronics Sa Procede de realisation d'interconnexions metalliques isolees dans des circuits integres
DE10109877A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zur Herstellung einer Leiterbahnanordnung
US6403461B1 (en) * 2001-07-25 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Method to reduce capacitance between metal lines
CN100372113C (zh) * 2002-11-15 2008-02-27 联华电子股份有限公司 一种具有空气间隔的集成电路结构及其制作方法
JP4052950B2 (ja) * 2003-01-17 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0475646A2 (de) * 1990-09-12 1992-03-18 Plessey Semiconductors Limited Integrierte Halbleiterschaltung mit Verbindungen
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE10140754A1 (de) * 2001-08-20 2003-03-27 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung

Also Published As

Publication number Publication date
JP5085072B2 (ja) 2012-11-28
JP5335828B2 (ja) 2013-11-06
CN100521187C (zh) 2009-07-29
TW200709384A (en) 2007-03-01
CN1945823A (zh) 2007-04-11
TWI324820B (en) 2010-05-11
JP2007088439A (ja) 2007-04-05
US20070120263A1 (en) 2007-05-31
DE102005039323B4 (de) 2009-09-03
JP2011129939A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
DE102005039323B4 (de) Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
DE102014115934B4 (de) Zwei-Schritt-Ausbildung von Metallisierungen
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE102008059650A1 (de) Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102018203792B4 (de) Nicht-Dorn-Schnittbildung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102004033825B4 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE102020129523A1 (de) Duale dielektrische schicht für schliessende verbindungsstelle in luftspaltstrukturen
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102007009912A1 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102004039803A1 (de) Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE112004002377T5 (de) Doppel-Damaszierungsprozess unter Verwendung von kohlenstoffdotierten und kohlenstofffreien Oxidschichten
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE102014210899A1 (de) Halbleiter-Bauelement mit mindestens einem Durchkontakt im Trägersubstrat und Verfahren zum Erzeugen eines solchen Durchkontakts
DE102004031518A1 (de) Verfahren zum Bilden einer Metallverdrahtung in Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee