JP5335828B2 - 導体トラック配列の製造方法 - Google Patents

Description

本発明は、導体トラック配列およびその製造方法に関する。特に、いわゆるエアギャップと呼ばれる空洞を有する導体トラック配列に関する。

導体トラック配列は、半導体構成要素である配線を実現する半導体技術において用いられる。この配列においては、誘電層や絶縁層が、通常、たとえば、半導体基板などの電気的に導電性のキャリア基板に形成される。そして、その上に、電気的に導電性のある導体トラック層が形成され、パターニングの後、最終的な導体トラックが形成される。ついで、さらに絶縁層と、電気的に導電性を有する層とが形成され、いわゆるビアを用いた複雑な配線パターンを実現する積層構造が形成される。

導体トラック配列の電気的な特性は、使用される材質、特に、導体トラックの電気的な導電性と、導体トラックの単位面積または単位長さあたりの寄生容量に依存する。

半導体集積回路の集積度の上昇に伴い、隣接する金属化レベル（配線レベル）に形成される導体トラックのスペースが減少するようになった。上述した導体トラック間の容量の増加とは別に、このことは半導体チップにおいて、信号遅延、クロストークおよびエネルギーの消失をも引き起こす。導体トラック間の誘電体として酸化シリコンが用いられるとき、これらの問題は、導体トラックの配線レイアウトを最適化することにより通常は解決される。なお、酸化シリコンの誘電定数ｋは、約３．９であり、これは参照値である。

米国特許第5,461,003号明細書によると、隣接する導体トラック間の結合容量を低下させるために、エアギャップを用いた導体トラック配列が知られている。ここでは、エアギャップのために必要とされる犠牲層を除去するためポーラスな誘電性のレジスト層を用い、同時に、適切な機械安定性を確保している。

独国特許出願公開第101,470,54号明細書によると、結合容量の低下、エネルギーの消失およびクロストークの防止のために、エアギャップを形成し、そのエアギャップを導体トラック間または対応する導体トラックの上にトレンチ形状にして配置するという導体トラックおよびその製造方法が開示されている。

米国特許第5,461,003号明細書 独国特許出願公開第101,470,54号明細書

しかしながら、ここで、従来例にかかる形成方法は、複雑な工程であり、それ故コストがかかり、完成された導体トラック配列は、最適な機械安定性を有するのみであるという問題を有する。さらには、従来例にかかる形成方法によると、結合容量の低下は最適ではなく、隣接する導体トラックの短絡するときの磁化率がエレクトロマイグレーションの時に観測される。

このことは、本発明の基本的な課題である。それ故、結合容量が低下し、さらに、機械的または電気的特性が向上した導体トラック配列およびその製造方法を提供する。

本発明によれば、導体トラック配列については、下記の特徴により、導体トラック配列の製造方法については、請求項１の形成方法により目的が達成される。

高い機械的安定性を有しつつも大幅に寄生結合容量やクロストークなどを低下させる付加的な空洞またはエアギャップは、導体トラックの下の側面に形成される。特に、誘電性キャリアトラックを導体トラックの下に形成することにより実現させる。ここでは、導体トラックの幅は、キャリアトラックの幅と比して大きい。

本製造方法によれば、誘電性のキャリアトラックは、キャリア層から導体トラックをマスクとしてセルフアラインにより形成される。そのため、このようにして形成される導体トラック配列は、さらなるマスクを使用することなく、特に費用効果が高い。

導体トラック、キャリアトラック、基板、またはキャリア層の表面であって、空洞と面する表面には絶縁層が形成されている。その結果、隣接する導体トラック間でエレクトロマイグレーションによる短絡を減少することができる。一方で、ここでは、導体トラックの露出表面を覆う絶縁層は、少なくとも、エレクトロマイグレーションプロセスによる導体トラック物質の空洞への拡散に切迫している。しかしながら、特に、このような絶縁層により、隣接する導体トラック間の短絡を防ぐことができる。

この絶縁層は、レジスト層と一体化して形成されることが好ましい。レジスト層は、導体トラックを覆い、空洞を閉鎖または塞ぐ。このことは、さらに製造方法を簡易化し、コストを低減する。

本製造方法では、特に不均一なＣＶＤ堆積プロセスが以下の条件により行われる。具体的には、ＳｉＨ₄とＮ₂Ｏとの比が、ＳｉＨ₄：Ｎ₂Ｏ＝１：５〜１：２０であり、圧力が１〜１０Ｔｏｒｒ（１３３〜1３３３Ｐａ）温度が２００〜４００、ＲＦパワーが２００〜４００Ｗの条件で行われる。この特殊な堆積プロセスおよび対応する特殊なパラメーターにより、上述の絶縁層として、高品質な絶縁層が、導体トラックの全露出面に形成される一方、同時に絶縁層は導体トラックの間の空洞を覆い、または上方で空洞を塞ぐように形成される。このことは、さらに、向上した電気特性を有しつつ製造コストを低下させる。

基材は、正確に、空洞の一部であるアンダーカットの深さの決定に際してプロセスのよりよい制御を可能にするためエッチバリアを含むことが好ましい。しかしながら、他の案として、このようなエッチバリアを形成することなく、対応する規定のエッチ深さを設定し、予め決定したエッチング時間をモニタリングしてもよい。このようにして、導体トラック配列は、セルフアラインにより形成されることができる。そのため、さらなるリソグラフィ工程を使用することなく、費用効果が高く、よい機械的安定性を有する導体トラック配列を形成することができる。

さらに、本発明の好ましい実施形態は、さらなる従属請求項において特徴付けられている。

第１の実施形態による導体トラック配列の製造方法の主要な工程を示す断面図である。 第１の実施形態による導体トラック配列の製造方法の主要な工程を示す断面図である。 第１の実施形態による導体トラック配列の製造方法の主要な工程を示す断面図である。 第１の実施形態による導体トラック配列の製造方法の主要な工程を示す断面図である。 第２の実施形態による導体トラック配列の製造方法の主要な工程を示す断面図である。 第２の実施形態による導体トラック配列の製造方法の主要な工程を示す断面図である。 第２の実施形態による導体トラック配列の製造方法の主要な工程を示す断面図である。 第２の実施形態による導体トラック配列の製造方法の主要な工程を示す断面図である。

以下の説明では、図面を参照しつつ、典型的な実施形態によりさらに本発明を詳細に説明する。

ここで、図１Ａ〜図１Ｄは、第１の実施形態に従った導体トラック配列の製造方法における主要な工程を示す簡略した断面図である。図２Ａから図２Ｄは、第２の実施形態に従った導体トラック配列の製造方法における主要な工程を示す簡略した断面図である。

図１Ａ〜図１Ｄは、第１の模範的な実施形態に従った導体トラック配列の製造方法における主要な工程を示す簡略した断面図を示す。ここでは、導体トラックを形成するためにいわゆる「ダマシンプロセス」が行われている。このプロセスは、当業者によるよく知られた適切なプロセスである。そのため、以下の説明では詳細な説明を省略する。

本発明は、特に第１の金属配線に対して特別な効果を示す。第１の金属配線は、たとえば、図示しないが、半導体基板に近接する最下層の導体トラックである。本発明に従うと、導体トラックの下部でその側面に従って空洞が延長されていることにより、導体トラックと下層に配置されている半導体基板との結合容量、または導体トラックと下層に配置されている導体トラックとの結合容量の低下を引き起こすことができる。

図１Ａに従うと、導体トラック４の導体トラックパターンは、特に好ましくは、絶縁基材中にダマシン法により形成される。より詳細には、第１の実施形態では、基材は、第１誘電体または第１誘電体層１（以下、「第１誘電体１」と称することもある。）と、その上に形成されたエッチバリア層２と、エッチバリア２の上に形成された第２誘電体または第２誘電体層３（以下、「第２誘電体３」と称することもある。）とを有することができる。原則的には、他の物質、特に、シリコンおよび／または金属を、これらの第１誘電体層１、エッチバリア２、第２誘電体層３のために用いることができる。この、層の配列（積層）は、好ましくは、第１金属配線と半導体基板（図示せず）との間、または、対応する金属配線間に層間絶縁層として配置されていてもよい。

第１誘電体１および第２誘電体３として、たとえば、ＳｉＯ₂が用いられ、エッチバリア２としては、Ｓｉ₃Ｎ₄層が用いられることができる。他には、参照値として考えられているＳｉＯ₂に対して低い誘電定数、たとえば、ｋ＝１〜３．９であるいわゆるｌｏｗ−ｋ誘電体（ｌｏｗ−ｋ材料）を用いることができる。同様に、Ｓｉ₃Ｎ₄と比して低い誘電定数を有する他の層をＳｉ₃Ｎ₄の代わりにエッチバリアとして用いることができる。このようなｌｏｗ−ｋ誘電体を用いることで、寄生結合容量は低下する。ｌｏｗ−ｋ誘電体中に、たとえば、カーボンを含んでいること、またはフッ素を含んでいることは、特に有利である。この場合、たとえば、ＳｉＯ₂、ＳｉＣまたはＳｉＣＮは、エッチバリア２の窒化物の代わりに用いられることができる。また、当然に、物質の他の組み合わせを誘電体およびエッチバリアとして用いることができる。

典型的なダマシンプロセス（またはデュアルダマシンプロセス）を使用することにより、導体トラックパターンまたは導体トラック４は、それぞれ、最上層内、すなわち、第２誘電体３に形成されることになる。第２絶縁層３にトレンチを形成した後に、バリア層（図示せず）は、たとえば、ＰＶＤ法、ＣＶＤ法またはＡＬＤ法により、好ましくは、トレンチの表面に最初に形成される。バリア層は、導体トラック４の導体トラック物質が、特に、半導体基板に対して拡散することを防ぐ役割を果たす。ついで、導体トラック物質の堆積を容易にするシード層（図示せず）が、バリア層の表面にスパッタリングにより形成されることが好ましい。最後に、事実上の導体トラック物質が、シード層またはバリア層の上に直接形成され、そして、トレンチは、完全に埋め込まれる。たとえば、ＣＭＰ（化学機械研磨）プロセスなどにより平坦化をした後、図１Ａに示す断面を得ることができる。

導体トラック４の導体トラック物質として銅を用いる場合、メッキ法、特に、電解メッキ法が、トレンチ内に導体トラック物質を堆積する際に用いられる。銅を導体トラック物質として用いるとき、ＴａＮ／Ｔａの積層がバリア層として用いられる。また一方で、代替として、タングステン（Ｗ）を導体トラック物質として用いることができる。この場合、トレンチの埋め込みには、ＣＶＤ工程の適用が好ましく、Ｔｉ／ＴｉＮの積層がシード層として用いられる。当然に、他の物質もまた、シード層、バリア層、導体トラック物質として用いることができる。

さらに、平坦化工程の後に、たとえば、ＣｏＷＰやＮｉＭｏＰなどのバリア層（図示せず）が、好ましくは、選択的に、導体トラック４の露出面にレジスト層として堆積されることができる。このバリア層は、たとえば、上面から導体トラック物質が、隣接する層、特に、半導体基材中に拡散することを防止する役割を果たす。

ここで、本発明においては、ダマシンプロセスにより形成されるトレンチの深さ、または、エッチバリア２からなるトレンチ底辺からの距離が、付加的に形成されるエアギャップの高さと、寄生結合容量とを規定する。

図１Ｂによると、第２誘電体３は、導体トラック４の相互間において、エッチバリア２の上面に到達するまで異方性エッチングにより除去される。従って、導体トラック４およびこれらのエッチバリア２の側面は、それぞれ第２誘電体３に覆われておらず、導体トラック４は、その下に残存した細長い誘電体の上に位置している。異方性エッチング、すなわち、直接的エッチングプロセスは、特に、反応性イオンエッチング（ＲＩＥ）により行われることができる。図１Ｂに示すように、初期には導体トラック４と同等の幅を有している誘電体の支持構造３（第２誘電体３）は、追加のリソグラフィ工程を行うことなく、導体トラック４をマスクとして用いることのみで形成することができる。

図１Ｃによると、導体トラック４の下で、残存している支持誘電体３は、等方性エッチングプロセス、すなわち、ランダムエッチングプロセス、たとえば、湿式化学（ＨＦ）エッチングまたは等方性ドライエッチングプロセスなどにより縮小させられる。ここでは、導体トラック４の幅Ｂ１は、下部に形成される絶縁キャリアトラックＴＢの幅Ｂ２より大きくなるように行われる。幅Ｂ２は、導体トラック４の幅Ｂ１の半分以下であることが好ましい。これにより、導体トラック４の下の横方向に、容量を減らすために、十分なエアギャップを形成することができる。キャリアトラックの幅Ｂ２が約１／２Ｂ１であった場合には、後に形成される半導体チップにおける、導体トラック配列の十分な機械的耐性を得ることができる。

図１Ｃに従うと、導体トラック４は、非常に狭い安定板、または、エッチバリア２とその下にある第１誘電体１の上に設けられた絶縁性のキャリアトラックＴＢの上にそれぞれ配置されている。この方法のさらなる効果は、実は従来の方法と対比を行うことにより明確になる。具体的には、これらの支持構造、もしくは、キャリアトラックＴＢは、さらなるマスクやリソグラフィ工程を行うことなく、単に導体トラック４をマスクとすることによりセルフアラインで形成されている。さらに、エッチングプロセスは、本質的には典型的なエッチングプロセスを使用できるため、本発明にかかる導体トラック配列は、特に簡易な方法で費用効果の高い工程を実施することができる。

図１Ｄによると、最後の工程において、レジスト層５が形成される。レジスト層５は、完全に導体トラックを覆い、そして、導体トラック４の間に空洞６を塞ぐように形成される。このレジスト層５を形成するために、典型的な不均一性のＣＶＤ堆積プロセスが使用される。原則的には、たとえば、酸化シリコンを全領域に堆積し、そして、空洞６が塞がれる（空洞６が孤立させられる）。他の方法としては、選択的な堆積プロセス、たとえば、選択的にＯ₃／ＴＥＯＳなどの酸化物を堆積する方法を用いることができる。他のレジスト層５の形成方法としては、スピン工程により空洞６を浸入しないよう十分に強度のあるスピンオンガラスを形成する方法が挙げられる。このような堆積は、大気中、真空中、もしくは、電気的に絶縁性のガス中で行われる。これは、低誘電定数を有する空洞６が、好ましくは、大気、または電気的に絶縁性のガスで満たされているか、真空状態であるようにするためである。

また、本発明によると、特別に不均一性を有するＣＶＤ堆積プロセスを酸化物の絶縁層５Ａの形成に適用することができる。絶縁層５Ａは、付加的に、導体トラック４の上、バリア層（図示せず）の上、キャリアトラックＴＢおよび下層の半導体基板の上、エッチバリア２の上にそれぞれ形成される。この絶縁層５Ａは、酸化物のレジスト層５の形成方法と同じように形成されることが好ましい。その結果、さらなる製造方法の簡易化を実現することができる。

薄膜の絶縁層５Ａと、比較的膜厚の厚いレジスト層５とを同時に形成するために、たとえば、ＳｉＨ₄とＮ₂Ｏとを以下の条件で堆積する。具体的には、ＳｉＨ₄：Ｎ₂Ｏ＝1：５〜1：２０であり、堆積温度が３５０℃〜４５０℃の温度で、圧力は、１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）そして、ＲＦパワーが２００〜４００Ｗである。

他の方法として、絶縁層５Ａとレジスト層５を同時に形成する場合には、２段プロセスを適用することができる。この場合、均一性を有する、すなわち、均等な薄膜であるＯ₃／ＴＥＯＳ層を、絶縁層５Ａとして、全領域の上方、すなわち、空洞６の内面にもはじめに形成する。ついで、不均一な膜厚のレジスト層５を、上述した形成方法のいずれかの方法により形成する。その結果、十分に薄い保護絶縁層５Ａが上記のプロセスで露出した導体トラック４の底面にも形成される。絶縁層５Ａは、すでに述べたように、エレクトロマイグレーションプロセスにおいて、非常に有効な効果を有する。エレクトロマイグレーションプロセスは、特に、金属導体トラックの形成時に起こりうる問題として知られている。ここでは、電流フローにより、導体トラック物質が導体トラック内で置き換わるのである。

絶縁層５Ａは、このようなエレクトロマイグレーション現象の妨げとなり、このように、少なくとも、導体トラック物質のエッジや角で特に生じやすい導体トラックの移動を妨げることができる。通常観測される、初期に形成された導体トラック４から空洞６へとその領域外に拡散する導体トラック物質の拡散は、このように、少なくとも条件付きではあるが、抑制することができる。また一方で、特に、付加的な絶縁層５Ａは、隣接する導体トラック間において、通常はエレクトロマイグレーションを原因として観測される短絡を抑制する。

このようにして、もし、エレクトロマイグレーションにより、導体トラック物質が導体トラックから空洞６へと拡散し、局所的な蓄積を引き起こすとしても、反対に隣接する導体トラック間ではこのようなブレークスルーは見られず、隣接する導体トラック４の絶縁層５Ａは、確実に望まれない短絡を抑制する。このようにして、結合容量の低下のみならず、信号遅延やクロストークの抑制、エレクトロマイグレーション特性の改善された導体トラック配列を提供する。

図１Ｄによると、レジスト層５により形成される空洞６において、その下方領域は幅広形状である。このように幅広形状であることは、本質的にはキャリアトラックＴＢの空間により決定される。空洞６の中央領域の幅は、導体トラック４間のスペースにより決定される。上方領域では、空洞６は、不均一な堆積により、テーパー形状を有する。このような形状の空洞６は、特に寄生結合容量の低下に作用する。

図２Ａから図２Ｄは、第２の実施形態による導体トラック配列の製造方法の主要な工程を示す断面図である。第１の実施形態と比して、基材には、エッチバリアが形成されていない。

図２Ａによると、たとえば、半導体基板（図示せず）の上、もしくは、下層の金属配線レベルの上に、基材として第１絶縁層１のみが形成されている。そして、複数の導体トラック４は、ここでは、典型的なダマシンプロセスにより形成されている。重複した説明を避けるため、ダマシンプロセス、使用される誘電体および導体トラック４の構成については、第１の実施形態の図１Ａから図１Ｄを参照されたい。

図２Ｂによると、導体トラック４の側面を露出させ、かつ、第１の実施形態の図１Ｄのように第１絶縁層１に深さがＴ１の穴を形成するために、直接的エッチングまたは異方性エッチングがそれぞれここでも行われる。第１誘電体１の深さＴ１は、予め設定された時間のエッチングプロセスにより決定されることが好ましい。

図２Ｃによると、導体トラック４の下方に絶縁層１を細くするための等方性エッチングは、第１の実施形態の図１Ｃと同様に行うことができる。この工程は、導体トラック４をマスクとしてキャリアトラックＴＢを形成する工程であり、本質的にはセルフアラインで形成する工程である。等方性エッチングプロセスは、第１の実施形態のように、ＨＦ（フッ酸）エッチングプロセスのような湿式化学エッチングプロセス、または等方性ドライエッチングプロセスにより行うことができる。このさらなるエッチング工程では、導体トラック４の下方において、曲面を有するアンダーカットエッチングが行われる。この工程で、第２深さＴ２を有するアンダーカットが誘電体１中に形成される。アンダーカットは、半導体基板方向における寄生結合容量を減少するための付加的な空洞もしくはエアギャップを減少させる。

導体トラック４の幅Ｂ１は、少なくとも、絶縁層１における導体トラック４とのコンタクト領域において、キャリアトラックＴＢの幅Ｂ２と比して大きい。キャリアトラックＴＢは、メサ形状を有する。第１の実施形態のように、キャリアトラックＴＢの側壁は、対応する導体トラック４の側壁から均等に離れていることが好ましい。その結果、寄生効果を与える所定の対称構造を実現することができる。

図２Ｄに従うと、最後に、レジスト層５は、ここでも、導体トラック４の表面の上に形成される。その結果、導体トラック４の間の空洞６が塞がれる（空洞６が形成され孤立させられる）。絶縁層５Ａもまた導体トラック４、キャリアトラックＴＢ、および絶縁層１の表面の上に形成されることができる。その結果、上述のエレクトロマイグレーション現象が抑制される。

さらに、上述した特殊なパラメーターによる不均一なＣＶＤ堆積プロセスは、絶縁層５Ａとレジスト層５の同時形成を実現する。

図示しないが、第３の実施形態によると、図２Ｂおよび図２Ｃで示された異方性または等方性エッチングプロセスの代わりに、等方性エッチングプロセスのみを行うことができる。このとき、導体トラック４の側面を露出させ、導体トラック４と比して小さい幅Ｂ２を有するキャリアトラックＴＢを形成するため、エアギャップの形成、もしくは、導体トラック４の下に位置する絶縁層（誘電体）の側面をエッチングする。その結果、本製造方法はさらに簡易化されることができる。

さらに、図示しないが、第４の実施形態によれば、図１および図２に示すようなダマシンプロセスの代わりに、公知であるサブトラクティブ（減算的）プロセスにより、たとえば、典型的なアルミニウムからなる導体トラックを形成するなどの他のプロセスを行うことができる。このプロセスでは、アルミニウムからなる導体トラック層が、好ましくは、基材（エッチバリアなし）の全領域に形成される。そして、フォトリソグラフィ技術によりパターン形成される。その結果、導体トラックが形成される。本発明に係る製造方法は、第１の実施形態の図１Ａから図１Ｄもしくは第２の実施形態の図２Ａから図２Ｄに従って実施することができる。その結果、最小の結合容量を有することになり、信号遅延が抑制された導体トラック配列を得ることができる。さらに、機械的安定性そしてエレクトロマイグレーション耐性が改善され、寿命が大幅に増加される。

上述した発明では、半導体基板をキャリア基板として用いていた。しかしながら、これに限定されない。同様に、他の導電性または非導電性のキャリア物質を含んでいてもよい。

１ 第１誘電体
２ エッチバリア
３ 第２誘電体
４ 導体トラック
５Ａ 絶縁層
５ レジスト層
６ 空洞
ＴＢ キャリアトラック

Claims (8)

1. ａ）基材（１、２、３）の上に支持誘電体（３）を形成し、上記支持誘電体（３）の上に導体トラック（４）を形成すること、
   ｂ）導体トラック（４）をマスクとして、その幅（Ｂ２）が導体トラック（４）の幅（Ｂ１）と比して小さい、キャリアトラック（ＴＢ）を上記支持誘電体（３）から形成すること、
   ｃ）導体トラック（４）を覆い、導体トラック（４）間の空洞（６）を塞ぐ誘電性のレジスト層（５）を形成すること、および、
   ｄ）上記空洞（６）内の導体トラック（４）、キャリアトラック（ＴＢ）および基材（１、２、３）の上に絶縁層（５Ａ）を形成することを含み、
   上記レジスト層（５）と上記絶縁層（５Ａ）とを不均一なＣＶＤ堆積プロセスにより同時に形成することを特徴とする導体トラック配列の製造方法。
2. 工程ａ）において、導体トラック（４）は、サブトラクティブプロセスまたはダマシンプロセスにより形成されることを特徴とする請求項１に記載の製造方法。
3. 工程ａ）において、基材は、第１誘電体（１）と、エッチバリア（２）と、第２誘電体（３）とを有し、異方性エッチングにより露出した第２誘電体（３）をエッチバリア（２）まで除去することを特徴とする請求項１または２に記載の製造方法。
4. 工程ａ）において、基材は、第１誘電体（１）のみであり、露出した第１誘電体（１）は、異方性エッチングにより、規定の深さ（Ｔ１）まで除去されることを特徴とする請求項１または２に記載の製造方法。
5. 工程ｂ）において、等方性のエッチバックは、セルフアラインにより行われ、導体トラック（４）の下部において、第１誘電体（１）または第２誘電体（３）を小さくすることを特徴とする請求項１から４の何れか１項に記載の製造方法。
6. 工程ｂ）において、ウェットエッチングまたは等方性ドライエッチングが行われることを特徴とする請求項５に記載の製造方法。
7. レジスト層（５）および絶縁層（５Ａ）のためのＳｉＨ₄、Ｎ₂Ｏによる不均一なＣＶＤ堆積プロセスは、ＳｉＨ₄とＮ₂Ｏとの比がＳｉＨ₄とＮ₂Ｏ＝１：５〜１：２０であり、圧力は、１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）であり、温度が３５０〜４００℃であり、ＲＦパワーが２００〜４００Ｗであることを特徴とする請求項１に記載の製造方法。
8. レジスト層は、大気下、真空下または電気的に非導電性のガス下で形成されることを特徴とする請求項１から７の何れか１項に記載の製造方法。
   

Images