DE102005019357A1 - Halbleitervorrichtung, beinhaltend ein Halbleiterspeicherelement und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung, beinhaltend ein Halbleiterspeicherelement und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102005019357A1
DE102005019357A1 DE102005019357A DE102005019357A DE102005019357A1 DE 102005019357 A1 DE102005019357 A1 DE 102005019357A1 DE 102005019357 A DE102005019357 A DE 102005019357A DE 102005019357 A DE102005019357 A DE 102005019357A DE 102005019357 A1 DE102005019357 A1 DE 102005019357A1
Authority
DE
Germany
Prior art keywords
wafer
semiconductor device
semiconductor
thickness
strained layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005019357A
Other languages
English (en)
Inventor
Masatoshi Nanjo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102005019357A1 publication Critical patent/DE102005019357A1/de
Ceased legal-status Critical Current

Links

Classifications

    • A—HUMAN NECESSITIES
    • A62—LIFE-SAVING; FIRE-FIGHTING
    • A62C—FIRE-FIGHTING
    • A62C13/00—Portable extinguishers which are permanently pressurised or pressurised immediately before use
    • A62C13/62—Portable extinguishers which are permanently pressurised or pressurised immediately before use with a single permanently pressurised container
    • A62C13/64—Portable extinguishers which are permanently pressurised or pressurised immediately before use with a single permanently pressurised container the extinguishing material being released by means of a valve
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • A—HUMAN NECESSITIES
    • A62—LIFE-SAVING; FIRE-FIGHTING
    • A62C—FIRE-FIGHTING
    • A62C13/00—Portable extinguishers which are permanently pressurised or pressurised immediately before use
    • A62C13/76—Details or accessories
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F16K27/06—Construction of housing; Use of materials therefor of taps or cocks
    • F16K27/067—Construction of housing; Use of materials therefor of taps or cocks with spherical plugs
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/44—Mechanical actuating means
    • F16K31/60—Handles
    • F16K31/602—Pivoting levers, e.g. single-sided
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K5/00—Plug valves; Taps or cocks comprising only cut-off apparatus having at least one of the sealing faces shaped as a more or less complete surface of a solid of revolution, the opening and closing movement being predominantly rotary
    • F16K5/06—Plug valves; Taps or cocks comprising only cut-off apparatus having at least one of the sealing faces shaped as a more or less complete surface of a solid of revolution, the opening and closing movement being predominantly rotary with plugs having spherical surfaces; Packings therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Memories (AREA)
  • Dicing (AREA)

Abstract

Ein Wafer, in welchem eine Mehrzahl von rechteckigen Bereichen auf der Seite des Wafers durch Straßen definiert wird, die in einem Gittermuster angeordnet sind, und ein Halbleiter-Speicherelement in jedem der rechteckigen Bereiche angeordnet ist, wird entlang der Straßen unterteilt, um die rechteckigen Bereiche individuell zu unterteilen, wodurch eine Mehrzahl von Halbleitervorrichtungen ausgebildet wird. Bevor der Wafer entlang der Straßen unterteilt wird, wird eine beanspruchte bzw. verspannte Schicht, die eine Dicke von 0,20 mum oder weniger, insbesondere 0,05 bis 0,20 mum aufweist, in der Rückseite des Wafers ausgebildet. Die verspannte Schicht wird durch einn Schleifen der Rückseite des Halbleiterwafers durch ein Schleifglied ausgebildet, das durch ein Bonden bzw. Binden von Diamantschleifkörnern, die eine Korngröße von 4 mum oder weniger aufweisen, durch ein Bindematerial ausgebildet wird.

Description

  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf eine Halbleitervorrichtung, beinhaltend ein Halbleiterspeicherelement, wie ein DRAM (dynamischer Direktzugriffsspeicher) oder ein Flash-Speicher, und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • In der Herstellung einer Halbleitervorrichtung wird, wie dies unter Fachleuten gut bekannt ist, eine Mehrzahl von rechteckigen bzw. rechtwinkeligen Bereichen durch Straßen definiert, die in einem Gittermuster auf der Seite bzw. Fläche eines Halbleiterwafers angeordnet sind, und ein Halbleiterelement ist in jedem aus der Mehrzahl von rechteckigen Bereichen angeordnet. Dann wird die Rückseite des Wafers geschliffen, um die Dicke des Wafers zu verringern. Dann wird der Wafer entlang der Straßen geschnitten, um die Mehrzahl von rechteckigen Bereichen individuell zu unterteilen, wodurch Halbleitervorrichtungen ausgebildet werden. In einem Modus bzw. einem Verfahren, das Dicing bzw. Schneiden vor einem Schleifen genannt wird, wird der Wafer nicht vollständig entlang der Straßen geschnitten, sondern es werden Rillen bzw. Nuten einer erforderlichen Tiefe in dem Wafer entlang der Straßen ausgebildet, und dann wird die Rückseite des Wafers geschliffen, um die Dicke des Wafers in Übereinstimmung mit der Tiefe der Nuten zu bringen, wodurch die rechteckigen Bereiche individuell getrennt werden, um Halbleitervorrichtungen auszubilden.
  • In letzter Zeit wurden Halbleitervorrichtungen kompakt und leicht. Somit ist es oft erforderlich, daß die Dicke der Halbleitervorrichtung auf 100 μm oder weniger und weiter 50 μm oder weniger gebracht wird. Wenn die Rückseite der Halbleitervorrichtung geschliffen wird, wird eine beanspruchte bzw. verspannte Schicht in der Rückseite der Halbleitervorrichtung aufgrund des Schleifens generiert bzw. erzeugt. Eine derartige verspannte Schicht verringert die querverlaufende Bruchbeständigkeit der Halbleitervorrichtung. Wenn die Halbleitervorrichtung auf eine derartige geringe Dicke gebracht wird, würde die oben genannte, verspannte Schicht, falls sie unverändert verbleibt, in einer unzureichenden querverlaufenden Bruchbeständigkeit der Halbleitervorrichtung resultieren würde. Daher ist es, wenn die Dicke der Halbleitervorrichtung so dünn gemacht bzw. gerendert werden soll, übliche Praxis, ein Polieren oder Ätzen auf der geschliffenen Rückseite des Halbleiterwafers anzuwenden, wodurch die verspannte Schicht entfernt wird, bevor der Halbleiterwafer in individuelle bzw. einzelne rechteckige Bereiche unterteilt wird. Indem dies ausgeführt wird, wird eine exzessiv bzw. übermäßig niedrige querverlaufende Bruchbeständigkeit der Halbleitervorrichtung vermieden.
  • Studien durch die Erfinder haben gezeigt, daß in dem Fall einer Halbleitervorrichtung, beinhaltend ein Speicherelement, wie ein DRAM oder ein Flash-Speicher, wenn die verspannte Schicht durch ein Polieren oder Ätzen entfernt wird, nachdem die Rückseite des Halbleiterwafers geschliffen wurde, die Funktion des Speicherelements verschlechtert ist. Der Grund ist nicht vollständig klar, jedoch nehmen die Erfinder an, daß bei bzw. nach einem Entfernen der verspannten Schicht ein Gettern-Senkeneffekt, der der verspannten Schicht zugeschrieben wird, eliminiert wird, mit dem Ergebnis, daß Verunreinigungen, wie Schwermetalle, in die Nachbarschaft der Seite des Halbleiterwafers zurückgeführt werden.
    •
  • Zusammenfassung der Erfindung
  • Es ist daher ein erster Gegenstand der vorliegenden Erfindung, eine Halbleitervorrichtung, beinhaltend ein Speicherelement zu verbessern, wodurch eine ausreichende querverlaufende Bruchbeständigkeit verliehen wird, ohne die Verschlechterung einer Speicherfunktion zu induzieren, selbst wenn die Dicke der Halbleitervorrichtung ausreichend klein ist.
  • Es ist ein zweiter Gegenstand bzw. ein zweites Ziel der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung, beinhaltend ein Speicherelement zur Verfügung zu stellen, wobei die Halbleitervorrichtung eine ausreichende querverlaufende Bruchbeständigkeit aufweist, ohne daß die Verschlechterung einer Speicherfunktion induziert wird, selbst wenn die Dicke der Halbleitervorrichtung ausreichend klein ist.
  • Die Erfinder haben sorgfältig Studien und Experimente ausgeführt und haben herausgefunden, daß, wenn eine beanspruchte bzw. verspannte Schicht, welche beträchtlich dünner als eine konventionelle verspannte Schicht ist, bewußt als anwesend in der Rückseite einer Halbleitervorrichtung gemacht bzw. gerendert wird, eine ausreichende querverlaufende Bruchbeständigkeit ohne Verschlechterung der Funktion eines Speicherelements verliehen werden kann.
  • D.h. gemäß einem ersten Aspekt der vorliegenden Erfindung wird als eine Halbleitervorrichtung, beinhaltend ein Halbleiterspeicherelement, welches das oben erwähnte erste Ziel erreicht, eine Halbleitervorrichtung, beinhaltend ein Halbleiterspeicherelement zur Verfügung gestellt, wobei eine verspannte Schicht, welche eine Dicke von 0,20 μm oder weniger aufweist, auf der Rückseite der Halbleitervorrichtung ausgebildet wurde.
  • Die Dicke der verspannten Schicht ist vorzugsweise 0,05 μm oder mehr. Die verspannte Schicht wurde vorzugsweise durch ein Schleifen der Rückseite der Halbleitervorrichtung durch ein Schleifglied erzeugt, das durch ein Bonden bzw. Binden von Diamantschleifkörnern, die eine Korngröße von 4 μm oder weniger aufweisen, durch ein Bonding- bzw. Klebe- bzw. Verbindungsmaterial ausgebildet ist.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird als ein Verfahren zum Herstellen einer Halbleitervorrichtung, welches das oben erwähnte zweite Ziel erfüllt, ein Verfahren zum Herstellen einer Halbleitervorrichtung zur Verfügung gestellt, beinhaltend ein Unterteilen eines Wafers, in welchem eine Mehrzahl von rechteckigen bzw. rechtwinkeligen Bereichen auf der Seite bzw. Fläche des Wafers durch Straßen definiert wird, die in einem Gittermuster angeordnet werden, und ein Halbleiterspeicherelement in jedem der rechteckigen Bereiche angeordnet wird, entlang der Straßen, um die rechteckigen Bereiche individuell zu unterteilen, wodurch eine Mehrzahl von Halbleitervorrichtungen ausgebildet wird, wobei das Verfahren weiters ein Ausbilden einer verspannten Schicht beinhaltet, die eine Dicke von 0,20 μm weniger auf der Rückseite des Wafers aufweist, bevor der Wafer entlang der Straßen unterteilt wird.
  • Die Dicke der verspannten Schicht ist vorzugsweise 0,05 μm oder mehr. Es ist bevorzugt, die verspannte Schicht durch ein Schleifen der Rückseite des Halbleiterwafers durch ein Schleifglied auszuführen, das durch ein Bonden von Diamantschleifkörnern, die eine Korngröße von 4 μm oder weniger aufweisen, durch ein Bonding- bzw. Verbindungs- bzw. Klebematerial ausgebildet wird.
    •
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine perspektivische Ansicht, die ein typisches Beispiel eines Wafers zeigt, an welchem eine bevorzugte Ausbildung eines Herstellungsverfahrens gemäß der vorliegenden Erfindung angewandt ist.
  • 2 ist eine schematische Ansicht, die einen Zustand zeigt, in welchem die Rückseite des Wafers in der bevorzugten Ausbildung des Herstellungsverfahrens der vorliegenden Erfindung geschliffen wird.
  • 3 ist eine teilweise Schnittansicht, die eine bevorzugte Ausbildung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung der bevorzugten Ausbildungen
  • 1 zeigt einen Wafer, an welchem eine bevorzugte Ausbildung eines Herstellungsverfahrens gemäß der vorliegenden Erfindung angewandt ist. Ein Wafer, der insgesamt mit dem Bezugszeichen 2 bezeichnet ist, wird aus Silizium gefertigt und ist kreisförmig mit Ausnahme einer Orientierungsebene bzw. -abflachung 4. Auf der Seite bzw. Fläche 6 des Wafers 2 ist eine Mehrzahl von rechteckigen bzw. rechtwinkeligen Bereichen bzw. Regionen 10 durch Straßen 8 definiert, die in einem Gittermuster angeordnet sind. Ein Halbleiterelement, beinhaltend ein Speicherelement, wie ein DRAM oder Flash-Speicher, ist in jedem der rechteckigen Bereiche 10 ausgebildet. Da ein derartiger Wafer 2 per se unter den Fachleuten in der Technik gut bekannt ist, wird seine detaillierte Erklärung hier weggelassen.
  • In der vorliegenden Erfindung ist es wichtig, die Rückseite 12 des Wafers 2 zu schleifen, wodurch eine beanspruchte bzw. verspannte Schicht einer erforderlichen Dicke auf der Rückseite des Wafers 2 ausgebildet wird. 2, welche die Art eines Schleifens der Rückseite 12 des Wafers 2 zeigt, wird für Erläuterungszwecke genannt. Vor einem Schleifen der Rückseite 12 des Wafers 2 wird ein geeignetes Schutzblatt bzw. eine Schutzschicht 14 auf die Seite 6 des Wafers 2 aufgebracht. Der Wafer 2, welcher das geeignete Schutzblatt 14 auf die Seite 6 darauf aufgebracht aufweist, wird mit der Seite nach unten gebracht bzw. gerendert und auf Ansaug- bzw. Einspannmitteln 16 angeordnet. Die Einspannmittel 16, welche um seine zentrale Achse gedreht werden, erstrecken sich im wesentlichen vertikal, hat eine im wesentlichen horizontale obere Oberfläche und zahlreiche Sauglöcher (nicht gezeigt) sind in dieser oberen Oberfläche ausgebildet. Der Wafer 2 wird auf der oberen Oberfläche der Einspannmittel 16 angeordnet und die Sauglöcher werden in Wechselwirkung mit einer Vakuumquelle (nicht gezeigt) gebracht, wodurch der Wafer 2 an die obere Oberfläche der Einspannmittel 16 angezogen wird. Schleifmittel 18 werden veranlaßt, auf die Rückseite 12 des Wafers 2 zu wirken. Die Schleifmittel 18 beinhalten eine Abstütz- bzw. Supportscheibe 22, die auf einer Drehwelle 20 festgelegt ist, die an im wesentlichen vertikal erstreckt. An einem Umfangskantenabschnitt der unteren Oberfläche der Supportscheibe 22 ist eine Mehrzahl von gekrümmten Schleifgliedern 24 mit einem Abstand in der Umfangsrichtung festgelegt. Statt der mehreren gebogenen bzw. gekrümmten Schleifglieder 24 kann ein einziges Schleifglied, das sich im wesentlichen in einer Toroidform erstreckt, an der Supportscheibe 22 festgelegt bzw. fixiert sein. Beim Schleifen der Rückseite 12 des Wafers 2 werden die Einspannmittel 16 gedreht und die Schleifmittel 18 werden zur selben Zeit gedreht. Das Schleifglied 24 der Schleifmittel 18 wird gegen die Rückseite 12 des Wafers 2 gepreßt, und die Schleifmittel 18 werden in einer horizontalen Richtung in bezug auf die Einspannmittel 16 bewegt. Wenn die Rückseite 12 des Wafers 2 auf diese Weise geschliffen wird, um die Dicke des Wafers 2 auf einen gewünschten Wert zu verringern, werden Mikrosprünge in der Rückseite 12 des Wafers 2 aufgrund des Schleifens ausgebildet, und derartige Mikrosprünge bilden eine verspannte Schicht 26 (3). In 3 ist der Wafer 2, der von seinem Schutzblatt 14 von seiner Seite 6 abgestreift bzw. befreit ist, in einem aufgerichteten Zustand dargestellt bzw. illustriert, und die verspannte Schicht 26, die von den Mikrosprüngen gebildet ist, die in der Rückseite 12 ausgebildet sind, ist durch eine kreuzweise Schraffur angedeutet.
  • In der vorliegenden Erfindung ist es wichtig, die verspannte Schicht 26, die eine Dicke t von 0,20 μm oder weniger, vorzugsweise 0,05 bis 0,20 μm aufweist, auf der Rückseite 12 des Wafers 2 auszubilden. Um die verspannte Schicht 26 einer derartig markant kleinen bzw. geringen Dicke auszubilden, ist es empfehlenswert, gemäß den Erfahrungen der Erfinder, das Schleifglied 24 zu verwenden, das durch ein Bonden von Diamantkörnern, die eine Korngröße von 4 μm oder weniger aufweisen, durch ein geeignetes Bonde- bzw. Bindematerial, wie einem verglasten Bindemittel oder einem Harzbindemittel gebildet ist. Die Dicke t der verspannte Schicht 26, die durch die Mikrosprünge ausgebildet ist, kann durch ein Beobachten der Rückseite 12 des Wafers 2 unter einem Transmissions-Elektronenmikroskop gemessen werden.
  • In der oben beschriebenen Weise wird die Rückseite 12 des Wafers 2 geschliffen, um die verspannte Schicht 26 der erforderlichen Dicke auszubilden. Dann wird der Wafer 2 entlang der Straßen 8 getrennt, wodurch eine Halbleitervorrichtung, die aus jedem der rechteckigen Bereiche 10 besteht, vervollständigt bzw. fertiggestellt ist. Um den Wafer 2 entlang der Straßen 8 zu trennen, reicht es, den Wafer 2 entlang der Straßen 8 durch einen Dicer bzw. eine Schneideinrichtung zu schneiden, der (die) per se gut bekannt ist.
  • Falls gewünscht, ist es vor dem Schleifen der Rückseite 12 des Wafers 2 möglich, den Wafer 2 entlang der Straßen 8 auf eine vorbestimmte Tiefe von der Seite 6 des Wafers 2 zu schneiden, wodurch Nuten bzw. Rillen in der Seite 6 des Wafers 2 entlang der Straßen 8 ausgebildet werden, und dann die Rückseite 12 des Wafers 2 zu schleifen, wodurch die Dicke des Wafers 2 auf die Tiefe der Nuten verringert wird. Durch dieses Verfahren können die rechteckigen Bereiche 10 individuell getrennt werden.
  • Beispiel
  • Ein Silizium-Wafer einer Form, wie sie in 1 gezeigt ist, wurde fertig zur Verwendung gemacht. Der Durchmesser des Wafers war 8 Zoll und seine Dicke war 725 μm. Auf der Seite des Wafers wurden 750 rechteckige Bereiche definiert. Jeder der rechteckigen Bereiche maß 5 × 8 mm und ein DRAM wurden in jedem der rechteckigen Bereiche ausgebildet. Die Rückseite eines derartigen Wafers 2 wurde in einer Weise geschliffen, wie dies in 2 gezeigt ist, um die Dicke des Wafers 2 auf 150 μm zu verringern bzw. abzusenken. Ein verwendetes Schleifglied wurde aus Diamantkörnern gebildet, die eine Korngröße von 4 μm oder weniger aufwiesen, die durch ein verglastes Bonden gebondet bzw. verbunden waren. Dann wurde der Wafer entlang der Straßen geschnitten, um eine Halbleitervorrichtung auszubilden, beinhaltend bzw. umfassend den rechteckigen Bereich, der individuell unterteilt ist. Eine Beobachtung der Rückseite der Halbleitervorrichtung durch ein Transmissions-Elektronenmikroskop zeigte, daß eine verspannte bzw. beanspruchte Schicht, die eine Dicke von 0,15 bis 0,19 μm aufwies und von Mikrosprüngen dargestellt bzw. gebildet war, in der Rückseite der Halbleitervorrichtung ausgebildet wurde. Die querverlaufende Bruchbeständigkeit der Halbleiterwafervorrichtung wurde gemessen. Die Ergebnisse sind in Tabelle 1 gezeigt. Die querverlaufende Bruchbeständigkeit der Halbleitervorrichtung wurde durch ein Kugel-Querbeanspruchungs-Bruchverfahren, umfassend ein Anordnen der Halbleitervorrichtung auf einem zylindrischen Werkzeug und Pressen einer Kugel gegen das Zentrum der Halbleitervorrichtung gemessen. Weiters wurde ein Hersteller von DRAM gebeten, die Speicherfunktion der Halbleitervorrichtung zu testen. Die Ergebnisse des Tests sind in Tabelle 1 gezeigt.
  • Vergleichsbeispiel 1
  • Eine Halbleitervorrichtung wurde auf dieselbe Weise wie in dem obigen Beispiel hergestellt, mit der Ausnahme, daß das Schleifglied aus Diamantkörnern gebildet war, die eine Korngröße von 4 bis 6 μm aufwiesen. Die Rückseite der Halb leitervorrichtung wurde durch ein Transmissions-Elektronenmikroskop beobachtet. Es wurde gefunden, daß eine verspannte Schicht, die eine Dicke von nahezu 0.50 bis 1.00 μm aufwies und aus Mikrosprüngen gebildet war, in der Rückseite der Halbleitervorrichtung ausgebildet wurde. Die querverlaufende Bruchbeständigkeit der Halbleitervorrichtung wurde gemessen. Die Ergebnisse sind in Tabelle 1 gezeigt. Weiters wurde ein Hersteller von DRAM gebeten, die Speicherfunktion der Halbleitervorrichtung zu testen. Die Ergebnisse des Tests sind in Tabelle 1 gezeigt.
  • Vergleichsbeispiel 2
  • Eine Halbleitervorrichtung wurde auf dieselbe Weise wie in Vergleichsbeispiel 1 hergestellt, mit der Ausnahme, daß, nachdem die Rückseite des Wafers geschliffen wurde, die Rückseite des Wafers über eine Dicke von 1,20 μm unter der Verwendung eines Polierwerkzeugs poliert wurde, das von DISCO CORP. unter dem Handelsnamen "DRY POLISH" verkauft wird. Wenn die Rückseite der Halbleitervorrichtung durch ein Transmissions-Elektronenmikroskop beobachtet wurde, wurde gefunden, daß eine verspannte Schicht im wesentlichen nicht an der Rückseite der Halbleitervorrichtung existierte. Die querverlaufende Bruchbeständigkeit der Halbleitervorrichtung wurde gemessen. Die Ergebnisse sind in Tabelle 1 gezeigt. Weiters wurde ein DRAM-Hersteller gebeten, die Speicherfunktion der Halbleitervorrichtung zu testen. Die Ergebnisse des Tests sind in Tabelle 1 gezeigt.
  • Tabelle 1
    Figure 00080001

Claims (6)

  1. Halbleitervorrichtung, beinhaltend ein Halbleiter-Speicherelement, wobei eine beanspruchte bzw. verspannte Schicht, die eine Dicke von 0,20 μm oder weniger aufweist, auf einer Rückseite der Halbleitervorrichtung ausgebildet wurde.
  2. Halbleitervorrichtung, beinhaltend ein Halbleiter-Speicherelement nach Anspruch 1, wobei eine Dicke der verspannten Schicht 0,05 μm oder mehr beträgt.
  3. Halbleitervorrichtung, beinhaltend ein Halbleiter-Speicherelement nach Anspruch 1 oder 2, wobei die verspannte Schicht durch ein Schleifen der Rückseite der Halbleitervorrichtung durch ein Schleifglied erzeugt ist, welches durch ein Binden bzw. Bonden von Diamantschleifkörnern, die eine Korngröße von 4 μm oder weniger aufweisen, durch ein Bindematerial ausgebildet ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend ein Unterteilen eines Wafers, in welchem eine Mehrzahl von rechteckigen Bereichen auf einer Seite des Wafers durch Straßen definiert wird, die in einem Gittermuster angeordnet werden, und ein Halbleiter-Speicherelement in jedem der rechteckigen Bereiche angeordnet wird, entlang der Straßen, um die rechteckigen Bereiche individuell zu unterteilen, wodurch eine Mehrzahl von Halbleitervorrichtungen ausgebildet wird, weiters umfassend ein Ausbilden einer beanspruchten bzw. verspannten Schicht, die eine Dicke von 0,20 μm oder weniger aufweist, auf einer Rückseite des Wafers, bevor der Wafer entlang der Straßen unterteilt wird.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4, wobei die Dicke der verspannten Schicht 0,05 μm oder mehr beträgt.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4 oder 5, weiters umfassend ein Ausbilden der verspannten Schicht durch ein Schleifen der Rückseite des Halbleiterwafers durch ein Schleifglied, das durch ein Bonden bzw. Binden von Diamantschleifkörnern, die eine Korngröße von 4 μm oder weniger aufweisen, durch ein Bindematerial ausgebildet wird.
DE102005019357A 2004-04-30 2005-04-26 Halbleitervorrichtung, beinhaltend ein Halbleiterspeicherelement und Verfahren zum Herstellen derselben Ceased DE102005019357A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-135714 2004-04-30
JP2004135714A JP4878738B2 (ja) 2004-04-30 2004-04-30 半導体デバイスの加工方法

Publications (1)

Publication Number Publication Date
DE102005019357A1 true DE102005019357A1 (de) 2005-12-01

Family

ID=35267562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005019357A Ceased DE102005019357A1 (de) 2004-04-30 2005-04-26 Halbleitervorrichtung, beinhaltend ein Halbleiterspeicherelement und Verfahren zum Herstellen derselben

Country Status (7)

Country Link
US (2) US7592235B2 (de)
JP (1) JP4878738B2 (de)
KR (1) KR101126651B1 (de)
CN (1) CN100550313C (de)
DE (1) DE102005019357A1 (de)
SG (1) SG116654A1 (de)
TW (1) TWI398915B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007012810A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007234788A (ja) * 2006-02-28 2007-09-13 Disco Abrasive Syst Ltd ウエーハへのゲッタリング層付与方法およびゲッタリング層付与装置
JP4871617B2 (ja) * 2006-03-09 2012-02-08 株式会社ディスコ ウエーハの加工方法
JP4961183B2 (ja) * 2006-09-26 2012-06-27 株式会社ディスコ 半導体ウェーハの加工方法
US7670931B2 (en) * 2007-05-15 2010-03-02 Novellus Systems, Inc. Methods for fabricating semiconductor structures with backside stress layers
US8048775B2 (en) * 2007-07-20 2011-11-01 Alpha And Omega Semiconductor Incorporated Process of forming ultra thin wafers having an edge support ring
JP2009238853A (ja) * 2008-03-26 2009-10-15 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010021398A (ja) 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
CN103123913A (zh) * 2012-07-03 2013-05-29 上海华力微电子有限公司 一种打薄晶圆降低分裂闪存单元失败率的工艺方法
JP6068074B2 (ja) 2012-09-20 2017-01-25 株式会社ディスコ ゲッタリング層形成方法
JP6324958B2 (ja) 2013-07-02 2018-05-16 富士紡ホールディングス株式会社 研磨パッド及びその製造方法
JP7253396B2 (ja) 2019-01-25 2023-04-06 株式会社ディスコ 検査装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
EP0251280A3 (de) * 1986-06-30 1989-11-23 Nec Corporation Laserverfahren zur Getterung für Halbleiterscheiben
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
JP2763204B2 (ja) * 1991-02-21 1998-06-11 株式会社東芝 半導体基板及びその製造方法
JP3524141B2 (ja) * 1994-03-25 2004-05-10 株式会社東芝 半導体装置及びその製造方法
US5622875A (en) * 1994-05-06 1997-04-22 Kobe Precision, Inc. Method for reclaiming substrate from semiconductor wafers
JP3441259B2 (ja) * 1994-09-16 2003-08-25 株式会社東芝 半導体装置
JPH08335562A (ja) * 1995-01-20 1996-12-17 Seiko Instr Inc 半導体装置およびその製造方法
JP2792464B2 (ja) * 1995-05-25 1998-09-03 住友電気工業株式会社 マイクロデバイス基板およびマイクロデバイス基板の製造方法
US6146980A (en) * 1997-06-04 2000-11-14 United Microelectronics Corp. Method for manufacturing silicon substrate having gettering capability
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6624505B2 (en) * 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
US5888838A (en) * 1998-06-04 1999-03-30 International Business Machines Corporation Method and apparatus for preventing chip breakage during semiconductor manufacturing using wafer grinding striation information
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2002100589A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置製造方法
US6465353B1 (en) * 2000-09-29 2002-10-15 International Rectifier Corporation Process of thinning and blunting semiconductor wafer edge and resulting wafer
JP2002141253A (ja) * 2000-10-31 2002-05-17 Disco Abrasive Syst Ltd 半導体装置
JP2002307286A (ja) * 2001-04-10 2002-10-23 Disco Abrasive Syst Ltd 研削装置
JP2002334854A (ja) * 2001-05-10 2002-11-22 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたｃｏｃデバイス、並びに、これらの製造方法
JP2003173987A (ja) * 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4034560B2 (ja) * 2001-12-14 2008-01-16 株式会社ディスコ 半導体ウエーハの研磨方法
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
JP3874255B2 (ja) * 2002-02-28 2007-01-31 信越半導体株式会社 シリコンウェーハ中のｂｍｄサイズの評価方法
US20040224469A1 (en) * 2003-05-08 2004-11-11 The Board Of Trustees Of The University Of Illinois Method for forming a strained semiconductor substrate
JP4943636B2 (ja) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
US8450806B2 (en) * 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby
JP2005317805A (ja) * 2004-04-28 2005-11-10 Sharp Corp 薄型半導体装置の製造方法

Also Published As

Publication number Publication date
KR101126651B1 (ko) 2012-03-26
JP4878738B2 (ja) 2012-02-15
KR20060047521A (ko) 2006-05-18
CN100550313C (zh) 2009-10-14
US20050255674A1 (en) 2005-11-17
TWI398915B (zh) 2013-06-11
US7592235B2 (en) 2009-09-22
CN1694227A (zh) 2005-11-09
JP2005317846A (ja) 2005-11-10
TW200539339A (en) 2005-12-01
US7459767B2 (en) 2008-12-02
US20060208329A1 (en) 2006-09-21
SG116654A1 (en) 2005-11-28

Similar Documents

Publication Publication Date Title
DE102005019357A1 (de) Halbleitervorrichtung, beinhaltend ein Halbleiterspeicherelement und Verfahren zum Herstellen derselben
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE69723338T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102006030866B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE60124424T2 (de) CMP-Konditionierer und Verfahren zur Anordnung von für den CMP-Konditionierer verwendeten harten Schleifkörnern
DE112015005458B4 (de) Vakuumspannvorrichtung, abschräg-/poliervorrichtung und siliciumwaferabschräg-/polierverfahren
DE10228530B4 (de) Halbleiterwafer-Zerteilverfahren
DE10333810B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
DE10196115B4 (de) Verfahren zum Polieren eines Halbleiterwafers
DE4224395A1 (de) Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
DE4220284C1 (de) Verfahren zum Zerteilen von Verbundwafern
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE112007002066T5 (de) Polierkissen
DE2702261A1 (de) Verfahren und vorrichtung zum schleifen der kanten eines zerbrechlichen werkstuecks
DE102005030322A1 (de) Waferunterteilungsverfahren
DE112013002901T5 (de) Herstellungsverfahren für Halbleiterwafer
DE112014000276T5 (de) Verfahren zum Prozessieren von Halbleiterwafern
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE102008051673A1 (de) Verfahren zum gleichzeitigen Auftrennen eines Verbundstabs aus Halbleitermaterial in eine Vielzahl von Scheiben
DE10028062A1 (de) Verfahren zum Durchschneiden einer Schutzfolie bei Halbleiterwafern
DE60009506T2 (de) Kantenschleifverfahren
DE19722679A1 (de) Scheibenhalter und Verfahren zur Herstellung einer Halbleiterscheibe
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20140905