DE102005001893B3

DE102005001893B3 - Ferroelektrischer RAM-Speicher und Verfahren zur Herstellung eines solchen ferroelektrischen RAM-Speichers

Info

Publication number: DE102005001893B3
Application number: DE102005001893A
Authority: DE
Inventors: Rainer Dr. Bruchhaus; Günther Dr. Schindler
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-01-14
Filing date: 2005-01-14
Publication date: 2006-06-08
Anticipated expiration: 2025-01-15

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines ferroelektrischen Chain-RAM-Speichers, bei dem oberhalb von in oder auf einem Substrat (1, 2) in regelmäßiger Anordnung gebildeten Aauswahltransistoren (3), die sich in Reihen in lateraler Richtung (y) erstrecken, jeweils zugeordnete ferroelektrische Speicherkondensatoren (C) gebildet und deren Elektroden (14a, 14b) kettenförmig in einer ersten lateralen Richtung (y) miteinander und jeweils mit ensprechenden Elektroden der darunter liegenden Auswahltransistoren durch vertikale Plugs (4, 5) in Verbindung gebracht werden, wobei zwischen jeweils zwei benachbarten ferroelektrischen Speicherkondensatoren (C) in der ersten und einer zweiten lateralen Richtung Luftspalten (20) gebildet werden, um die ferroelektrischen Speicherkondensatoren (C) mechanisch voneinander zu entkoppeln.

Description

Die Erfindung betrifft einen ferroelektrischen RAM-Speicher gemäß dem Oberbegriff des Patentanspruchs 1 sowie ein Verfahren zur Herstellung eines derartigen ferroelektrischen RAM-Speichers. Ein derartiger ferroelektrischer RAM-Speicher ist aus DE 101 31 492 A1 (Infineon Technologies AG) bekannt.

Bei derartigen ferroelektrischen Chain-RAM-Speichern (vgl. auch US 5,903,492 A Toshiba)) dehnen sich die Kondensatoren aufgrund der piezoelektrischen Eigenschaften der ferroelektrischen Schichten während des Schaltvorgangs beim Schreiben bzw. beim Lesen der Information aus. Dabei wirkt eine mechanisch wenig nachgiebige Umgebung des ferroelektrischen Kondensators ungünstig auf die ferroelektrischen Eigenschaften des Kondensators aus.

Die beiliegende 17 zeigt eine schematische Schaltungsanordnung eines dem Stand der Technik zuzuordnenden ferroelektrischen Chain-RAM-Speichers und zwar einen vier Reihen R0–R3 und drei Spalten WL0–WL2 umfassenden Abschnitt desselben. In jeder Reihe liegen Auswahltransistoren T0, T1, T2, ... (z. B. MOS-Transistoren), deren gesteuerte Elektrode parallel mit einem ferroelektrischen Kondensator C0, C2, C3 verbunden ist. Diese Einheiten paralleler Anordnung von Transistor und Kondensator werden kettenförmig aneinander gereiht und jeweils über einen Blockauswahltransistor mit der Bitleitung verbunden. Typisch ist eine Kettenlänge von acht Einheiten, doch auch weniger oder mehr Einheiten sind möglich. Die in Spaltenrichtung laufenden Wortleitungen WL0, WL1, WL2, ... verbinden die Steuerelektroden, d. h. die Gates der Auswahltransistoren einer Spalte über die Reihen R0, R1, R2, R3, ... hinweg. Das oben erwähnte Problem, das durch die mechanische Ausdehnung der Kondensatoren beim Schaltvorgang während des Schreibens bzw. Lesens der Information verursacht wird, ist um so störender, je dichter die ferroelektrischen Speicher kondensatoren und die gesamte ferroelektrische Chain-RAM-Speicheranordnung gepackt sind.

Somit sind besonders bei hochdichten ferroelektrischen Chain-RAM-Speichern Maßnahmen erforderlich, um die unerwünschten Auswirkungen der Ausdehnung der Kondensatoren beim Schaltvorgang abzuschwächen oder auszuschalten.

Die eingangs zum Oberbegriff des Patentanspruches 1 zitierte DE 101 31 492 A1 beschreibt die Bildung von Ausnehmungen zwischen Speicherkondensatoren eines ferroelektrischen RAM-Speichers der im Oberbegriff des Patentanspruchs 1 definierten Art. Diese Ausnehmungen liegen jedoch nur in einem in 7 dieser Druckschrift gezeigten Zwischenzustand vor und werden beim weiteren Fortgang des Herstellungsprozesses durch ein leitendes Material aufgefüllt, so dass beim fertig prozessierten Bauelement keine Ausnehmungen bzw. Lücken mehr vorhanden sind (vgl. 8 dieser Druckschrift).

Aus US 2003/0160273 A1 ist die Verwendung von Hohlräumen in der Plattenelektrode eines Speichers zur Reduzierung von Störungen durch thermisch induzierte mechanische Spannungen bekannt (vgl. die 2A, 6, 7B, und Spalte 5, Abschnitt 0092, sowie Spalte 6, Abschnitt 0109, dieser Druckschrift).

Es ist Aufgabe der Erfindung, einen gattungsgemäßen RAM-Speicher und ein Verfahren zur Herstellung eines derartigen RAM-Speichers so anzugeben, dass die unerwünschten Wirkungen der Ausdehnung der Speicherkondensatoren beim Schaltvorgang abgeschwächt oder beseitigt sind.

Diese Aufgabe wird bei einem dem Oberbegriff des Patentanspruchs 1 entsprechenden RAM-Speicher dadurch gelöst, dass zwischen jeweils zwei benachbarten ferroelektrischen Speicherkondensatoren in der ersten lateralen Richtung und einer quer zur ersten lateralen Richtung laufenden zweiten lateralen Richtung frei bleibende Luftspalte vorhanden sind, um die ferroelektrischen Speicherkondensatoren mechanisch voneinander zu entkoppeln.

Bei dem erfindungsgemäßen ferroelektrischen RAM-Speicher, wie er zuvor gekennzeichnet ist, sind vorteilhafterweise die Luftspalte in der ersten lateralen Richtung in derselben Breite wie der gegenseitige Abstand der ferroelektrischen Speicherkondensatoren wenigstens in der ersten lateralen Richtung gebildet.

Vorzugsweise verläuft die erste laterale Richtung unter 90° zur zweiten lateralen Richtung.

Gemäß einem zweiten wesentlichen Aspekt der Erfindung wird die obige Aufgabe gelöst durch ein Verfahren zur Herstellung eines solchen ferroelektrischen RAM-Speichers so, dass der gegenseitige Abstand der ferroelektrischen Speicherkondensatoren gleich der Mindestfeaturegröße eingestellt wird.

Das erfindungsgemäße Herstellungsverfahren zur Herstellung eines ferroelektrischen RAM-Speichers kann gemäß einem ersten bevorzugten Ausführungsbeispiel zur Bildung der Speicherkondensatoren und der Luftspalte folgende Schritte aufweisen:

(A) ganzflächige Abscheidung einer Schicht eines ferroelektrischen Materials als Ferroelektrikum der Speicherkondensatoren;
(B) Separieren des ferroelektrischen Materials unter Bildung von Reihen erster Lücken in der ersten lateralen Richtung und konformes Abscheiden einer mit den Plugs in Verbindung stehenden Elektrodenmaterialschicht in die ersten Lücken und über dem ferroelektrischen Material;
(C) Füllen der ersten Lücken durch Abscheiden einer ersten isolierenden Opferschicht über der Schicht des Elektrodenmaterials;
(D) Separieren des ferroelektrischen Materials, der Elektrodenmaterialschicht und der ersten Opferschicht in der zweiten lateralen Richtung unter Bildung von zweiten Lücken, die die einzelnen Speicherkondensatorketten definieren;
(E) Entfernen der ersten Opferschicht und Abscheiden einer dünnen Schutzoxidschicht über der Schicht des Elektrodenmaterials;
(F) Abscheiden einer zweiten isolierenden Opferschicht über der Schutzoxidschicht und in die ersten und zweiten Lücken;
(G) Abtragen der zweiten Opferschicht, der Schutzoxidschicht und der zuoberst liegenden Schicht des Elektrodenmaterials mit Stopp auf dem ferroelektrischen Material zum Separieren der Elektroden jeweils benachbarter Speicherkondensatoren;
(H) Entfernen der zweiten Opferschicht unter Bildung der Luftspalte in der ersten und zweiten lateralen Richtung und
(I) ganzflächiges Bedecken der Speicherkondensatorketten und der Luftspalte mit einem Deckoxid, bei dem die Luftspalte frei bleiben.

Bei diesem dem ersten bevorzugten Ausführungsbeispiel entsprechenden Verfahren wird die Schicht des piezoelektrischen Materials bevorzugt zwischen einer unteren und oberen dünnen Trennoxidschicht gebildet, die bevorzugt aus Al₂O₃ bestehen können.

Dabei werden die im obigen Schritt (B) gebildeten ersten Lücken bis auf das Niveau der Plugs geätzt.

Bei dem ersten bevorzugten Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens wird die erste Opferschicht bevorzugt aus SiO₂ und die zweite Opferschicht aus einem Polymer, insbesondere bevorzugt aus Polyimid gebildet.

Gemäß einem zweiten bevorzugten Ausführungsbeispiel, das eine Alternative zum ersten bevorzugten Ausführungsbeispiel bildet, weist das erfindungsgemäße Herstellungsverfahren zur Bildung der Speicherkondensatoren und der Luftspalte folgende Schritte auf:

(A1) ganzflächige Abscheidung eines ferroelektrischen Materials als Ferroelektrikum der Speicherkondensatoren;
(B1) Separieren des ferroelektrischen Materials unter Bildung von Reihen erster Lücken in der ersten lateralen Rich tung und konformes Abscheiden einer mit den Plugs in Verbindung stehenden Schicht eines Elektrodenmaterials in die Lücken und über dem ferroelektrischen Material;
(C1) Füllen der Lücken durch eine über der Schicht des Elektrodenmaterials abgeschiedene isolierende Opferschicht;
(D1) Abtragen der Opferschicht und der zuoberst liegenden Schicht des Elektrodenmaterials bis zum obersten Niveau des ferroelektrischen Materials zum Separieren der Elektroden jeweils benachbarter Speicherkondensatoren;
(E1) Entfernen der Opferschicht aus den ersten Lücken unter Bildung der Luftspalte;
(F1) Separieren des ferroelektrischen Materials und der Schicht des Elektrodenmaterials in der zweiten lateralen Richtung unter Bildung zweiter Lücken, die die einzelnen Speicherkondensatorketten und die Luftspalte in der zweiten lateralen Richtung definieren;
(G1) konforme Abscheidung einer dünnen Schutzoxidschicht über den Elektroden der Speicherkondensatoren und dem Ferroelektrikum, und
(H1) ganzflächiges Bedecken der Speicherkondensatorketten und der Luftspalten mit einem Deckoxid, bei dem die Luftspalte frei bleiben.

Auch bei dem dem zweiten bevorzugten Ausführungsbeispiel entsprechenden Herstellungsverfahren wird die Schicht des piezoelektrischen Materials bevorzugt zwischen einer dünnen unteren und oberen Trennoxidschicht gebildet, die insbesondere bevorzugt aus Al₂O₃ besteht.

Die Opferschicht besteht bei dem zweiten Ausführungsbeispiel bevorzugt aus SiO₂.

Die in Schritt (G1) abgeschiedene dünne Schutzoxidschicht wird bevorzugt aus Al₂O₃ gebildet, und das Deckoxid besteht auch hier aus SiO₂.

Bei dem dem zweiten Ausführungsbeispiel entsprechenden erfindungsgemäßen Herstellungsverfahren können die Schritte E1 und F1 gemeinsam ausgeführt werden, indem eine über dem Niveau der oberen Trennoxidschicht und der die ersten Lücken füllenden Opferschicht abgeschiedene Hartmaske so strukturiert wird, dass die Oberseite der Opferschicht und die zweiten Lücken zwischen den Speicherkondensatoren in der zweiten lateralen Richtung bis zum Niveau der obersten Trennoxidschicht geöffnet und gemeinsam jeweils bis zum Niveau der den Boden der ersten und zweiten Lücken bedeckenden Schicht des Elektrodenmaterials und der unteren Trennoxidschicht geätzt werden, wobei die Schritte (G1) und (H1) die Schutzoxidschicht und das Deckoxid über der Hartmaske abscheiden.

Alternativ kann bei dem dem zweiten Ausführungsbeispiel entsprechenden Herstellungsverfahren der Schritt (F1) vor dem Schritt (E1) ausgeführt werden, indem in Schritt (F1) eine über dem Niveau der oberen Trennoxidschicht und der die ersten Lücken füllenden Opferschicht abgeschiedene Hartmaske so strukturiert wird, dass die obere Trennoxidschicht entlang den Luftspalten zwischen den in der zweiten lateralen Richtung benachbarten Speicherkondensatoren geöffnet und dann die Ätzung dieser Luftspalte zur Trennung der benachbarten Speicherkondensatorketten ausgeführt wird, und indem daraufhin in Schritt (E1) die Hartmaske entfernt und gleichzeitig die Opferschicht aus den ersten Lücken zwischen den in der ersten lateralen Richtung (y) benachbarten Speicherkondensatoren herausgeätzt wird.

Bevorzugt besteht die hier gebildete Hartmaske aus SiO₂.

Die obigen und weitere vorteilhafte Merkmale und alternative Schritte werden in der nachstehenden Beschreibung anhand bevorzugter Ausführungsbeispiele und Varianten davon bezogen auf die beiliegenden Figuren der Zeichnung näher beschrieben, die im einzelnen zeigen:

1 eine schematische Querschnittsdarstellung zur Erläuterung erster Prozessschritte des erfindungsgemäßen Herstellungsverfahrens;

2A und 2B jeweils in Form eines schematischen Querschnitts und einer schematischen Draufsicht einen Ätzschritt zur Bildung von Lücken in dem zuvor abgeschiedenen piezoelektrischen Material in der ersten lateralen Richtung, die bis auf die Plugs hinunter geätzt werden;

3 einen schematischen Querschnitt zur Veranschaulichung der Abscheidung einer Schicht eines Elektrodenmaterials in die zuvor gebildeten Lücken;

4A, 4B und 4C jeweils in Form eines schematischen Querschnitts und schematischer Drauf sichten einen Schritt der gleichzeitig eine Opferschicht und eine Hartmaske aus SiO₂ über der zuvor gebildeten Schicht des Elektrodenmaterials und in die Lücken abscheidet und einen Ätzschritt zum Separieren der Speicherkondensatorketten in der zweiten lateralen Richtung;

5 einen schematischen Querschnitt zur Veranschaulichung eines Schritts, der die verbliebene Hartmaske und die erste Opferschicht aus den Lücken entfernt und der eine dünne Schutzoxidschicht aus Al₂O₃ über der Schicht des Elektrodenmaterials abscheidet;

6 einen schematischen Querschnitt zur Veranschaulichung der Abscheidung einer Polymerschicht als zweite Opferschicht in die Lücken und über der zuvor abgeschiedenen dünnen Schutzoxidschicht;

7 einen schematischen Querschnitt zur Veranschaulichung eines Schritts zum Abtragen der Schutzoxidschicht und der über dem piezoelektrischen Material stehenden zweiten Opferschicht, so dass nur noch die Opferschicht in den Lücken verbleibt, und einen Schritt zur Abscheidung einer Schicht aus porösem Siliziumoxid;

8 einen schematischen Querschnitt, der das Ausbrennen der zweiten Opferschicht unter Bildung der Luftspalten und die Versiegelung der Struktur durch ganzflächige Abscheidung einer die Luftspalten freilassenden Deckoxidschicht aus Siliziumoxid zeigt;

9 die an die 4a und 4b anschließt, in einer schematischen Querschnittsdarstellung einen Schritt des zweiten bevorzugten Ausführungsbeispiels des erfindungsgemäßen Herstellungsverfahrens, durch den die zuvor aufgebrachte Siliziumdioxidopferschicht bis auf die Höhe der piezoelektrischen Schicht zur Separierung der Elektroden benachbarter Speicherkondensatoren abgetragen wird, wobei die Opferschicht noch in den Lücken verbleibt;

10A und 10B jeweils in Form eines schematischen Querschnitts und einer schematischen Draufsicht einen Schritt zur Abscheidung und Strukturierung einer Hartmaske für die Ätzung der piezoelektrischen Materialschicht und Bildung von Luftspalten in der zweiten lateralen Richtung;

11A und 11B jeweils in Form eines schematischen Querschnitts und einer Draufsicht einen gemeinsamen Ätzvorgang, der die piezoelektrische Materialschicht zur Bildung der Luftspalten in der zweiten lateralen Richtung und die Opferschicht aus den Lücken in der ersten lateralen Richtung ätzt;

12 in Form eines schematischen Querschnitts einen Schritt zur konformen Abscheidung einer dünnen Schutzoxidschicht über den Elektroden der Speicherkondensatoren und dem verbliebenen Teil der zuvor gemäß 10A und 10B abgeschiedenen Hartmaske sowie einen Schritt zur Abscheidung eines Deckoxids mit einem Verfahren mit schlechter Kantenbedeckung;

13A und 13B jeweils in Form eines schematischen Querschnitts und einer Draufsicht eine Variante des zweiten bevorzugten Ausführungsbeispiels, dessen Schritte an die in 9 veranschaulichte Abtragung des überstehenden Teils der Opferschicht und Separierung der Elektroden benachbarter Kondensatoren und die zur Abscheidung und Strukturierung einer Hartmaske anschließen ausgeführt werden, wobei diese Hartmaske, das piezoelektrische Material in sich in der zweiten lateralen Richtung erstreckenden Streifen zur Bildung der Luftspal ten zwischen den benachbarten Speicherkondensatorketten freilässt;

14A und 14B jeweils in schematischem Querschnitt und einer schematischen Draufsicht einen Ätzschritt, der zur Freiätzung der Luftspalten zwischen den benachbarten Speicherkondensatorketten an die in 13A und 13B veranschaulichten Schritte anschließt;

15 einen an den anhand der 14A und 14B veranschaulichten Ätzschritt anschließenden weiteren Ätzschritt zum Abätzen der Hartmaske und Herausätzen der Opferschicht aus den Lücken zur Bildung der Luftspalten in der ersten lateralen Richtung sowie einen Schritt zur konformen Abscheidung einer dünnen Schutzoxidschicht über der Schicht der Elektroden in den Lücken und über der Schicht des piezoelektrischen Materials;

16 einen schematischen Querschnitt zur Abscheidung einer Deckoxidschicht durch ein Verfahren mit schlechter Kantenbedeckung, das die Luftspalten in beiden lateralen Richtungen freilässt, und

17 ein eingangs bereits erläutertes Schaltschema einer ferroelektrischen Chain-RAM-Speicheranordnung.

Zunächst wird nun ein erstes bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung eines ferroelektrischen Chain-RAM-Speichers bezogen auf die beiliegenden und zuvor kurz beschriebenen 1 bis 8 erläutert. Diese Figuren stellen schematisch und vereinfacht einen Abschnitt eines ferroelektrischen Chain-RAM-Speichers im Querschnitt und in Draufsicht dar und veranschaulichen einzelne Herstellungsschritte eines Prozesses zur Herstellung eines derartigen ferroelektrischen Chain-RAM-Speichers.
Das erfindungsgemäße Herstellungsverfahren geht aus von einer auf einem Substrat 1 in einer p-Wanne 2 gebildeten Reihe von MOS-Auswahltransistoren 3, deren Gateelektroden mit senkrecht zur Papierebene laufenden Wortleitungen 6 und deren Drain/Sourceelektroden durch Plugs 4 mit den darüber zu bildenden ferroelektrischen Speicherkondensatoren in Verbindung gebracht werden. Die Plugs bestehen aus einem üblichen leitenden Material, wie z. B. Wolfram und weisen an ihrer Oberseite eine aus Iridium bestehende Barriere 5 auf. Zwischen den Plugs 4 sowie den sie nach oben abschließenden Iridiumbarrieren 5 befindet sich ein Isolationsoxid 7.
Das erfindungsgemäße Verfahren setzt ein mit der ganzflächigen Abscheidung einer dünnen unteren Trennoxidschicht 11u direkt über der Oberseite des Isolationsoxids 7 und der Iridiumbarriere 5. Über der unteren Trennoxidschicht 11u wird eine dickere Schicht 10 eines ferroelektrischen Materials ganzflächig abgeschieden und anschließend dieses mit einer oberen dünnen Trennoxidschicht 11o bedeckt. Darüber wird eine erste Hartmaske 12 abgeschieden und strukturiert, so dass eine Lückenreihe in der ersten lateralen Richtung y auf der oberen Trennoxidschicht 11o freiliegt. Diese Lücken befinden sich jeweils vertikal über den Plugs 4 bzw. den sie nach oben abschließenden Iridiumbarrieren 5, d. h. jeweils zwischen benachbarten Auswahltransistoren 3. Zu bemerken ist, dass die vertikale Richtung mit z bezeichnet ist.
2A und 2B zeigen nun jeweils im Querschnitt und in einer schematischen Draufsicht einen ersten Ätzschritt E1, durch den eine durch die erste Hartmaske maskierte Ätzung von Lücken durch die ferroelektrische Materialschicht 10 bis zum Niveau der Oberseite der Iridiumbarrieren 5 geätzt werden. In 2A sind mit dem Pfeil (a) die Dicke der piezoelektrischen z. B. PZT-Schicht, die z. B. 500 bis 1000 nm betragen kann und mit dem Pfeil (b) die Breite der eben mit dem ersten Ätzschritt E1 geätzten Lücken angegeben, die dem Raster der Auswahltransistoren bzw. der Plugs und damit der Mindestfeaturegröße F entspricht und z. B. 130, 110, 90 oder 70 nm betragen kann. In der in 2B gezeigten Draufsicht auf die durch die Linie B-B in 2A angedeutete Ebene wird die Reihe der aktuell geätzten Lücken und der Abschnitt des zu bildenden ferroelektrischen Kondensators C, umrahmt durch eine gestrichelte Linie angedeutet. Abgesehen von den aktuell geätzten Lücken liegt die PZT-Schicht 10 und die darüber liegende Hartmaske 12 noch ganzflächig über dem durch die Oberseite der Iridiumbarrieren 5 definierten Niveau vor.
Anschließend wird gemäß der schematischen Querschnittsdarstellung in 3 konform eine dünne Schicht 14 eines Elektrodenmaterials, bevorzugt Iridiumdioxid IrO₂, in die zuvor geätzten Lücken und über der stehen gebliebenen Hartmaske 12 so abgeschieden, dass der Boden und die Seitenwände der Lücken bedeckt sind. Die Abscheidung der Schicht 14 des Elektrodenmaterials (IrO₂) erfolgt bevorzugt mit einem MOCVD-(Metal Organic Chemical Vapor Deposition)-Prozess.
Anschließend wird gemäß der Querschnittsansicht der 4A und der schematischen Draufsicht der 4B eine SiO₂-Schicht 15 abgeschieden und strukturiert, die zwei Funktionen hat: die SiO₂-Schicht 15 bildet in den Lücken eine erste Opferschicht und nach Strukturierung eine Hartmaske für eine nachfolgende zweite Ätzung der noch nicht geätzten in der ersten lateralen Richtung y sich erstreckenden Streifen der Schicht 10 des ferroelektrischen Materials. Die Hartmaske bzw. SiO₂-Schicht 15 wird so strukturiert, dass in der ersten lateralen Richtung y laufende Streifen der oberen Trennoxid schicht 11o freiliegen. Zu bemerken ist, dass 4B eine Draufsicht auf die durch die Linie B-B in 4A angedeutete Ebene, d. h. direkt auf das piezoelektrische Material 10 und die die Lücken füllende Opferschicht 15 zeigt. Anschließend werden die freiliegenden nicht von der Hartmaske 15 bedeckten Stellen mit einem RIE-Prozess (Reactive Ion Etching-Process) zur Separierung der Kondensatorketten in der zweiten lateralen Richtung X geätzt. 4C zeigt das Ätzergebnis, wobei die untere Trennoxidschicht 11u aus Al₂O₃ und die Hartmaske 15 stehen bleiben.
5 zeigt die Entfernung der verbliebenen Hartmaske 15 und der ersten Opferschicht in den Lücken und das anschließende Abscheiden einer dünnen Schutzoxidschicht 16 aus Al₂O₃ über der Schicht 14 des Elektrodenmaterials.
Die schematische Querschnittsdarstellung der 6 veranschaulicht, dass über der zuvor abgeschiedenen dünnen Schutzoxidschicht 16 aus Al₂O₃ eine zweite isolierende Opferschicht 17 aus einem Polymer, bevorzugt aus Polyimid in die Lücken hinein abgeschieden sind.
Anschließend erfolgt gemäß 7 ein Schritt, der durch CMP (Chemical Mechanical Polishing) den gesamten Schichtenkomplex bis zur oberen Trennoxidschicht 11o aus Al₂O₃ abträgt und damit die Elektroden benachbarter Kondensatoren separiert. Anschließend wird gemäß 7 eine poröse Siliziumoxidschicht 18 über dem Niveau der oberen Trennoxidschicht 11o abgeschieden. Anschließend werden die in den Lücken verbliebenen Polymerreste, insbesondere die Reste des abgeschiedenen Polyimids 17 ausgebrannt, wobei die Dämpfe durch die Poren der porösen Siliziumoxidschicht 18 entweichen können. Schließlich wird die Struktur durch Abscheiden einer Siliziumoxidschicht 19 über der porösen Siliziumoxidschicht 18 versiegelt. In 8 ist gestrichelt der ferroelektrische Kondensator C eingerahmt, dessen Kapazität auf zwei benachbarte Speicherzellen aufgeteilt ist.
Mit den unmittelbar zuvor bezogen auf 8 beschriebenen Prozessschritten ist das dem ersten Ausführungsbeispiel entsprechende erfindungsgemäße Herstellungsverfahren eines ferroelektrischen Chain-RAM-Speichers abgeschlossen.
Anschließend wird bezogen auf die 9 bis 12 das dem zweiten bevorzugten Ausführungsbeispiel der Erfindung entsprechende Verfahren zur Herstellung eines ferroelektrischen Chain-RAM-Speichers und anhand der 13 bis 16 eine Variante davon beschrieben.
Die ersten Herstellungsschritte des dem zweiten bevorzugten Ausführungsbeispiel der Erfindung entsprechenden Verfahrens sind dieselben, wie sie anfänglich für das erste bevorzugte Ausführungsbeispiel anhand der 1 bis 4A beschrieben wurden. Aus diesem Grund wird die Beschreibung dieser anfänglichen Prozessschritte hier nicht wiederholt sondern auf die zuvor erwähnten Beschreibungsteile und Figuren verwiesen.
Nach der Abscheidung der SiO₂-Opferschicht 15 gemäß 4A werden sämtliche Schichtabschnitte, die das Niveau der oberen Trennoxidschicht 11o überstehen gemäß 9 durch CMP abgetragen und dadurch die Elektroden 14a, 14b benachbarter ferroelektrischer Speicherkondensatoren separiert, wobei die Abschnitte der Opferschicht 15 in den Lücken verbleiben.
Das zweite bevorzugte Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens wird nun mit einer ersten Variante fortgesetzt, wie sie durch die 10A bis 13A, 13B veranschaulicht ist. Gemäß 10A wird eine Hartmaske 13 aus Siliziumoxid über dem gemäß 9 gebildeten Niveau abgeschieden und so strukturiert, dass das in den Lücken verblie bene Opferoxid 15 und die obere Trennoxidschicht 11o in den zwischen den Kondensatorketten in der ersten lateralen Richtung y laufenden Streifen freiliegen. Es ist zu bemerken, dass die Draufsicht in 10B die ferroelektrische Materialschicht 10 und nicht die obere Trennoxidschicht 11o darstellt. Anschließend erfolgt gemäß 11A ein zweiter Ätzvorgang E2, der mit einem RIE-Prozess die ferroelektrische Materialschicht 10 mit Stopp auf der unteren Trennoxidschicht 11u zusammen mit der in den Lücken verbliebenen Opferschicht 15 ätzt, so dass die gewünschten Luftspalten 20 zwischen den benachbarten ferroelektrischen Kondensatoren entstehen. 11B zeigt eine entsprechende Draufsicht.
Gemäß 12 wird zunächst eine dünne Al₂O₃-Schutzoxidschicht 16 so abgeschieden, dass sie die Kondensatorelektroden 14a, 14b in den Luftspalten 20 und die verbliebene Hartmaske 13 bedeckt. Schließlich wird gemäß 12 eine Siliziumoxidschicht 19 mit einem eine schlechte Kantenbedeckung erzielenden PECVD-Prozess (Plasma Enhanced Chemical Vapor Deposition-Process) abgeschieden, der die Luftspalten 20 in der ersten lateralen Richtung y und die Lücken zwischen den Kondensatorketten in der zweiten lateralen Richtung x freilässt. Ein zwei benachbarten Speicherzellen gemeinsamer ferroelektrischer Kondensator C ist in 12 durch eine gestrichelte Umrahmung angedeutet.
Schließlich wird bezogen auf die 13A, 13B bis 16 eine zweite Variante des zweiten Ausführungsbeispiels des erfindungsgemäßen Verfahrens zur Herstellung eines ferroelektrischen Chain-RAM-Speichers beschrieben, welches an die zuvor bezogen auf 9 beschriebenen Prozessschritte anschließt. Gemäß 13A wird eine SiO₂-Hartmaske 13a über dem durch die obere Trennoxidschicht 11o angegebenen Niveau abgeschieden und gemäß 13b so strukturiert, dass Streifen des oberen Trennoxids 11o bzw. der ferroelektrischen Schicht 10 zwischen den in der ersten lateralen Richtung y laufenden ferroelektrischen Speicherkondensatorketten freiliegen. Anschließend wird gemäß 14A eine zweite Ätzung mit RIE (Reactive Ion Etching) zur Separierung der ferroelektrischen Kondensatorketten in der ersten lateralen Richtung y ausgeführt, die zu dem in 14B in Draufsicht dargestellten Ergebnis führt. Hier ist durch die strukturierte Hartmaske 13a bis zur unteren Trennoxidschicht 11o geätzt worden, aber die in der ersten lateralen Richtung y laufenden ferroelektrischen Kondensatorketten sind immer noch von der Hartmaske 13a bedeckt.
Anschließend wird gemäß 15 die Hartmaske 13a sowie die in den Lücken verbliebene Opferschicht 15 entfernt, und anschließend erfolgt eine konforme Abscheidung einer dünnen Al₂O₃-Schutzoxidschicht 16 über den Kondensatorelektroden 14a, 14b und der oberen Trennoxidschicht 11o.
Zuletzt wird gemäß 16 eine Siliziumoxidschicht 19 mit einem eine schlechte Kantenbedeckung erzielenden PECVD-Abscheideverfahren abgeschieden, die die Luftspalten 20 zwischen den benachbarten ferroelektrischen Kondensatoren freilässt. Auch hier ist gestrichelt ein ferroelektrischer Speicherkondensator C eingerahmt, der zwei benachbarten Speicherzellen gemeinsam ist.
Die zuletzt anhand der 13 bis 16 beschriebene zweite Variante des zweiten Ausführungsbeispiels des erfindungsgemäßen Herstellungsverfahrens unterscheidet sich von der bezogen auf die 9 bis 12 beschriebenen ersten Variante des zweiten Ausführungsbeispiels darin, dass die für die RIE-Ätzung gebildete Hartmaske 13a gemäß 15 vollständig entfernt wird. Damit ist eine geringere Höhe des Bauteils in z-Richtung wie beim ersten Ausführungsbeispiel ermöglicht.
Das zuvor anhand von zwei bevorzugten Ausführungsbeispielen und in Varianten davon beschriebene Herstellungsverfahren ermöglicht die Herstellung eines ferroelektrischen Chain-RAM-Speichers, der zwischen benachbarten oberhalb von in oder auf einem Substrat gebildeten Auswahltransistoren liegenden ferroelektrischen Speicherkondensatoren Luftspalten in einer ersten und zweiten lateralen Richtung hat, die die ferroelektrischen Speicherkondensatoren mechanisch voneinander entkoppeln, so dass die ferroelektrische Performance der Speicherkondensatoren durch den Schaltvorgang beim Lesen bzw. Schreiben der Information kaum oder nicht beeinflusst ist. Das Anbringen derartiger Hohlräume bzw. Luftspalten um die Kondensatoren führt zu weitgehender mechanischer Entkopplung der Kondensatoren voneinander und dient damit zur Verbesserung der Kondensatoreigenschaften.

1: Substrat
2: p-Wanne
3: Auswahltransistor
4: Plug
5: Ir-Barriere
6: Wortleitung
7: Isolationsoxid
10: ferroelektrische Schicht
11u: untere Trennoxidschicht
11o: obere Trennoxidschicht
12, 13, 13a: Hartmaske
14: Elektrodenmaterialschicht
14a, 14b: Kondensatorelektroden
15: Hartmaske und erste Opferschicht
16: Schutzoxidschicht
17: zweite Opferschicht
18: Deckoxid
20: Luftspalten
a: Dicke der ferroelektrischen Schicht
b: Breite der Lücken und Mindestfeaturegröße in erster lateraler Richtung
y: erste laterale Richtung
x: zweite laterale Richtung
z: vertikale Richtung
E1, E2, E3: Ätzprozess
C, C0, C1, C2: ferroelektrischer Kondensator
T0, T1, T2: Auswahltransistor
R0, R1, R2: Reihen
WL0, WL1, WL2: Wortleitungen

Claims

Ferroelektrischer RAM-Speicher, bei dem oberhalb von in oder auf einem Substrat (1, 2) in regelmäßiger Anordnung gebildeten Auswahltransistoren (3), die sich in Reihen in einer ersten lateralen Richtung (y) erstrecken, jeweils zugeordnete ferroelektrische Speicherkondensatoren (C) liegen, deren Elektroden (14a, 14b) in der ersten lateralen Richtung (y) jeweils paarweise miteinander und mit einer Elektrode der darunter liegenden Auswahltransistoren durch vertikale Plugs (4, 5) verbunden sind, so dass eine kettenförmige Reihe von zueinander parallel geschalteten Auswahltransistoren und Speicherkondensatoren, entsprechend einer Chain-RAM-Struktur, vorliegt dadurch gekennzeichnet, dass zwischen jeweils zwei benachbarten ferroelektrischen Speicherkondensatoren (C) in der ersten lateralen Richtung und einer quer zur ersten lateralen Richtung laufenden zweiten lateralen Richtung frei bleibende Luftspalte (20) vorhanden sind, um die ferroelektrischen Speicherkondensatoren (C) mechanisch voneinander zu entkoppeln.
Ferroelektrischer RAM-Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die Luftspalte (20) in der ersten lateralen Richtung (y) die selben Breite (b) wie der gegenseitige Abstand (b) der ferroelektrischen Speicherkondensatoren (C) wenigstens in der ersten lateralen Richtung (y) aufweisen.
Ferroelektrischer RAM-Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die erste laterale Richtung (y) unter 90° zur zweiten lateralen Richtung (x) verläuft.
Verfahren zur Herstellung des ferroelektrischen RAM-Speichers nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, dass der gegenseitige Abstand (b) der ferroelektrischen Speicherkondensatoren (C) gleich der Mindestfeaturegröße (F) eingestellt wird.
Herstellungsverfahren nach Anspruch 4, dadurch gekennzeichnet, dass es zur Bildung der Speicherkondensatoren (C) und der Luftspalte (20) folgende Schritte aufweist: (A) ganzflächige Abscheidung einer Schicht eines ferroelektrischen Materials (10) als Ferroelektrikum der Speicherkondensatoren; (B) Separieren des ferroelektrischen Materials (10) unter Bildung von Reihen erster Lücken in der ersten lateralen Richtung (y) und konformes Abscheiden einer mit den Plugs (4, 5) in Verbindung stehenden Elektrodenmaterialschicht (14) in die ersten Lücken und über dem ferroelektrischen Material (10); (C) Füllen der ersten Lücken durch Abscheiden einer ersten isolierenden Opferschicht (15) über der Schicht des Elektrodenmaterials (14); (D) Separieren des ferroelektrischen Materials (10), der Elektrodenmaterialschicht (14) und der ersten Opferschicht (15) in der zweiten lateralen Richtung (x) unter Bildung von zweiten Lücken, die die einzelnen Speicherkondensatorketten definieren; (E) Entfernen der ersten Opferschicht (15) und Abscheiden einer dünnen Schutzoxidschicht (16) über der Schicht des Elektrodenmaterials (14); (F) Abscheiden einer zweiten isolierenden Opferschicht (17) über der Schutzoxidschicht (16) und in die ersten und zweiten Lücken; (G) Abtragen der zweiten Opferschicht (17), der Schutzoxidschicht (16) und der zuoberst liegenden Schicht des Elektrodenmaterials (14) mit Stopp auf dem ferroelektri schen Material (10) zum Separieren der Elektroden jeweils benachbarter Speicherkondensatoren; (H) Entfernen der zweiten Opferschicht (17) unter Bildung der Luftspalte (20) in der ersten und zweiten lateralen Richtung (y, x) und (I) ganzflächiges Bedecken der Speicherkondensatorketten und der Luftspalte (20) mit einem Deckoxid (19), bei dem die Luftspalte frei bleiben.
Herstellungsverfahren nach Anspruch 5, dadurch gekennzeichnet, dass im Schritt (A) die Schicht des ferroelektrischen Materials (10) zwischen einer unteren und oberen dünnen Trennoxidschicht (11u, 11o) gebildet wird.
Herstellungsverfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Trennoxidschichten (11u, 11o) aus Al₂O₃ gebildet werden.
Herstellungsverfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die in Schritt (D) gebildeten zweiten Lücken bis auf das Niveau der Plugs (4, 5) geätzt werden.
Herstellungsverfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass im Schritt (C) die erste Opferschicht (15) aus SiO₂ gebildet wird.
Herstellungsverfahren nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass im Schritt (F) die zweite Opferschicht (17) aus Polymer gebildet wird.
Herstellungsverfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Polymerschicht (17) im Schritt (H) ausgebrannt wird.
Herstellungsverfahren nach Anspruche 4, dadurch gekennzeichnet, dass es zur Bildung der Speicherkondensatoren (C) und der Luftspalte (20) folgende Schritte aufweist: (A1) ganzflächige Abscheidung eines ferroelektrischen Materials (10) als Ferroelektrikum der Speicherkondensatoren (C); (B1) Separieren des ferroelektrischen Materials (10) unter Bildung von Reihen erster Lücken in der ersten lateralen Richtung (y) und konformes Abscheiden einer mit den Plugs (4, 5) in Verbindung stehenden Schicht eines Elektrodenmaterials (14) in die Lücken und über dem ferroelektrischen Material (10); (C1) Füllen der Lücken durch eine über der Schicht des Elektrodenmaterials (14) abgeschiedene isolierende Opferschicht (15); (D1) Abtragen der Opferschicht (15) und der zuoberst liegenden Schicht des Elektrodenmaterials (14) bis zum obersten Niveau des ferroelektrischen Materials (10) zum Separieren der Elektroden jeweils benachbarter Speicherkondensatoren; (E1) Entfernen der Opferschicht (15) aus den ersten Lücken unter Bildung der Luftspalte (20); (F1) Separieren des ferroelektrischen Materials (10) und der Schicht des Elektrodenmaterials (14) in der zweiten lateralen Richtung (x) unter Bildung zweiter Lücken, die die einzelnen Speicherkondensatorketten und die Luftspalte in der zweiten lateralen Richtung (x) definieren; (G1) konforme Abscheidung einer dünnen Schutzoxidschicht (16) über den Elektroden der Speicherkondensatoren und dem Ferroelektrikum, und (H1) ganzflächiges Bedecken der Speicherkondensatorketten und der Luftspalte (20) mit einem Deckoxid (19), bei dem die Luftspalte frei bleiben.
Herstellungsverfahren nach Anspruch 12, dadurch gekennzeichnet, dass in Schritt (A1) die Schicht des ferroelektrischen Materials (10) zwischen einer dünnen unteren und oberen Trennoxidschicht (11u, 11o) gebildet wird.
Herstellungsverfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Trennoxidschichten (11u, 11o) aus Al₂O₃ gebildet werden.
Herstellungsverfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass die Opferschicht (15) aus SiO₂ gebildet wird.
Herstellungsverfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass die in Schritt (G1) gebildete Schutzoxidschicht (16) aus Al₂O₃ gebildet wird.
Herstellungsverfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass das Deckoxid (19) in Schritt (H1) aus SiO₂ gebildet wird.
Herstellungsverfahren nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, dass die Schritte (E1) und (F1) gemeinsam ausgeführt werden, indem eine über dem Niveau der oberen Trennoxidschicht (11o) und der die ersten Lücken füllenden Opferschicht (15) abgeschiedene Hartmaske (13) so strukturiert wird, dass die Oberseite der Opferschicht (15) und die zweiten Lücken zwischen den Speicherkondensatorbetten in der zweiten lateralen Rich tung (x) bis zum Niveau der obersten Trennoxidschicht (11o) geöffnet und gemeinsam jeweils bis zum Niveau der den Boden der ersten und zweiten Lücken jeweils bedeckenden Schicht des Elektrodenmaterials (14) und der unteren Trennoxidschicht (11u) geätzt werden, wobei die Schritte (G1) und (H1) die Schutzoxidschicht (16) und das Deckoxid (19) über der Hartmaske (13) abscheiden.
Herstellungsverfahren nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, dass der Schritt (F1) vor dem Schritt (E1) ausgeführt wird, indem in Schritt (F1) eine über dem Niveau der oberen Trennoxidschicht (11o) und der die ersten Lücken füllenden Opferschicht (15) abgeschiedene Hartmaske (13a) so strukturiert wird, dass die obere Trennoxidschicht (11o) entlang den Luftspalten zwischen den in der zweiten lateralen Richtung (x) benachbarten Speicherkondensatoren geöffnet und dann die Ätzung dieser Luftspalte zur Trennung der benachbarten Speicherkondensatorketten ausgeführt wird, und indem in Schritt (E1) die Hartmaske (13a) entfernt und gleichzeitig die Opferschicht (15) aus den ersten Lücken zwischen den in der ersten lateralen Richtung (y) benachbarten Speicherkondensatoren herausgeätzt wird.
Herstellungsverfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass die Hartmaske (13a) aus Siliziumoxid besteht.