-
Die
Erfindung betrifft ein Elektronikbauteil, insbesondere RFID-Transponder,
mit mindestens einem aus organischen Feldeffekttransistoren gebildeten
Logik-Gatter.
-
Das
einfachste Logik-Gatter ist der Inverter, aus dem durch Kombination
mit weiteren Invertern und/oder weiteren elektronischen Bauelementen
alle komplexen Logik-Gatter, wie beispielsweise ANDs, NANDs, NORs
und dergleichen gebildet sein können.
Organische Logik-Gatter mit nur einer Art Halbleiter – typischerweise
handelt es sich um p-Halbleiter – als aktive Schicht sind anfällig gegen
Parameterschwankungen der einzelnen Bauteile. Das kann bedeuten,
daß diese
Schaltungen unzuverlässig oder überhaupt
nicht arbeiten, sobald einzelne Bauteile, wie Transistoren, die
vom Schaltungsdesign ermittelten Spezifikationen aufgrund von Abweichungen
im Herstellungsprozeß nicht
ausreichend erfüllen
können.
Zudem fließt
in diesen nur auf einer Halbleiterart basierenden Schaltungen je
nach verwendetem Schaltungskonzept zumindest während der Hälfte der Betriebszeit ein dissipativer
Strom, d.h. ein Strom, der nicht aus der Funktion der Schaltung
begründet
ist. Dadurch ist der Leistungsverbrauch deutlich höher als
eigentlich notwendig.
-
Solche
Logik-Gatter sind beispielsweise für RFID-Transponder (RFID =
Radio Frequency Identification) ungeeignet, denn die RFID-Transponder
beziehen ihre Versorgungsspannung aus einem mit einer kleinen Antenne
empfangenen und sodann gleichgerichteten Hochfrequenzsignal. RFID-Transponder
finden zunehmend Anwendung, um Waren oder Sicherheitsdokumente mit
elektronisch auslesbaren Informationen zu versehen. Sie finden so
beispielsweise Anwendung als elektronischer Strichcode für Konsumgüter, als
Kofferanhänger
zur Identifikation von Gepäck
oder als in den Einband eines Reisepasses eingearbeitetes Sicherheitselement, das
Authentifizierungsinformationen speichert.
-
In
dem Dokument KLAUK, H. et al.: Pentacene Thin Film Transistors and
Inverter Circuits. In: IEDM Tech. Dig., Dez. 1997, S. 539-542 ist
ein Inverter mit gleichartigen organischen Feldeffekttransistoren
beschrieben, der aus einem Lade-Feldeftekttransistor und einem Schalt-Feldeffekttransistor,
die in Reihe geschaltet sind, ausgebildet ist. Die Herstellung der
Feldeftekttransistoren ist durch thermische Abscheidung des organischen
Halbleitermaterials vorgesehen.
-
Es
sind auch Kombinationen von verschiedenen Halbleitern für Logik-Gatter
bekannt, doch wurden bisher nur organische mit anorganischen Halbleitern,
beispielsweise beschrieben in dem Dokument BONSE, M. et al.: Integrated
a-Si:H/Pentacene
Inorganic/Organic Complementary Circuits. In: IEEE IEDM 98, 1998,
S. 249-252, oder organische mit metall-organischen Halbleitern verknüpft, wie
das Dokument CRONE, B. K. et al,: Design and fabrication of organic
complementary circuits. In: J. Appl. Phys.. Vol. 89 Mai 2001, S.
5125-5132 berichtet.
Als Herstellungsmethode für
die Feldeffekt-Transistoren ist in beiden Dokumenten ebenfalls thermische
Abscheidung des organischen Halbleiters vorgesehen.
-
Aufgabe
der vorliegenden Erfindung ist es, ein verbessertes Elektronikbauteil
unter Verwendung von Feldeffekttransistoren anzugeben.
-
Erfindungsgemäß wird diese
Aufgabe gelöst, indem
ein Elektronikbauteil mit mindestens einem Logik-Gatter ausgebildet
ist, wobei das Logik-Gatter aus mehreren auf einem gemeinsamen Substrat
aufgebrachten Schichten gebildet ist, die zumindest zwei Elektrodenschichten,
zumindest eine aus einer Flüssigkeit
aufgebrachte, insbesondere organische, Halbleiterschicht und eine
Isolatorschicht umfassen und die so ausgebildet sind, daß das Logik-Gatter mindestens
zwei unterschiedlich aufgebaute Feldeffekttransistoren umfaßt.
-
Der
Begriff Flüssigkeit
umfaßt
dabei beispielsweise Suspensionen, Emulsionen, sonstige Dispersionen
oder auch Lösungen.
Solche Flüssigkeiten
können
beispielsweise durch Druckverfahren aufgebracht werden, wobei Parameter
wie Viskosität, Konzentration,
Siedetemperatur und Oberflächenspannung
das Druckverhalten der Flüssigkeit
bestimmen. Unter Feldeffekttransistoren werden im folgenden Feldeffekttransistoren
verstanden, deren Halbleiterschichten im wesentlichen aus den genannten Flüssigkeiten
aufgebracht worden sind.
-
Durch
die Ausbildung von zwei sich in ihrem Aufbau unterscheidenden, insbesondere
organischen Feldeffekttransistoren auf einem gemeinsamen Träger mit
zumindest einer aus Flüssigkeit
aufgebrachten Halbleiterschicht lassen sich Logik-Gatter mit Eigenschaften
ausbilden, die ansonsten nicht erzielbar sind.
-
Auf
diese Weise lassen sich schnellere Logik-Gatter realisieren als
durch die bisherige Ausbildung mit nur einer Halbleiter. So ist
es bis heute gängige
Praxis, Schaltungen basierend auf nur einer Sorte von Halbleitern
auf einem Träger
aufzubauen, d.h. auf Silizium basierende IC weisen nur auf Silizium
basierende Transistoren auf. Durch die Erfindung wird ermöglicht,
das Schaltungsdesign zu vereinfachen, die Schaltgeschwindigkeit
zu erhöhen,
die Leistungsaufnahme zu verringern und/oder die Zuverlässigkeit
zu erhöhen.
Gleichzeitig ist damit gewährleistet,
daß sich
diese Sorte von Logik-Gatter mit schnellen und kontinuierlichen
Herstellungsverfahren produzieren lassen, beispielsweise in einem
Rolle-zu-Rolle-Druckverfahren. Weiter zeichnen sich die erfindungsgemäßen Logik-Gatter
durch größere Unempfindlichkeit
gegenüber
Herstellungstoleranzen aus. Weiterer Vorteil der erfindungsgemäßen Logik-Gatter
ist ihr geringerer Leistungsverbrauch gegenüber herkömmlichen insbesondere organischen Logik-Gattern.
-
Die
Entwicklung des Schaltungslayouts muß also nicht mehr unter Einrechnung
von Reserven erfolgen, wie beispielsweise durch Überdimensionierung der einzelnen
Bauteile oder durch Einfügen
redundanter Bauelemente.
-
Bei
dem organischen Feldeffekttransistor, im weiteren als OFET bezeichnet,
handelt es sich um einen Feldeffekttransistor mit mindestens drei
Elektroden und einer Isolierschicht. Der OFET ist auf einem Trägersubstrat
angeordnet, das als festes Substrat oder als Folie, beispielsweise
als Polymer-Folie ausgebildet sein kann. Eine Schicht aus einem
organischen Halbleiter bildet einen leitfähigen Kanal, dessen Endabschnitte
durch eine Source-Elektrode und eine Drain-Elektrode gebildet sind.
Die Schicht aus einem organischen Halbleiter wird aus einer Flüssigkeit
aufgebracht. Die organischen Halbleiter können Polymere sein, die in
der Flüssigkeit
gelöst
sind. Die die Polymere enthaltende Flüssigkeit kann auch eine Suspension,
Emulsion oder sonstige Dispersion sein.
-
Der
Begriff des Polymers schließt
hier ausdrücklich
polymeres Material und/oder oligomeres Material und/oder Material
aus „small
moleculs" und/oder
Material aus „Nano-Partikel" ein. Schichten aus
Nano-Partikel können
beispielsweise mittels einer Polymersuspension aufbracht werden.
Es kann sich also bei dem Polymer auch um einen hybriden Werkstoff
handeln, beispielsweise um einen n-leitenden polymeren Halbleiter
auszubilden. Es handelt sich um alle Arten von Stoffen mit Ausnahme
der klassischen Halbleiter (kristallines Silizium oder Germanium)
und der typischen metallischen Leiter. Eine Beschränkung im
dogmatischen Sinne auf organisches Material im Sinne der Kohlenstoff-Chemie
ist demnach nicht vorgesehen. Vielmehr sind auch beispielsweise
Silicone eingeschlossen. Weiterhin soll der Begriff nicht im Hinblick
auf die Molekülgröße beschränkt sein,
sondern wie weiter oben ausgeführt, „small
moleculs" oder „Nano Partikel" einschließen. Nanopartikel
bestehen aus metallorganischen halbleiterorganischen Verbindungen,
die beispielsweise Zinkoxid als nicht organischen Bestandteil enthalten. Es
kann vorgesehen sein, daß die
Halbleiterschichten mit unterschiedlichem organischen Material ausgebildet
sind.
-
Der
leitfähige
Kanal ist mit einer Isolationsschicht abgedeckt, auf der eine Gate-Elektrode angeordnet
ist. Durch Anlegen einer Gate-Source-Spannung UGS zwischen
Gate-Elektrode und Source-Elektrode kann die Leitfähigkeit
des Kanals verändert
werden. Die Halbleiterschicht kann als p-Leiter oder als n- Leiter ausgebildet
sein. Die Stromleitung in einem p-Leiter erfolgt fast ausschließlich durch
Defektelektronen, die Stromleitung in einem n-Leiter fast ausschließlich durch
Elektronen. Die jeweils vorherrschend vorhandenen Ladungsträger werden
als Majoritätsträger bezeichnet.
Wenngleich die p-Dotierung
für organische
Halbleiter typisch ist, ist es doch möglich, das Material mit n-Dotierung auszubilden.
Als p-leitende Halbleiter können
Pentacen, Polyalkylthiophen etc. vorgesehen sein, als n-leitende
Halbleiter z. B. lösliche
Fulleren-Derivate.
-
Die
Majoritätsträger werden
durch die Ausbildung eines elektrischen Feldes in der Isolationsschicht
verdichtet, wenn eine Gate-Source-Spannung UGS geeigneter
Polarität
angelegt wird, d.h. bei p-Leitern eine negative Spannung bzw. bei
n-Leitern eine positive Spannung. Infolgedessen sinkt der elektrische
Widerstand zwischen der Drain-Elektrode und der Source-Elektrode.
Es kann sich nun bei Anlegen einer Drain-Source-Spannung UDS ein größerer Stromfluß zwischen
der Source- und der Drain-Elektrode ausbilden, als bei einer offenen
Gate-Elektrode. Es handelt sich bei einem Feldeffekttransistor also um
einen gesteuerten Widerstand. Das erfindungsgemäße Logik-Gatter vermeidet nun
durch Kombination zweier unterschiedlich ausgebildeter Feldeffekttransistoren,
insbesondere OFETs, den Nachteil von Kombinationen gleichartiger
Feldeffekttransistoren, insbesondere OFETs, einen dissipativen Strom
auszubilden, d.h. einen Stromfluß zu zeigen, wenn sie nicht
angesteuert sind.
-
Vorteilhafte
Ausbildungen der Erfindung werden in den Unteransprüchen bezeichnet.
-
Es
ist vorgesehen, daß die
mindestens zwei unterschiedlichen Feldeffekttransistoren sich in
ihrer Dicke unterscheidende Halbleiterschichten aufweisen. Die Ausbildung
der unterschiedlichen Dicke kann durch löslich ausgebildete Halbleiter
vorteilhafterweise in einem Druckprozeß vorgesehen sein. Dazu kann
bei organischen Halbleitern vorgesehen sein, die Polymerkonzentration
des Halbleiters zu variieren. Auf diese Weise bildet sich nach dem
Abdampfen des Lösungsmittels
eine von der Polymerkonzentration abhängige Schichtdicke des organischen
Halbleiters aus.
-
Es
kann auch vorgesehen sein, daß die Halbleiterschichten
der Feldeffekttransistoren mit unterschiedlicher Leitfähigkeit
ausgebildet sind. Die Leitfähigkeit
der insbesondere organischen Halbleiterschicht kann beispielsweise
durch eine Hydrazin-Behandlung und/oder durch gezielte Oxidation erniedrigt
oder erhöht
werden. Damit kann der mit einem solchen Halbleitermaterial ausgebildete
Feldeffekttransistor so eingestellt sein, daß seine Off-Ströme nur um
etwa eine Größenordnung
unter den On-Strömen
liegen. Der Off-Strom ist der Strom, der im Feldeffekttransistor
zwischen Source-Elektrode und Drain-Elektrode fließt, wenn
kein elektrisches Potential an der Gate-Elektrode anliegt. Der On-Strom
ist der Strom, der im Feldeffekttransistor zwischen Source-Elektrode
und Drain-Elektrode fließt,
wenn ein elektrisches Potential an der Gate-Elektrode anliegt, beispielsweise
ein negatives Potential, wenn es sich um einen Feldeffekttransistor mit
p-Leitung handelt.
-
Weiter
ist es vorteilhaft unterschiedliche Sorten von Halbleitern zu verwenden
oder eine unterschiedliche Kombination von Halbleitern zur Ausbildung
einer elektronischen Funktionsschicht nebeneinander anzuordnen,
und so Eigenschaften wie Ladungsbeweglichkeit, Schaltgeschwindigkeit
und Leistungs- oder Schaltverhalten gezielt zu beeinflussen.
-
Es
kann auch vorgesehen sein, daß die
Feldeffekttransistoren sich in der Ausbildung der Isolatorschicht
unterscheiden. Sie können
Isolatorschichten unterschiedlicher Dicke und/oder unterschiedlichen Materials
aufweisen. Die Isolatorschichten der mindestens zwei unterschiedlich
ausgebildeten Feldeffekttransistoren können sich aber auch in ihrer
Permeabilität
unterscheiden und so die ausbildbare Ladungsträgerdichte in den Halbleiterschichten
beeinflussen oder als Dielektrikum zur kapazitiven Kopplung von
Elektroden ausgebildet sein, beispielsweise zur Kopplung der Gate-Elektrode mit der
Source- oder Drain-Elektrode des gleichen Feldeffekttransistors.
-
Besonders
kostengünstig
ist die unterschiedliche flächige
Strukturierung der Schichten möglich. Das
ist bei einem Druckverfahren besonders einfach möglich, so daß hierbei
das Verhalten der Feldeffekttransistoren nach der Trial-and-Error-Methode
optimiert werden kann, ohne die funktionellen Abhängigkeiten
im einzelnen zu kennen. Die beiden unterschiedlichen Feldeffekttransistoren
können
beispielsweise mit unterschiedlichen Kanalbreiten und/oder Kanallängen ausgebildet
sein. Vorzugsweise können streifenförmige Strukturen
vorgesehen sein. Es können
aber auch beliebig konturierte Strukturen vorgesehen sein, beispielsweise
zur Ausbildung der Elektroden der Feldeffekttransistoren, wie der
Gate-Elektrode. Bei den geometrischen Abmessungen handelt es sich
um Abmessungen im μm-Bereich, beispielsweise
um Kanalbreiten von 30 μm
bis 50 μm
mit der Tendenz zu noch kleineren Abmessungen, um hohe Schaltgeschwindigkeiten
und geringe Kapazitäten zwischen
den Elektroden zu erhalten. Aus der herkömmlichen Silizium-Technologie
ist bekannt, daß Bauelemente-Kapazitäten hohe
Verlustleistungen hervorrufen und deshalb entscheidenden Einfluß auf die
Minimierung des Leistungsbedarfs der Schaltung haben.
-
Auf
diese Weise können
auch Feldeffekttransistoren mit unterschiedlicher Schaltkapazität ausgebildet
werden, beispielsweise zur Ausbildung unterschiedlichen Schaltverhaltens.
-
Es
kann vorgesehen sein, die mindestens zwei unterschiedlichen Feldeffekttransistoren
nebeneinander oder übereinander
anzuordnen. Auf diese Weise können
Schaltungsentwürfe
besonders einfach in Layouts übertragen
werden und beispielsweise Durchkontaktierungen, sog. Vias, in ihrer
Anzahl minimiert werden. Die Anordnung der Feldeffekttransistoren
kann aber auch aus funktionellen Gründen vorgesehen sein, beispielsweise
um zwei Feldeffekttransistoren mit gemeinsamer Gate-Elektrode auszubilden,
wobei eine Anordnung der beiden Feldeffekttransistoren übereinander
besonders vorteilhaft sein kann.
-
Die
Feldeffekttransistoren können
mit gleicher oder mit unterschiedlicher Orientierung angeordnet
sein. Es ist vorgesehen, daß die
mindestens zwei unterschiedlich ausgebildeten Feldeffekttransistoren
mit Bottom-Gate- oder Top-Gate-Orientierung angeordnet sein können.
-
Es
kann vorgesehen sein, die mindestens zwei unterschiedlichen Feldeffekttransistoren
so zu variieren, daß sie
mit einer unterschiedlichen Widerstandskennlinie und/oder einem
unterschiedlichen Schaltverhalten ausgebildet sind. Die Widerstandskennlinie
kann beispielsweise durch Änderung
der Dicke der Halbleiterschicht verändert werden, wobei durch Ausbildung
besonders dünner
Schichten – vorzugsweise
bei Schichten im Bereich von 5 nm bis 30 nm -zusätzliche Effekte einstellbar
sind, die bei dickeren Schichten in der Größenordnung von 200 nm nicht
zu beobachten sind.
-
Die
mindestens zwei unterschiedlichen Feldeffekttransistoren können in
einer Parallel- und/oder Reihenschaltung miteinander verbunden sein.
Es kann beispielsweise vorgesehen sein, daß zwei unterschiedlich ausgebildete
Feldeffekttransistoren, insbesondere zwei OFETs, in Reihenschaltung
den Last-OFET und
den Schalt-OFET bilden. Es kann aber beispielsweise auch vorgesehen
sein, daß Last-OFET
und/oder Schalt-OFET durch Parallel- oder Reihenschaltung zweier
oder mehrerer unterschiedlicher OFET ausgebildet sind. Auf diese
Weise kann ein als Inverter ausgebildetes Logik-Gatter beispielsweise
aus vier – vorzugsweise
unterschiedlichen – Feldeffekttransistoren
ausgebildet sein. Solche Logik-Gatter können zu einem Ringoszillator
verbunden sein, der insbesondere in RFID-Transpondern als Logikschaltung
bzw. Schwingungserzeuger einsetzbar ist.
-
Die
erfindungsgemäße Lösung ist
nicht auf die galvanische Kopplung der Feldeffekttransistoren beschränkt. Vielmehr
kann vorgesehen sein, die Feldeffekttransistoren kapazitiv miteinander
zu koppeln, beispielsweise indem eine Gate-Elektrode und eine weitere
Elektrode so vergrößert werden,
daß sie zusammen
mit der Isolationsschicht einen Kondensator mit ausreichender Kapazität bilden.
Wegen der möglichen
sehr geringen Schichtdicke der Isolationsschicht und ggf. weiterer
zwischen den kapazitiv gekoppelten Elektroden angeordneten Schichten
sind trotz kleiner Elektrodenflächen
vergleichsweise hohe Kapazitätswerte
ausbildbar.
-
Es
kann auch vorgesehen sein, die unterschiedlichen Feldeffekttransistoren
mit Halbleiterschichten unterschiedlichen Leitungstyps auszubilden,
also mit p- leitender
und n-leitender Halbleiterschicht. Wenngleich noch p-leitende Halbleiterschichten
zur Ausbildung von OFETs bevorzugt sind, so ist doch das Aufbringen
einer n-leitenden Schicht nicht schwieriger als das Aufbringen einer
p-leitenden Schicht. Auf diese Weise können zwischen den beiden aneinander
grenzenden Schichten auch p-n-Übergänge ausgebildet
sein.
-
Das
erfindungsgemäße Logik-Gatter
ist so ausgebildet, daß es
im wesentlichen durch Drucken (z.B. durch Tiefdruck, Siebdruck,
Tampondruck) und/oder Rakeln herstellbar ist. Der gesamte Aufbau ist
also darauf gerichtet, Schichten auszubilden, die in ihrem Zusammenwirken
das Logik-Gatter bilden und die durch die beiden genannten Verfahren
strukturierbar sind. Dazu stehen erprobte Ausrüstungen bereit, wie sie beispielsweise
zur Produktion von optischen Sicherheitselementen vorgesehen sind.
Die erfindungsgemäßen Gatter
sind also auf den gleichen Anlagen herstellbar.
-
Die
unterschiedliche Ausbildung der Feldeffekttransistoren ist besonders
gut zu erreichen, wenn die Schichten der mindestens zwei unterschiedlichen Feldeftekttransistoren,
insbesondere der OFETs als druckbare halbleitende Polymere und/oder
druckbare isolierende Polymere und/oder leitfähige Druckfarben und/oder metallische
Schichten ausgebildet sind.
-
Die
Dicke der löslichen
polymeren Schicht ist besonders einfach durch ihren Lösungsmittelanteil einstellbar.
Es kann aber auch vorgesehen sein, daß die Dicke der löslichen
organischen Schicht durch ihre Auftragsmenge einstellbar ist, beispielsweise wenn
das Aufbringen der Schicht durch Tampondruck oder durch Rakeln vorgesehen
ist. Auf diese Weise lassen sich vorzugsweise dickere Schichten ausbilden.
Alternativ dazu kann der schichtweise Aufbau einer Schicht vorgesehen
sein. Wenn beispielsweise die mindestens zwei unterschiedlichen Feldeftekttransistoren
eine Halbleiterschicht gleichen Materials mit unterschiedlicher
Dicke aufweisen, kann in einem ersten Durchlauf die dünne Schicht des
einen Feldeffekttransistors aufgebracht werden und in einem oder
mehreren weiteren Durchläufen diese
Grundschicht für
den anderen Feldeffekttransistor verstärkt werden. Dazu kann vorgesehen
sein, die Schichten mit unterschiedlichem Lösungsmittelanteil aufzubringen,
d.h. die Grundschicht mit einem hohen Lösungsmittelanteil und die weitere
Schicht bzw. die weiteren Schichten mit einem geringen Lösungsmittelanteil.
-
Vorzugsweise
kann vorgesehen sein, daß das
auf die vorstehend beschriebene Weise erzeugte Elektronikbauteil
von einem mehrschichtigen flexiblen Folienkörper gebildet ist. Die Flexibilität des Elektronikbauteils
kann es besonders widerstandsfähig machen,
insbesondere, wenn es auf einen flexiblen Untergrund aufgebracht
ist. Im übrigen
sind die erfindungsgemäß als mehrschichtige
flexible Folienkörper
ausgebildeten organischen Elektronikbauteile völlig unempfindlich gegen Stoßbelastungen
und sind im Gegensatz zu auf starren Substraten aufgebrachten Bauteilen
einsetzbar in Applikationen, bei denen Leiterplatten vorgesehen
sind, die sich der Kontur des elektronischen Gerätes anschmiegen. Diese sind
mit wachsender Tendenz für
Geräte
mit unregelmäßig ausgebildeten
Konturen, wie Handys und elektronische Kameras, vorgesehen.
-
Es
kann vorgesehen sein, Sicherheitselemente, Warenetiketten oder Tickets
mit einem oder mehreren erfindungsgemäßen Logik-Gattern auszubilden.
-
Die
Erfindung wird nun anhand der Zeichnungen näher erläutert. Es zeigen
-
1 und 2 schematische
Schnittdarstellungen eines ersten Ausführungsbeispiels;
-
3a und 3b Grundschaltbilder
der ersten Ausführungsbeispiele
in 1 und 2;
-
4 eine
schematische Schnittdarstellung eines zweiten Ausführungsbeispiels;
-
5 eine
schematische Schnittdarstellung eines dritten Ausführungsbeispiels;
-
6 eine
schematische Schnittdarstellung eines vierten Ausführungsbeispiels;
-
7 ein
Grundschaltbild der Ausführungsbeispiele
in 5 und 6;
-
8 ein
schematisches Strom-Spannungs-Diagramm eines Logik-Gatters;
-
9a ein
erstes schematisches Ausgangskennlien-Diagramm eines Logik-Gatters
mit unterschiedlich ausgebildeten organischen Feldeffekttransistoren;
-
9b ein
zweites schematisches Ausgangskennlien-Diagramm eines Logik-Gatters
mit unterschiedlich ausgebildeten organischen Feldeffekttransistoren.
-
1 und 2 zeigen
jeweils in einer schematischen Schnittdarstellung ein Logik-Gatter 3, gebildet
aus zwei unterschiedlich ausgebildeten organischen Feldeftekttransistoren 1, 2,
im folgenden als OFET bezeichnet, die auf einem Substrat 10 angeordnet
sind. Es kann sich dabei aber auch um Feldeffekttransistoren handeln,
die nicht oder nicht vollständig
aus organischem Halbleitermaterial ausgebildet sind. Bei dem Substrat
kann es sich beispielsweise um ein plättchenförmiges Substrat oder um eine
Folie handeln. Bei der Folie handelt es sich vorzugsweise um eine
Kunststoff-Folie mit einer Stärke
von 6 μm
bis 200 μm,
vorzugsweise mit einer Stärke
von 19 μm
bis 100 μm,
vorzugsweise als Polyester-Folie ausgebildet.
-
Der
erste OFET 1 ist gebildet aus einer ersten Halbleiterschicht 13 mit
einer Source-Elektrode 11 und einer Drain-Elektrode 12.
Auf der Halbleiterschicht 13 ist eine Isolatorschicht 14 angeordnet
mit einer auf dieser Schicht angeordneten Gate-Elektrode 15.
-
Diese
Schichten können
beispielsweise durch ein Druckverfahren bereits partiell oder musterförmig strukturiert
aufgebracht werden. Dazu ist vorgesehen, insbesondere die Halbleiterschicht
aus einer Flüssigkeit
heraus aufzubringen. Der Begriff Flüssigkeit umfaßt dabei
beispielsweise Suspensionen, Emulsionen, sonstige Dispersionen oder
auch Lösungen.
Für die
Herstellung von Lösungen
sind die für
die Schichten vorgesehenen organischen Materialien als lösbare Polymere
ausgebildet, wobei der Begriff des Polymers hierbei, wie weiter
oben bereits beschrieben, auch Oligomere und „small moleculs" sowie Nano-Partikel
einschließt.
Bei dem organischen Halbleiter kann es sich beispielsweise um Pentacen
handeln. Es können
mehrere Parameter der Flüssigkeit
variiert werden:
- – die Viskosität der Flüssigkeit,
sie bestimmt das Druckverhalten;
- – die
Polymerkonzentration der druckfertigen Mischung, sie bestimmt die
Schichtdicke;
- – die
Siedetemperatur der Flüssigkeit,
sie bestimmt, welches Druckverfahren einsetzbar ist;
- – die
Oberflächenspannung
der druckfertigen Mischung, sie bestimmt die Benetzungsfähigkeit
des Trägersubstrats
oder anderer Schichten.
-
Es
kann auch vorgesehen sein, wie weiter vorstehend ausführlich beschrieben,
die Schichten durch mehrmalig aufeinanderfolgendes Drucken mit variabler
Schichtdicke auszubilden.
-
Es
kann auch vorgesehen sein, auf das Substrat 10 einen härtbaren
Lack aufzubringen und diesen vor dem Härten so zu strukturieren, daß Vertiefungen
ausgebildet sind, in die beispielsweise Halbleiterschichten durch
Rakeln eingebracht werden. Solche Verfahrensschritte können vorgesehen
sein, um beispielsweise optische Sicherheitselemente, die unter
Verwendung aushärtbarer
Lackschichten hergestellt werden, mit den ertindungsgemäßen Logik-Gattern
zu kombinieren.
-
Die
Elektroden 11, 12 und 15 bestehen vorzugsweise
aus einer leitfähigen
Metallisierung, vorzugsweise aus Gold oder Silber. Es kann jedoch auch
vorgesehen sein, die Elektroden 11, 12 und 15 aus
einem anorganischen elektrisch leitfähigen Material auszubilden,
beispielsweise aus Indium-Zinn-Oxid,
oder aus einem leitfähigen
Polymer, beispielsweise Polyanilin oder Polypyrol.
-
Die
Elektroden 11, 12 und 15 können hierbei beispielsweise
durch ein Druckverfahren (Tiefdruck, Siebdruck, Tampondruck) oder
durch ein Beschichtungsverfahren bereits partiell und musterförmig strukturiert
auf das Substrat 10 bzw. auf die organische Isolatorschicht 14 oder
eine andere im Herstellungsverfahren vorgesehene Schicht aufgebracht werden.
Es ist jedoch auch möglich,
die Elektrodenschicht auf das Substrat 10 oder eine andere
im Herstellungsverfahren vorgesehene Schicht vollflächig oder
teilflächig
aufzubringen und sodann durch ein Belichtungs- und Ätzverfahren
oder durch Ablation, beispielsweise mittels eines gepulsten Lasers,
partiell wieder zu entfernen und so zu strukturieren.
-
Bei
den Elektroden 11, 12 und 15 handelt
es sich um Strukturen im μm-Bereich.
Die Gate-Elektrode 15 beispielsweise kann eine Breite von
50 μm bis 1000 μm und eine
Länge von
50 μm bis
1000 μm
haben. Die Dicke einer solchen Elektrode kann 0,2 μm und weniger
sein.
-
Der
zweite OFET 2 ist gebildet aus einer ersten organischen
Halbleiterschicht 23 mit einer Source-Elektrode 21 und
einer Drain-Elektrode 22. Auf der organischen Halbleiterschicht 23 ist
eine organische Isolatorschicht 24 angeordnet mit einer
auf dieser Schicht angeordneten Gate-Elektrode 25.
-
In 1 ist
die Drain-Elektrode 12 des ersten OFET 1 mit der
Source-Elektrode 21 des zweiten OFET 2 und mit
der Gate-Elektrode 25 des zweiten OFET 2 mittels
der elektrisch leitenden Verbindungsschichten 20 verbunden.
-
Weiter
ist es auch möglich,
dass die Gate-Elektrode 25 anstatt mit der Source-Elektrode 21 mit
der Drain-Elektrode 22 verbunden ist.
-
In 2 sind
die Gate-Elektrode 15 des ersten OFET 1 und die
Gate-Elektrode 25 des zweiten OFET 2 sowie die
Drain-Elektrode 12 des ersten OFET 1 und die Drain-Elektrode 22 des
zweiten OFET 2 mit elektrisch leitenden Verbindungsschichten 20 verbunden.
-
In
diesen Ausführungsbeispielen
gemäß 1 und 2 liegen
beide OFET 1, 2 mit gleicher Orientierung nebeneinander,
d.h. beispielsweise die Gate-Elektroden 15, 25 sind
in einer Ebene angeordnet. Im dargestellten Fall ist für beide
OFET die Top-Gate-Orientierung gewählt, die beiden Gate-Elektroden 15, 25 sind
also als oberste Schicht ausgebildet. Es kann aber auch vorgesehen
sein, daß für beide
OFET die Bottom-Gate-Orientierung gewählt ist, bei der die beiden
Gate-Elektroden 15, 25 unmittelbar auf dem Substrat 10 angeordnet
sind.
-
Wie
in 1 und 2 zu erkennen, können die
die elektrischen Eigenschaften der beiden OFET 1, 2 bestimmenden
organischen Halbleiterschichten 13, 23 und/oder
die organischen Isolatorschichten 14, 24 mit unterschiedlicher
Schichtdicke ausgebildet sein, wobei in dem dargestellten Ausführungsbeispiel beide
OFET 1, 2 mit gleicher Gesamtschichtdicke ausgebildet
sind. Es kann vorzugsweise vorgesehen sein, daß die organischen Halbleiterschichten 13, 23 in
Streifen aufgebracht sind. Zur Ausbildung unterschiedlichen elektrischen
Verhaltens beider OFET 1, 2 kann vorgesehen sein,
die Dicke und/oder die Kanallänge,
d.h. den Abstand zwischen der Source-Elektrode 11, 21 und
der Drain-Elektrode 12, 22, und/oder das Material
der organischen Halbleiterschichten 13, 23 beider
OFET 1, 2 unterschiedlich auszubilden. Das Material
der organischen Halbleiterschichten 13, 23 kann
beispielsweise gleich oder unterschiedlich stark dotiert sein. Die
Halbleiterschichten 13, 23 können als p-Leiter oder als
n-Leiter ausgebildet sein. Die Stromleitung in einem p-Leiter erfolgt fast
ausschließlich
durch Defektelektronen, die Stromleitung in einem n-Leiter erfolgt
fast ausschließlich
durch Elektronen. Die jeweils vorherrschend vorhandenen Ladungsträger werden
als Majoritätsträger bezeichnet.
Wenngleich die p-Dotierung für
organische Halbleiter typisch ist, ist es doch möglich, das Material mit n-Dotierung
auszubilden. So kann beispielsweise der p-leitende Halbleiter aus
Pentacen, Polythiophen ausgebildet sein, der n-leitende Halbleiter
beispielsweise aus Poly-Phenylen-Vinylen-Derivaten
oder Fulleren-Derivaten.
-
Wenn
beide organischen Halbleiterschichten 13, 23 unterschiedliche
Majoritätsladungsträger besitzen,
ist ein Logik-Gatter 3 mit Halbleiterschichten 13, 23 komplementärer Leitfähigkeit
ausgebildet. Ein solches Gatter ist beispielsweise in 2 dargestellt und
zeichnet sich dadurch aus, dass jeweils einer der beiden Feldeffekttransistoren
keinen Stromfluss zwischen Source und Drain zulässt, solange sich die Eingangsspannung
des Logik-Gatters nicht verändert,
d.h. das Gatter einen seiner beiden Schaltzustände einnimmt. Ein dissipativer
Querstrom durch das Gatter fließt
nur während
des Schaltvorgangs. Infolgedessen weisen Logikschaltungen mit den
erfindungsgemäßen Logik-Gattern eine deutlich
geringere Stromaufnahme auf als Logikschaltungen, die aus identischen
OFETs gebildet sind. Das ist besonders vorteilhaft, wenn nur gering
belastbare Stromquellen zur Verfügung
stehen, wie das beispielsweise bei RFID-Transpondern der Fall ist,
die ihre Energie aus einem gleichgerichteten Antennensignal erhalten, das
in einem Kondensator gespeichert wird.
-
Die 3a und 3b zeigen
die beiden Grundschaltungen, die mit dem ersten Ausführungsbeispiel
in 1 und 2 darstellbar sind. Zur besseren
Veranschaulichung sind die Positionen in 1 und 2 beibehalten
worden.
-
3a zeigt
ein Logik-Gatter 3, gebildet aus zwei unterschiedlichen
OFET 1 und 2 mit Halbleiterschichten vom gleichen
Leitungstyp. Die beiden OFET 1, 2 sind in Reihe
geschaltet, wobei die Drain-Elektrode 12 des ersten OFET 1 mit
der Source-Elektrode 21 des zweiten OFET 2 verbunden
ist. Die Gate-Elektrode 15 des
OFET 1 bildet den Eingang des Logik-Gatters, die Gate-Elektrode 25 des OFET 2 ist
mit der Source-Elektrode 21 des OFET 2 verbunden.
Bei dem Logik-Gatter kann es sich um einen Inverter mit Last-OFET 2 und
Schalt-OFET 1 handeln.
-
3b zeigt
ein Logik-Gatter 3, gebildet aus zwei unterschiedlichen
OFET 1 und 2 von unterschiedlichem Dotierungstyp.
Ein solches Logik-Gatter ist, wie weiter oben beschrieben, mit geringerem Leistungsverbrauch
ausgebildet als ein OFET-Logik-Gatter nach dem Stand der Technik.
Die beiden OFET 1, 2 sind in Reihe geschaltet,
wobei die Drain-Elektrode 12 des ersten OFET 1 mit
der Drain-Elektrode 22 des zweiten OFET 2 verbunden ist.
Die Gate-Elektroden 15 und 25 der beiden OFET sind
miteinander verbunden und stellen den Eingang des Logik-Gatters
dar.
-
4 zeigt
nun ein zweites Ausführungsbeispiel,
bei dem die beiden OFET 1, 2 nebeneinander mit
unterschiedlicher Orientierung auf dem Substrat 10 angeordnet
sind. Dabei ist der erste OFET 1 so angeordnet, daß die Source-Elektrode 11 und
die Drain-Elektrode 12 unmittelbar auf dem Substrat 10 angeordnet
sind und auf diesen nacheinander folgend die Halbleiterschicht 13,
die Isolatorschicht 14, die zweite, sich von der ersten
unterscheidende Halbleiterschicht 23 und die Gate-Elektrode 15.
Eine solche Orientierung des OFET ist als Top-Gate-Orientierung
bezeichnet. Der zweite OFET 2 ist nun so angeordnet, daß die Gate-Elektrode 25 auf
dem Substrat 10 angeordnet ist und die Source-Elektrode 21 und
die Drain-Elektrode 22 auf dem OFET 2 oben aufliegend
angeordnet sind. Eine solche Orientierung ist als Bottom-Gate-Orientierung bezeichnet.
Die Gate-Elektrode 25 des OFET 2 ist mit dem Source-Kontakt 21 von
OFET 2 und dem Drain-Kontakt 12 von OFET 1 mittels
der elektrisch leitenden Verbindungsschicht 20 verbunden,
die in diesem Ausführungsbeispiel
abschnittsweise als zum Substrat 10 senkrecht verlaufende
Durchkontaktierung ausgebildet ist.
-
Bei
dem dargestellten Ausführungsbeispiel kann
vorzugsweise vorgesehen sein, daß die jeweils in einer Ebene
angeordneten Elektroden aus gleichem Material ausgebildet sind,
beispielsweise aus einer leitfähigen
Druckfarbe oder aus einer aufgesputterten, galvanisierten oder aufgedampften
Metallschicht. Es kann aber auch vorgesehen sein, daß sie aus
jeweils unterschiedlichen Materialien ausgebildet sind, vorzugsweise,
wenn damit ein vorteilhafter funktioneller Effekt verbunden ist.
-
In
dem in 4 dargestellten Ausführungsbeispiel sind die Halbleiterschichten 13 und 23 und die
Isolatorschicht 14 als beiden OFET 1, 2 gemeinsame
Schichten ausgebildet. Dabei stellt für OFET 1 ausschließlich die
Halbleiterschicht 13 die Verbindung zwischen Source 11 und
Drain 12 her. Der für die
Funktion des OFET 1 notwendige leitfähige Kanal bildet sich in dieser
Halbleiterschicht 13 an der Grenzfläche zur Isolatorschicht 14 aus.
Für OFET 2 stellt
dagegen ausschließlich
die Halbleiterschicht 23 die Verbindung zwischen Source 21 und
Drain 22 her. Wie in 4 gut zu
erkennen ist, sind die OFET 1, 2 mit unterschiedlicher
Geometrie ausgebildet, hier insbesondere mit unterschiedlicher Kanallänge. Es
kann aber auch vorgesehen sein, daß beide OFET 1, 2 mit
unterschiedlichen Halbleiterschichten und/oder Isolatorschichten
ausgebildet sind.
-
Die
mit dem in 4 dargestellten zweiten Ausführungsbeispiel
ausbildbaren Grundschaltungen entsprechen den in 2a und 2b dargestellten Grundschaltungen.
-
Es
kann vorgesehen sein, daß die
beiden OFET 1, 2 durch weitere, in den 2a, 2b nicht
dargestellte Verbindungsleitungen so miteinander verbunden sind,
daß sie
untereinander oder mit anderen Bauelementen in Parallel- oder Reihenschaltung
verbunden sind.
-
Das
Grundschaltbild des in 4 dargestellten Ausführungsbeispiels,
bei dem die beiden OFET 1, 2 mit gemeinsamen Halbleiterschichten
ausgebildet sind, die als p-Leiter oder als n-Leiter ausgebildet sein
können,
zeigt 2a.
-
2b zeigt das Grundschaltbild eines gegenüber 4 abgewandelten
Ausführungsbeispiels,
bei dem die beiden Halbleiterschichten der OFET 1, 2 unterschiedlich
und mit komplementärem Leitungstyp
ausgebildet sind. Dieser Fall ergibt sich aus der Zeichnung in 4,
indem die eingezeichnete Verbindung 20 ausschließlich die
beiden Gate-Kontakte 15 und 25 verbindet, während zusätzlich eine
der Verbindung 20 gleichartige Verbindung zwischen Drain-Kontakt 22 von
OFET 2 und Drain 12 von OFET 1 gelegt
wird.
-
5 zeigt
ein drittes Ausführungsbeispiel, bei
dem die beiden OFET 1, 2 übereinanderliegend auf dem
Substrat 10 angeordnet sind und mit einer gemeinsamen Gate-Elektrode 15 ausgebildet
sind. Die Source-Elektrode 11 und die Drain-Elektrode 12 des
ersten OFET 1 sind also unmittelbar auf dem Substrat 10 aufliegend
angeordnet, die Source-Elektrode 21 und die Drain-Elektrode 22 sind
als oberste Schicht der aufeinanderliegenden OFET 1, 2 ausgebildet.
Das aus den beiden OFET 1, 2 gebildete Logik-Gatter
ist also aus insgesamt 7 Schichten aufgebaut. Dabei können Schichten
mit gleicher Funktion gleich oder unterschiedlich aufgebaut sein,
wobei vorgesehen ist, daß mindestens
eine der Schichten eines Schichtenpaares unterschiedlich ausgebildet ist.
Beispielsweise kann vorgesehen sein, daß die Halbleiterschichten 13, 23 mit
unterschiedlichem Leitungstyp (p-Leitung, n-Leitung) und/oder unterschiedlicher
Geometrie ausgebildet sind.
-
Die
beiden Drain-Elektroden 12, 22 sind mit der als
Durchkontaktierung ausgebildeten elektrischen Leiterbahn 20 verbunden.
-
6 zeigt
nun ein viertes Ausführungsbeispiel,
bei dem die beiden OFET 1, 2 übereinanderliegend auf dem
Substrat 10 angeordnet sind und mit einer gemeinsamen Gate-Elektrode 15 ausgebildet sind,
wobei jedoch beide OFET 1, 2 mit gleicher Orientierung
auf dem Substrat angeordnet sind. Die gemeinsame Gate-Elektrode 15 ist
dabei als oberste Schicht des Logik-Gatters ausgebildet, das wie
das in 5 dargestellte Logik-Gatter mit 7 Schichten
ausgebildet ist.
-
Die
Source-Elektrode 11 und die Drain-Elektrode 12 des
ersten OFET 1 sind in dem dargestellten Beispiel als erste
Schicht unmittelbar auf dem Substrat 10 angeordnet und
von der Halbleiterschicht 13 überdeckt. Auf der Halbleiterschicht 13 ist
die Isolatorschicht 14 angeordnet. Der zweite OFET 2 ist
nun mit der gleichen Orientierung und der gleichen Schichtenfolge
auf dem OFET 1 angeordnet, d.h. die Source-Elektrode 21 und
die Drain-Elektrode 22 sind auf der Isolatorschicht 14 aufgebracht
und mit der Halbleiterschicht 23 überdeckt, auf der die Isolatorschicht 24 des
OFET 2 aufgebracht wird. Darauf ist die gemeinsame Gate-Elektrode 15 als
abschließende
Schicht angeordnet.
-
Die
beiden Drain-Elektroden 12, 22 sind mit der elektrisch
leitenden Verbindungsschicht 20 verbunden, die als Durchkontaktierung
ausgebildet ist.
-
Es
kann aber auch vorgesehen sein, daß die vorstehend beschriebene
Anordnung so ausgebildet ist, daß die gemeinsame Gate-Elektrode 15 als
unterste, unmittelbar auf dem Substrat 10 aufliegende Schicht
ausgebildet ist.
-
Wegen
der vorstehend beschriebenen Möglichkeit,
die Anordnung der das Logik-Gatter bildenden Schichten um 180° zu drehen,
kann eine besonders vorteilhafte Topologie miteinander verschalteter Logik-Gatter
oder anderer Bauelemente ausgebildet sein und auf diese Weise beispielsweise
Durchkontaktierungen zur Verbindung der Logik-Gatter bzw. Bauelemente
vermieden bzw. in ihrer Anzahl minimiert sein.
-
Die 7 zeigt
nun die mit den in 5 und 6 dargestellten
Ausführungsbeispielen
mögliche Grundschaltung.
-
Die
beiden OFET 1, 2 bilden jeweils ein Logik-Gatter
mit gemeinsamer Gate-Elektrode 15 und miteinander
leitend verbundenen Drain-Elektroden 12, 22. Die
beiden Source-Elektroden 11 und 21 bilden weitere
Anschlüsse
des Logik-Gatters
für Versorgungsspannung
und Masse. Das in der 7 dargestellte Logik-Gatter
kann bezüglich
des Leitungstyps der Halbleiterschichten unterschiedlich ausgebildet
sein. Es kann sich dabei um Halbleiterschichten gleichen Leitungstyps
handeln oder um Halbleiterschichten, die mit komplementärem Leitungstyp
ausgebildet sind.
-
8 zeigt
nun ein Beispiel eines Strom-Spannungs-Diagramms eines als Inverter ausgebildeten
Logik-Gatters mit OFET. Ein Logik-Gatter mit einem OFET kann einen
Inverter bilden, bei dem die Source-Elektrode mit der Schaltungs-Masse
verbunden ist, die Gate-Elektrode den Eingang des Inverters bildet
und die Drain-Elektrode den Ausgang des Inverters bildet und über einen Lastwiderstand
mit der Versorgungsspannung verbunden ist. Sobald nun die Gate-Elektrode
mit einer Eingangsspannung verbunden ist, bildet sich ein Stromfluß zwischen
Source-Elektrode und Drain-Elektrode aus, wodurch der Kanalwiderstand des
OFET soweit verringert wird, daß die
Drain-Elektrode annähernd
Nullpotential aufweist. Sobald nun die Eingangsspannung an der Gate-Elektrode
Null ist, steigt der Kanalwiderstand des OFET so stark an, daß die Drain-Elektrode
annähernd
das Potential der Versorgungsspannung aufweist. Auf diese Weise wird
also die Eingangsspannung in eine invertierte Ausgangsspannung transformiert,
d.h. das Eingangssignal des Inverters wird invertiert. In der Praxis
ist der Lastwiderstand des Inverters ebenfalls als OFET ausgebildet.
Zur besseren Unterscheidung wird dieser OFET als Last-OFET bezeichnet
und der schaltende OFET als Schalt-OFET.
-
Das
Strom-Spannungs-Diagramm in 8 zeigt
die Abhängigkeit
zwischen dem Durchgangsstrom ID durch Schalt-OFET
bzw. Last-Widerstand und der Ausgangsspannung Uaus.
Dabei bezeichnet 80e die Ein-Kennlinie und 80a die
Aus-Kennlinie des Schalt-OFETs sowie 80w die Widerstandskennlinie des
Last-Widerstands.
Die Schnittpunkte 82e und 82a der Widerstandskennlinie 80w mit
der Ein-Kennlinie 80e bzw. der Aus-Kennlinie 80a bezeichnen
die Schaltpunkte des Inverters, die um einen Spannungshub 82h der
Ausgangsspannung Uaus voneinander beabstandet
sind. Bei jedem Umschaltvorgang des Inverters fließt ein Umladestrom,
dessen Betrag durch die schraffierten Flächen 84e bzw. 84a symbolisiert
ist. Schnelle und gleichzeitig gut und sicher schaltbare Logik-Gatter
zeichnen sich durch die in 8 schematisch
dargestellten Eigenschaften des großen Spannungshubs 82h und
der annähernd
betragsmäßig gleichen
Umladeströme 84e und 84a aus.
-
In 9a ist
ein erster Verlauf der Ausgangsspannung Uaus des
Inverters in Abhängigkeit der
Eingangsspannung Uein qualitativ dargestellt. Dem
Inverter aus 8 ist dabei die Kurve 82k zuzuordnen.
Die Lage des Aus-Niveaus 82e ist direkt von der Lage der
Kurven 80e und 80w in 8 abhängig. Durch
die erfindungsgemäße Ausbildung
der Logik-Gatter mit mindestens zwei unterschiedlichen OFETs 1, 2,
wie beispielsweise in 2b dargestellt, kann
die in 9a dargestellte vorteilhafte
Kennlinie 86k ausgebildet werden, indem beispielsweise
die beiden OFET mit Halbleiterschichten 13, 23 mit
unterschiedlichen Dicken ausgebildet sind. Der Vorteil liegt in
dem daraus resultierenden größeren Spannungshub 86h im
Vergleich zu 82h.
-
Die 9b zeigt
einen zweiten Verlauf der Ausgangsspannung Uaus des
Inverters in Abhängigkeit
der Eingangsspannung Uein in qualitativer
Darstellung. Nunmehr ist der Spannungshub 86h nochmals
vergrößert, weil
die Kennlinie 86h die Ausgangsspannung Uaus =
0 einschließt.
Ein solcher Inverter ist mit besonders kleiner Verlustleistung ausgebildet.
-
Durch
die Ausbildung der erfindungsgemäßen Logik-Gatter
mit unterschiedlichen Feldeffekttransistoren, die durch schichtweises
Drucken und/oder Rakeln herstellbar sind, ist die kostengünstige Massenproduktion
der erfindungsgemäßen Logik-Gatter
ermöglicht.
Die Druckverfahren haben einen solchen Stand erreicht, daß feinste
Strukturen in den einzelnen Schichten ausbildbar sind, die mit anderen
Verfahren nur mit hohem Aufwand ausbildbar sind.