DE102011004195A1 - Dünnfilm-Transistoraufbau, Verfahren zu dessen Herstellung, und elektronische Einrichtung - Google Patents

Dünnfilm-Transistoraufbau, Verfahren zu dessen Herstellung, und elektronische Einrichtung Download PDF

Info

Publication number
DE102011004195A1
DE102011004195A1 DE102011004195A DE102011004195A DE102011004195A1 DE 102011004195 A1 DE102011004195 A1 DE 102011004195A1 DE 102011004195 A DE102011004195 A DE 102011004195A DE 102011004195 A DE102011004195 A DE 102011004195A DE 102011004195 A1 DE102011004195 A1 DE 102011004195A1
Authority
DE
Germany
Prior art keywords
electrode
layer
wiring
wirings
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011004195A
Other languages
English (en)
Inventor
Iwao Yagi
Hideki Ono
Mari Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE102011004195A1 publication Critical patent/DE102011004195A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Abstract

Es wird ein Hochleistungs-Dünnfilm-Transistoraufbau, der einfach gefertigt wird, bereitgestellt. Der Dünnfilm-Transistoraufbau weist auf: eine erste Elektrode; eine zweite und dritte Elektrode beabstandet voneinander in einer hierarchischen Schicht unterschiedlich von der der ersten Elektrode; eine erste, zweite und dritte Verdrahtung, welche mit der ersten, zweiten bzw. dritten Elektrode verbunden sind; einen Hauptstapelkörper, der derart angeordnet ist, dass er der ersten Elektrode gegenüberliegt, mit einer Zwischenschicht-Isolationsschicht dazwischen, zwischen der ersten Elektrode und der zweiten und dritten Elektrode; und einen Hilfsstapelkörper, der eine Isolationsschicht und eine Halbleiterschicht aufweist, welche so angeordnet sind, dass sie der ersten Verdrahtung mit der dazwischenliegenden Zwischenisolationsschicht gegenüberliegen, zwischen der ersten und zweiten Verdrahtung in einer Position, wo sich die erste und die zweite Verdrahtung überlappen und/oder zwischen der ersten und dritten Verdrahtung in einer Position, wo sich die erste und dritte Verdrahtung überlappen.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen Dünnfilm-Transistoraufbau, der eine Gate-Elektrode, eine Source-Elektrode, eine Drain-Elektrode, Verdrahtungen, welche mit den Elektroden verbunden sind, und eine Halbleiterschicht, ein Verfahren zu deren Herstellung, und eine elektronische Einrichtung, welche den Dünnfilm-Transistoraufbau hat.
  • Beschreibung des Standes der Technik
  • In den vergangenen Jahren wurde ein Aktivmatrix-Ansteuerverfahren für viele elektronische Einrichtungen eingeführt, für welche eine Anzeigeeinrichtung typisch ist, beispielsweise eine Flüssigkristallanzeige (LCD). Bei diesem Ansteuerverfahren wird ein Dünnfilmtransistor (TFT) als Element zum Schalten (Pixelauswahl) verwendet.
  • Unter diesen wird seit einiger Zeit einem TFT Aufmerksamkeit geschenkt, der eine organische Halbleiterschicht als eine Kanalschicht verwendet, und der TFT wird als ein organischer TFT bezeichnet. Bei dem organischen TFT wird eine Kanalschicht durch Beschichten gebildet, so dass die Herstellungskosten niedrig sind. Da die Kanalschicht bei einer Temperatur gebildet wird, welche niedriger ist als die bei Dampfabscheidung, ist der organische TFT auf einem flexiblen Kunststofffilm von niedrigem Wärmewiderstand und dgl. befestigbar.
  • Ein TFT wird für eine elektronische Einrichtung als Teil eines TFT-Aufbaus verwendet, und der TFT-Aufbau hat den TFT und eine Verdrahtung, welche mit dem TFT verbunden ist. Der TFT weist zusätzlich zur Kanalschicht eine Gate-Elektrode, eine Gate-Isolationsschicht, eine Source-Elektrode und eine Drain-Elektrode auf. Verdrahtungen umfassen eine Gate-Elektrodenverdrahtung, eine Source-Elektrodenverdrahtung, und eine Drain-Elektrodenverdrahtung, welche mit der Gate-Elektrode, der Source-Elektrode bzw. der Drain-Elektrode verbunden sind.
  • Um die Leistung einer elektronischen Einrichtung, bei der der TFT-Aufbau verwendet wird, sicherzustellen, ist es notwendig, Kurzschluss zu verhindern zwischen der Gate-Elektrode, um Gate-Spannung anzulegen, und den Source- und Drain-Elektroden, um Signalspannung anzulegen (Interelektroden-Kurzschluss). Wenn ein Interelektroden-Kurzschluss auftritt, wird ein ernsthafter Betriebsfehler verursacht. Ursachen für das Auftreten eines Interelektroden-Kurzschlusses umfassen ein Pin-Loch, welches in der Gate-Isolationsschicht geöffnet ist, und ein Fremdmaterial, welches in dessen Innenseite eintritt.
  • Um einen Interelektroden-Kurzschluss zu verhindern, werden verschiedene Prüfungen durchgeführt. Konkret ausgedrückt wird die Gate-Isolationsschicht in einem Bereich, wo die Gate-Elektrode, und die Source-Elektrode und die Drain-Elektrode sich überlappen, dicker ausgeführt als die in dem anderen Bereich (siehe beispielsweise japanische ungeprüfte Patentanmeldungsveröffentlichung Nr. 2002-094071 ).
  • Zusammenfassung der Erfindung
  • In den vergangenen Jahren ist es, da elektronische Einrichtungen kleiner werden (höhere Integration) und die Leistung höher wird, um die Leistung sicherzustellen und beizubehalten, wichtig, nicht nur einen Interelektroden-Kurzschluss zu verhindern, sondern auch einen Kurzschluss zwischen der Gate-Elektrodenverdrahtung und der Source-Elektrodenverdrahtung und der Drain-Elektrodenverdrahtung (Interverdrahtung-Kurzschluss).
  • Um den Interverdrahtung-Kurzschluss zu verhindern, wird in einer Weise ähnlich dem Fall, wo der Interelektroden-Kurzschluss verhindert wird, erwogen, die Gate-Isolationsschicht in dem Bereich, wo die Gate-Elektrodenverdrahtung und die Source-Elektrodenverdrahtung und die Drain-Elektrodenverdrahtung sich einander überlappen, dicker auszuführen als die in dem anderen Bereich. Es wird außerdem erwogen, eine zusätzliche Gate-Isolationsschicht zu bilden, um die Gesamtdicke der Gate-Isolationsschichten zu steigern.
  • Wenn jedoch die Dicke der Gate-Isolationsschicht vergrößert wird, wird die Leistung des TFT-Aufbaus (beispielsweise die Modulationscharakteristik des TFT) verschlechtert. Wenn die zusätzliche Gate-Isolationsschicht gebildet wird, steigt die Anzahl der Prozesse zum Herstellen des TFT-Aufbaus an.
  • Man wünscht sich daher, einen Hochleistungs-Dünnfilm-Transistoraubau bereitzustellen, der einfach gefertigt wird, ein Verfahren zu dessen Herstellung und eine elektronische Einrichtung.
  • Ein Dünnfilm-Transistoraufbau nach einer Ausführungsform der Erfindung hat:
    eine erste Elektrode; eine zweite und dritte Elektrode beabstandet voneinander in einer hierarchischen Schicht unterschiedlich von der der ersten Elektrode; eine erste, zweite und dritte Verdrahtung, welche mit der ersten, zweiten bzw. dritten Elektrode verbunden sind; einen Hauptstapelkörper, der derart angeordnet ist, dass er der ersten Elektrode gegenüberliegt, mit einer Zwischenschicht-Isolationsschicht dazwischen, zwischen der ersten Elektrode und der zweiten und dritten Elektrode; und einen Hilfsstapelkörper, der eine Isolationsschicht und eine Halbleiterschicht aufweist, welche so angeordnet sind, dass sie der ersten Verdrahtung mit der dazwischen liegenden Zwischenisolationsschicht gegenüberliegen, zwischen der ersten und zweiten Verdrahtung in einer Position, wo sich die erste und die zweite Verdrahtung überlappen und/oder zwischen der ersten und dritten Verdrahtung in einer Position, wo sich die erste und dritte Verdrahtung überlappen.
  • Ein Verfahren zum Herstellen eines Dünnfilm-Transistoraufbaus einer Ausführungsform der Erfindung umfasst folgende Schritte: Bilden einer ersten Elektrode und einer ersten Verdrahtung, welche mit der ersten Elektrode verbunden ist; Bilden einer zweiten und dritten Elektrode beabstandet voneinander bzw. einer zweiten und dritten Verdrahtung, welche mit der zweiten und dritten Elektrode verbunden sind, in einer hierarchischen Schicht verschieden von der der ersten Elektrode und der ersten Verdrahtung; Bilden eines Zwischenschicht-Isolationsfilms, um die erste Elektrode und die erste Verdrahtung zu überdecken; Bilden eines Hauptstapelkörpers, der so angeordnet ist, dass er der ersten Elektrode gegenüberliegt, auf der Zwischenschicht-Isolationsschicht zwischen der ersten Elektrode und der zweiten und dritten Elektrode; und Bilden eines Hilfsstapelkörpers, der eine Isolationsschicht und eine Halbleiterschicht umfasst, durch Bilden eines Films unter Verwendung einer Lösung, welche ein Isolationsmaterial und ein Halbleitermaterial enthält, auf der Zwischenschicht-Isolationsschicht zwischen der ersten und zweiten Verdrahtung in einer Position, wo sich die erste und zweite Verdrahtung einander überlappen und/oder zwischen der ersten und dritten Verdrahtung in einer Position, wo sich die erste und dritte Verdrahtungen überlappen, und Bewirken, dass Phasentrennung im Film auftritt.
  • Bei dem Dünnfilm-Transistoraufbau und dem Verfahren zu dessen Herstellung nach einer Ausführungsform der vorliegenden Erfindung wird der Hilfsstapelkörper zwischen der ersten und zweiten Verdrahtung in einer Position gebildet, wo sich die erste und zweite Verdrahtung überlappen und/oder zwischen der ersten und dritten Verdrahtung in einer Position, wo sich die erste und dritte Verdrahtung überlappen. Der Hilfsstapelkörper weist eine Isolationsschicht und eine Halbleiterschicht auf. Wenn in diesem Fall die wesentliche Dicke der Isolationsschicht zwischen der ersten Verdrahtung und der zweiten und dritten Verdrahtung ansteigt, wird das Auftreten des Interverdrahtungs-Kurzschlusses unterdrückt. Wenn der Hilfsstapelkörper beim gleichen Prozess wie bei dem des Hauptstapelkörpers gebildet wird, steigt die Anzahl der Prozesse nicht an, um den Hilfsstapelkörper zu bilden. Wenn außerdem die Isolationsschicht bei dem gleichen Prozess wie bei dem der Halbleiterschicht gebildet wird, wobei eine Phasentrennung in dem Film verwendet wird, der durch die Lösung gebildet wird, der das Isolationsmaterial und das Halbleitermaterial umfasst, steigt die Anzahl der Prozesse nicht an, um die Isolationsschicht zu bilden. Daher wird der Interverdrahtungs-Kurzschluss effektiv verhindert, ohne dass die Anzahl der Herstellungsprozesse gesteigert wird, so dass der Hochleistungs-TFT-Aufbau einfach gefertigt wird. Bei einer elektronischen Einrichtung, welche unter Verwendung des Dünnfilm-Transistoraufbaus gebildet wird, und bei dem Verfahren zum Herstellen des Dünnfilm-Transistoraufbaus wird eine Hochleistungs-Elektronikeinrichtung einfach gefertigt.
  • Weitere und andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung leichter ersichtlich.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Draufsicht, welche den Aufbau eines Dünnfilm-Transistoraufbaus bei einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 2A und 2B sind Querschnitte längs der Linie A-A bzw. B-B des Dünnfilm-Transistoraufbaus, der in 1 gezeigt ist;
  • 3A und 3B sind Querschnitte, um ein Verfahren zum Herstellen des Dünnfilm-Transistoraufbaus zu erläutern;
  • 4A und 4B sind Querschnitte, um einen Prozess im Anschluss an die 3A und 3B zu erläutern;
  • 5A und 5B sind Querschnitte, um einen Prozess im Anschluss an die 4A und 4B zu erläutern:
  • 6 ist eine Draufsicht, welche den Aufbau eines Dünnfilm-Transistoraufbaus eines Vergleichsbeispiels zeigt;
  • 7A und 7B sind Querschnitte längs der Linie A-A bzw. B-B des Dünnfilm-Transistoraufbaus, der in 6 gezeigt ist;
  • 8 ist eine Draufsicht, welche eine Modifikation des Aufbaus des Dünnfilm-Transistoraufbaus zeigt;
  • 9A und 9B sind Querschnitte längs der Linie A-A bzw. B-B des Dünnfilm-Transistoraufbaus, der in 8 gezeigt ist;
  • 10 ist ein Querschnitt, welcher den Aufbau eines Hauptteils einer Flüssigkristall-Anzeigeeinrichtung als ein Anwendungsbeispiel des Dünnfilm-Transistors zeigt;
  • 11 ist ein Diagramm, welches einen Schaltungsaufbau der in 10 gezeigten Flüssigkristall-Anzeigeeinrichtung zeigt;
  • 12 ist ein Querschnitt, welcher den Aufbau eines Hauptteils einer organischen EL-Anzeigeeinrichtung als ein Anwendungsbeispiel eines Dünnfilm-Transistors zeigt;
  • 13 ist ein Diagramm, welches einen Schaltungsaufbau der in 12 gezeigten organischen EL-Anzeigeeinrichtung zeigt;
  • 14 ist ein Querschnitt, welcher den Aufbau eines Hauptteils einer elektronischen Papieranzeigeeinrichtung als Anwendungsbeispiel des Dünnfilm-Transistors zeigt.
  • Ausführliche Beschreibung der bevorzugten Ausführungsformen
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung ausführlich unter Bezug auf die Zeichnungen beschrieben. Die Beschreibung wird in der folgenden Reihenfolge vorgenommen.
    • 1. Dünnfilm-Transistoraufbau (TFT-Aufbau) und Verfahren zu dessen Herstellung
    • 2. Anwendungsbeispiel des TFT-Aufbaus (elektronische Einrichtung) 2-1. Flüssigkristall-Anzeigeeinrichtung 2-2. Organische EL-Anzeigeeinrichtung 2-3. Elektronische Papieranzeigeeinrichtung
  • 1. TFT-Aufbau und Verfahren zu dessen Herstellung
  • 1 zeigt eine Draufsicht eines TFT-Aufbaus bei einer Ausführungsform der vorliegenden Erfindung, und 2A und 2B zeigen Querschnittsansichten längs der Linie A-A bzw. B-B des in 1 gezeigten TFT-Aufbaus.
  • Der TFT-Aufbau wird beispielsweise durch Stapeln einer Gate-Elektrode 2, einer Verdrahtung 3 für die Gate-Elektrode, einer Gate-Isolationsschicht 4, eines Hauptstapelkörpers 5 und eines Hilfsstapelkörpers 6 und einer Source-Elektrode 7, einer Verdrahtung 9 für die Source-Elektrode, einer Drain-Elektrode 9 und einer Verdrahtung 10 für die Drain-Elektrode in dieser Reihenfolge auf einem Substrat 1 erlangt. Die Verdrahtung 3 für die Gate-Elektrode, die Verdrahtung 8 für die Source-Elektrode, und die Verdrahtung 10 für die Drain-Elektrode sind mit der Gate-Elektrode 2, der Source-Elektrode 7 und bzw. der Drain-Elektrode 9 verbunden.
  • In 1 sind die Gate-Elektrode 2 und die Verdrahtung 3 für die Gate-Elektrode dicht schraffiert, und die Source-Elektrode 7, die Verdrahtung 8 für die Source-Elektrode, die Drain-Elektrode 10 und die Verdrahtung 9 für die Drain-Elektrode sind grob schraffiert. Die Gate-Isolationsschicht 4 ist nicht gezeigt.
  • Das Substrat 1 kann beispielsweise ein Substrat sein, welches aus Glas, einem Kunststoff, einem Metallmaterial oder dgl. hergestellt ist, einem Film, der aus einem Kunststoffmaterial hergestellt ist, einem Metallmaterial oder dgl. oder Papier (allgemeines Papier). Beispiele des Kunststoffmaterials umfassen Polyether-Sulfon (PES), Polykarbonat (PC), Polyimid (PI), Polyethylen-Terephalat (PET), Polyethylen-Naphthalat (PEN), und Polyetheretherketon (PEEK). Beispiele des Metallmaterials umfassen Aluminium (Al), Nickel (Ni) und rostfreien Stahl. Die Fläche des Substrats 1 kann mit irgendeiner von unterschiedlichen Schichten versehen sein, beispielsweise einer Pufferschicht, um Adhäsion sicherzustellen, und einer Gasgrenzschicht, um Gasentweichen zu verhindern.
  • Die Gate-Elektrode 2 (erste Elektrode) wird auf dem Substrat 1 gebildet, und wird aus irgendeinem oder mehreren Arten von einem Metallmaterial, einem anorganischen leitfähigen Material, einem organischen leitfähigen Material und aus Kohlenstoffmaterial hergestellt. Beispiele des Metallmaterials umfassen Aluminium, Kupfer (Cu), Molybden (Mo), Titan (Ti), Chrom (Cr), Nickel, Palladium (Pd), Gold (Au), Silber (Ag), und Platin (Pt) und Legierungen, welche die Metallmaterialien enthalten. Beispiele des anorganischen leitfähigen Materials umfassen Indiumoxid (In2O3), Indiumzinnoxid (ITO), Indiumzinkoxid (IZO) und Zinkoxid (ZnO). Beispiele des organischen leitfähigen Materials umfassen Polyethylen-Dioxythiophen (PEDOT) und Polystyrol-Sulfonat (PSS). Das Kohlenstoffmaterial ist beispielsweise Grafit. Die Gate-Elektrode 2 kann dadurch erlangt werden, indem zwei oder mehrere Schichten gestapelt werden, welche aus irgendeinem der oben beschriebenen verschiedenen Materialien bestehen. Die Verdrahtung 3 für die Gate-Elektrode, die Gate-Isolationsschicht 4, die Source-Elektrode 7, die Verdrahtung 8 für die Source-Elektrode, die Drain-Elektrode 9 und die Verdrahtung 10 für die Drain-Elektrode kann ähnlich erlangt werden.
  • Die Verdrahtung 3 für die Gate-Elektrode (erste Verdrahtung) wird beispielsweise aus einem Material ähnlich dem der Gate-Elektrode 2 gebildet. Die Verdrahtung 3 für die Gate-Elektrode erstreckt sich beispielsweise in der seitlichen Richtung in 1.
  • Die Gate-Isolationsschicht 4 (Interschicht-Isolationsschicht) überdeckt die Gate-Elektrode 2 und die Verdrahtung 3 für die Gate-Elektrode und wird aus einem oder mehreren Arten eines anorganischen Isolationsmaterials und eines organischen Isolationsmaterials gebildet. Beispiele des anorganischen Isolationsmaterials umfassen Siliziumoxid (SiOx), Siliziumnitrid (SiNx), Aluminiumoxid (Al2O3), Titanoxid (TiO2), Hafnium-Oxid (HfOx) und Barium-Titanat (BaTiO3). Beispiele des organischen Isolationsmaterials umfassen Polyvenylphenol (PVP), Polyimid, Polymetakrylat-Akrylat, photosensitives Polyimid, photosensitives Novolac-Harz, und Polyparaxylylen.
  • Der Hauptstapelkörper 5 wird auf der Gate-Isolationsschicht 4 gebildet und wird so angeordnet, dass er der Gate-Elektrode 2 zwischen der Source-Elektrode 7 und der Drain-Elektrode 9 gegenüberliegt. Der Hauptstapelkörper 5 hat beispielsweise den gleichen Schichtstapelaufbau wie den des Hilfsstapelkörpers 6. Der Hauptstapelkörper 5 hat beispielsweise einen Schichtstapelaufbau, der eine Isolationsschicht 5X und eine Halbleiterschicht 5Y aufweist, in einer Weise ähnlich dem des Hilfsstapelkörpers 6 (der eine Isolationsschicht 6X und eine Halbleiterschicht 6V aufweist), was später beschrieben wird. Die Halbleiterschicht 5Y ist eine sogenannte Kanalschicht. Die Details der Isolationsschicht 5X und der Halbleiterschicht 5V sind ähnlich denjenigen der Isolationsschicht 6X bzw. der Halbleiterschicht 6V.
  • Der Hilfsstapelkörper 6 wird auf der Gate-Isolationsschicht 4 gebildet und ist so angeordnet, dass er der Verdrahtung 3 für die Gate-Elektrode zwischen der Verdrahtung 3 für die Gate-Elektrode und der Verdrahtung 8 für die Source-Elektrode in Positionen gegenüberliegt, wo sie sich einander überlappen.
  • Obwohl nicht konkret gezeigt kann der Hilfsstapelkörper 6 in der Position gebildet sein, wo die Verdrahtung 3 für die Gate-Elektrode und die Verdrahtung 10 für die Drain-Elektrode sich überlappen. Die Positionsbeziehung zwischen der Verdrahtung 3 für die Gate-Elektrode, die Gate-Isolationsschicht 4, und die Verdrahtung 10 für Drain-Elektrode und den Hilfsstapelkörper 6 ist in diesem Fall ähnlich der zwischen der Verdrahtung 3 für die Gate-Elektrode, die Gate-Isolationsschicht 4, und die Verdrahtung 8 für die Source-Elektrode und den Hilfsstapelkörper 6.
  • Offensichtlich kann der Hilfsstapelkörper 6 in der Position gebildet sein, wo die Verdrahtung 3 für die Gate-Elektrode und die Verdrahtung 8 für die Source-Elektrode sich überlappen und/oder der Position, wo die Verdrahtung 3 für die Gate-Elektrode und die Verdrahtung 10 für die Drain-Elektrode sich überlappen.
  • Der Hilfsstapelkörper 6 hat einen Schichtstapelaufbau, der die Isolationsschicht 6X und die Halbleiterschicht 6V aufweist. Der Hilfsstapelkörper 6 hat beispielsweise eine Zweischichtstruktur, bei der die Halbleiterschicht 6V auf der Isolationsschicht 6X gebildet wird. Die Isolationsschicht 6X ist der Gate-Isolationsschicht 4 benachbart.
  • Das Material (Isolationsmaterial) der Isolationsschicht 6X kann ein organisches Material oder ein anorganisches Material sein. Das Material (Halbleitermaterial) der Halbleiterschicht 6V kann ähnlich ein organisches Material oder ein anorganisches Material sein. Die Isolationsschicht 6X (Isolationsmaterial) und die Halbleiterschicht 6V (Halbleitermaterial) kann lösbar oder nichtlösbar sein.
  • Die Isolationsschicht 6X und die Halbleiterschicht 6V werden beispielsweise durch Phasentrennung erlangt, welche in einem Film auftritt, der unter Verwendung einer Lösung gebildet wird, welche die Materialien davon enthält (das Isolationsmaterial und das Halbleitermaterial). Insbesondere werden bei einem Prozess zum Bilden des Hilfsstapelkörpers 6 das Isolationsmaterial und das Halbleitermaterial, welches in der Lösung verteilt oder aufgelöst ist, voneinander im Film getrennt. Als Ergebnis wird eine Schicht, welche in einem unteren Teil des Films gebildet wird, durch das Isolationsmaterial zur Isolationsschicht 6X, und eine Schicht, welche in einem oberen Teil des Films durch das Halbleitermaterial gebildet wird, zur Halbleiterschicht 6Y.
  • Als Isolationsmaterial können die folgenden Materialien verwendet werden. Das anorganische Material ist beispielsweise Silizium-Methoxid. Wenn das Silizium-Methoxid gebrannt wird, wird es zu einem Isolationskörper (Silizium-Oxid). Das organische Material ist beispielsweise Polyalphamethylstryrol. Das Isolationsmaterial kann ein brückenbildendes Material sein, welches Photoquerverknüpfung (beispielsweise ultraviolette Querverknüpfung), thermische Querverknüpfung oder dgl. durchführt.
  • Als Halbleitermaterial können die folgenden Materialien verwendet werden. Das anorganische Material ist beispielsweise Zink-Methoxid. Wenn Zink-Methoxid gebrannt wird, wird es zu einem Halbleiter (Zink-Oxid). Beispielsweise des organischen Materials erfassen mit Ausnahme für Polythiophen Pentazen, bei dem ein oder mehrere Triisopropylsilyl-Ethinyle (TIPS) eingeführt werden (anschließend als TIPS-Pentazen bezeichnet).
  • Der Hilfsstapelkörper 6 ist beispielsweise parallel im gleichen Prozess wie dem des Hauptstapelkörpers 5 gebildet und in der gleichen Schicht wie der Hauptstapelkörper 5 positioniert. Der Hilfsstapelkörper 6 ist vom Hauptstapelkörper 5 getrennt (isoliert). Die ”Schicht” bezeichnet eine Schicht (Höhe) jeder Schicht in dem Fall, wo eine Reihe an Schichten, beispielsweise die Gate-Isolationsschicht 4, auf dem Substrat gestapelt sind (der hierarchische Aufbau wird durch eine Reihe an Schichten gebildet). Folglich bezeichnet der Ausdruck ”in der gleichen Schicht positioniert”, dass der Hilfsstapelkörper 6 in der gleichen Höhe (Schicht) wie der des Hauptstapelkörpers 5 bei dem hierarchischen Aufbau positioniert ist.
  • Die Source-Elektrode 7 (zweite Elektrode) und die Drain-Elektrode 9 (dritte Elektrode) sind so gebildet, dass sie voneinander auf der Gate-Isolationsschicht 4 beabstandet sind und in Kontakt mit dem Hauptstapelkörper 5 sind (Halbleiterschicht 5Y), und sie sind beispielsweise aus einem Material ähnlich dem der Gate-Elektrode 2 hergestellt. In diesem Fall sind Source-Elektrode 7 und die Drain-Elektrode 9 beispielsweise so geschaltet, dass sie sich auf dem Hauptstapelkörper 5 überlappen, und vorzugsweise in einem ohm'schen Kontakt mit der Halbleiterschicht 5Y.
  • Die Verdrahtung 8 für die Source-Elektrode (zweite Verdrahtung) ist aus einem Material ähnlich dem der Source-Elektrode 7 gebildet, und die Verdrahtung 10 für die Drain-Elektrode (dritte Verdrahtung) ist aus einem Material ähnlich dem der Drain-Elektrode 9 gebildet. Die Verdrahtung 8 für die Source-Elektrode und die Verdrahtung 10 für die Drain-Elektrode erstrecken sich beispielsweise in der vertikalen Richtung in 1, und aus einem Verdrahtungsgrund oder dgl. kreuzen sich die Verdrahtung 3 für die Gate-Elektrode in einigen Mittelpunkten.
  • Der TFT-Aufbau hat einen TFT 11, und der TFT 11 umfasst die Gate-Elektrode 2, die Gate-Isolationsschicht 4, den Hauptstapelkörper 5, die Source-Elektrode 7 und die Drain-Elektrode 9. Der hier beschriebene TFT 11 ist ein Boden-Gate-Kopfkontakt-Typus, bei dem die Gate-Elektrode 2 unterhalb des Hauptstapelkörpers 5 angeordnet ist und sich die Source-Elektrode 7 und die Drain-Elektrode 9 auf dem Hauptstapelkörper 5 überlappen.
  • Der TFT-Aufbau hat einen Kondensator (Speicherungskondensator) 12, wenn notwendig. Der Kondensator 12 umfasst beispielsweise die Verdrahtung für die Gate-Elektrode, die Gate-Isolationsschicht 4 und die Verdrahtung 10 für die Drain-Elektrode. Zwischen der Gate-Isolationsschicht 4 und der Verdrahtung 10 für die Drain-Elektrode kann der Hilfsstapelkörper 6 vorgesehen sein. In dem Fall, wo der TFT-Aufbau eine Verdrahtung hat, welche anders ist als die Verdrahtung 3 für die Gate-Elektrode, die Verdrahtung 8 für die Source-Elektrode und die Verdrahtung 10 für die Drain-Elektrode, können die Gate-Isolationsschicht 4 und der Hilfsstapelkörper 6 zwischen der Verdrahtung und der Verdrahtung 3 für die Gate-Elektrode oder dgl. vorgesehen sein.
  • Verfahren zum Herstellen des TFT-Aufbaus
  • 3A und 3B bis 5A und 5B sind Diagramme, um ein Verfahren zum Herstellen des TFT-Aufbaus zu erläutern und zeigen Querschnittsaufbauten entsprechend 2A und 2B. Da die Materialien der Komponenten des TFT-Aufbaus schon beschrieben wurden, wird hier anschließend deren Beschreibung nicht wiederholt.
  • In dem Fall zum Herstellen des TFT-Aufbaus werden zunächst, wie in 3A und 3B gezeigt ist, die Gate-Elektrode 2 und die Verdrahtung 3 für die Gate-Elektrode auf dem Substrat 1 gebildet. In diesem Fall wird beispielsweise ein Metallmaterialschicht so gebildet, dass sie das Substrat 1 überdeckt, und danach wird eine Maske (nicht gezeigt), beispielsweise ein Fotolackmuster auf der Metallmaterialschicht gebildet. Nachfolgend wird die Metallmaterialschicht unter Verwendung der Maske geätzt, und danach wird die Maske unter Verwendung von Veraschung, Ätzen oder dgl. beseitigt. Als Verfahren zum Bilden der Metallmaterialschicht wird beispielsweise das Vakuumfilm-Bildungsverfahren, das Überzugsverfahren, das Plattierungsverfahren oder dgl. verwendet. Beispiele des Vakuumfilm-Bildungsverfahrens umfassen Vakuumverdampfung, Blitzverdampfung, Sputtern, physikalische Dampfablagerung (PVD), chemische Dampfablagerung (CVD), Pulslaserablagerung (PLD) und Bogenentladungs-Verdampfung. Beispiele des Überzugsverfahrens umfassen Schleuderbeschichtung, Schlitzbeschichtung, Strichbeschichtung und Sprühbeschichtung. Beispiele des Plattierungsverfahrens umfassen Elektrolyt-Plattierung und elektroloses Plattieren. Im Fall zum Bilden eines Fotolackmusters wird beispielsweise ein Fotolack verwendet, um einen Fotolackfilm zu bilden. Danach wird der Fotolackfilm unter Verwendung von Fotolithographie, Laserlithographie, Elektronenstrahl-Lithographie, Röntgenstrahl-Lithographie oder dgl. bemustert. Das Fotolackmuster kann unter Verwendung eines Fotolackübertragungsverfahrens oder dgl. gebildet werden. Das Verfahren zum Ätzen der Metallmaterialschicht ist beispielsweise Trockenätzen oder Nassätzen unter Verwendung eines Ätzmittels. Das Trockenätzen ist beispielsweise Ionenfräsen, reaktives Ionenätzen (RIE) oder dgl.. Das Verfahren zum Ätzen zum Beseitigen der Maske ist ähnlich dem oben beschriebenen Ätzverfahren. Beispiele eines Verfahrens zum Bilden der Gate-Elektrode 2 und der dgl. umfassen Tintenstrahldrucken, Schirmdrucken, Gravierdrucken und Gravour-Offsetdrucken. Anstelle des Fotolackmusters kann ein Metallmuster als Maske unter Verwendung von Laser-Ablation, Maskenverdampfung, Laserübertragung oder dgl. gebildet werden. Offensichtlich ist es, um die Gate-Elektrode 2 und dgl. anstelle der Metallmaterialschicht zu bilden, dass eine anorganische leitfähige Materialschicht, eine organische leitfähige Materialschicht, eine Kohlenstoffmaterialschicht oder dgl. gebildet werden kann.
  • Nachfolgend wird die Gate-Isolationsschicht 4 so gebildet, dass sie die Gate-Elektrode 2 und die Verdrahtung 3 für die Gate-Elektrode überdeckt. Das Verfahren zum Ausbilden der Gate-Isolationsschicht 4 variiert beispielsweise gemäß dem Material zum Bilden der Schicht. Die Bildungsprozedur in dem Fall, wo ein anorganisches Isolationsmaterial verwendet wird, ist ähnlich der in dem Fall, wo die Gate-Elektrode 2 oder dgl. gebildet wird, mit der Ausnahme, dass das Überzugsverfahren das Sol-Gel-Verfahren oder dgl. sein kann. Die Bildungsprozedur in dem Fall, wo ein organisches Isolationsmaterial verwendet wird, ist ähnlich der in dem Fall, wo die Gate-Elektrode 2 oder dgl. gebildet wird, mit der Ausnahme, dass das fotosensitive Material unter Verwendung von Fotolithographie oder dgl. bemustert werden kann.
  • Nachfolgend wird eine Lösung (Mischlösung), welche durch Verteilen oder Lösen des Isolationsmaterials und des Halbleitermaterials in einer Lösung, beispielsweise einem organischen Lösungsmittel erlangt wird, vorbereitet. In diesem Fall werden die Art des Isolationsmaterials und die des Halbleitermaterials, die Kombination oder die Zusammensetzung (Mischverhältnis) der Materialien und dgl. so bestimmt, dass der Hauptstapelkörper 5 und der Hilfsstapelkörper 6 unter Verwendung von Phasentrennung in einem späteren Prozess gebildet werden. In dem Fall, wo Polyalphamethylstyrol als Isolationsmaterial und TIPS-Pentazen als Halbleitermaterial verwendet wird, wird Toluol, Xylol, Mesitylen, Tetralin oder dgl. als Lösungsmittel verwendet.
  • Nachfolgend wird die gemischte Lösung auf der Fläche der Gate-Isolationsschicht 4 aufgebracht und erwärmt (gebrannt), um eine Mischschicht 13 zu bilden. In diesem Fall wird beispielsweise die Mischschicht 13 so ausgebildet, dass sie die Gate-Isolationsschicht 4 überdeckt, und danach wird die Mischschicht 13 unter Verwendung der Maske geätzt. Das Maskenbildungsverfahren und das Verfahren zum Ätzen der Mischschicht 13 sind beispielsweise ähnlich dem Fall, wo die Gate-Elektrode 2 gebildet wird.
  • Durch das Brennen tritt die Phasentrennung in der Mischschicht 13 auf, so dass das Isolationsmaterial und das Halbleitermaterial thermisch voneinander getrennt werden. Die Brenntemperatur ist in diesem Fall auf eine beliebige Temperatur gemäß den Parametern einstellbar, beispielsweise der Art und der Zusammensetzung des Isolationsmaterials und des Halbleitermaterials. Das Isolationsmaterial verschiebt sich nach unten und wird in einem Film gebildet, und das Halbleitermaterial verschiebt sich nach oben und wird in einem Film in der Mischschicht 13 gebildet, so dass der Hauptstapelkörper 5 und der Hilfsstapelkörper 6, welche den gleichen Schichtstapelaufbau haben, in einem (dem gleichen) Prozess gebildet werden, wie in 4A und 4B gezeigt ist. Insbesondere wird der Hauptstapelkörper 5 (die Isolationsschicht 5X und die Halbleiterschicht 5V) in dem Bereich gebildet, der der Gate-Elektrode 2 abgewandt ist, der Hilfsstapelkörper 6 (die Isolationsschicht 6X und die Halbleiterschicht 6V) wird in dem Bereich gebildet, der gegenüber der Verdrahtung 3 für die Gate-Elektrode gegenüberliegt. Die Phasentrennung kann erstmalig im Brennzeitpunkt auftreten, oder sie kann im Überzugszeitpunkt der gemischten Lösung auftreten und kann durch die Zeitdauer des Brennens beendet werden.
  • Die Details des Verfahrens zum Bilden eines Mehrfachschichtfilms unter Verwendung der oben geschriebenen Phasentrennung sind im Applied Physics Letters von T. Ohe et al (T. Ohe et al., Applied Physics Letters 93, Seite 053303, 2008) beschrieben.
  • Anschließend wird, wie in 5A und 5B gezeigt ist, eine Elektrodenschicht 14 so ausgebildet, dass sie den Hauptstapelkörper 5, den Hilfsstapelkörper 6, die Gate-Isolationsschicht 4 im Umfang der Körper 5 und 6 überdeckt. Die Elektrodenschicht 14 ist eine Vorbereitungsschicht, um die Source-Elektrode 7, die Verdrahtung 8 für die Source-Elektrode, die Drain-Elektrode und die Verdrahtung 10 für die Drain-Elektrode zu bilden. Als Material zum Bilden der Elektrodenschicht 14 wird das Material ähnlich dem der Source-Elektrode 7 oder dgl. verwendet. Das Verfahren zum Bilden der Elektrodenschicht 14 ist ähnlich beispielsweise dem in dem Fall, wo die Gate-Elektrode 2 gebildet wird. Ein Verfahren, welches den Hauptstapelkörper 5 und den Hilfsstapelkörper 6 kaum beschädigt, ist vorziehbar.
  • Schließlich wird die Elektrodenschicht 14 selektiv geätzt, um die Source-Elektrode 7, die Verdrahtung 8 für die Source-Elektrode, die Drain-Elektrode 9 und die Verdrahtung 10 für die Drain-Elektrode wie in 2A und 2B gezeigt zu bilden. In diesem Fall wird ein Verfahren ähnlich dem in dem Fall, wo die Gate-Elektrode 2 und die Verdrahtung 3 für die Gate-Elektrode gebildet wird, verwendet. Konkret ausgedrückt wird ein Fotolackmuster oder dgl. auf der Elektrodenschicht 14 gebildet, und unter Verwendung von diesem als Maske wird die Elektrodenschicht 14 geätzt. Insbesondere ist beispielsweise ein bevorzugtes Verfahren zum Ätzen der Elektrodenschicht 14 das Nassätzen, welches den Hauptstapelkörper 5 und den Hilfsstapelkörper 6 kaum beschädigt. Durch die Prozedur wird der TFT-Aufbau beendet.
  • Arbeitsweise und Wirkung bezüglich des TFT-Aufbaus und Verfahren zum Herstellen des TFT-Aufbaus
  • Bei dem TFT-Aufbau und dem Verfahren zu dessen Herstellung wird in der Position, wo die Verdrahtung 3 für die Gate-Elektrode und die Verdrahtung 8 für die Source-Elektrode sich überlappen, der Hilfsstapelkörper 6 zwischen der Gate-Isolationsschicht 4 und der Verdrahtung 8 für die Source-Elektrode gebildet. Der Hilfsstapelkörper 6 hat eine Schichtstapelstruktur, welche die Isolationsschicht 6X und die Halbleiterschicht 6V umfasst. Daher wird der Hochleistungs-TFT-Aufbau aus den folgenden Gründen leicht gefertigt.
  • 6 und 7A und 7b zeigen den Aufbau eines TFT-Aufbaus eines Vergleichsbeispiels und entsprechen 1 und 2A bzw. 2B. Der TFT-Aufbau des Vergleichsbeispiels hat einen Aufbau ähnlich dem des TFT-Aufbaus der Ausführungsform mit der Ausnahme, dass eine Halbleiterschicht 15 anstelle des Hauptstapelkörpers 5 vorgesehen ist, und dass der Hilfsstapelkörper 6 nicht vorgesehen ist. Die Halbleiterschicht 15 wird aus einem allgemeinen Halbleitermaterial hergestellt, welches für die Kanalschicht verwendet wird.
  • Bei dem TFT-Aufbau des Vergleichsbeispiels wird, wie in 6 und 7A und 7B gezeigt, lediglich die Gate-Isolationsschicht 4 zwischen der Verdrahtung 3 für die Gate-Elektrode und der Verdrahtung 8 für die Source-Elektrode gebildet. In diesem Fall neigt es zu einem Zwischenverdrahtungs-Kurzschluss (Kurzschluss zwischen der Verdrahtung 3 für die Gate-Elektrode und der Verdrahtung 8 für die Source-Elektrode) aufgrund des Pin-Lochs oder dgl., welches in der Gate-Isolationsschicht 4 erzeugt wird. Insbesondere in dem Fall, wo die Gate-Isolationsschicht 4 durch das Vakuumfilm-Bildungsverfahren, beispielsweise Sputtern, gebildet wird, tendiert ein Pin-Loch dazu, dass es auf der Innenseite gebildet wird, so dass die Möglichkeit eines Zwischenverdrahtungs-Kurzschlusses hoch ist.
  • Im Gegensatz dazu wird bei dem TFT-Aufbau der Ausführungsform wie in 1 und 2A und 2B gezeigt der Hilfsstapelkörper 6 (Isolationsschicht 6X) zwischen der Verdrahtung 3 für die Gate-Elektrode und der Verdrahtung 8 für die Source-Elektrode gebildet. In diesem Fall steigt die wesentliche Dicke der Isolationsschicht zwischen der Verdrahtung 3 für die Gate-Elektrode und die Verdrahtung 8 für die Source-Elektrode im Vergleich mit dem Fall an, wo die Isolationsschicht 6X nicht gebildet wird, so dass das Auftreten eines Zwischenverdrahtungs-Kurzschlusses unterdrückt wird.
  • Der Hilfsstapelkörper 6 wird im gleichen Prozess wie bei dem des Hauptstapelkörpers 5 als Hauptteil des TFT 11 gebildet. Folglich steigt die Anzahl der Prozesse nicht an, um den Hilfsstapelkörper 6 zu bilden. Außerdem werden der Hauptstapelkörper 5 und der Hilfsstapelkörper 6 unter Verwendung der Phasentrennung unter Verwendung der Mischlösung gebildet. Da die Isolationsschicht 5X im gleichen Prozess wie bei dem der Halbleiterschicht 5Y als Hauptteil des TFT 11 gebildet wird, steigt die Anzahl der Prozesse ebenfalls nicht an, um die Isolationsschicht 5X zu bilden.
  • Außerdem wird der Hilfsstapelkörper 6, der die Isolationsschicht 5X aufweist, unter Verwendung der Mischlösung gebildet, welche das Isolationsmaterial und das Halbleitermaterial enthält. Folglich dringt die Mischlösung in die Gate-Isolationsschicht 4 bei dem Prozess zum Bilden des Hilfsstapelkörpers ein, und es wird ein Pin-Loch, welches in die Gate-Isolationsschicht 4 geöffnet ist, zugebettet. In diesem Fall dringt, wie aus der Tatsache ersichtlich ist, dass die Isolationsschicht 6X als untere Schicht (benachbart zur Gate-Isolationsschicht 4) im Hilfsstapelkörper 6 gebildet wird, das Isolationsmaterial in der Mischlösung vorzugsweise in die Gate-Isolationsschicht 4 ein, so dass das Pin-Loch durch das Isolationsmaterial zugebettet wird. Aufgrund dieser Tatsache wird, sogar wenn die Mischlösung in die Gate-Isolationsschicht 4 eindringt, die Isolationseigenschaft der Gate-Isolationsschicht 4 sichergestellt.
  • Aus obigen Gründen wird bei der Ausführungsform, indem der Hilfsstapelkörper 6 gebildet wird, der Zwischenverdrahtungs-Kurzschluss wirksam verhindert, ohne dass die Anzahl der Herstellungsprozesse ansteigt. Damit wird der Hochleistungs-TFT-Aufbau einfach gefertigt.
  • Ähnlich der Arbeitsweise gemäß bezüglich der Verdrahtung 3 für die Gate-Elektrode werden der Hilfsstapelkörper 6 und die Verdrahtung 8 für die Source-Elektrode, die Arbeitsweise und der Effekt der bezüglich der Gate-Elektrode, der Hauptstapelkörper 5, die Source-Elektrode 7, und die Drain-Elektrode 9 ebenfalls aus dem Grund erlangt, dass der Hauptstapelkörper 5 eine Schichtstapelstruktur (die Isolationsschicht 5X und die Halbleiterschicht 5V) hat, der ähnlich dem des Hilfsstapelkörpers 6 ist. Daher wird ein Zwischenelektroden-Kurzschluss (Kurzschluss zwischen der Gate-Elektrode 2, der Source-Elektrode 7 und der Drain-Elektrode 9) ebenfalls wirksam verhindert. Damit wird der TFT-Aufbau höherer Leistung hergestellt.
  • Da bei dem TFT 11 die Isolationsschicht 5X zwischen der Gate-Isolationsschicht 4 und der Halbleiterschicht 5V eingefügt ist, steigt die wesentliche Dicke der Isolationsschicht, welche zwischen der Gate-Elektrode 2 und der Halbleiterschicht 5V vorgesehen ist, im Vergleich mit dem Fall an, wo die Halbleiterschicht 5X nicht gebildet ist. Es besteht folglich die Sorge, dass die Leistung des TFT 11 sich verschlechtern kann. Die Isolationsschicht 5X ist jedoch viel dünner als die Gate-Isolationsschicht 4, so dass die Leistung des TFT 11 (Mobilität, Ein-Aus-Verhältnis und dgl.) sich nicht stark verschlechtert. Bevorzugt wird, wie oben beschrieben in dem Fall, wo die Isolationsschicht 5X gebildet wird, ein Pin-Loch mit dem Isolationsmaterial zugebettet, welches in die Isolationsschicht 4 eindringt, so dass die Möglichkeit des Auftretens des Zwischenelektroden-Kurzschlusses beträchtlich abnimmt. Außerdem verbessert sich die Isolationseigenschaft der Gate-Isolationsschicht 4 aufgrund des Eindringens des Isolationsmaterials, so dass die Isolationsschicht 5X dünn sein kann. Aufgrund dieser Tatsachen verschlechtert sich sogar, wenn die Isolationsschicht 5X gebildet wird, die Leistung des TFT 11 nicht besonders. Insbesondere nimmt die Möglichkeit des Auftretens eines Zwischenelektroden-Kurzschlusses beträchtlich ab, so dass die Leistung des TFT 11 stabilisiert wird.
  • Die Anzahl der Schichten des Hilfsstapelkörpers 6 ist nicht auf zwei beschränkt, sondern kann drei oder mehr sein. Folglich können Schichtaufbauten (die Anzahl der Isolationsschicht 6X und der Halbleiterschicht 6V, die Schichtstapelreihenfolge und dgl.) in diesem Fall beliebig festgelegt werden. Die konkreten Schichtaufbauten des Hauptstapelkörpers 5 sind ähnlich den obigen. Bei dem TFT 11 der Kopfkontaktart muss jedoch, um die Source-Elektrode 7 und die Drain-Elektrode 9 zu verbinden, zumindest die Halbleiterschicht 6V die oberste Schicht sein.
  • Der TFT 11 kann der Kopf-Gate-Bodenkontakt-Typus sein, bei dem die Gate-Elektrode 2 über dem Hauptstapelkörper 5 angeordnet ist, und der Hauptstapelkörper 15 die Source-Elektrode 7 und die Drain-Elektrode 9 überlappt, wie in 8 und 9A und 9B gezeigt ist.
  • Der TFT-Aufbau wird in diesem Fall beispielsweise dadurch erlangt, dass auf dem Substrat 1 die Source-Elektrode 7, die Verdrahtung 8 für die Source-Elektrode, die Drain-Elektrode 9, die Verdrahtung 10 für die Drain-Elektrode, der Hauptstapelkörper 15, ein Hilfsstapelkörper 16, die Gate-Isolationsschicht 4, die Gate-Elektrode 2 und die Verdrahtung 3 für die Gate-Elektrode in dieser Reihenfolge gestapelt werden. Der Aufbau des Hauptstapelkörpers 15 und des Hilfsstapelkörpers 16 ist ähnlich dem des Hauptstapelkörpers 15 und dem des Hilfsstapelkörpers 6 mit der Ausnahme für die Reihenfolge des Schichtstapelns. Folglich hat der Hauptstapelkörper 15 beispielsweise eine Zweischichtstruktur, bei dem eine Isolationsschicht 15X auf einer Halbleiterschicht 15V gebildet wird und die Isolationsschicht 15X der Gate-Isolationsschicht 4 benachbart ist. Der Hilfsstapelkörper 16 hat eine Zweischichtstruktur, bei dem eine Isolationsschicht 16X auf einer Halbleiterschicht 16V gebildet wird und die Isolationsschicht 16X der Gate-Isolationsschicht 4 benachbart ist.
  • Um einen derartigen TFT-Aufbau zu fertigen, ist es ausreichend, ein Verfahren ähnlich dem des Boden-Gate-Kopfkontakttypus anzuwenden, mit Ausnahme für die Reihenfolge des Stapelns der Schichten auf dem Substrat 1. Insbesondere in dem Fall, wo der Hauptstapelkörper 15 und der Hilfsstapelkörper 16 gebildet werden, ist es ausreichend, die Art, die Zusammensetzung und dgl. des Halbleitermaterials und des Isolationsmaterials zu bestimmen, so dass die Halbleiterschichten 15V und 16V auf der unteren Seite gebildet werden und die Isolationsschichten 15X und 16X auf der oberen Seite gebildet werden, wobei Phasentrennung verwendet wird. In diesem Fall werden ebenfalls der Zwischenverdrahtungs-Kurzschluss und der Zwischenelektroden-Kurzschluss wirksam verhindert, ohne die Anzahl der Herstellungsprozesse zu steigern, so dass ein Hochleitstungs-TFT-Aufbau einfach gefertigt wird.
  • Die Anzahl der Schichten des Hilfsstapelkörpers 16 ist nicht auf zwei beschränkt, sondern kann drei oder mehr sein, ähnlich dem Hilfsstapelkörper 6, der oben erläutert wurde. Konkrete Schichtstrukturen können beliebig festgelegt werden, solange zumindest die Halbleiterschicht 16V die unterste Schicht wird, welche mit der Source-Elektrode 7 und der Drain-Elektrode 9 zu verbinden ist. Als Beispiel werden, wenn eine Mischlösung unter Verwendung von TIPS-Penta 10 als Halbleitermaterial bereitet wird unter Verwendung von Polyalphamethylstyrol als Isolationsmaterial unter Verwendung von Toluol, Xylol, Mesitylen oder Tetralin als Lösungsmittel der Hilfsstapelkörper 16, der die drei Dreischichtstruktur hat, bei dem die Halbleiterschicht 16V, die Isolationsschicht 16X und die Halbleiterschicht 16V in dieser Reihenfolge gestapelt wird, gebildet. Der Hauptstapelkörper 15 wird ähnlich gebildet.
  • 2. Anwendungsbeispiel des TFT-Aufbaus (für elektronische Einrichtung)
  • Anschließend wird ein Anwendungsbeispiel des TFT-Aufbaus beschrieben. Der TFT-Aufbau ist beispielsweise bei einigen elektronischen Einrichtungen anwendbar, wie anschließend der Reihe nach beschrieben wird.
  • 2-1. Flüssigkristall-Anzeigeeinrichtung
  • Der TFT-Aufbau wird beispielsweise bei einer Flüssigkristall-Anzeigeeinrichtung angewandt. 10 und 11 zeigen einen Querschnittsaufbau und einen Schaltungsaufbau entsprechend eines Hauptteils der Flüssigkristall-Anzeigeeinrichtung. Ein Einrichtungsaufbau (10) und ein Schaltungsaufbau (11), welche anschließend beschrieben werden, sind lediglich ein Beispiel und können geeignet geändert werden.
  • Die Flüssigkristall-Anzeigeeinrichtung, welche nachfolgend beschrieben wird, ist beispielsweise eine Übertragungsflüssigkristallanzeige eines Aktivmatrix-Ansteuerverfahrens unter Verwendung des TFT-Aufbaus. Der TFT-Aufbau wird als Schaltelement verwendet. Bei der Flüssigkristall-Anzeigeeinrichtung wird, wie in 10 gezeigt ist, eine Flüssigkristallschicht 41 zwischen einem Ansteuersubstrat 20 und einem gegenüberliegenden Substrat 30 versiegelt.
  • Bei dem Ansteuersubstrat 20 werden beispielsweise ein TFT-Aufbau 22, eine planarisierte Isolationsschicht 23 und eine Pixelelektrode 24 in dieser Reihenfolge auf einer Fläche eines Trägersubstrats 21 gebildet, und mehrere TFT-Aufbauten 22 und Pixelelektroden 24 werden in einer Matrix angeordnet. Die Anzahl der TFT-Aufbauten 22, welche in einem Pixel enthalten sind, kann eine oder mehr sein. 10 und 11 zeigen beispielsweise einen Fall, wo ein TFT-Aufbau 22 in einem Pixel enthalten ist.
  • Das Trägersubstrat 21 ist beispielsweise aus einem Übertragungsmaterial hergestellt, beispielsweise Glas oder Kunststoffmaterial, und der TFT-Aufbau 22 hat einen Aufbau ähnlich dem des oben beschriebenen TFT-Aufbaus. Die Arten des Kunststoffmaterials sind beispielsweise ähnlich denjenigen dem Fall, der in Bezug auf den organischen TFT beschrieben wurde und sie werden ähnlich in Fällen sein, die anschließend beschrieben werden. Die planarisierte Isolationsschicht 23 ist beispielsweise aus einem Isolationsharzmaterial hergestellt, beispielsweise Polyimid, und die Pixelelektrode 24 ist beispielsweise aus einem leitfähigen Übertragungsmaterial hergestellt, beispielsweise ITO. Die Pixelelektrode 24 ist mit dem TFT-Aufbau 22 über ein Kontaktloch (nicht gezeigt) verbunden, welches in der planarisierten Isolationsschicht 23 gebildet ist.
  • Das gegenüberliegende Substrat 30 wird erlangt, indem eine gegenüberliegende Elektrode 32 in einer Gesamtfläche eines Trägersubstrats 31 gebildet wird. Das Trägersubstrat 31 ist aus einem Übertragungsmaterial hergestellt, beispielsweise Glas oder Kunststoffmaterial, und die gegenüberliegende Elektrode 32 ist beispielsweise aus einem leitfähigen Übertragungsmaterial hergestellt, beispielsweise ITO.
  • Das Ansteuersubstrat 20 und das gegenüberliegende Substrat 30 sind so angeordnet, dass die Pixelelektrode 24 und die gegenüberliegende Elektrode 32 einander gegenüberliegen, wobei die Flüssigkristallschicht 41 dazwischen angeordnet ist und sind miteinander über ein Dichtungsmaterial 40 verbunden. Die Art der Flüssigkristallmoleküle, welche in der Flüssigkristallschicht 41 enthalten sind, ist beliebig auswählbar.
  • Zusätzlich kann die Flüssigkristall-Anzeigeeinrichtung andere Komponenten (nicht gezeigt) haben, beispielsweise ein Hemmungsmittel, einen Polarisierer, einen Ausrichtungsfilm und eine Hintergrundlichteinheit.
  • Schaltungen zum Ansteuern der Flüssigkristall-Anzeigeeinrichtung weisen beispielsweise wie in 11 gezeigt den TFT-Aufbau 22 (den TFT 11 und den Kondensator 12) und ein Flüssigkristall-Anzeigelement 44 (ein Elementteil einschließlich der Pixelelektrode 24, der gegenüberliegenden Elektrode 32 und der Flüssigkristallschicht 41) auf. Bei der Schaltung sind mehrere Signalleitungen 42 in der Reihenrichtung angeordnet, und mehrere Abtastleitungen 43 sind in der Spaltenrichtung angeordnet, und der TFT-Aufbau 22 und das Flüssigkristall-Anzeigeelement 44 sind in einer Position angeordnet, wo sich die Signalleitung 42 und die Abtastleitung 43 einander kreuzen. Die Stellen, mit denen die Source-Elektrode, die Gate-Elektrode und die Drain-Elektrode des TFT 11 verbunden sind, sind nicht auf diejenigen beschränkt, welche in 11 gezeigt sind, sondern sind beliebig änderbar. Die Signalleitungen 42 und die Abtastleitungen 43 sind mit einer nicht gezeigten Signalleitungs-Ansteuerschaltung (Datentreiber) bzw. einer nicht gezeigten Abtastleitungs-Ansteuerschaltung (Abtasttreiber) verbunden.
  • Bei der Flüssigkristall-Anzeigeeinrichtung ändert sich, wenn das Flüssigkristall-Anzeigeelement 44 durch den TFT 11 bei dem TFT-Aufbau 22 ausgewählt wird und ein elektrisches Feld über die Pixelelektrode 24 und die entgegengesetzte Elektrode 32 angelegt wird, der Ausrichtungszustand der Flüssigkristallschicht 41 (Flüssigkristallmoleküle) entsprechend der Intensität des elektrischen Felds. Folglich wird die Übertragungsmenge an Licht (Übertragungsfähigkeit) gemäß dem Ausrichtungszustand der Flüssigkristallmoleküle gesteuert, so dass ein Farbtonbild angezeigt wird.
  • Bei der Flüssigkristall-Anzeigeeinrichtung wird, da der TFT-Aufbau 22 eine Konfiguration ähnlich dem des oben beschriebenen TFT-Aufbaus hat, die Flüssigkristall-Anzeigeeinrichtung hoher Leistung leicht hergestellt. Die Flüssigkristall-Anzeigeeinrichtung ist nicht auf die des Übertragungstypus beschränkt, sondern kann der Reflexionstypus sein.
  • 2-2. Organische EL-Anzeigeeinrichtung
  • Ein organischer TFT wird beispielsweise bei einer organischen EL-Anzeigeeinrichtung angewandt. 12 und 13 zeigen einen Querschnittsaufbau bzw. einen Schaltungsaufbau eines Hauptteils der organischen EL-Anzeigeeinrichtung. Ein Einrichtungsaufbau (12) und ein Schaltungsaufbau (13), welche nachstehend zu beschreiben sind, sind lediglich ein Beispiel und können geeignet geändert werden.
  • Die organische EL-Anzeigeeinrichtung, die nachstehend zu beschreiben ist, ist beispielsweise eine organische EL-Anzeige eines Aktivmatrix-Ansteuerverfahrens unter Verwendung des TFT-Aufbaus als Schaltelement. Die organische EL-Anzeigeeinrichtung wird dadurch erlangt, indem ein Ansteuersubstrat 50 und ein gegenüberliegendes Substrat 60 miteinander über eine Klebeschicht 70, welche aus thermoaushärtendem Kunststoff oder dgl. hergestellt ist, miteinander fest verbunden werden, und ist beispielsweise eine Kopfemissionsart emittierenden Lichts über das gegenüberliegende Substart 60.
  • Bei dem Ansteuersubstrat 50 sind beispielsweise ein TFT-Aufbau 52, eine Schutzschicht 53, eine planarisierte Isolationsschicht 54, eine Pixelisolations-Isolationsschicht 55, eine Pixelelektrode 56, eine organische Schicht 57, eine gegenüberliegende Elektrode 58 und eine Schutzschicht 59 in dieser Reihenfolge auf einer Fläche eines Trägersubstrats 51 gebildet. Mehrere TFT-Aufbauten 52, Pixelelektroden 56 und organische Schichten 57 sind in einer Matrix angeordnet. Die Anzahl der TFT-Aufbauten 52, welche in einem Pixel enthalten sind, kann eine oder mehr sein. 12 und 13 zeigen beispielsweise einen Fall, wo zwei TFT-Aufbauten 52 (ein TFT-Aufbau 52A zur Auswahl und ein TFT-Aufbau 52B zur Ansteuerung) in einem Pixel enthalten sind.
  • Das Trägersubstrat 51 ist beispielsweise aus einem Glas oder Kunststoffmaterial hergestellt. Da Licht von dem gegenüberliegenden Substrat bei dem Kopfemissionstypus extrahiert wird, kann das Trägersubstrat 51 aus einem Übertragungsmaterial oder einem nichtdurchlässigem Material gebildet sein. Der TFT-Aufbau 52 hat eine Konfiguration ähnlich dem des oben beschriebenen TFT-Aufbaus. Die Schutzschicht 53 ist beispielsweise aus einem Hochpolymer-Material hergestellt, beispielsweise Polyvenyl-Alkohol (PVA) oder Poly-Paraxylol. Die planarisierte Isolationsschicht 54 und die Pixelisolations-Isolationsschicht 55 sind beispielsweise aus einem Isolationskunststoffmaterial hergestellt, beispielsweise Polyimid. Vorzugsweise wird die Pixelisolations-Isolationsschicht 55 aus einem fotosensitiven Harzmaterial gebildet, welches durch Fotobemusterung geformt werden kann, Aufschmelzen, oder dgl., um einen Bildungsprozess zu vereinfachen und um die Schicht in einer gewünschten Form zu bilden. Wenn ausreichende Flachheit durch die Schutzschicht 53 erlangt wird, muss die planarisierte Isolationsschicht 54 nicht vorgesehen werden.
  • Die Pixelelektrode 56 ist beispielsweise aus einem reflektierenden Material gebildet, beispielsweise Aluminium, Silber, Titan, Chrom oder dgl., und die gegenüberliegende Elektrode 58 ist aus einem Übertragungsmaterial hergestellt, beispielsweise ITO oder IZO. Die gegenüberliegende Elektrode 58 kann aus einem Übertragungsmetallmaterial gebildet sein, beispielsweise Kalzium (Ca) oder einer Legierung aus einem Übertragungsmetallmaterial, oder einem organischen Übertragungsleitfähigkeitsmaterial, beispielsweise PEDOT. Die organische Schicht 57 weist eine lichtemittierende Schicht auf, um Rotlicht, Grünlicht, Blaulicht oder dgl. zu emittieren, und sie kann einen Schichtstapelaufbau haben, der, wenn notwendig, eine Lochtransportschicht und eine elektronische Transportschicht aufweist. Das Material zum Bilden der lichtemittierenden Schicht kann beliebig gemäß der Farbe des Lichts, welches zu emittieren ist, ausgewählt werden. Die Pixelelektroden 56 und die organische Schicht 57 sind in einer Matrix angeordnet, wobei sie durch die Pixelisolationsschichten 55 isoliert sind. Andererseits erstreckt die gegenüberliegende Elektrode 58 fortlaufend, während sie den Pixelelektroden 56 mit den dazwischenliegenden organischen Schichten 57 gegenüberliegt. Die Schutzschicht 59 ist beispielsweise aus einem dielektrischen Übertragungsmaterial hergestellt, beispielsweise Siliziumnitrid (SiN). Die Pixelelektrode 56 ist mit dem TFT-Aufbau 52 über ein Kontaktloch (nicht gezeigt) verbunden, welches in der Schutzschicht 53 und der planarisierten Isolationsschicht 54 gebildet ist.
  • Das gegenüberliegende Substrat 60 wird beispielsweise durch Bereitstellen eines Farbfilters 62 auf einer Fläche eines Trägersubstrats 61 erlangt. Das Trägersubstrat 61 wird aus einem Übertragungsmaterial hergestellt, beispielsweise Glas oder Kunststoffmaterial, und das Farbfilter 62 hat mehrere Farbbereiche entsprechend den Farben des Lichts, welches in den organischen Schichten 57 erzeugt wird. Das Farbfilter 62 muss jedoch nicht vorgesehen werden.
  • Schaltungen zum Ansteuern der organischen EL-Anzeigeeinrichtung weisen beispielsweise wie in 13 gezeigt den TFT-Aufbau 52 (den TFT-Aufbau 52A zur Auswahl und den TFT-Aufbau 52B zum Ansteuern) und ein organisches EL-Anzeigeelement 73 (ein Elementteil einschließlich der Pixelelektrode 56, der organischen Schicht 57 und der gegenüberliegenden Elektrode 58) auf. In der Schaltung sind die TFT-Aufbauten 52 und die organischen EL-Anzeigeelemente 73 an Positionen angeordnet, wo mehrere Signalleitungen 71 und mehrere Abtastleitungen 72 einander kreuzen. Die Stellen, mit denen die Source-Elektroden, die Gate-Elektroden und die Drain-Elektroden der TFTs 11 bei dem TFT-Aufbau 52A zur Auswahl und der TFT-Aufbau 52B zum Ansteuern verbunden sind, sind nicht auf die beschränkt, welche in 13 gezeigt sind, sondern sind beliebig änderbar.
  • Bei der EL-Anzeigeeinrichtung wird beispielsweise, wenn das organische EL-Anzeigeelement durch den TFT 11 bei dem TFT-Aufbau 52 zur Auswahl ausgewählt wird, das organische EL-Anzeigeelement 73 durch den TFT 11 bei dem TFT-Aufbau 52B zum Ansteuern angesteuert. Wenn folglich ein elektrisches Feld über die Pixelelektrode 56 und die gegenüberliegende Elektrode 58 angelegt wird, wird Licht in der organischen Schicht 57 erzeugt. In diesem Fall wird beispielsweise Rotlicht, Grünlicht und Blaulicht in den drei benachbarten organischen EL-Anzeigeelementen 73 erzeugt. Künstlich erzeugtes Licht der Lichtstrahlen wird nach außen hin über das gegenüberliegende Substrat 60 emittiert, so dass ein Farbtonbild angezeigt wird.
  • Bei der organischen EL-Anzeigeeinrichtung hat der TFT-Aufbau 52 eine Konfiguration ähnlich der des oben beschriebenen TFT-Aufbaus, so dass eine organische EL-Anzeigeeinrichtung hoher Leistung leicht hergestellt wird.
  • Die organische EL-Anzeigeeinrichtung ist nicht auf die der Kopfemissionsart beschränkt, sondern kann der Bodenemissionstypus emittierenden Lichts über das Ansteuersubstrat 50 sein, oder der Dualemissionstypus emittierenden Lichts über sowohl das Ansteuersubstrat 50 als auch das gegenüberliegende Substrat 60. In diesem Fall wird die Elektrode auf der Seite des emittierenden Lichts aus der Pixelelektrode 56 und der gegenüberliegenden Elektrode 58 aus einem Übertragungsmaterial gebildet, und die Elektrode auf der Seite des emittierenden Lichts wird aus einem Reflexionsmaterial gebildet.
  • 2-3. Elektronische Papieranzeigeeinrichtung
  • Der TFT-Aufbau wird beispielsweise bei einer elektronischen Papieranzeigeeinrichtung angewandt. 14 zeigt eine Querschnittskonfiguration der elektronischen Papieranzeigeeinrichtung. Eine Einrichtungskonfiguration (14), welche anschließend beschrieben wird, und eine Schaltungskonfiguration, welche mit Hilfe von 11 zu beschreiben ist, sind lediglich ein Beispiel und können geeignet geändert werden.
  • Die elektronische Papieranzeigeeinrichtung, welche anschließend beschrieben wird, ist beispielsweise eine elektronische Papieranzeige eines Aktivmatrix-Ansteuerverfahrens unter Verwendung des TFT-Aufbaus als Element zum Schalten. Die elektronische Papieranzeigeeinrichtung wird beispielsweise durch Verbinden eines Ansteuersubstrats 80 und eines gegenüberliegenden Substrats 90 erlangt, wobei mehrere elektrophoretische Elemente 93 vorhanden sind, mit einer dazwischenliegenden Klebeschicht 100.
  • Bei dem Ansteuersubstrat 80 sind beispielsweise ein TFT-Aufbau 82, eine Schutzschicht 83, eine planarisierte Isolationsschicht 84 und eine Pixelelektrode 85 in dieser Reihenfolge auf einer Fläche eines Trägersubstrats 81 gebildet, und mehrere TFT-Aufbauten 82 und Pixelelektroden 85 sind in einer Matrix angeordnet. Das Trägersubstrat 81 ist beispielsweise aus Glas, Kunststoffmaterial oder dgl. hergestellt, und der TFT-Aufbau 82 hat eine Konfiguration ähnlich dem des oben beschriebenen TFT-Aufbaus. Die Schutzschicht 83 und die planarisierte Isolationsschicht 84 sind beispielsweise aus einem Isolationsharzmaterial hergestellt, beispielsweise Polyimid, und die Pixelelektrode 85 ist beispielsweise aus einem Metallmaterial, beispielsweise Silber gebildet. Die Pixelelektrode 85 ist mit dem TFT-Aufbau 82 über ein Kontaktloch (nicht gezeigt) verbunden, welches in der Schutzschicht 83 und der planarisierten Isolationsschicht 84 gebildet ist. Wenn ausreichende Flachheit durch die Schutzschicht 83 erlangt wird, muss die planarisierte Isolationsschicht 84 nicht vorgesehen werden.
  • Bei dem gegenüberliegenden Substrat 90 sind beispielsweise eine gegenüberliegende Elektrode 92 und eine Schicht einschließlich mehrerer elektrophoretischer Elemente 93 in dieser Reihenfolge auf einer Fläche eines Trägersubstrats 91 gestapelt, und die gegenüberliegende Elektrode 92 ist auf der gesamten Fläche gebildet. Das Trägersubstrat 91 ist aus einem Übertragungsmaterial hergestellt, beispielsweise Glas oder einem Kunststoffmaterial, und die gegenüberliegende Elektrode 92 ist beispielsweise aus einem leitfähigen Übertragungsmaterial hergestellt, beispielsweise ITO. Das elektrophoretische Element 93 wird beispielsweise durch Verkapseln einer Isolationsflüssigkeit erlangt, in welcher Lagerpartikel in einer Mikrokapsel verteilt sind. Die Ladungspartikel umfassen beispielsweise Schwarzpartikel, beispielsweise feine Graphitpartikel, und Weißpartikel, beispielsweise feine Titanoxidpartikel.
  • Schaltungen zum Ansteuern der elektronischen Papieranzeigeeinrichtung haben einen Aufbau ähnlich dem der Schaltungen bei der in 11 gezeigten Flüssigkristall-Anzeigeeinrichtung. Die Schaltungen der elektronischen Papieranzeigeeinrichtung umfassen anstelle des TFT-Aufbaus 22 und des Flüssigkristall-Anzeigeelements 44 den TFT-Aufbau 82 und elektronische Papieranzeigeelemente (ein Elementteil einschließlich der Pixelelektrode 85, der gegenüberliegenden Elektrode 92 und den elektrophoretischen Elementen 93).
  • Bei der elektronischen Papieranzeigeeinrichtung werden, wenn ein elektronisches Papieranzeigeelement durch den TFT 11 bei dem TFT-Aufbau 82 ausgewählt wird und ein elektrisches Feld über die Pixelelektrode 85 und die gegenüberliegende Elektrode 92 angelegt wird, die Schwarzpartikel oder die Weißpartikel im elektrophoretischen Element 93 durch die gegenüberliegende Elektrode 92 gemäß dem elektrischen Feld angezogen. Folglich wird der Kontrast durch die Schwarzpartikel und die Weißpartikel ausgedrückt, so dass ein Färbungsbild angezeigt wird.
  • Bei der elektronischen Papieranzeigeeinrichtung hat der TFT-Aufbau 82 eine Konfiguration ähnlich der des oben beschriebenen TFT-Aufbaus, so dass die elektronische Papieranzeigeeinrichtung hoher Leistung leicht gefertigt wird.
  • Obwohl die vorliegende Erfindung oben durch die Ausführungsformen beschrieben wurde, ist die Erfindung nicht auf die in den Ausführungsformen beschriebenen Arten beschränkt, sondern kann verschieden modifiziert werden. Beispielsweise ist der Aufbau eines TFT bei dem Dünnfilm-Transistoraufbau der vorliegenden Erfindung nicht auf den Boden-Gate-Kopfkontakt-Typus oder den Kopf-Gate-Bodenkontakt-Typus beschränkt, sondern kann ein Kopf-Gate-Kopf-Kontakt-Typus oder ein Boden-Gate-Bodenkontakt-Typus sein. Auch in diesen Fällen werden ähnliche Effekte erzielt.
  • Beispielsweise wird eine elektronische Einrichtung, bei der der Dünnfilm-Transistoraubau der vorliegenden Erfindung angewandt wird, nicht auf die Flüssigkristall-Anzeigeeinrichtung, die organische EL-Anzeigeeinrichtung oder die elektronische Papieranzeigeeinrichtung beschränkt, sondern sie kann andere Anzeigeeinrichtungen sein. Ein Beispiel der anderen Anzeigeeinrichtungen ist eine MEMS(Mikroelektro-Mechaniksysteme)-Anzeigeeinheit (MEMS-Anzeige).
  • Weiter kann beispielsweise der Dünnfilm-Transistoraufbau einer Ausführungsform der Erfindung bei einer elektronischen Einrichtung abgesehen von einer Anzeigeeinrichtung angewandt werden. Beispiele einer solchen elektronischen Einrichtung umfassen eine Sensormatrix, einen Speichersensor, ein RFID-Etikett (Funkfrequenz-Identifikationsetikett) und eine Sensorgruppe.
  • Die vorliegende Erfindung enthält als Hauptbestandteil denjenigen, der in der japanischen Patentanmeldung JP 2010-037284 offenbart ist, welche beim japanischen Patentamt am 23. Februar 2010 angemeldet wurde, deren gesamter Inhalt hiermit unter Bezugnahme eingeführt ist.
  • Es sollte verstanden sein, dass für den Fachmann verschiedene Modifikationen, Kombinationen, Hilfskombinationen und Abänderungen in Abhängigkeit von Ausbildungserfordernissen und anderen Faktoren auftreten können, insoweit sie innerhalb des Rahmens der angehängten Patentansprüche oder deren Äquivalente liegen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2002-094071 [0006]
    • JP 2010-037284 [0105]
  • Zitierte Nicht-Patentliteratur
    • T. Ohe et al., Applied Physics Letters 93, Seite 053303, 2008 [0057]

Claims (10)

  1. Dünnfilm-Transistoraufbau, der aufweist: eine erste Elektrode; eine zweite und dritte Elektrode beabstandet voneinander in einer hierarchischen Schicht unterschiedlich von der der ersten Elektrode; eine erste, zweite und dritte Verdrahtung, welche mit der ersten, zweiten bzw. dritten Elektrode verbunden sind; einen Hauptstapelkörper, der derart angeordnet ist, dass er der ersten Elektrode gegenüberliegt, mit einer Zwischenschicht-Isolationsschicht dazwischen, zwischen der ersten Elektrode und der zweiten und dritten Elektrode; und einen Hilfsstapelkörper, der eine Isolationsschicht und eine Halbleiterschicht aufweist, welche so angeordnet sind, dass sie der ersten Verdrahtung mit der dazwischenliegenden Zwischenisolationsschicht gegenüberliegen, zwischen der ersten und zweiten Verdrahtung in einer Position, wo sich die erste und die zweite Verdrahtung überlappen und/oder zwischen der ersten und dritten Verdrahtung in einer Position, wo sich die erste und dritte Verdrahtung überlappen.
  2. Dünnfilm-Transistoraufbau nach Anspruch 1, wobei die Isolationsschicht und die Halbleiterschicht durch Phasentrennung erlangt werden, welche in einem Film auftritt, der unter Verwendung einer Lösung gebildet wird, welche ein Isolationsmaterial und ein Halbleitermaterial enthält.
  3. Dünnfilm-Transistoraufbau nach Anspruch 1 oder 2, wobei eine oder beide von der Isolationsschicht oder der Halbleiterschicht aus einem organischen Material hergestellt sind.
  4. Dünnfilm-Transistoraufbau nach einem der Ansprüche 1 bis 3, wobei der Hilfsstapelkörper in der gleichen hierarchischen Schicht wie der des Hauptstapelkörpers positioniert ist.
  5. Dünnfilm-Transistoraufbau nach Anspruch 1 bis 4, wobei der Hauptstapelkörper den gleichen Schichtstapelaufbau wie den des Hilfsstapelkörpers hat.
  6. Verfahren zur Herstellung eines Dünnfilm-Transistoraufbaus, welches folgende Schritte umfasst: Bilden einer ersten Elektrode und einer ersten Verdrahtung, welche mit der ersten Elektrode verbunden ist; Bilden von einer zweiten und dritten Elektrode beabstandet voneinander bzw. einer zweiten und dritten Verdrahtung, welche mit der zweiten und dritten Elektrode verbunden sind, in einer hierarchischen Schicht verschieden von der der ersten Elektrode und der ersten Verdrahtung; Bilden eines Zwischenschicht-Isolationsfilms, um die erste Elektrode und die erste Verdrahtung zu überdecken; Bilden eines Hauptstapelkörpers, der so angeordnet ist, dass er der ersten Elektrode gegenüberliegt, auf der Zwischenschicht-Isolationsschicht zwischen der ersten Elektrode und der zweiten und dritten Elektrode; und Bilden eines Hilfsstapelkörpers, der eine Isolationsschicht und eine Halbleiterschicht umfasst, durch Bilden eines Films unter Verwendung einer Lösung, welche ein Isolationsmaterial und ein Halbleitermaterial enthält, auf der Zwischenschicht-Isolationsschicht zwischen der ersten und zweiten Verdrahtung in einer Position, wo die erste und zweite Verdrahtung einander überlappen und/oder zwischen der ersten und dritten Verdrahtung in einer Position, wo sich die erste und dritte Verdrahtung überlappen, und Bewirken, dass Phasentrennung im Film auftritt.
  7. Verfahren zum Herstellen eines Dünnfilm-Transistoraufbaus nach Anspruch 1, die Phasentrennung bewirkt wird, indem der Film erhitzt wird.
  8. Verfahren zum Herstellen eines Dünnfilm-Transistoraufbaus nach Anspruch 6 oder 7, wobei der Hilfsstapelkörper im gleichen Schritt wie bei dem des Hauptstapelkörpers gebildet wird.
  9. Verfahren zum Herstellen eines Dünnfilm-Transistoraufbaus nach einem der Ansprüche 6 bis 8, wobei der Hauptstapelkörper so gebildet wird, dass er den gleichen Stapelaufbau wie den des Hilfsstapelkörpers hat.
  10. Elektronische Einrichtung, welche einen Dünnfilm-Transistoraufbau hat, welche umfasst: eine erste Elektrode; eine zweite und dritte Elektrode bestandet voneinander in einer hierarchischen Schicht unterschiedlich gegenüber der der ersten Elektrode; eine erste, zweite und dritte Verdrahtung, welche mit der ersten, zweiten bzw. dritten Elektrode verbunden sind; einen Hauptstapelkörper, der derart angeordnet ist, dass er der ersten Elektrode mit einer dazwischenliegenden Zwischenschicht-Isolationsschicht gegenüberliegt, zwischen der ersten Elektrode und der zweiten und dritten Elektrode; und einen Hilfsstapelkörper, der eine Isolationsschicht und eine Halbleiterschicht aufweist und derart angeordnet ist, dass er der ersten Verdrahtung mit der dazwischenliegenden Zwischenschicht-Isolationsschicht gegenüberliegt, zwischen der ersten und zweiten Verdrahtung in einer Position, wo sich die erste und zweite Verdrahtung überlappen und/oder zwischen der ersten und dritten Verdrahtung in einer Position, wo sich die erste und dritte Verdrahtung überlappen.
DE102011004195A 2010-02-23 2011-02-16 Dünnfilm-Transistoraufbau, Verfahren zu dessen Herstellung, und elektronische Einrichtung Withdrawn DE102011004195A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010037284A JP5621273B2 (ja) 2010-02-23 2010-02-23 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器
JPP2010-037284 2010-02-23

Publications (1)

Publication Number Publication Date
DE102011004195A1 true DE102011004195A1 (de) 2011-08-25

Family

ID=44356961

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011004195A Withdrawn DE102011004195A1 (de) 2010-02-23 2011-02-16 Dünnfilm-Transistoraufbau, Verfahren zu dessen Herstellung, und elektronische Einrichtung

Country Status (4)

Country Link
US (2) US8445912B2 (de)
JP (1) JP5621273B2 (de)
CN (1) CN102163624A (de)
DE (1) DE102011004195A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD794050S1 (en) 2014-08-19 2017-08-08 Fujifilm Corporation Display screen for digital camera with transitional graphical user interface
US11353759B2 (en) * 2018-09-17 2022-06-07 Nuclera Nucleics Ltd. Backplanes with hexagonal and triangular electrodes
JP6958603B2 (ja) 2019-11-07 2021-11-02 凸版印刷株式会社 薄膜トランジスタ
CN111710684A (zh) * 2020-06-10 2020-09-25 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN115917759A (zh) * 2020-07-07 2023-04-04 凸版印刷株式会社 薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法
US20230375892A1 (en) * 2021-03-18 2023-11-23 Fuzhou Boe Optoelectronics Technology Co., Ltd. Electronic paper, method for manufacturing the same, and display device thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094071A (ja) 2000-09-18 2002-03-29 Canon Inc 半導体装置及び層間絶縁層形成方法
JP2010037284A (ja) 2008-08-06 2010-02-18 Sanyo Chem Ind Ltd アミジニウムヘキサフルオロリン酸塩の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185521A (ja) * 1988-01-19 1989-07-25 Toshiba Corp 表示装置用基板
JP3029319B2 (ja) * 1991-05-23 2000-04-04 株式会社東芝 液晶表示装置
JPH05341313A (ja) * 1992-06-05 1993-12-24 Toshiba Corp アクティブマトリクス型液晶表示素子
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
KR101148163B1 (ko) * 2005-07-21 2012-05-23 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
KR100695013B1 (ko) * 2005-07-25 2007-03-16 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5636626B2 (ja) * 2007-12-27 2014-12-10 ソニー株式会社 半導体薄膜の形成方法および薄膜半導体装置の製造方法
US7863694B2 (en) * 2008-10-14 2011-01-04 Xerox Corporation Organic thin film transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094071A (ja) 2000-09-18 2002-03-29 Canon Inc 半導体装置及び層間絶縁層形成方法
JP2010037284A (ja) 2008-08-06 2010-02-18 Sanyo Chem Ind Ltd アミジニウムヘキサフルオロリン酸塩の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. Ohe et al., Applied Physics Letters 93, Seite 053303, 2008

Also Published As

Publication number Publication date
US20110204375A1 (en) 2011-08-25
CN102163624A (zh) 2011-08-24
US8642364B2 (en) 2014-02-04
US8445912B2 (en) 2013-05-21
JP2011176008A (ja) 2011-09-08
US20130237020A1 (en) 2013-09-12
JP5621273B2 (ja) 2014-11-12

Similar Documents

Publication Publication Date Title
DE102013111943B4 (de) Flexible organische Elektrolumineszenz-Vorrichtung und Verfahren zur Herstellung derselben
DE102016111712B4 (de) Biegsame organische lichtemitierende Anzeigevorrichtung und Verfahren zu deren Herstellung
DE102018130713B4 (de) Anzeigevorrichtung
DE10361010B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Herstellung
DE102013113462A1 (de) Organische leuchtdiodenvorrichtung und verfahren zum herstellen derselben
DE69831243T2 (de) Herstellungsverfahren einer Licht emittierenden Anzeigevorrichtung mit aktiver Matrix
DE69735023T2 (de) Verfahren zur Herstellung einer Matrixanzeigevorrichtung
DE102011057016B4 (de) Organische licht-emittierende-dioden-anzeigevorrichtung und herstellungsverfahren derselben
DE10232937B4 (de) Verfahren zum Konstruieren eines lichtemittierenden Bauelements
DE10360884B4 (de) Oganische Doppeltafel-Elektrolumineszenz-Anzeigevorrichtung und Herstellungsverfahren für diesselbe
DE102018132095A1 (de) Anzeigevorrichtung
DE102009044334B4 (de) Doppeltafel-OELDs sowie Verfahren zu deren Herstellung
DE102017127964A1 (de) Organische lichtemittierende Diodenanzeige, Verfahren zur Herstellung derselben, und Anzeigevorrichtung
EP2002493B1 (de) Grossflächige oled's mit homogener lichtemission
DE602004006620T2 (de) Eine fet anordnung und eine methode zur herstellung einer fet anordnung
DE102012112660B4 (de) Anzeigevorrichtungen und Verfahren zu deren Herstellung
DE10157945C2 (de) Verfahren zur Herstellung eines organischen, elektrolumineszierenden Displays sowie ein organisches, elektrolumineszierendes Display
DE102012107977A1 (de) Organische licht-emittierende anzeigevorrichtung und verfahren zum herstellen derselben
DE102014108436A1 (de) Verfahren zum Herstellen einer organischen lichtemittierenden Diodenvorrichtung und damit hergestellte organsiche lichtemittierende Diodenvorrichtung
DE102011004195A1 (de) Dünnfilm-Transistoraufbau, Verfahren zu dessen Herstellung, und elektronische Einrichtung
DE10361006A1 (de) Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung
DE10360454A1 (de) Organische Elektrolumineszenz-Anzeigevorrichtung mit aktiver Matrix und Verfahren zu deren Herstellung
DE112011101062T5 (de) Organische elektrolumineszierende Vorrichtung
WO2005106987A1 (de) Schichtanordnung für eine organische lichtemittierende diode
DE102020132842A1 (de) Anzeigevorrichtung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee