DE102004027809B4 - Frequenzumsetzerschaltung und Frequenzumsetzerschaltungs-Anordnung - Google Patents
Frequenzumsetzerschaltung und Frequenzumsetzerschaltungs-Anordnung Download PDFInfo
- Publication number
- DE102004027809B4 DE102004027809B4 DE102004027809A DE102004027809A DE102004027809B4 DE 102004027809 B4 DE102004027809 B4 DE 102004027809B4 DE 102004027809 A DE102004027809 A DE 102004027809A DE 102004027809 A DE102004027809 A DE 102004027809A DE 102004027809 B4 DE102004027809 B4 DE 102004027809B4
- Authority
- DE
- Germany
- Prior art keywords
- node
- frequency converter
- frequency
- converter circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 4
- 230000003068 static effect Effects 0.000 claims description 15
- 230000003071 parasitic effect Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 9
- 230000010363 phase shift Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000001419 dependent effect Effects 0.000 description 7
- 230000001960 triggered effect Effects 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101100189378 Caenorhabditis elegans pat-3 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001364 causal effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 101150101567 pat-2 gene Proteins 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/16—Circuits for carrying over pulses between successive decades
- H03K21/17—Circuits for carrying over pulses between successive decades with field effect transistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
– mindestens einem Frequenzumsetzerelement, welches mindestens einen Signaleingang und mindestens einen Signalausgang aufweist, wobei das Frequenzumsetzerelement derart eingerichtet ist, dass ein an dem Signalausgang bereitgestelltes Signal eine andere Signalfrequenz aufweist als ein an dem Signaleingang zugeführtes Signal,
– mit einer Laststufe, welche aufweist:
– mindestens einen zwischen dem Frequenzumsetzerelement und einem Energiezuführ-Anschluss gekoppelten ohmschen Widerstand und mindestens eine dazu in Serie gekoppelte Induktivität, und
– mindestens eine Kapazität, deren erster Anschluss zwischen den ohmschen Widerstand und die Induktivität gekoppelt ist und deren zweiter Anschluss mit einem Energieversorgungsanschluss gekoppelt ist.
Description
- Die Erfindung betrifft eine Frequenzumsetzerschaltung und eine Frequenzumsetzerschaltungs-Anordnung.
- Eine Frequenzumsetzerschaltung ist eine elektronische Schaltung, bei der mindestens ein Eingangssignal mit einer Eingangsfrequenz in die elektronische Schaltung eingespeist wird und von der elektronischen Schaltung in ein Ausgangssignal mit einer Ausgangsfrequenz umgewandelt wird, wobei sich der Wert der Eingangsfrequenz und der Wert der Ausgangsfrequenz voneinander unterscheiden.
- Eine Frequenzumsetzerschaltung, die eine Eingangsfrequenz in eine Ausgangsfrequenz umsetzt, wobei der Wert der Eingangsfrequenz und der Wert der Ausgangsfrequenz in einem fest vorgegebenen Verhältnis zueinander stehen, wird als Frequenzteilerschaltung bezeichnet. Grundlegende Schaltungselemente für eine Frequenzumsetzerschaltung, die eine Frequenzteilerschaltung realisieren, sind Flip-Flop-Schaltungen.
- Ein Flip-Flop ist eine bistabile Kippschaltung, d.h. eine Digitalschaltung. Die Ausgangsspannung einer bistabilen Kippschaltung wechselt zwischen zwei vorgegebenen Werten, die im Sinne der Boole'schen Algebra mit den logischen Werten "0" und "1" bezeichnet werden. Der Umkippvorgang zwischen den beiden logischen Werten wird mit Hilfe eines Eingangssignals in Form eines kurzen Impulses ausgelöst. Aus [1] ist eine kausale Verknüpfung zwischen einem Eingangssignal und einem Ausgangssignal mittels Logikgatter bekannt, die gemäß der Boole'schen Algebra Verknüpfungen zwischen dem Eingangssignal und dem Ausgangssignal herstellen. Die Logikgatter sind auf Transistorebene oder Diodenebene realisiert. Übliche Technologien von Gatterrealisierungen sind Emitter Coupled Logic (ECL), Current-Mode-Logic (CML), Complementary Metal Oxid Semiconductor (CMOS), Widerstands-Transistor-Logik (RTL), Dioden-Transistor-Logik (DTL), Langsame Störsichere Logik (LSL), Transistor-Transistor-Logik (TTL), Open-Collector-Technik, Tristate-Technik, Wired-OR-Verknüpfung sowie NMOS-Logik. Flip-Flop-Schaltwerke, die auf der ECL basieren, weisen neben ohmschen Widerständen Bipolartransistoren auf. Flip-Flop-Schaltwerke, die auf der CMOS-Technologie oder der NMOS-Technologie oder auf einer Kombination beider Technologien beruhen, weisen neben ohmschen Widerständen zusätzlich Feldeffekttransistoren auf.
- Es gibt transparente Flip-Flop-Schaltungen. Transparente Flip-Flop-Schaltungen sind Flip-Flop-Schaltungen, die ohne Zwischenspeicherung das Eingangssignal verarbeiten und am Ausgang sofort freigeben. Ferner sind Flip-Flop-Schaltungen mit Zwischenspeicherung, die das Eingangssignal zwischenspeichern und es erst an den Ausgang übertragen, wenn die Eingänge bereits wieder verriegelt sind, in [1] beschrieben.
- Ein Beispiel für transparente Flip-Flop-Schaltungen sind einfache RS-Flip-Flop-Schaltungen. Eine RS-Flip-Flop-Schaltung besitzt einen SET-Eingang S und einen RESET-Eingang R, sowie einen ersten Ausgang, an dem ein Ausgangssignal Q bereitgestellt wird und einen zweiten Ausgang, an dem das zu dem Ausgangssignal Q invertierte Ausgangssignal QN bereitgestellt wird. Häufig benötigt man eine RS-Flip-Flop-Schaltung, die nur zu einer bestimmten Zeit auf ein anliegendes Eingangssignal reagiert. Diese Zeit wird durch eine zusätzliche Taktvariable, d.h. einem anliegenden Taktsignal, oftmals mit CLK bezeichnet, bestimmt, wobei die mit dem Taktsignal getaktete RS-Flip-Flop-Schaltung als statisch getaktete RS-Flip-Flop-Schaltung bezeichnet wird. Wird bei einer statisch getakteten RS-Flip-Flop-Schaltung der SET-Eingang S mit einem Daten-Eingangssignal D und der RESET- Eingang R mit dem invertierten Dateneingangssignal DN belegt, so entsteht eine taktzustandsgesteuerte Speicherzelle (DATA LATCH), die auch als transparente D-Flip-Flop-Schaltung bezeichnet wird.
- Eine nicht transparente Flip-Flop-Schaltung wird üblicherweise aus zwei Flops gebildet: dem "Master"-Flip-Flop am Eingang und dem "Slave"-Flip-Flop am Ausgang. Ein Beispiel für eine Master-Slave-Flip-Flop-Schaltung ist die JK-Flip-Flop-Schaltung: Eine JK-Flip-Flop-Schaltung weist zwei statisch getaktete RS-Flip-Flop-Schaltungen auf, wobei die beiden statisch getakteten RS-Flip-Flop-Schaltungen durch das Taktsignal CLK komplementär zueinander verriegelt werden. Solange das Taktsignal CLK = 1 ("High") ist, wird die Eingangsinformation, d.h. das am Eingang anliegende Eingangssignal, in das Master-Flip-Flop eingelesen. Der Ausgangszustand, d.h. das am Ausgang bereitgestellte Ausgangssignal, bleibt dabei unverändert, da das Slave-Flip-Flop blockiert ist. Wenn das Taktsignal auf CLK = 0 ("Low") wechselt, wird das Master-Flip-Flop blockiert, und auf diese Weise wird der Zustand der Flip-Flop-Schaltung eingefroren, der unmittelbar vor der negativen Taktsignalflanke angelegen hat. Gleichzeitig wird das Slave-Flip-Flop freigegeben und damit der Zustand des Master-Flip-Flops an den Ausgang der JK-Flip-Flop-Schaltung übertragen. Die Datenübertragung findet also bei der negativen Taktflanke statt; es gibt jedoch keinen Taktzustand bei dem sich die Eingangsdaten, d.h. das anliegende Eingangssignal, unmittelbar auf den Ausgang auswirken, wie es bei einer transparenten Flip-Flop-Schaltung der Fall ist.
- Die Eingangskombinationen R = S = 1 führt zu einem undefinierten Verhalten, weil die negierten Eingangssignale SN und RN im Master-Flip-Flop gleichzeitig von "00" auf "11" übergehen, wenn das Taktsignal CLK = 0 wird.
- Um diese Eingangskombination sinnvoll zu nutzen, legt man die komplementären Ausgangsdaten des Slave-Flip-Flops mit Hilfe einer Rückkopplung zusätzlich an die Eingangsgatter des Master-Flip-Flops an. Die zusätzlichen Rückkopplungseingänge am Master-Flip-Flop werden üblicherweise als J-Eingang bzw. K-Eingang bezeichnet. Der Ausgangszustand, d.h. das bereitgestellte Ausgangssignal für J = K = 1 wird bei jedem Taktimpuls invertiert. Das ist gleichbedeutend mit einer Frequenzteilung durch den Wert zwei. Deshalb ermöglicht eine JK-Master-Slave-Flip-Flop-Schaltung einen besonders einfachen Aufbau eines Frequenzteilers.
- Flip-Flop-Schaltungen mit Zwischenspeicherung lassen sich auch dadurch realisieren, dass man zwei transparente D-Flip-Flop-Schaltungen in Reihe schaltet und sie mit komplementärem Taktsignal ansteuert, wobei die dadurch gebildete Flip-Flop-Schaltung als Master-Slave-D-Flip-Flop-Schaltung bezeichnet wird. Solange das Taktsignal CLK = 0 ist, folgt das Master-Flip-Flop dem Eingangssignal und es wird Q = D. Das Slave-Flip-Flop speichert den alten Zustand. Wenn das Taktsignal CLK auf den Wert 1 übergeht, wird die zu diesem Zeitpunkt anliegende Dateninformation D im Master-Flip-Flop "eingefroren" und an das Slave-Flip-Flop und damit an den Q-Ausgang übertragen. Die bei der positiven Taktflanke am D-Eingang anliegende Dateninformation wird somit an den Q-Ausgang übertragen. In der übrigen Zeit ist der Zustand des D-Einganges, d.h. das an dem D-Eingang anliegende Eingangssignal, ohne Einfluss auf das bereitgestellte Ausgangssignal.
- Eine einflankengetriggerte D-Flip-Flop-Schaltung lässt sich auch als sogenannte Toggle-Flip-Flop-Schaltung betreiben. Dazu wird an den Dateneingang D der invertierte Ausgang QN angeschlossen. Dann wird der Ausgangszustand bei jeder positiven Taktflanke des Taktsignals CLK invertiert. Eine Toggle-Flip-Flop-Schaltung stellt einen Grundbaustein für eine Frequenzteilerschaltung dar. Eine Frequenzteilerschaltung lässt sich dadurch realisieren, dass man eine Kette von Flip-Flop-Schaltungen aufbaut und deren Takteingang jeweils mit dem Ausgang Q der in Signalflussrichtung vorangegangenen Flip-Flop-Schaltungen gekoppelt ist. Damit sich eine Frequenzteilfunktion ergibt müssen die Flip-Flops ihren Ausgangszustand ändern, wenn das ihnen jeweils zugeführte Taktsignal CLK von "1" auf "0" übergeht. Es werden somit üblicherweise flankengesteuerte Flip-Flop-Schaltungen verwendet, z.B. JK-Master-Slave-Flip-Flop-Schaltungen mit J = K = 1. Die Frequenzteilerschaltung lässt sich grundsätzlich beliebig erweitern. Mit zehn in Serie gekoppelten Flip-Flop-Schaltungen kann man auf diese Weise die Eingangssignal-Taktfrequenz des an der ersten Flip-Flop-Schaltung anliegenden Taktsignals schon zehn-mal halbieren. Auch eine Flip-Flop-Schaltung, die auf positive Taktflanken triggert, also z.B. eine einflankengetriggerte D-Flip-Flop-Schaltung, ist verwendbar.
- Die Frequenz des am Ausgang des ersten Flip-Flop-Schaltung bereitgestellten Ausgangssignals ist die halbe Frequenz des am Eingang der ersten Flip-Flop-Schaltung angelegten Eingangssignals. Am Ausgang der zweiten Flip-Flop-Schaltung wird ein Signal bereitgestellt, dessen Frequenz ein Viertel der Frequenz des am Eingang der ersten Flip-Flop-Schaltung angelegten Eingangssignals ist, am Ausgang der dritten Flip-Flop-Schaltung wird ein Signal bereitgestellt, dessen Frequenz ein Achtel der Frequenz des am Eingang der ersten Flip-Flop-Schaltung angelegten Eingangssignals ist, usw. Diese Frequenzteiler-Eigenschaft von Toggle-Flip-Flops machen sich viele Frequenzteilerschaltungen zu Nutze.
- Eine Frequenzteilerschaltung beruht somit häufig auf Flip-Flop-Schaltungen, wobei zur Erzielung höchster Arbeitsfrequenzen oftmals transparente D-Flip-Flop-Schaltungen verwendet werden, bei denen das invertierte Ausgangssignal auf den Dateneingang zurückgekoppelt wird.
- Im Gegensatz zu einer statischen Frequenzteilerschaltung besitzt eine dynamische Frequenzteilerschaltung eine untere Grenzfrequenz. Eine statische Frequenzteilerschaltung wird mit Hilfe von Flip-Flop-Schaltungen realisiert und kann bei beliebig tiefen Frequenzen betrieben werden, sofern die Anstiegszeit des Taktsignals CLK ausreichend kurz ist. Eine dynamische Frequenzteilerschaltung arbeitet je nach Funktionsweise und Dimensionierung in einem Frequenzumsetzintervall von einigen Prozent bis zu mehr als einer Oktave bezogen auf die Signalfrequenz des zugeführten Eingangssignals. Sie kann jedoch häufig bei wesentlich höheren Arbeitsfrequenzen betrieben werden als eine statische Frequenzteilerschaltung, deren maximale Arbeitsfrequenz durch die sogenannte Gatterverzögerungszeit τ auf einen Wert von beschränkt ist.
- Eine dynamische Frequenzteilerschaltung beruht üblicherweise auf dem Prinzip der regenerativen Frequenzteilung oder auf zwei Inverterstufen, die durch das Taktsignal CLK wechselweise umgeschaltet werden, wie beispielsweise in [5] beschrieben.
- Aus [3] und [4] sind auf Flip-Flop-Schaltungen basierende dynamische bzw. statische Frequenzumsetzerschaltungen bekannt, die High-Electron-Mobility-Transistors (HEMT's) bzw. Heterojunction Bipolar Transistors (HBT's) aufweisen. Eine Beschränkung der maximalen Arbeitsfrequenz dieser Schaltungen ergibt sich durch parasitäre Bauteil- und Metallisierungskapazitäten, die parallel zu den ohmschen Lastwiderständen der Laststufen der Frequenzumsetzerschaltungen liegen.
- Diesen parasitären Kapazitäten wird, wie in den
2 und3 dargestellt, durch eine berücksichtigte fiktive Parasitär-Kapazität Rechnung getragen. Aufgrund dieser Parasitär-Kapazität nimmt der Betrag der Lastimpedanz bei hohen Arbeitsfrequenzen ab. Dadurch sinkt der Spannungshub am Ausgang der Frequenzumsetzerschaltung bei hohen Arbeitsfrequenzen soweit ab, dass eine korrekte Funktionsweise der Frequenzteilerschaltung oftmals nicht mehr gewährleistet ist. - Außerdem bewirkt die Parasitär-Kapazität eine zusätzliche Phasenverschiebung, die eine zeitliche Verzögerung des Ausgangssignals verursacht und damit ebenfalls die maximale Arbeitsfrequenz der Frequenzteilerschaltung verringert.
- Um das bisher gemäß dem Stand der Technik praktizierte Schaltungsdesign von Laststufen von Frequenzumsetzerschaltungen darstellen zu können, wird eine Frequenzumsetzerschaltung in Frequenzumsetzerelemente aufgeteilt. Die Frequenzumsetzerelemente werden in eine Laststufe und eine zweite Stufe aufgeteilt.
- Zwei Beispiele von schaltungstechnischen Realisierungen einer Laststufe gemäß dem Stand der Technik, wie sie in [2] und [3] beschrieben sind, sind in
2 und3 dargestellt. - Ein Beispiel einer schaltungstechnischen Realisierung einer Laststufe innerhalb einer Frequenzumsetzerschaltung gemäß dem Stand der Technik ist in
1 dargestellt. - Vorzugsweise werden die parasitären Effekte des Frequenzumsetzerelementes in Form einer fiktiven Parasitär-Kapazität in der Laststufe der Frequenzumsetzerschaltung simuliert, wobei ein ohmscher Widerstand ein Lastwiderstand der Frequenzumsetzerschaltung ist.
- Die parasitären Effekte des Frequenzumsetzerelementes werden in Form einer fiktiven Parasitär-Kapazität in einer Laststufe einer Frequenzumsetzerschaltung simuliert, wobei ein ohmscher Widerstand ein Lastwiderstand des Frequenzumsetzerelementes ist.
-
2 zeigt eine erste schaltungstechnische Realisierung einer Laststufe200 von Frequenzumsetzerschaltungen mit einem ohmschen Widerstand202 , der zwischen einem ersten Knoten203 und einem zweiten Knoten204 angeordnet ist. Eine fiktive Parasitär-Kapazität C0201 ist zwischen dem ersten Knoten203 und dem zweiten Knoten204 angeordnet. Der zweite Knoten204 liegt auf Massepotential. Die in1 gezeigte und im Folgenden näher erläuterte Laststufe ist am ersten Knoten203 an die zweite Stufe des Frequenzumsetzerelements gekoppelt. - Gemäß einer in
3 gezeigten zweiten schaltungstechnischen Realisierung einer Laststufe300 von Frequenzumsetzerschaltungen ist eine Induktivität302 zwischen einem ersten Knoten304 und einem zweiten Knoten305 angeordnet. Ein ohmscher Widerstand303 ist zwischen dem zweiten Knoten305 und einem dritten Knoten306 angeordnet. Eine fiktive Parasitär-Kapazität301 ist zwischen dem ersten Knoten304 und dem dritten Knoten306 angeordnet. Während der dritte Knoten306 auf Masse liegt, wird die Laststufe am ersten Knoten304 an die zweite Stufe des Frequenzumsetzerelements gekoppelt. - Die Induktivität
302 dient dazu, einerseits den Betrag der Lastimpedanz des Frequenzumsetzerelementes vorzugsweise bei hohen Arbeitsfrequenzen groß und andererseits die Phasenverschiebung der Lastimpedanz des Frequenzumsetzerelementes vorzugsweise bei hohen Arbeitsfrequenzen möglichst gering zu halten. - In
1 ist eine bekannte Frequenzumsetzerschaltungs-Anordnung dargestellt. In der Frequenzumsetzerschaltungs- Anordnung ist die Laststufe der Frequenzumsetzerelemente in Form von ohmschen Widerständen realisiert, die zweite Stufe ist in Form von NMOS-Transistorlogik realisiert; - Die Frequenzumsetzerschaltungs-Anordnung stellt anschaulich eine einflankengetriggerte Master-Slave-D-Flip-Flop-Schaltung
100 dar. - Ein erster ohmscher Widerstand
101 ist zwischen einem ersten Knoten119 und einem zweiten Knoten120 angeordnet. Ein zweiter ohmscher Widerstand102 ist zwischen dem ersten Knoten119 und einem dritten Knoten121 angeordnet. Ein dritter ohmscher Widerstand103 ist zwischen dem ersten Knoten119 und einem vierten Knoten127 angeordnet. Ein vierter ohmscher Widerstand104 ist zwischen dem ersten Knoten119 und einem fünften Knoten126 angeordnet. Der Drain/Source-Bereich eines ersten Transistors105 ist zwischen dem zweiten Knoten120 und einem sechsten Knoten122 angeordnet. Der Gatebereich des ersten Transistors105 ist an einem siebten Knoten124 angeschlossen. Der Drain/Source-Bereich eines zweiten Transistors106 ist zwischen dem dritten Knoten121 und dem sechsten Knoten122 angeordnet. Der Gatebereich des zweiten Transistors106 ist an einen achten Knoten125 angeschlossen. Der Drain/Source-Bereich eines dritten Transistors107 ist zwischen dem zweiten Knoten120 und einem neunten Knoten123 angeordnet. Der Gatebereich des dritten Transistors107 ist am dritten Knoten121 angeschlossen. Der Drain/Source-Bereich eines vierten Transistors108 ist zwischen dem dritten Knoten121 und dem neunten Knoten123 angeordnet. Der Gatebereich des vierten Transistors108 ist am zweiten Knoten120 angeschlossen. Der Drain/Source-Bereich eines fünften Transistors109 ist zwischen dem vierten Knoten127 und einem zehnten Knoten128 angeordnet. Der Gatebereich des fünften Transistors109 ist am dritten Knoten121 angeschlossen. Der Drain/Source-Bereich eines sechsten Transistors110 ist zwischen dem fünften Knoten126 und dem zehnten Knoten128 angeordnet. Der Gatebereich des sechsten Transistors110 ist am zweiten Knoten120 angeschlossen. Der Drain/Source-Bereich eines siebten Transistors111 ist zwischen dem vierten Knoten127 und einem elften Knoten129 angeordnet. Der Gatebereich des siebten Transistors111 ist am fünften Knoten126 angeschlossen. Der Drain/Source-Bereich eines achten Transistors112 ist zwischen dem fünften Knoten126 und dem elften Knoten129 angeordnet. Der Gatebereich des achten Transistors112 ist am vierten Knoten127 angeschlossen. Der Drain/Source-Bereich eines neunten Transistors113 ist zwischen dem sechsten Knoten122 und einem zwölften Knoten130 angeordnet. Der Gatebereich des neunten Transistors113 ist an einen dreizehnten Knoten133 angeschlossen. Der Drain/Source-Bereich eines zehnten Transistors114 ist zwischen dem neunten Knoten123 und dem zwölften Knoten130 angeordnet. Der Gatebereich des zehnten Transistors114 ist an einen vierzehnten Knoten131 angeschlossen. Der Drain/Source-Bereich eines elften Transistors115 ist zwischen dem zehnten Knoten128 und einem fünfzehnten Knoten132 angeordnet. Der Gatebereich des elften Transistors115 ist am vierzehnten Knoten131 angeschlossen. Der Drain/Source-Bereich eines zwölften Transistors116 ist zwischen dem elften Knoten129 und dem fünfzehnten Knoten132 angeordnet. Der Gatebereich des zwölften Transistors116 ist am dreizehnten Knoten133 angeschlossen. Eine erste Konstantstromquelle117 ist zwischen dem zwölften Knoten130 und einem sechzehnten Knoten134 angeordnet. Eine zweite Konstantstromquelle118 ist zwischen dem fünfzehnten Knoten132 und dem sechzehnten Knoten134 angeordnet. Am ersten Knoten119 wird ein Signal VDD bereitgestellt, wobei VDD eine Versorgungsspannung der Frequenzumsetzerschaltung darstellt. Am siebten Knoten124 wird ein Signal D bereitgestellt. Am achten Knoten125 wird ein Signal D invertiert bereitgestellt. Am dreizehnten Knoten133 wird ein Signal CLK bereitgestellt, wobei das Signal CLK ein Taktsignal darstellt. Am vierzehnten Knoten131 wird das Signal CLK invertiert bereitgestellt. Am sechzehnten Knoten134 wird ein Signal VSS bereitgestellt, wobei VSS eine weitere Versorgungsspannung der Frequenzumsetzerschaltung darstellt. Am fünften Knoten126 wird ein Signal Q ausgegeben. Am vierten Knoten127 wird ein Signal Q invertiert ausgegeben. - Die Laststufe der Frequenzumsetzerschaltung wird durch den zweiten Knoten
120 , den dritten Knoten121 , den vierten Knoten127 und den fünften Knoten126 von der zweiten Stufe der Frequenzumsetzerschaltung getrennt. - Die Laststufe der Frequenzumsetzerschaltung weist den ersten ohmschen Widerstand
101 , den zweiten ohmschen Widerstand102 , den dritten ohmschen Widerstand103 und den vierten ohmschen Widerstand104 auf Die zweite Stufe der Frequenzumsetzerschaltung weist den ersten n-Kanal-MOSFET105 , den zweiten n-Kanal-MOSFET106 , den dritten n-Kanal-MOSFET107 , den vierten n-Kanal-MOSFET108 , den fünften n-Kanal-MOSFET109 , den sechsten n-Kanal-MOSFET110 , den siebten n-Kanal-MOSFET111 , den achten n-Kanal-MOSFET112 , den neunten n-Kanal-MOSFET113 , den zehnten n-Kanal-MOSFET114 , den elften n-Kanal-MOSFET115 , den zwölften n-Kanal-MOSFET116 , die erste Konstantstromquelle117 und die zweite Konstantstromquelle118 auf, die dazu dienen, die Frequenzumsetzerschaltung in ihren Arbeitspunkt zu versetzen. - Die zweite Stufe lässt sich in folgende Teilschaltungen aufteilen:
- • Master-D-Flip-Flop-Teilschaltung:
Anschaulich
bilden der erste n-Kanal-MOSFET
105 , der zweite n-Kanal-MOSFET106 , der dritte n-Kanal-MOSFET107 , der vierte n-Kanal-MOSFET108 , der neunte n-Kanal-MOSFET113 und der zehnte n-Kanal-MOSFET114 ein Logik-Gatter, wobei das Dateneingangssignal D, welches an dem siebten Knoten124 und dem achten Knoten125 bereitgestellt wird, und das Takteinganssignal CLK, welches an dem vierzehnten Knoten131 und dem dreizehnten Knoten133 bereitgestellt wird, miteinander verknüpft werden; - • Slave-D-Flip-Flop-Teilschaltung:
Anschaulich
bilden der fünfte
n-Kanal-MOSFET
109 , der sechste n-Kanal-MOSFET110 , der siebte n-Kanal-MOSFET111 , der achte n-Kanal-MOSFET112 , der elfte n-Kanal-MOSFET115 und der zwölfte n-Kanal-MOSFET116 ein Logik-Gatter, wobei das Eingangssignale Q1, welches an dem zweiten Knoten120 und dem dritten Knoten121 bereitgestellt wird, und das Takteingangssignal CLK, welches an dem vierzehnten Knoten131 und dem dreizehnten Knoten133 bereitgestellt wird, miteinander verknüpft werden. - Die Frequenzumsetzerschaltung gemäß
1 ist also eine Verschaltung von zwei D-Flip-Flops, wobei das Ausgangsignal der Master-D-Flip-Flop-Teilschaltung an dem zweiten Knoten120 und dem dritten Knoten121 in den Dateneingang der Slave-D-Flip-Flop-Teilschaltung eingespeist wird und sowohl Master-D-Flip-Flop-Teilschaltung, als auch Slave-D-Flip-Flop-Teilschaltung vom selben Taktsignal CLK an dem dreizehnten Knoten133 und dem vierzehnten Knoten131 gesteuert werden. - Die Master-Slave-D-Flip-Flop-Schaltung kann zu einer statischen Frequenzteilerschaltung verschaltet werden, indem das Signal Q invertiert wird und als Eingangssignal D an den siebten Knoten
124 und den achten Knoten125 rückgekoppelt eingespeist wird, wobei die Frequenzteilerschaltung ein Eingangssignal CLK mit einer Eingangsfrequenz auf ein Ausgangssignal Q mit einer Ausgangsfrequenz umsetzt, und die Ausgangsfrequenz halb so groß wie die Eingangsfrequenz ist. - Weiterhin ist in [6] ein Frequenzteiler-Schaltkreis mit einer Flip-Flop-Schaltung beschrieben, bei dem die beiden Eingänge der Flip-Flop-Schaltung über eine Induktivität miteinander verbunden sind, die mit den Eingangskapazitäten der Flip-Flop-Schaltung einen auf etwa die halbe Eingangsfrequenz abgestimmten Resonanzkreis bilden. Ferner sind gemäß einer Ausführungsform ein Gegentakt-Ausgangstransformator sowie Gleichstromabblockungs-Kondensatoren vorgesehen, wobei die Gleichstromabblockungs-Kondensatoren zwischen einem jeweiligen Ausgang des Gegentakt-Ausgangstransformators und einem Masseanschluss geschaltet sind.
- Der Erfindung liegt das Problem zugrunde eine Frequenzumsetzerschaltung und eine Frequenzumsetzerschaltungs-Anordnung zu schaffen, die bei hohen Arbeitsfrequenzen eine hinreichend große Lastimpedanz sowie eine hinreichend kleine Phasenverschiebung des Ausgangssignals aufweist.
- Das Problem wird durch eine Frequenzumsetzerschaltung und eine Frequenzumsetzerschaltungs-Anordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
- Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Die Frequenzumsetzerschaltung weist mindestens ein Frequenzumsetzerelement auf, welches mindestens einen Signaleingang und einen Signalausgang aufweist, wobei das Frequenzumsetzerelement derart eingerichtet ist, dass ein an dem Signalausgang bereitgestelltes Signal eine andere Signalfrequenz aufweist als ein an dem Signaleingang zugeführtes Signal. Ferner sind mindestens ein zwischen dem Frequenzumsetzerelement und einem Energiezuführ-Anschluss gekoppelter ohmschen Widerstand und eine dazu in Serie gekoppelte Induktivität vorgesehen. Weiterhin weist die Frequenzumsetzerschaltung mindestens eine Kapazität auf, deren erster Anschluss zwischen den ohmschen Widerstand und die Induktivität gekoppelt ist und deren zweiter Anschluss mit einem Energieversorgungsanschluss gekoppelt ist.
- In einer Ausführungsform der Erfindung ist die Kapazität zu dem ohmschen Widerstand parallel gekoppelte und vorzugsweise mit einem Positiv-Energieversorgungsanschluss gekoppelt. In einer alternativen Ausführungsform der Erfindung ist die Kapazität mit ihrem zweiten Anschluss mit einem Negativ-Energieversorgungsanschluss gekoppelt.
- Eine Frequenzumsetzerschaltungs-Anordnung weist mit mindestens zwei in Serie miteinander gekoppelte Frequenzumsetzerschaltungen auf, wie sie oben beschrieben wurden.
- Insbesondere mittels der zusätzlichen Kapazität wird somit erfindungsgemäß ein funktionsgemäßer Betrieb der Frequenzumsetzerschaltung und der Frequenzumsetzerschaltungs-Anordnung selbst bei hohen Frequenzen gewährleistet.
- Anschaulich wird durch die Erfindung erreicht, dass sowohl der Betrag als auch die Phasenverschiebung einer Lastimpedanz erheblich verbessert wird.
- Gemäß einer Ausgestaltung der Erfindung ist mindestens eine zusätzlichen Induktivität vorgesehen, welche in Serie zwischen die Induktivität und den ohmschen Widerstand geschaltet ist. Ferner ist gemäß dieser Ausgestaltung der Erfindung mindestens eine, beispielsweise zu der zusätzlichen Induktivität parallel gekoppelte, zusätzliche Kapazität vorgesehen, deren erster Anschluss zwischen die Induktivität und die zusätzliche Induktivität gekoppelt ist, und deren zweiter Anschluss mit dem Energieversorgungsanschluss gekoppelt ist.
- Die Frequenzumsetzerschaltung ist bevorzugt eingerichtet als Frequenzteilerschaltung, besonders bevorzugt als statische Frequenzteilerschaltung, alternativ als dynamische Frequenzteilerschaltung.
- Gemäß einer Weiterbildung der Erfindung, ist die als dynamische Frequenzteilerschaltung eingerichtete Frequenzteilerschaltung als sogenannte Gilbert-Zelle ausgebildet.
- Das Frequenzumsetzerelement kann mindestens eine Flip-Flop-Schaltung aufweisen, wobei das Frequenzumsetzerelement bevorzugt mindestens eine D-Flip-Flop-Schaltung aufweist, alternativ mindestens eine JK-Flip-Flop-Schaltung.
- Das Frequenzumsetzerelement enthält gemäß einer anderen Ausgestaltung der Erfindung MOS-Transistoren, bevorzugt NMOS-Transistoren und/oder PMOS-Transistoren.
- Gemäß einer anderen Ausgestaltung der Erfindung weist das Frequenzumsetzerelement Transistoren auf, die in Emitter Coupled Logic (ECL) miteinander verschaltet sind.
- Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Gleiche Bezugszeichen bezeichnen gleiche oder ähnliche Komponenten.
- Es zeigen
-
1 eine Frequenzumsetzerschaltungs-Anordnung gemäß dem Stand der Technik; -
2 eine erste schaltungstechnische Realisierung einer Laststufe von Frequenzumsetzerschaltungen gemäß dem Stand der Technik; -
3 eine zweite schaltungstechnische Realisierung einer Laststufe von Frequenzumsetzerschaltungen gemäß dem Stand der Technik; -
4 eine Schaltskizze einer Laststufe eines Frequenzumsetzerelementes gemäß einem ersten Ausführungsbeispiel der Erfindung; -
5 eine Schaltskizze einer Laststufe eines Frequenzumsetzerelementes gemäß einem zweiten Ausführungsbeispiel der Erfindung; -
6 den Betragsgang der Lastimpedanz von Frequenzumsetzerschaltungen gemäß dem Stand der Technik und gemäß einem Ausführungsbeispiel der Erfindung jeweils in Abhängigkeit von der Frequenz des eingespeisten Signals; -
7 den Phasengang Lastimpedanz von Frequenzumsetzerschaltungen gemäß dem Stand der Technik und gemäß einem Ausführungsbeispiel der Erfindung jeweils in Abhängigkeit von der Frequenz des eingespeisten Signals; -
8 eine Frequenzumsetzerschaltungs-Anordnung gemäß einem Ausführungsbeispiel der Erfindung, die anschaulich einen statischen Current-Mode-Logic (CML) Frequenzteiler in NMOS-Technologie darstellt. Das in4 dargestellte LCR-Netzwerk ist als Laststufe in die Frequenzumsetzerschaltung integriert; -
9 eine Frequenzumsetzerschaltungs-Anordnung gemäß einem Ausführungsbeispiel der Erfindung, die anschaulich einen statischen Frequenzteiler in Emitter-Coupled-Logic (ECL) darstellt. Das in4 dargestellte LCR-Netzwerk ist als Laststufe in die Frequenzumsetzerschaltung integriert; -
10 eine Frequenzumsetzerschaltungs-Anordnung gemäß einem Ausführungsbeispiel der Erfindung, die anschaulich einen dynamischen Frequenzteiler in Bipolartechnologie darstellt. Das in4 dargestellte LCR-Netzwerk ist als Laststufe in die Frequenzumsetzerschaltung integriert; -
11 eine Frequenzumsetzerschaltungs-Anordnung gemäß einem Ausführungsbeispiel der Erfindung, die anschaulich einen dynamischen Frequenzteiler in NMOS-Technologie darstellt. Das in4 dargestellte LCR-Netzwerk ist als Laststufe in die Frequenzumsetzerschaltung integriert; und -
12 eine Frequenzumsetzerschaltungs-Anordnung gemäß einem anderen Ausführungsbeispiel der Erfindung. -
4 zeigt eine Schaltskizze einer Laststufe eines Frequenzumsetzerelementes gemäß einem ersten Ausführungsbeispiel der Erfindung. - Eine Induktivität
402 ist zwischen einem ersten Knoten405 und einem zweiten Knoten406 angeordnet. Eine Kapazität404 ist zwischen dem zweiten Knoten406 und einem dritten Knoten407 angeordnet. Ein ohmscher Widerstand403 ist zwischen dem zweiten Knoten406 und dem dritten Knoten407 angeordnet. Eine fiktive Parasitär-Kapazität401 ist zwischen dem ersten Knoten405 und dem dritten Knoten407 angeordnet. Während der dritte Knoten407 auf Masse liegt, wird die Laststufe am ersten Knoten405 an die zweite Stufe des Frequenzumsetzerelements gekoppelt. - Die parasitären Effekte eines Frequenzumsetzerelementes werden in Form der fiktiven Parasitär-Kapazität
401 in der Laststufe der Frequenzumsetzerschaltung berücksichtigt. Der ohmsche Widerstand403 dient als Lastwiderstand eines im Folgenden beschriebenen Frequenzumsetzerelementes. - Zusätzlich zu der Induktivität
402 ist die Kapazität404 vorgesehen, womit erreicht wird, dass einerseits der Betrag der Lastimpedanz des Frequenzumsetzerelementes vorzugsweise bei hohen Arbeitsfrequenzen groß und andererseits die Phasenverschiebung der Lastimpedanz des Frequenzumsetzerelementes vorzugsweise bei hohen Arbeitsfrequenzen klein gehalten wird. -
5 zeigt eine Schaltskizze einer Laststufe eines Frequenzumsetzerelementes gemäß einem zweiten Ausführungsbeispiel der Erfindung. - Eine erste Induktivität
502 ist zwischen einem ersten Knoten507 und einem zweiten Knoten508 angeordnet. Eine zweite Induktivität503 ist zwischen dem zweiten Knoten508 und einem dritten Knoten509 angeordnet. Eine erste Kapazität504 ist zwischen dem zweiten Knoten508 und einem vierten Knoten510 angeordnet. Ein ohmscher Widerstand505 ist zwischen dem dritten Knoten509 und dem vierten Knoten510 angeordnet. Eine zweite Kapazität506 ist zwischen dem dritten Knoten509 und dem vierten Knoten510 angeordnet. Eine fiktive Parasitär-Kapazität501 ist zwischen dem ersten Knoten507 und dem vierten Knoten510 angeordnet. Während der vierte Knoten510 auf Massepotential liegt, wird die Laststufe am ersten Knoten507 an die zweite Stufe des Frequenzumsetzerelements gekoppelt. - Der Einfluss der ersten Kapazität
504 und der zweiten Kapazität506 auf den Betrag und die Phase der Lastimpedanz des Frequenzumsetzerelementes vorzugsweise bei hohen Arbeitsfrequenzen führt zu signifikanten Verbesserungen gegenüber einer Frequenzumsetzerlaststufenschaltung gemäß dem Stand der Technik, wie sie beispielsweise in3 dargestellt ist, sowohl hinsichtlich des Betragsganges der Lastimpedanz des Frequenzumsetzerelementes als auch hinsichtlich des Phasenganges der Lastimpedanz des Frequenzumsetzerelementes. -
8 zeigt eine Frequenzumsetzerschaltungs-Anordnung800 gemäß einem Ausführungsbeispiel der Erfindung, die anschaulich einen statischen Current-Mode-Logic (CML) Frequenzteiler in NMOS-Technologie darstellt. - Die Frequenzumsetzerschaltungs-Anordnung
800 gemäß8 entspricht anschaulich der Schaltung gemäß1 , weist jedoch die im Folgenden beschriebenen zusätzlichen Elemente auf. - Zwischen dem ersten Knoten
119 und dem zweiten Knoten120 ist ein siebzehnter Knoten843 vorgesehen. Zwischen dem ersten Knoten119 und dem dritten Knoten121 ist ein achtzehnter Knoten844 vorgesehen. Zwischen dem ersten Knoten119 und dem vierten Knoten127 ist ein neunzehnter Knoten845 vorgesehen. - Zwischen dem ersten Knoten
119 und dem fünften Knoten126 ist ein zwanzigster Knoten846 vorgesehen. Ein erster ohmscher Widerstand801 ist zwischen dem ersten Knoten119 und dem siebzehnten Knoten843 angeordnet. Ein zweiter ohmscher Widerstand802 ist zwischen dem ersten Knoten119 und dem achtzehnten Knoten844 angeordnet. Ein dritter ohmscher Widerstand803 ist zwischen dem ersten Knoten119 und dem neunzehnten Knoten845 angeordnet. Ein vierter ohmscher Widerstand804 ist zwischen dem ersten Knoten119 und dem zwanzigsten Knoten846 angeordnet. Eine erste Induktivität823 ist zwischen dem siebzehnten Knoten843 und dem zweiten Knoten120 angeordnet. Eine zweite Induktivität824 ist zwischen dem achtzehnten Knoten844 und dem dritten Knoten121 angeordnet. Eine dritte Induktivität825 ist zwischen dem neunzehnten Knoten845 und dem vierten Knoten127 angeordnet. Eine vierte Induktivität826 ist zwischen dem zwanzigsten Knoten846 und dem fünften Knoten126 angeordnet. Eine erste Kapazität819 ist zwischen dem ersten Knoten119 und dem siebzehnten Knoten843 angeordnet. Eine zweite Kapazität820 ist zwischen dem ersten Knoten119 und dem achtzehnten Knoten844 angeordnet. Eine dritte Kapazität821 ist zwischen dem ersten Knoten119 und dem neunzehnten Knoten845 angeordnet. Eine vierte Kapazität822 ist zwischen dem ersten Knoten119 und dem zwanzigsten Knoten846 angeordnet. - Die Laststufe der Frequenzumsetzerschaltung gemäß
8 weist den ersten ohmschen Widerstand801 , den zweiten ohmschen Widerstand802 , den dritten ohmschen Widerstand803 , den vierten ohmschen Widerstand804 , die erste Induktivität823 , die zweite Induktivität824 , die dritte Induktivität825 , die vierte Induktivität826 , sowie die erste Kapazität819 , die zweite Kapazität820 , die dritte Kapazität821 und die vierte Kapazität822 auf. - Die Laststufe der Frequenzumsetzerschaltung gemäß
8 weist vier Laststufen, wie sie im Zusammenhang mit4 beschrieben wurden, auf, wobei alle vier Laststufen gemäß -
4 an den dritten Knoten407 gekoppelt sind und je ein erster Knoten405 einer Laststufe gemäß4 an die zweite Stufe der Frequenzumsetzerschaltung gemäß8 gekoppelt ist. -
9 zeigt eine Frequenzumsetzerschaltungs-Anordnung900 gemäß einem zweiten Ausführungsbeispiel der Erfindung, die einen statischen Frequenzteiler in Emitter-Coupled-Logic (ECL) darstellt. - Eine erste Kapazität
901 ist zwischen einem ersten Knoten941 und einem zweiten Knoten942 angeordnet. Eine zweite Kapazität904 ist zwischen dem ersten Knoten941 und einem dritten Knoten943 angeordnet. Eine dritte Kapazität905 ist zwischen dem ersten Knoten941 und einem vierten Knoten944 angeordnet. Eine vierte Kapazität908 ist zwischen dem ersten Knoten941 und einem fünften Knoten945 angeordnet. Ein erster ohmscher Widerstand902 ist zwischen dem ersten Knoten941 und dem zweiten Knoten942 angeordnet. Ein zweiter ohmscher Widerstand903 ist zwischen dem ersten Knoten941 und dem dritten Knoten943 angeordnet. Ein dritter ohmscher Widerstand906 ist zwischen dem ersten Knoten941 und dem vierten Knoten944 angeordnet. Ein vierter ohmscher Widerstand907 ist zwischen dem ersten Knoten941 und dem fünften Knoten945 angeordnet. Ein fünfter ohmscher Widerstand935 ist zwischen einem sechsten Knoten966 und einem siebten Knoten965 angeordnet. Ein sechster ohmscher Widerstand936 ist zwischen einem achten Knoten967 und dem siebten Knoten965 angeordnet. Ein siebter ohmscher Widerstand937 ist zwischen einem neunten Knoten968 und dem siebten Knoten965 angeordnet. Ein achter ohmscher Widerstand938 ist zwischen einem zehnten Knoten969 und dem siebten Knoten965 angeordnet. Ein neunter ohmscher Widerstand939 ist zwischen einem elften Knoten970 und dem siebten Knoten965 angeordnet. Ein zehnter ohmscher widerstand940 ist zwischen einem zwölften Knoten971 und dem siebten Knoten965 angeordnet. Eine erste Induktivität909 ist zwischen dem zweiten Knoten942 und einem dreizehnten Knoten946 angeordnet. Eine zweite Induktivität910 ist zwischen dem dritten Knoten943 und einem vierzehnten Knoten948 angeordnet. Eine dritte Induktivität911 ist zwischen dem vierten Knoten944 und einem fünfzehnten Knoten947 angeordnet. Eine vierte Induktivität912 ist zwischen dem fünften Knoten945 und einem sechzehnten Knoten949 angeordnet. Ein Kollektor-Emitter-Bereich eines ersten npn-Bipolartransistors913 ist zwischen dem dreizehnten Knoten946 und einem siebzehnten Knoten951 angeordnet. Ein Basis-Bereich des ersten npn-Bipolartransistors913 ist an einen achtzehnten Knoten950 angeschlossen. Ein Kollektor-Emitter-Bereich eines zweiten npn-Bipolartransistors914 ist zwischen dem vierzehnten Knoten948 und dem siebzehnten Knoten951 angeordnet. Ein Basis-Bereich des zweiten npn-Bipolartransistors914 ist an einen neunzehnten Knoten958 angeschlossen. Ein Kollektor-Emitter-Bereich eines dritten npn-Bipolartransistors915 ist zwischen dem dreizehnten Knoten946 und einem zwanzigsten Knoten952 angeordnet. Ein Basis-Bereich des dritten npn-Bipolartransistors915 ist an einen einundzwanzigsten Knoten953 angeschlossen. Ein Kollektor-Emitter-Bereich eines vierten npn-Bipolartransistors916 ist zwischen dem vierzehnten Knoten948 und dem zwanzigsten Knoten952 angeordnet. Ein Basis-Bereich des vierten npn-Bipolartransistors916 ist an einen zweiundzwanzigsten Knoten959 angeschlossen. Ein Kollektor-Emitter-Bereich eines fünften npn-Bipolartransistors917 ist zwischen dem ersten Knoten941 und dem zweiundzwanzigsten Knoten959 angeordnet. Ein Basis-Bereich des fünften npn-Bipolartransistors917 ist am dreizehnten Knoten946 angeschlossen. Ein Kollektor-Emitter-Bereich eines sechsten npn-Bipolartransistors918 ist zwischen dem ersten Knoten941 und dem einundzwanzigsten Knoten953 angeordnet. Ein Basis-Bereich des sechsten npn-Bipolartransistors918 ist am vierzehnten Knoten948 angeschlossen. Ein Kollektor-Emitter-Bereich eines siebten npn-Bipolartransistors919 ist zwischen dem fünfzehnten Knoten947 und einem dreiundzwanzigsten Knoten954 angeordnet, Ein Basis-Bereich des siebten npn-Bipolartransistors919 ist am einundzwanzigsten Knoten953 angeschlossen. Ein Kollektor-Emitter-Bereich eines achten npn-Bipolartransistors920 ist zwischen dem sechzehnten Knoten949 und dem dreiundzwanzigsten Knoten954 angeordnet. Ein Basis-Bereich des achten npn-Bipolartransistors920 ist am zweiundzwanzigsten Knoten959 angeschlossen. Ein Kollektor-Emitter-Bereich eines neunten npn-Bipolartransistors921 ist zwischen dem sechzehnten Knoten949 und einem vierundzwanzigsten Knoten955 angeordnet. Ein Basis-Bereich des neunten npn-Bipolartransistors921 ist an einem fünfundzwanzigsten Knoten957 angeschlossen. Ein Kollektor-Emitter-Bereich eines zehnten npn-Bipolartransistors922 ist zwischen dem sechzehnten Knoten949 und dem vierundzwanzigsten Knoten955 angeordnet. Ein Basis-Bereich des zehnten npn-Bipolartransistors922 ist an einem sechsundzwanzigsten Knoten956 angeschlossen. Ein Kollektor-Emitter-Bereich eines elften npn-Bipolartransistors923 ist zwischen dem ersten Knoten941 und dem sechsundzwanzigsten Knoten956 angeordnet. Ein Basis-Bereich des elften npn-Bipolartransistors923 ist am fünfzehnten Knoten947 angeschlossen. Ein Kollektor-Emitter-Bereich eines zwölften npn-Bipolartransistors924 ist zwischen dem ersten Knoten941 und dem fünfundzwanzigsten Knoten957 angeordnet. Ein Basis-Bereich des zwölften npn-Bipolartransistors924 ist am sechzehnten Knoten949 angeschlossen. Ein Kollektor-Emitter-Bereich eines dreizehnten npn-Bipolartransistors925 ist zwischen dem siebzehnten Knoten951 und einem siebenundzwanzigsten Knoten962 angeordnet. Ein Basis-Bereich des dreizehnten npn-Bipolartransistors925 ist an einem achtundzwanzigsten Knoten960 angeschlossen. Ein Kollektor-Emitter-Bereich eines vierzehnten npn-Bipolartransistors926 ist zwischen dem zwanzigsten Knoten952 und dem siebenundzwanzigsten Knoten962 angeordnet. Ein Basis-Bereich des vierzehnten npn-Bipolartransistors926 ist an einem neunundzwanzigsten Knoten961 angeschlossen. Ein Kollektor-Emitter-Bereich eines fünfzehnten npn-Bipolartransistors927 ist zwischen dem dreiundzwanzigsten Knoten954 und einem dreißigsten Knoten963 angeordnet. Ein Basis-Bereich des fünfzehnten npn-Bipolartransistors927 ist am neunundzwanzigsten Knoten961 angeschlossen. Ein Kollektor-Emitter-Bereich eines sechzehnten npn-Bipolartransistors928 ist zwischen dem vierundzwanzigsten Knoten955 und dem dreißigsten Knoten963 angeordnet. Ein Basis-Bereich des sechzehnten npn-Bipolartransistors928 ist am achtundzwanzigsten Knoten960 angeschlossen. Ein Kollektor-Emitter-Bereich eines siebzehnten npn-Bipolartransistors929 ist zwischen dem siebenundzwanzigsten Knoten962 und dem sechsten Knoten966 angeordnet. Ein Basis-Bereich des siebzehnten npn-Bipolartransistors929 ist an einem einunddreißigsten Knoten964 angeschlossen. Ein Kollektor-Emitter-Bereich eines achtzehnten npn-Bipolartransistors930 ist zwischen dem zweiundzwanzigsten Knoten959 und dem achten Knoten967 angeordnet. Ein Basis-Bereich des achtzehnten npn-Bipolartransistors930 ist am einunddreißigsten Knoten964 angeschlossen. Ein Kollektor-Emitter-Bereich eines neunzehnten npn-Bipolartransistors931 ist zwischen dem einundzwanzigsten Knoten953 und dem neunten Knoten968 angeordnet. Ein Basis-Bereich des neunzehnten npn-Bipolartransistors931 ist am einunddreißigsten Knoten964 angeschlossen. Ein Kollektor-Emitter-Bereich eines zwanzigsten npn-Bipolartransistors932 ist zwischen dem dreißigsten Knoten963 und dem zehnten Knoten969 angeordnet. Ein Basis-Bereich des zwanzigsten npn-Bipolartransistors932 ist am einunddreißigsten Knoten964 angeschlossen. Ein Kollektor-Emitter-Bereich eines einundzwanzigsten npn-Bipolartransistors933 ist zwischen dem sechsundzwanzigsten Knoten956 und dem elften Knoten970 angeordnet. Ein Basis-Bereich des einundzwanzigsten npn-Bipolartransistors933 ist am einunddreißigsten Knoten964 angeschlossen. Ein Kollektor-Emitter-Bereich eines zweiundzwanzigsten npn-Bipolartransistors934 ist zwischen dem fünfundzwanzigsten Knoten957 und dem zwölften Knoten971 angeordnet. Ein Basis- Bereich des zweiundzwanzigsten npn-Bipolartransistors934 ist am einunddreißigsten Knoten964 angeschlossen. Am ersten Knoten941 wird ein Signal VCC bereitgestellt, wobei VCC eine Versorgungsspannung der Frequenzumsetzerschaltung darstellt. Am achtzehnten Knoten950 wird ein Signal D bereitgestellt. Am neunzehnten Knoten958 wird ein Signal DN bereitgestellt. Am achtundzwanzigsten Knoten960 wird ein Signal CLK bereitgestellt, wobei das Signal CLK ein Taktsignal darstellt. Am neunundzwanzigsten Knoten961 wird ein Signal CLKN bereitgestellt. Am einunddreißigsten Knoten964 wird ein Signal BIAS bereitgestellt, wobei BIAS eine Spannung ist, die die Frequenzumsetzerschaltung in den Arbeitspunkt versetzt. Am siebten Knoten965 wird ein Signal VEE bereitgestellt, wobei VEE eine weitere Versorgungsspannung der Frequenzumsetzerschaltung darstellt. Am fünfundzwanzigsten Knoten957 wird ein Signal Q ausgegeben. Am sechsundzwanzigsten Knoten956 wird ein Signal QN ausgegeben. Die Frequenzumsetzerschaltung gemäß9 stellt anschaulich eine einflankengetriggerte Master-Slave-D-Flip-Flop-Schaltung dar. - Die Laststufe der Frequenzumsetzerschaltung gemäß
9 ist durch den dreizehnten Knoten946 , den vierzehnten Knoten948 , den ersten Knoten941 , den fünfzehnten Knoten947 und sechzehnten Knoten949 von der zweiten Stufe der Frequenzumsetzerschaltung gemäß9 getrennt. - Die Laststufe der Frequenzumsetzerschaltung gemäß
9 weist den ersten ohmschen Widerstand902 , den zweiten ohmschen Widerstand903 , den dritten ohmschen Widerstand906 und den vierten ohmschen Widerstand907 , die erste Induktivität909 , die zweite Induktivität910 , die dritte Induktivität911 und die vierte Induktivität912 sowie die erste Kapazität901 , die zweite Kapazität904 , die dritte Kapazität905 und die vierte Kapazität908 auf. - Die Laststufe der Frequenzumsetzerschaltung gemäß
9 weist vier Laststufen auf, wie in4 dargestellt, wobei alle vier Laststufen gemäß der4 an den dritten Knoten407 gekoppelt sind und je ein erster Knoten405 einer Laststufe gemäß4 mit der zweiten Stufe der Frequenzumsetzerschaltung gemäß9 gekoppelt ist. - Die zweite Stufe gemäß
9 lässt sich in folgende Teilschaltungen zerlegen: - • Differenzverstärker, wobei
die zweite Stufe folgende Differenzverstärker aufweist:
• einen ersten
Differenzverstärker
mit einem ersten npn-Bipolartransistor
913 und einem zweiten npn-Bipolartransistor914 ); • einen zweiten Differenzverstärker mit einem dritten npn-Bipolartransistor915 und einem vierten npn-Bipolartransistor916 ); • einen dritten Differenzverstärker mit einem dreizehnten npn-Bipolartransistor925 und einem vierzehnten npn-Bipolartransistor926 ); einen vierten Differenzverstärker mit einem siebten npn-Bipolartransistor919 und einem achten npn-Bipolartransistor920 ); • einen fünften Differenzverstärker mit einem neunten npn-Bipolartransistor921 und einem zehnten npn-Bipolartransistor922 ); • einen sechsten Differenzverstärker mit einem fünfzehnten npn-Bipolartransistor927 und einem sechzehnten npn-Bipolartransistor928 ); - • Spannungsgesteuerte
Stromquellen, wobei die zweite Stufe folgende Spannungsgesteuerte
Stromquellen aufweist:
• eine
erste Spannungsgesteuerte Stromquelle mit einem siebzehnten npn-Bipolartransistor
929 und einem fünften Ohmschen Widerstand935 auf; • eine zweite Spannungsgesteuerte Stromquelle mit einem achtzehnten npn-Bipolartransistor930 und einem sechsten Ohmschen Widerstand936 ; • eine dritte Spannungsgesteuerte Stromquelle mit einem neunzehnten npn-Bipolartransistor931 und einem siebten Ohmschen Widerstand937 ; • eine vierte Spannungsgesteuerte Stromquelle mit einem zwanzigsten npn-Bipolartransistor932 und einem achten Ohmschen Widerstand938 ; • eine fünfte Spannungsgesteuerte Stromquelle mit einem einundzwanzigsten npn-Bipolartransistor933 und einem neunten Ohmschen Widerstand939 ; • eine sechste Spannungsgesteuerte Stromquelle mit einem zweiundzwanzigsten npn-Bipolartransistor934 und einem zehnten Ohmschen Widerstand940 . - Der siebzehnte npn-Bipolartransistor
929 , der achtzehnte npn-Bipolartransistor930 , der neunzehnte npn-Bipolartransistor931 , der zwanzigste npn-Bipolartransistor932 , der einundzwanzigste npn-Bipolartransistor933 und der zweiundzwanzigste npn-Bipolartransistor934 werden mittels der Vorspannung BIAS in den Arbeitspunkt versetzt und darin betrieben. - Die Master-D-Flip-Flop-Teilschaltung gibt am einundzwanzigsten Knoten
953 das Signal Q1 und am zweiundzwanzigsten Knoten959 das bezüglich des Signals Q1 invertierte Signal Q1N aus. Die Eingangsknoten der Slave-D-Flip-Flop-Teilschaltung sind der einundzwanzigste Knoten953 und der zweiundzwanzigste Knoten959 , die Signale Q1 und Q1N werden also in die Slave-D-Flip-Flop-Teilschaltung als Eingangssignale D2 und DN2 eingespeist. Das Taktsignal CLK sowie das bezüglich des Signals CLK invertierte Taktsignal CLKN steuern die Master-D-Flip-Flop-Teilschaltung und gleichzeitig die Slave-D-Flip-Flop-Teilschaltung. - Damit stellt die einflankengetriggerte Master-Slave-D-Flip-Flop-Schaltung eine Frequenzteilerschaltung dar, die das am achtzehnten Knoten
950 bereitgestellte Eingangssignal D auf Taktflanken des am achtundzwanzigsten Knoten960 bereitgestellten Triggersignals in Form des Signals Q am fünfundzwanzigsten Knoten957 ausgibt. - Weist ein Eingangssignal D eine Eingangsfrequenz auf, so weist das Ausgangssignal Q eine Ausgangsfrequenz auf, die halb so groß wie die Eingangsfrequenz ist. Die Master-Slave-D-Flip-Flop-Schaltung stellt also anschaulich eine Frequenzteilerschaltung dar, die die Eingangsfrequenz halbiert.
-
10 zeigt eine Frequenzumsetzerschaltungs-Anordnung1000 gemäß einem Ausführungsbeispiel der Erfindung, die einen dynamischen Frequenzteiler in Bipolartechnologie. - In der Frequenzumsetzerschaltungs-Anordnung
1000 ist ein erster ohmscher Widerstand1002 zwischen einem ersten Knoten1014 und einem zweiten Knoten1015 angeordnet. Ein zweiter ohmscher Widerstand1003 ist zwischen dem ersten Knoten1014 und einem dritten Knoten1016 angeordnet. Eine erste Kapazität1001 ist zwischen dem ersten Knoten1014 und dem zweiten Knoten1015 angeordnet. Eine zweite Kapazität1004 ist zwischen dem ersten Knoten1014 und dem dritten Knoten1016 angeordnet. Eine erste Induktivität1012 ist zwischen dem zweiten Knoten1015 und einem vierten Knoten1017 angeordnet. Eine zweite Induktivität1013 ist zwischen dem dritten Knoten1016 und einem fünften Knoten1018 angeordnet. Ein Kollektor-Emitter-Bereich eines ersten npn-Bipolartransistors1005 ist zwischen dem vierten Knoten1017 und einem sechsten Knoten1020 angeordnet. Ein Basis-Bereich des ersten npn-Bipolartransistors1005 ist am fünften Knoten1018 angeschlossen. Ein Kollektor-Emitter-Bereich eines zweiten npn-Bipolartransistors1006 ist zwischen dem fünften Knoten1018 und dem sechsten Knoten1020 angeordnet. Ein Basis-Bereich des zweiten npn-Bipolartransistors1006 ist an einem siebten Knoten1019 angeschlossen. Ein Kollektor-Emitter-Bereich eines dritten npn-Bipolartransistors1007 ist zwischen dem vierten Knoten1017 und einem achten Knoten1021 angeordnet. Ein Basis-Bereich des dritten npn-Bipolartransistors1007 ist am siebten Knoten1019 angeschlossen. Ein Kollektor-Emitter-Bereich eines vierten npn-Bipolartransistors1008 ist zwischen dem fünften Knoten1018 und dem achten Knoten1021 angeordnet. Ein Basis-Bereich des vierten npn-Bipolartransistors1008 ist am fünften Knoten1018 angeschlossen. Ein Kollektor-Emitter-Bereich eines fünften npn-Bipolartransistors1009 ist zwischen dem sechsten Knoten1020 und einem neunten Knoten1022 angeordnet. Ein Basis-Bereich des fünften npn-Bipolartransistors1009 ist an einem zehnten Knoten1024 angeschlossen. Ein Kollektor-Emitter-Bereich eines sechsten npn-Bipolartransistors1010 ist zwischen dem achten Knoten1021 und dem neunten Knoten1022 angeordnet. Ein Basis-Bereich des sechsten npn-Bipolartransistors1010 ist an einem elften Knoten1023 angeschlossen. Eine Konstantstromquelle1011 ist zwischen dem neunten Knoten1022 und Masse angeordnet. Am ersten Knoten1014 wird ein Versorgungsspannungs-Signal VCC bereitgestellt. Am zehnten Knoten1024 und am elften Knoten1023 wird ein Eingabesignal INPUT bereitgestellt. Am vierten Knoten1017 und am fünften Knoten1018 wird ein Ausgabesignal OUTPUT ausgegeben. - Die Laststufe der Frequenzumsetzerschaltung gemäß
10 ist durch den vierten Knoten1017 und den fünften Knoten1018 von der zweiten Stufe der Frequenzumsetzerschaltung gemäß10 getrennt. - Die Laststufe der Frequenzumsetzerschaltung gemäß
10 weist den ersten ohmschen Widerstand1002 und den zweiten ohmschen Widerstand1003 , die erste Induktivität1012 und die zweite Induktivität1013 sowie die erste Kapazität1001 und die zweite Kapazität1004 auf. - Die Laststufe der Frequenzumsetzerschaltung gemäß
10 weist zwei Laststufen gemäß der4 auf, wobei beide Laststufen gemäß der4 an den dritten Knoten407 gekoppelt sind und je ein erster Knoten405 einer Laststufe gemäß4 mit der zweiten Stufe gemäß10 gekoppelt ist. - Die zweite Stufe des dynamischen Frequenzteilers gemäß
10 unterscheidet sich in folgenden Elementen von der zweiten Stufe des statischen Frequenzteilers gemäß9 : - Der zweite Differenzverstärker und der fünfte Differenzverstärker der Anordnung
900 gemäß9 einschließlich der sie steuernden Elemente sind weggelassen. Der dritte Differenzverstärker und der sechste Differenzverstärker sind zu einem neuen Differenzverstärker zusammengefasst sind, der in10 in Form des fünften npn-Bipolartransistors1009 und des sechsten npn-Bipolartransistors1010 dargestellt ist. -
11 zeigt eine Frequenzumsetzerschaltungs-Anordnung1100 gemäß einem weiteren Ausführungsbeispiel der Erfindung, die einen dynamischen Frequenzteiler in NMOS-Technologie darstellt. - Die Frequenzumsetzerschaltungs-Anordnung
1100 weist eine erste Kapazität1101 auf, die zwischen einem ersten Knoten1120 und einem zweiten Knoten1121 angeordnet ist. Eine zweite Kapazität1104 ist zwischen dem ersten Knoten1120 und einem dritten Knoten1122 angeordnet. Eine dritte Kapazität1105 ist zwischen dem ersten Knoten1120 und einem vierten Knoten1123 angeordnet. Eine vierte Kapazität1108 ist zwischen dem ersten Knoten1120 und einem fünften Knoten1124 angeordnet. Ein erster ohmscher Widerstand1102 ist zwischen dem ersten Knoten1120 und dem zweiten Knoten1121 angeordnet. Ein zweiter ohmscher Widerstand1103 ist zwischen dem ersten Knoten1120 und dem dritten Knoten1122 angeordnet. Ein dritter ohmscher Widerstand1106 ist zwischen dem ersten Knoten1120 und dem vierten Knoten1123 angeordnet. Ein vierter ohmscher Widerstand1107 ist zwischen dem ersten Knoten1120 und dem fünften Knoten1124 angeordnet. Eine erste Induktivität1109 ist zwischen dem zweiten Knoten1121 und einem sechsten Knoten1125 angeordnet. Eine zweite Induktivität1110 ist zwischen dem dritten Knoten1122 und einem siebten Knoten1126 angeordnet. Eine dritte Induktivität1111 ist zwischen dem vierten Knoten1123 und einem achten Knoten1127 angeordnet. Eine vierte Induktivität1112 ist zwischen dem fünften Knoten1124 und einem neunten Knoten1128 angeordnet. Ein Drain/Source-Bereich eines ersten n-Kanal-MOSFETs1113 ist zwischen dem sechsten Knoten1125 und einem zehnten Knoten1130 angeordnet. Ein Gatebereich des ersten n-Kanal-MOSFETs1113 ist am achten Knoten1127 angeschlossen. Ein Drain/Source-Bereich eines zweiten n-Kanal-MOSFETs1114 ist zwischen dem siebten Knoten1126 und dem zehnten Knoten1130 angeordnet. Ein Gatebereich des zweiten n-Kanal-MOSFETs1114 ist am neunten Knoten1128 angeschlossen. Ein Drain/Source-Bereich eines dritten n-Kanal-MOSFETs1115 ist zwischen dem achten Knoten1127 und einem elften Knoten1129 angeordnet. Ein Gatebereich des dritten n-Kanal-MOSFETs1115 ist am siebten Knoten1126 angeschlossen. Ein Drain/Source-Bereich eines vierten n-Kanal-MOSFETs1116 ist zwischen dem neunten Knoten1128 und dem elften Knoten1129 angeordnet. Ein Gatebereich des vierten n-Kanal-MOSFETs1116 ist am sechsten Knoten1125 angeschlossen. Ein Drain/Source-Bereich eines fünften n-Kanal-MOSFETs1117 ist zwischen dem zehnten Knoten1130 und einem zwölften Knoten1131 angeordnet. Ein Gatebereich des fünften n-Kanal-MOSFETs1117 ist an einem dreizehnten Knoten1133 angeschlossen. Ein Drain/Source-Bereich eines sechsten n-Kanal-MOSFETs1118 ist zwischen dem elften Knoten1129 und dem zwölften Knoten1131 angeordnet. Ein Gatebereich des sechsten n-Kanal-MOSFETs1118 ist an einem vierzehnten Knoten1134 angeschlossen. Eine Konstantstromquelle1119 ist zwischen dem zwölften Knoten1131 und einem fünfzehnten Knoten1132 angeordnet. Am ersten Knoten1120 wird ein Signal VDD bereitgestellt, wobei VDD eine Versorgungsspannung der Frequenzumsetzerschaltung darstellt. Am dreizehnten Knoten1133 und am vierzehnten Knoten1134 wird ein Signal CLK bereitgestellt, wobei das Signal CLK ein Taktsignal darstellt. Am fünfzehnten Knoten1132 wird ein Signal VSS bereitgestellt, wobei VSS eine weitere Versorgungsspannung der Frequenzumsetzerschaltung darstellt. Am neunten Knoten1128 und am achten Knoten1127 wird ein Signal Q ausgegeben. - Die Laststufe der Frequenzumsetzerschaltung gemäß
11 ist durch den sechsten Knoten1125 , den siebten Knoten1126 , den achten Knoten1127 und den neunten Knoten1128 von der zweiten Stufe der Frequenzumsetzerschaltung gemäß11 getrennt. - Die Laststufe der Frequenzumsetzerschaltung gemäß
11 weist den ersten ohmschen Widerstand1102 , den zweiten ohmschen Widerstand1103 , den dritten ohmschen Widerstand1106 und den vierten ohmschen Widerstand1107 , die erste Induktivität1109 , die zweite Induktivität1110 , die dritte Induktivität1111 , die vierte Induktivität1112 sowie die erste Kapazität1101 , die zweite Kapazität1104 , die dritte Kapazität1105 und die vierte Kapazität1108 auf. - Die Laststufe der Frequenzumsetzerschaltung gemäß
11 weist vier Laststufen, die gemäß4 eingerichtet sind, auf, wobei alle vier Laststufen gemäß der4 an den Knoten dritten Knoten407 gekoppelt sind und je ein erster Knoten405 einer Laststufe gemäß4 mit der zweiten Stufe gemäß11 gekoppelt ist. - Die zweite Stufe der dynamischen Frequenzteilerschaltung gemäß
11 unterscheidet sich in folgenden Elementen von der zweiten Stufe der statischen Frequenzteilerschaltung gemäß8 :
Sobald gemäß8 der Dateneingang D aufgrund der Schaltzeiten des dritten n-Kanal-MOSFETs107 , des vierten n-Kanal-MOSFETs108 , des zehnten n-Kanal-MOSFETs114 bzw. des siebten n-Kanal-MOSFETs111 , des achten n-Kanal-MOSFETs112 und des zwölften n-Kanal-MOSFETs116 dem Taktsignal CLK nicht mehr folgen kann, entfällt die Steuerwirkung des dritten n-Kanal-MOSFETs107 , des vierten n-Kanal-MOSFETs108 , des zehnten n-Kanal-MOSFETs114 bzw. des siebten n-Kanal-MOSFETs111 , des achten n-Kanal-MOSFETs112 und des zwölften n-Kanal-MOSFETs116 und sie können weggelassen werden, wobei der n-Kanal-MOSFETs105 , der n-Kanal-MOSFET106 , der n-Kanal-MOSFET109 , der n-Kanal-MOSFET110 , der n-Kanal-MOSFET113 und der n-Kanal-MOSFET115 zu einem Logikgatter zusammengefasst werden, das in11 in Form des ersten n-Kanal-MOSFETs1113 und des sechsten n-Kanal-MOSFETs1118 zu sehen ist. - Der Betragsgang der Lastimpedanz von drei verschiedenen Frequenzumsetzerschaltungen jeweils in Abhängigkeit von der Frequenz des eingespeisten Signals ist in
6 dargestellt, wobei sich die drei betrachteten Frequenzumsetzerschaltungen vorzugsweise hinsichtlich des Schaltungsdesigns ihrer Laststufen unterscheiden:
Die mit dem Bezugszeichen601 bezeichnete Linie zeigt den frequenzabhängigen Betragsgang einer Lastimpedanz einer Frequenzumsetzerschaltung, deren Laststufen gemäß2 aufgebaut sind. - Die mit dem Bezugszeichen
602 bezeichnete Linie zeigt den frequenzabhängigen Betragsgang einer Lastimpedanz einer Frequenzumsetzerschaltung, deren Laststufen gemäß3 aufgebaut sind. - Die mit dem Bezugszeichen
603 bezeichnete Linie zeigt den frequenzabhängigen Betragsgang einer Lastimpedanz einer Frequenzumsetzerschaltung, deren Laststufen erfindungsgemäß nach4 aufgebaut sind, wobei hier bei hohen Frequenzen deutlich ein signifikant höheres Betragsniveau der Lastimpedanz der Frequenzumsetzerschaltungen erkennbar ist. - Die erfindungsgemäße Ausführung einer Frequenzumsetzerschaltung hat gemäß
6 den Vorteil, dass die Arbeitsfrequenz der Frequenzumsetzerschaltung um das Frequenzintervall Δf erhöht werden kann, wenn der Betrag der Lastimpedanz sich lediglich innerhalb eines 0,5dB Streifens um den Betrag der Lastimpedanz der bei niedrigen Arbeitsfrequenzen betriebenen Frequenzumsetzerschaltung bewegen soll, wobei in der Frequenzumsetzerschaltung vorzugsweise Laststufen gemäß3 erfindungsgemäß in Laststufen gemäß4 umgewandelt werden. - Der Phasengang der Lastimpedanz von drei verschiedenen Frequenzumsetzerschaltungen jeweils in Abhängigkeit von der Frequenz des eingespeisten Signals ist in
7 dargestellt, wobei sich die drei betrachteten Frequenzumsetzerschaltungen vorzugsweise hinsichtlich des Schaltungsdesigns ihrer Laststufen unterscheiden:
Die mit dem Bezugszeichen701 bezeichnete Linie zeigt den frequenzabhängigen Phasengang einer Lastimpedanz einer Frequenzumsetzerschaltung, deren Laststufen gemäß2 aufgebaut sind. - Die mit dem Bezugszeichen
702 bezeichnete Linie zeigt den frequenzabhängigen Phasengang einer Lastimpedanz einer Frequenzumsetzerschaltung, deren Laststufen gemäß3 aufgebaut sind. - Die mit dem Bezugszeichen
703 bezeichnete Linie zeigt den frequenzabhängigen Phasengang einer Lastimpedanz einer Frequenzumsetzerschaltung, deren Laststufen erfindungsgemäß nach4 aufgebaut sind, wobei hier bei hohen Arbeitsfrequenzen einer Frequenzumsetzerschaltung, die im Δf-Bereich gemäß6 liegen, deutlich eine signifikant geringere Phasenverschiebung der Lastimpedanz der Frequenzumsetzerschaltungen erkennbar ist. - Die erfindungsgemäße Ausführung einer Frequenzumsetzerschaltung hat, wie
7 dargestellt, ferner den Vorteil, dass die Phasenverschiebung der Lastimpedanz einer Frequenzumsetzerschaltung um das Phasenverschiebungsintervall Δφ geringer ist, wenn bei gleich hoher Arbeitsfrequenz, die vorzugsweise um den Δf-Bereich gemäß6 herum liegt, in der Frequenzumsetzerschaltung Laststufen gemäß3 erfindungsgemäß in Laststufen gemäß4 umgewandelt werden. - Zusammenfassend ist anzumerken, dass wie in
6 und in7 zu sehen die erfindungsgemäße Ausgestaltung einer Laststufe einer Frequenzumsetzerschaltung gemäß der4 oder der5 gegenüber dem Stand der Technik gemäß der2 und der3 hinsichtlich des gewünschten Betragsganges der Lastimpedanz und hinsichtlich der Phasenverschiebung des Ausgangssignals vorzugsweise bei hohen Arbeitsfrequenzen signifikante Verbesserungen zeigt. - Zusammenfassend ist den in den
8 bis11 dargestellten Ausführungsbeispielen insbesondere gemeinsam, dass die zu den ohmschen Widerständen parallel geschalten Kapazitäten C1819 ,820 ,821 ,822 ,901 ,904 ,905 ,908 ,1001 ,1004 ,1101 ,1104 ,1105 ,1108 mit ihrem ersten Anschluss zwischen die jeweilige Induktivität und den ohmschen Widerstand geschaltet ist und mit ihrem zweiten Anschluss mit der positiven Versorgungsspannung VCC bzw. VDD gekoppelt ist. - Es ist jedoch darauf hinzuweisen, dass dies nicht unbedingt erforderlich ist. In alternativen Ausgestaltungen der Erfindung ist es ebenso möglich und vorgesehen, dass der zweite Anschluss der zusätzlichen Kapazitäten C1
819 ,820 ,821 ,822 ,901 ,904 ,905 ,908 ,1001 ,1004 ,1101 ,1104 ,1105 ,1108 mit der Versorgungsspannung VEE bzw. VSS gekoppelt ist und somit nicht mehr zu den ohmschen Widerständen parallel geschaltet sind. - Eine solche alternative Ausführungsform einer Frequenzumsetzerschaltungs-Anordnung
1200 , welche bis auf den beschriebenen Aspekt der in8 dargestellten Ausführungsform entspricht, ist in12 dargestellt. Im Unterschied zu der in8 dargestellten Frequenzumsetzerschaltungs-Anordnung800 ist der zweite Anschluss der jeweiligen Kapazitäten819 ,820 ,821 ,822 der Frequenzumsetzerschaltungs-Anordnung1200 mit dem sechzehnten Knoten134 und damit mit dem negativen Stromversorgungspotential VSS gekoppelt. - In entsprechender Weise sind alternative Ausführungsformen von Frequenzumsetzerschaltungs-Anordnungen vorgesehen, die im Wesentlichen jeweils den in den
9 ,10 und11 dargestellten Frequenzumsetzerschaltungs-Anordnungen900 ,1000 ,1100 entsprechen mit dem Unterschied, dass der zweite Anschluss der jeweiligen Kapazitäten (Kapazitäten901 ,904 ,905 ,908 der Frequenzumsetzerschaltungs-Anordnung900 , Kapazitäten1001 ,1004 der Frequenzumsetzerschaltungs-Anordnung1000 , Kapazitäten1101 ,1104 ,1105 ,1108 der Frequenzumsetzerschaltungs-Anordnung1100 ) mit dem jeweiligen negativen Stromversorgungspotential VSS gekoppelt ist. - In diesem Dokument sind folgende Veröffentlichungen zitiert:
- [1] Tietze, U., Schenk, Ch.: "Halbleiter-Schaltungstechnik", Springer-Verlag, 11. Auflage, ISBN 3-540-64192-0, pp. 685-712, (1999).
- [2] Klar, H.: "Integrierte Digitale Schaltungen MOS/BICMOS", Springer-Verlag, 2. Auflage, ISBN 3-540-61284-X, pp. 106-114., (1996).
- [3] Lao, Z., Bronner, W., Thiede, A., Schlechtweg, M., Hülsmann, A., Rieger-Motzer, M., Kaufel, G., Raynor, B., Sedler, M.: "35-GHz Static and 48-Ghz Dynamic Frequency Divider ICs Using o.2-μm AlGaAs/GaAs-HEMTs". IEEE Journal of Solid-State Circuits, vol. 32, nr. 10, pp. 1556-1562, (October 1997).
- [4] Lee, Q., Gutbrie, J., Jaganathan, S., Mathew, T., Betser, Y., Krishnan, S., Ceran, S., Rodwell, M.J.W.: "56 GHz Static Frequency Divider in Transferredsubstrate HBT Technology", IEEE Radio Frequency IC (RFIC) Symposium, pp. 87-90, (1995).
- [5] Knapp, H.: "Realisierung optimierter monolithisch integrierter Oszillatoren und Frequenzteiler für Mikrowellen in Si- und SiGe-Technologie", Dissertation E 389 am Institut für Nachrichtentechnik und Hochfrequenztechnik der Technischen Universität Wien, Fakultät für Elektrotechnik, p.89, Oktober 1999.
- [6]
DE 2 147 795 . -
- 100
- Master-Slave-D-Flip-Flop-Schaltung
- 101
- erster Ohmscher Widerstand
- 102
- zweiter Ohmscher Widerstand
- 103
- dritter Ohmscher Widerstand
- 104
- vierter Ohmscher Widerstand
- 105
- erster n-Kanal-MOSFET
- 106
- zweiter n-Kanal-MOSFET
- 107
- dritter n-Kanal-MOSFET
- 108
- vierter n-Kanal-MOSFET
- 109
- fünfter n-Kanal-MOSFET
- 110
- sechster n-Kanal-MOSFET
- 111
- siebter n-Kanal-MOSFET
- 112
- achter n-Kanal-MOSFET
- 113
- neunter n-Kanal-MOSFET
- 114
- zehnter n-Kanal-MOSFET
- 115
- elfter n-Kanal-MOSFET
- 116
- zwölfter n-Kanal-MOSFET
- 117
- erste Konstantstromquelle
- 118
- zweite Konstantstromquelle
- 119
- erster Knoten
- 120
- zweiter Knoten
- 121
- dritter Knoten
- 122
- sechster Knoten
- 123
- neunter Knoten
- 124
- siebter Knoten
- 125
- achter Knoten
- 126
- fünfter Knoten
- 127
- vierter Knoten
- 128
- zehnter Knoten
- 129
- elfter Knoten
- 130
- zwölfter Knoten
- 131
- vierzehnter Knoten
- 132
- fünfzehnter Knoten
- 133
- dreizehnter Knoten
- 134
- sechzehnter Knoten
- 200
- Laststufe
- 201
- Parasitär-Kapazität
- 202
- Ohmscher Widerstand
- 203
- erster Knoten
- 204
- zweiter Knoten
- 300
- Laststufe
- 301
- Parasitär-Kapazität
- 302
- Induktivität
- 303
- Ohmscher Widerstand
- 304
- erster Knoten
- 305
- zweiter Knoten
- 306
- dritter Knoten
- 400
- Laststufe
- 401
- Parasitär-Kapazität
- 402
- Induktivität
- 403
- Ohmscher Widerstand
- 404
- Kapazität
- 405
- erster Knoten
- 406
- zweiter Knoten
- 407
- dritter Knoten
- 500
- Laststufe
- 501
- Parasitär-Kapazität
- 502
- erste Induktivität
- 503
- zweite Induktivität
- 505
- Ohmscher Widerstand
- 504
- erste Kapazität
- 506
- zweite Kapazität
- 507
- erster Knoten
- 508
- zweiter Knoten
- 509
- dritter Knoten
- 510
- vierter Knoten
- 601
- Betragsgang Lastimpedanz
- 602
- Betragsgang Lastimpedanz
- 603
- Betragsgang Lastimpedanz
- 701
- Phasengang Lastimpedanz
- 702
- Phasengang Lastimpedanz
- 703
- Phasengang Lastimpedanz
- 800
- Statischer Current-Mode-Logic Frequenzteiler
- 801
- erster Ohmscher Widerstand
- 802
- zweiter Ohmscher Widerstand
- 803
- dritter Ohmscher Widerstand
- 804
- vierter Ohmscher Widerstand
- 819
- erste Kapazität
- 820
- zweite Kapazität
- 821
- dritte Kapazität
- 822
- vierte Kapazität
- 823
- erste Induktivität
- 824
- zweite Induktivität
- 825
- dritte Induktivität
- 826
- vierte Induktivität
- 843
- siebzehnter Knoten
- 844
- achtzehnter Knoten
- 845
- neunzehnter Knoten
- 846
- zwanzigster Knoten
- 900
- Statischer Frequenzteiler
- 902
- erster Ohmscher Widerstand
- 903
- zweiter Ohmscher Widerstand
- 906
- dritter Ohmscher Widerstand
- 907
- vierter Ohmscher Widerstand
- 935
- fünfter Ohmscher Widerstand
- 936
- sechster Ohmscher Widerstand
- 937
- siebter Ohmscher Widerstand
- 938
- achter Ohmscher Widerstand
- 939
- neunter Ohmscher Widerstand
- 940
- zehnter Ohmscher Widerstand
- 901
- erste Kapazität
- 904
- zweite Kapazität
- 905
- dritte Kapazität
- 908
- vierte Kapazität
- 909
- erste Induktivität
- 910
- zweite Induktivität
- 911
- dritte Induktivität
- 912
- vierte Induktivität
- 913
- erster npn-Bipolartransistor
- 914
- zweiter npn-Bipolartransistor
- 915
- dritter npn-Bipolartransistor
- 916
- vierter npn-Bipolartransistor
- 917
- fünfter npn-Bipolartransistor
- 918
- sechster npn-Bipolartransistor
- 919
- siebter npn-Bipolartransistor
- 920
- achter npn-Bipolartransistor
- 921
- neunter npn-Bipolartransistor
- 922
- zehnter npn-Bipolartransistor
- 923
- elfter npn-Bipolartransistor
- 924
- zwölfter npn-Bipolartransistor
- 925
- dreizehnter npn-Bipolartransistor
- 926
- vierzehnter npn-Bipolartransistor
- 927
- fünfzehnter npn-Bipolartransistor
- 928
- sechzehnter npn-Bipolartransistor
- 929
- siebzehnter npn-Bipolartransistor
- 930
- achtzehnter npn-Bipolartransistor
- 931
- neunzehnter npn-Bipolartransistor
- 932
- zwanzigster npn-Bipolartransistor
- 933
- einundzwanzigster npn-Bipolartransistor
- 934
- zweiundzwanzigster npn-Bipolartransistor
- 941
- erster Knoten
- 942
- zweiter Knoten
- 943
- dritter Knoten
- 944
- vierter Knoten
- 945
- fünfter Knoten
- 946
- dreizehnter Knoten
- 947
- fünfzehnter Knoten
- 948
- vierzehnter Knoten
- 949
- sechzehnter Knoten
- 950
- achtzehnter Knoten
- 951
- siebzehnter Knoten
- 952
- zwanzigster Knoten
- 953
- einundzwanzigster Knoten
- 954
- dreiundzwanzigster Knoten
- 955
- vierundzwanzigster Knoten
- 956
- sechsundzwanzigster Knoten
- 957
- fünfundzwanzigster Knoten
- 958
- neunzehnter Knoten
- 959
- zweiundzwanzigster Knoten
- 960
- achtundzwanzigster Knoten
- 961
- neunundzwanzigster Knoten
- 962
- siebenundzwanzigster Knoten
- 963
- dreißigster Knoten
- 964
- einunddreißigster Knoten
- 965
- siebter Knoten
- 966
- sechster Knoten
- 967
- achter Knoten
- 968
- neunter Knoten
- 969
- zehnter Knoten
- 970
- elfter Knoten
- 971
- zwölfter Knoten
- 1000
- Dynamischer Frequenzteiler
- 1001
- Kapazität
- 1002
- erster Ohmscher Widerstand
- 1003
- zweiter Ohmscher Widerstand
- 1004
- Kapazität
- 1005
- erster npn-Bipolartransistor
- 1006
- zweiter npn-Bipolartransistor
- 1007
- dritter npn-Bipolartransistor
- 1008
- vierter npn-Bipolartransistor
- 1009
- fünfter npn-Bipolartransistor
- 1010
- sechster npn-Bipolartransistor
- 1011
- Konstantstromquelle
- 1012
- erste Induktivität
- 1013
- zweite Induktivität
- 1014
- erster Knoten
- 1015
- zweiter Knoten
- 1016
- dritter Knoten
- 1017
- vierter Knoten
- 1018
- fünfter Knoten
- 1019
- siebter Knoten
- 1020
- sechster Knoten
- 1021
- achter Knoten
- 1022
- neunter Knoten
- 1023
- elfter Knoten
- 1024
- zehnter Knoten
- 1100
- Dynamischer Frequenzteiler
- 1101
- erste Kapazität
- 1102
- erster Ohmscher Widerstand
- 1103
- zweiter Ohmscher Widerstand
- 1104
- zweite Kapazität
- 1105
- dritte Kapazität
- 1106
- dritter Ohmscher Widerstand
- 1107
- vierter Ohmscher Widerstand
- 1108
- vierte Kapazität
- 1109
- erste Induktivität
- 1110
- zweite Induktivität
- 1111
- dritte Induktivität
- 1112
- vierte Induktivität
- 1113
- erster n-Kanal-MOSFET
- 1114
- zweiter n-Kanal-MOSFET
- 1115
- dritter n-Kanal-MOSFET
- 1116
- vierter n-Kanal-MOSFET
- 1117
- fünfter n-Kanal-MOSFET
- 1118
- sechster n-Kanal-MOSFET
- 1119
- Konstantstromquelle
- 1120
- erster Knoten
- 1121
- zweiter Knoten
- 1122
- dritter Knoten
- 1123
- vierter Knoten
- 1124
- fünfter Knoten
- 1125
- sechster Knoten
- 1126
- siebter Knoten
- 1127
- achter Knoten
- 1128
- neunter Knoten
- 1129
- elfter Knoten
- 1130
- zehnter Knoten
- 1131
- zwölfter Knoten
- 1132
- fünfzehnter Knoten
- 1133
- dreizehnter Knoten
- 1134
- vierzehnter Knoten
- 1200
- Statischer Current-Mode-Logic Frequenzteiler
Claims (15)
- Frequenzumsetzerschaltung mit – mindestens einem Frequenzumsetzerelement, welches mindestens einen Signaleingang und mindestens einen Signalausgang aufweist, wobei das Frequenzumsetzerelement derart eingerichtet ist, dass ein an dem Signalausgang bereitgestelltes Signal eine andere Signalfrequenz aufweist als ein an dem Signaleingang zugeführtes Signal, – mit einer Laststufe, welche aufweist: – mindestens einen zwischen dem Frequenzumsetzerelement und einem Energiezuführ-Anschluss gekoppelten ohmschen Widerstand und mindestens eine dazu in Serie gekoppelte Induktivität, und – mindestens eine Kapazität, deren erster Anschluss zwischen den ohmschen Widerstand und die Induktivität gekoppelt ist und deren zweiter Anschluss mit einem Energieversorgungsanschluss gekoppelt ist.
- Frequenzumsetzerschaltung gemäß Anspruch 1, wobei die Laststufe ferner aufweist: – mindestens eine zusätzliche Induktivität, welche in Serie zwischen die Induktivität und den ohmschen Widerstand geschaltet ist, und – mindestens eine zusätzliche Kapazität, deren erster Anschluss zwischen die Induktivität und die zusätzliche Induktivität gekoppelt ist, und deren zweiter Anschluss mit dem Energieversorgungsanschluss gekoppelt ist.
- Frequenzumsetzerschaltung gemäß Anspruch 1 oder 2, eingerichtet als Frequenzteilerschaltung.
- Frequenzumsetzerschaltung gemäß Anspruch 3, wobei die Frequenzteilerschaltung als statische Frequenzteilerschaltung eingerichtet ist.
- Frequenzumsetzerschaltung gemäß Anspruch 3, wobei die Frequenzteilerschaltung als dynamische Frequenzteilerschaltung eingerichtet ist.
- Frequenzumsetzerschaltung gemäß Anspruch 5, wobei die dynamische Frequenzteilerschaltung als Gilbert-Zelle eingerichtet ist.
- Frequenzumsetzerschaltung gemäß einem der Ansprüche 1 bis 5, wobei das Frequenzumsetzerelement mindestens eine Flip-Flop-Schaltung aufweist.
- Frequenzumsetzerschaltung gemäß Anspruch 7, wobei das Frequenzumsetzerelement mindestens eine D-Flip-Flop-Schaltung aufweist.
- Frequenzumsetzerschaltung gemäß Anspruch 7, wobei das Frequenzumsetzerelement mindestens eine JK-Flip-Flop-Schaltung aufweist.
- Frequenzumsetzerschaltung gemäß einem der Ansprüche 1 bis 9, wobei das Frequenzumsetzerelement MOS-Transistoren aufweist.
- Frequenzumsetzerschaltung gemäß Anspruch 10, wobei das Frequenzumsetzerelement NMOS-Transistoren aufweist.
- Frequenzumsetzerschaltung gemäß Anspruch 10 oder 11, wobei das Frequenzumsetzerelement PMOS-Transistoren aufweist.
- Frequenzumsetzerschaltung gemäß einem der Ansprüche 1 bis 12, wobei das Frequenzumsetzerelement Transistoren aufweist, die in Emitter Coupled Logic (ECL) miteinander verschaltet sind.
- Frequenzumsetzerschaltung gemäß einem der Ansprüche 1 bis 13, bei dem der zweite Anschluss der mindestens einen Kapazität mit einem Positiv-Energieversorgungsanschluss oder mit einem Negativ-Energieversorgungsanschluss gekoppelt ist.
- Frequenzumsetzerschaltungs-Anordnung mit mindestens zwei in Serie miteinander gekoppelten Frequenzumsetzerschaltungen gemäß einem der Ansprüche 1 bis 14.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004027809A DE102004027809B4 (de) | 2004-06-08 | 2004-06-08 | Frequenzumsetzerschaltung und Frequenzumsetzerschaltungs-Anordnung |
US11/149,450 US20060028250A1 (en) | 2004-06-08 | 2005-06-08 | Frequency converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004027809A DE102004027809B4 (de) | 2004-06-08 | 2004-06-08 | Frequenzumsetzerschaltung und Frequenzumsetzerschaltungs-Anordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004027809A1 DE102004027809A1 (de) | 2006-01-05 |
DE102004027809B4 true DE102004027809B4 (de) | 2006-10-26 |
Family
ID=35483158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004027809A Expired - Fee Related DE102004027809B4 (de) | 2004-06-08 | 2004-06-08 | Frequenzumsetzerschaltung und Frequenzumsetzerschaltungs-Anordnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060028250A1 (de) |
DE (1) | DE102004027809B4 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2147795B1 (de) * | 1971-09-24 | 1973-02-08 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Frequenzteiler mn einer bistabilen Kippschaltung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5630228A (en) * | 1995-04-24 | 1997-05-13 | Motorola, Inc. | Double balanced mixer circuit with active filter load for a portable comunication receiver |
EP0917285B1 (de) * | 1997-11-14 | 2003-05-07 | Zarlink Semiconductor Limited | Niederspannungsverstärker |
US6198356B1 (en) * | 1999-07-12 | 2001-03-06 | Nortel Networks Limited | Voltage controlled oscillator power supply and temperature compensation circuit |
US6549071B1 (en) * | 2000-09-12 | 2003-04-15 | Silicon Laboratories, Inc. | Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices |
US6433595B1 (en) * | 2001-09-05 | 2002-08-13 | Qantec Communication, Inc. | Method of system circuit design and circuitry for high speed data communication |
JP2004304330A (ja) * | 2003-03-28 | 2004-10-28 | Nec Electronics Corp | 周波数特性可変増幅回路及び半導体集積回路装置 |
-
2004
- 2004-06-08 DE DE102004027809A patent/DE102004027809B4/de not_active Expired - Fee Related
-
2005
- 2005-06-08 US US11/149,450 patent/US20060028250A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2147795B1 (de) * | 1971-09-24 | 1973-02-08 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Frequenzteiler mn einer bistabilen Kippschaltung |
Also Published As
Publication number | Publication date |
---|---|
DE102004027809A1 (de) | 2006-01-05 |
US20060028250A1 (en) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60103142T2 (de) | Stromgesteuerte cmos schaltungen mit induktiver bandbreitenerweiterung | |
DE69123383T2 (de) | MOS-Eingangsschaltung | |
DE69216773T2 (de) | Ausgangspufferschaltung | |
DE69022699T2 (de) | Störungsunempfindlicher Eingangspuffer. | |
DE4326134B4 (de) | Eingangswechseldetektorschaltung | |
EP0557748A2 (de) | Synchrones, digitales Schaltwerk | |
DE2660843C2 (de) | Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung | |
DE19711328A1 (de) | Schaltung zur Pegelverschiebung | |
DE60012121T2 (de) | Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit | |
DE69828226T2 (de) | Hochgeschwindigkeits-Verriegelungsschaltung mit taktgesteuerter Freigabe | |
EP1732228A1 (de) | Frequenzteilerschaltung mit einem rückgekoppelten Schieberegister | |
Heydari | Design and analysis of low-voltage current-mode logic buffers | |
DE3786679T2 (de) | Schmitt-triggerschaltung. | |
DE10212950B4 (de) | Pegelwandler, Signalwandlungsvorrichtung und Signalwandlungsverfahren | |
EP1831989B1 (de) | Mischerschaltkreis, empfangsschaltkreis, sendeschaltkreis und verfahren zum betreiben eines mischerschaltkreises | |
DE2842175A1 (de) | Anpassungsfaehige emitterschaltungen mit strombedingter logik | |
DE69014035T2 (de) | Pegelverschiebeschaltung zum Erzielen einer Hochgeschwindigkeits-Verarbeitung und einer verbesserten Ausgangsstrom-Speisefähigkeit. | |
DE69121175T2 (de) | Flipflop-Schaltung mit einem CMOS-Hysterese-Inverter | |
DE10150059A1 (de) | Variable Frequenzteilerschaltung | |
DE102004027809B4 (de) | Frequenzumsetzerschaltung und Frequenzumsetzerschaltungs-Anordnung | |
EP1188237B1 (de) | Flipflop-schaltungsanordnung | |
US5739703A (en) | BiCMOS logic gate | |
DE2830045C2 (de) | Bistabile logische Kippschaltungsanordnung vom D-Typ | |
DE102006010282B4 (de) | Teilerschaltung | |
DE68924426T2 (de) | Selbstreferenzierte Stromschaltungslogik mit Push-Pull-Ausgangspuffer. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |