DE2830045C2 - Bistabile logische Kippschaltungsanordnung vom D-Typ - Google Patents
Bistabile logische Kippschaltungsanordnung vom D-TypInfo
- Publication number
- DE2830045C2 DE2830045C2 DE2830045A DE2830045A DE2830045C2 DE 2830045 C2 DE2830045 C2 DE 2830045C2 DE 2830045 A DE2830045 A DE 2830045A DE 2830045 A DE2830045 A DE 2830045A DE 2830045 C2 DE2830045 C2 DE 2830045C2
- Authority
- DE
- Germany
- Prior art keywords
- group
- series
- circuit
- transistors
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Landscapes
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Torschaltung C:
erste Gruppe:
zweite Gruppe:
zweite Gruppe:
Torschaltung E:
erst* Gruppe:
zweite Gruppe:
zweite Gruppe:
(H Serie D) Parallel A
(E Serie H)
Parallel (D Serie Λ;
Parallel (D Serie Λ;
/J
£ Serie H
B
B,
worin der durch //gesteuerte Transistor in den zweiten
Gruppen der Torschaltungen A und B diesen Torschaltungen vorzugsweise gemeinsam angehört ι.
und die Ausgangsvariable der Schaltungsanordnung in inverser Form Q erscheint und durch die Variable
C gebildet wird.
,;;, 4. Kippschaltungsanordnung nach Anspruch 3, da-Fdurch
gekennzeichnet, daß sie zur Bildung einer 2t> "Schaltung mit bezüglich des Taktsignals statischem
Verhalten die folgenden logischen Torschaltungen , aufweist:
Torschaltung A:
erste Gruppe:
zweite Gruppe:
zweite Gruppe:
Torschaltung B:
erste Gruppe:
zweite Gruppe:
Torschaltung C:
erste Gruppe:
zweite Gruppe:
Torschaltung E:
erste Gruppe:
zweite Gruppe:
zweite Gruppe:
Torschaltung F:
erste Gruppe:
zweite Gruppe:
zweite Gruppe:
H Parallel B
B Serie H
(H Parallel E)
Serie (D Parallel A) (E Serie H)
Parallel (D Serie A)
Serie (D Parallel A) (E Serie H)
Parallel (D Serie A)
(H Parallel E)
Serie (A Parallel F) (F Serie A)
Parallel (E Serie H)
Serie (A Parallel F) (F Serie A)
Parallel (E Serie H)
B
B
C
C,
worin der durch //gesteuerte Transistor in den zweiten
Gruppen der Torschaltungen A und B diesen Torschaltungen vorzugsweise gemeinsam angehört,
die Schaltung #/Parallel E) in den ersten Transistorgruppen
und der durch A gesteuerte Transistor in den zweiten Transistorgruppen der Torschaltungen
B und C diesen Torschaltungen vorzugsweise gemeinsam angehören, und wobei die Ausgangsva^
nable Q durch die Variable F und ihr inverses Q durch die Variable C gebildet werden.
5. Kippschaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sie zur
Bildung einer Schaltung, die mit Hilfe von äußeren Variablen S und R auf »eins« und auf »null« gestellt
werden kann, wobei 5= 1 und R = 1 jeweils die Ausgangszustände Q = 1 bzw. Q = O erzeugen, eine
logische Torschaltung G mit je einem Transistor vom ersten Leitungstyp und vom zweiten Leitungstyp
aufweist, welche durch R gesteuert werden, und daß die Torschaltungen B und C einen ersten gemeinsamen,
durch ^gesteuerten Zusatztransistor aufweisen, welcher in Serie mit den Transistoren der ersten
Gruppe geschaltet ist, sowie einen zweiten gemeinsamen, durch G gesteuerten 2usatztransistor aufweisen,
der in Serie mit den Transistoren der zweiten Gruppe geschaltet ist und ferner ein durch G gesteuerter,
parallel zur Gesamtheit der Transistoren der ersten Gruppe geschalteter Transistor und ein
durch S gesteuerter, parallel zur Gesamtheit der Transistoren der zweiten Transistorgruppe in jeder
der durch die genannten, in Serie geschalteten Zusatztransistoren
ergänzten Torschaltungen B und C vorhanden sind.
6. Kippschaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß mindestens
zwei der Transistoren desselben Leitungstyps, die in Serie geschaltet iind, vertauscht werden.
7. Kippschaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der
erste Leitungstyp der P-Typ und der zweite Leitungstyp der N-Typ ist.
8. Kippschaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der erste
Leitungstyp der N-Typ und der zweite Leitungstyp der p-Typ ist.
Die vorliegende Erfindung betrifft eine bistabile logische Kippschaltungsanordnung vom D-Typ, die als
in integrierte Schaltung mit komplementären MOS-Transistoren
herstellbar ist und mindestens drei logische Torschaltungen enthält, von denen jede eine erste
Gruppe von Transistoren eines ersten Leitungstyps und eine zweite Gruppe von Tran ,istoren eines zweiten Lei-
y> tungstyps aufweist, wobei die beiden Transistorgruppen
jeder Torschaltung in Serie zwischen die Klemmen einer Speisespannungsquelle geschaltet sind und ihr
gemeinsamer Verbindungspunkt den Ausgangsknoten der entsprechenden Torschaltung darstellt und wobei
4ü die Leitungsstrecken der einzelnen Transistoren innerhalb
jeder Gruppe in Serie und/oder parallel geschaltet sind, so daß der Leitungszustand dieser Transistoren da;
Potential des Ausgangsknotens der betreffenden Torschaltung bestimmt, welches Potential eine interne,
« durch die jeweilige Torschaltung erzeugte Variable darstellt
und zwei, praktisch den Werten des Potentials der beiden Speisespannungsklemmen gleiche Werte annehmen
kann, wobei die Speisespannungsklemme, die jeweils mit den ersten Transistorgruppen verbunden
ist, das Potential 1 und die andere Speisespannungsklemme, die jeweils mit den zweiten Transistorgruppen
verbunden ist, das Potential 0 besitzt und wobei ferner jeder Transistor entweder durch eine interne Variable
oder durch eine äußere Steuervariable wie D oder H gesteuert wird, wobei H ein Taktsignal darstellt. Eine
derartige Schaltungsanordnung kann entweder ein dynamisches, ein halbdynamisches oder ein statisches
Verhalten in bezug auf das Taktsignal H aufweisen.
Es sind bereits verschiedene bistabile D-Kippschal-
bo tungen bekannt, insbesondere in Form von sogenannten
»master-slave«-Schaltungen, von Schaltungen mit Übertragungstoren und von Schaltungen, die durch
sogenannte »clocked circuit«-Technik erhalten werden. Eine Schalung von Typ »master-slave« ist beispiels-
bi weise aus der US-Patentschrift 32 67 295 bekannt.
Diese Schaltung weist ein gegenüber die Steuervariable D beeinflussenden Störsignalen unempfindliches Verhalten
auf und ist frei von logischen Zufallserscheinun-
gen. Diese Schaltung ist jedoch relativ aufwendig, denn sie weist 26 MOS-Transistoren auf. Eine ähnliche Schaltung
ist auch im Katalog der Solid State Scientific Inc. beschrieben, und zwar in einer Form, die das auf »eins«-
und auf »nullstellen erlaubt. Diese Ausführung enthält 38 MOS-Transistoren.
Eine Schaltung, die Übertragungstore aufweist, ist beispielsweise in dem Katalog der National Semi-Conductor
Corporation (Schaltung MM 74 C 74 Dual D-Flip-Flop) beschrieben. Diese Schaltung ist unempfindlich
gegenüber Störsignalen, die die Steuervariable p beeinflussen. Sie erfordert jedoch das Vorhandensein
■des Taktsignals in wahrer (H) und komplementärer (H)
Form, was einen Nachteil im Hinblick auf die Größe der von der integrierten Schaltung beanspruchten Fläche
darstellt. Sie weist ferner eine Zufallsabhängigkeit auf, welche durch die Verzögerungen H gegenüber H bedingt
ist. Die Variablen //und //können momentan den
gleichen Wert annehmen und zwei Knoten kurzschließen, deren logische Zustände verschieden sind. Es äst
daher notwendig, die Verzögerung von H gegenüber H unter Kontrolle zu bringen, um eine korrekte Funktionsweise
zu erzielen. Ferner weist die Herstellung solcher Schaltungen in Form von integrierten Schaltungen
verschiedene Nachteile auf, die auf die schlechte Trennung der P- und N-Kanal-Transistoren der in dieser
Schaltung verwendeten Übertragungstore zurückgeht.
Es sind ferner als »clocked circuits« bezeichnete Schaltungen bekannt, beispielsweise in Form einer
dynamischen Schaltung aus der schweizerischen Patentschrift 5 52 914, in Form einer halbdynamischen
Schaltung aus dem Artikel von Yasoje Suzuki et al »Clocked CMOS Calculator Circuit« in »IEEE Journal
of Solid-State Circuits, Vol. SC-8, Nr. 6, Dezember 1973, Seiten 462-469, oder in Form einer statischen Schaltung
aus der französischen Patentanmeldung, veröffentlicht unter Nr. 21 02 186. Diese Schallungen sind
unempfindlich gegenüber Störsignalen, welche die Steuervariable D beeinflussen. Sie erfordern jedoch das
Vorhandensem des Taktsignals in wahrer (H) und komplementärer
(H) Form, welches den erwähnten Nachteil mit sich bringt. Sie weisen ferner eine Zufallsabhängigkeit
auf, die durch die Verzögerung von ff gegenüber H bedingt ist.
Dynamische und halbdynamische D-Flip-Flop-Schaltungen sind beispielsweise in der deutschen Offenlegungsschrift
25 41 255 beschrieben. Diese Schaltungen können in ihrer dynamischen Ausführungsform frei von
logischen Zufaüserscheinungen sein. Bei einfachem
Aufbau {10 Transistoren) ist die Schaltung jedoch empfindlich gegenüber Störsignalen, welche die Variable D
beeinflussen. Um solchen Störungen gegenüber unabhängig zu sein, benötigt die Schaltung 12 Transistoren
und ist daher verhältnismäßig aufwendig. In ihrer halbdynamischen Ausführungsform sind die in der Offenlegungsschrift
beschriebenen Schaltungen ebenfalls ziemlich kompliziert.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Kippschaltungsanordnung der eingangs
genannten Art zu schaffen, weiche besonders einfach aufgebaut ist und eine minimale Anzahl von Transistoren
aufweist, und trotzdem unempfindlich ist gegenüber Störsignalen, welche die Steuervariable D beeinflussen,
und frei von logischen Zufallserscheinungen ist.
Dies wird erfindungsgemäß dadurch erreicht, daß die Anordnung zur Bildung einer Schaltung mit zumindest
bei H-1 dynamischem Verhalten die folgenden logischen Torschaltungen aufweist, welche jeweils mit den
von ihnen gelieferten internen Variablen bezeichnet sind und die für jede ihrer Transistorgruppen angegebenen
und mit den entsprechenden Steuervariablen bezeichneten Transistoren aufweist, wobei die Serienschaltung
dieser Transistoren mit »Serie« angegeben ist:
Torschaltung A:
to erste Gruppe: H
to erste Gruppe: H
zweite Gruppe: B Serie H
Torschaltung B:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung C:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
H Serie D
D Serie A
D Serie H Serie A,
worin der durch A gesteuerte Transistor in den zweiten
Transistorgruppen der Torschaltungen B und C vorzugsweise
beiden Torschaltungen gemeinsam angehört und wobei die Ausgangsvariable der Schaltungsanordnung
in inverser Form Q erscheint und durch die interne Variable C gebildet wird.
Die erfindungsgemäße Schaltungsanordnung zur Bildung einer entsprechenden Schaltung mit mindestens
für H= 1 statischem Verhalten weist die folgenden logischen Torschaltungen auf, welche jeweils mit den von
jo ihnen gelieferten internen Variablen bezeichnet sind
und die für jede ihrer Transistorgruppen angegebenen und mit den entsprechenden Steuervariablen bezeichneten
Transistoren aufweisen, wobei die Serien- bzw. Parallelschaltung dieser Transistoren mit »Serie« bzw.
}5 »Parallel« angegeben ist und wobei in Klammern angegebene
Schaltungen als Ganzes zu betrachten sind:
| Torschaltung A: | H Parallel B |
| erste Gruppe: | B Serie H |
| •to zweite Gruppe: | |
| Torschaltung B: | (H Serie D) Parallel A |
| erste Gruppe: | (E Serie H) |
| zweite Gruppe: | Parallel (D Serie A) |
| 4' Torschaltung C: | A |
| erste Gruppe: | E Serie H |
| zweite Gruppe: | |
| Torschaltung E: | B |
| 50 erste Gruppe: | B, |
| zweite Gruppe: | |
worin der durch //gesteuerte Transistor in den zweiten
Gruppen der Torschaltungen A und B diesen Torschal-
tungen vorzugsweise gemeinsam angehört und wobei die Ausgangsvariable der Schaltungsanordnung in inverser
Form Q erscheint und durch die Variable C gebildet wird.
Durch Hinzufugen von Zusatztransistoren zu diesen Grundschaltungen können Schaltungen mit halbdynamischem Verhalten, d. h. dynamischem Verhalten für den einen oder anderen Zustand von //und statischem Verhalten für den Komplementärzustand von H, oder vollständig statische Schaltungen erzielt werden. Auf
Durch Hinzufugen von Zusatztransistoren zu diesen Grundschaltungen können Schaltungen mit halbdynamischem Verhalten, d. h. dynamischem Verhalten für den einen oder anderen Zustand von //und statischem Verhalten für den Komplementärzustand von H, oder vollständig statische Schaltungen erzielt werden. Auf
t>5 dieselbe Weise können daraus Schaltungen mit der
Möglichkeit eines auf »eins«- bzw. auf »null«-Stellens abgeleitet werden. Die Grundschaltungen und die
daraus abgeleiteten Schaltungen sind sogenannte ideale
Schaltungen, was bedeutet, daß sie unempfindlich gegenüber Störsignalen sind, welche die Steuervariable
D beeinflussen. Sie weisen ferner eine minimale Anzahl von Transistoren auf und sind frei von logischen
Zufallserscheinungen.
Die Zeichnung zeigt in vereinfachter, schematischer Darstellung Ausführungsbeispiele von Schaltungen,
welche den erfindungsgemäßen Aufbau aufweisen. Es zeigt
Fig. 1 eine bezüglich des Taktsignals Hdynarfiische to
D-Flip-Flop-Schaltung,
Fig. 2 eine halbdynamische D-Flip-Flop-Schaltung, nämlich mit dynamischem Verhalten für H= 1 und statischem
Verhalten für H=O,
Fig. 3 eine andere halbdynamische D-Flip-Flop-Schaltung, welche dynamisch für H=O und statisch für
H= 1 ist,
Fig. 4 eine statische D-Flip-Flop-Schaltung und
Fi g. 5 die allgemeine Form einer abgeleiteten Schaltung
mit Mitteln zum auf »eins«- und auf »null«-Stellen.
In den Fig. 1 bis 5 wurden die verschiedenen MOS-Transistoren,
welche die logischen Torschaltungen bilden, durch Kreise symbolisch dargestellt, wobei im
Inneren derselben die dem Gate des entsprechenden Transistors zugeführte Steuervariable angegeben ist
und die gezeichneten Verbindungen die Verbindung der Leitungsstrecken der Transistoren darstellen. Die Ausgangsknoten
der logisenen Torschaltungen sind jeweils mit den entsprechenden internen Variablen A, B, C, E, F
oder G bezeichnet, welche durch diese Torschaltungen erzeugt werden.
Die zwischen die Ausgangsknoten und die positive Klemme einer Speisespannungsquelle geschalteten
Transistoren sind vom P-Kanal-Typ und die zwischen einem Ausgangsknoten und der negativen Speisespannungsklemme
geschalteten Transistoren sind vom N-Kanal-Typ. Die Potentiale der positiven und negativen
Speisespannungsklemme (+) und (-) werden wie ABC
üblich mit 1 und 0 bezeichnet und stellen gleichzeitig
die Werte der logischen Steuervariablen der Anordnung w
Die dynamische Schaltung nach Fig. 1 weist drei logische Torschaitungen A, B und Cauf und enthält insgesamt
10 MOS-Transistoren. Die Schaltung von Fig. 1 stellt die erfindungsgemäße Grundanordnung für die
Schaltungen mit mindestens H= 1 dynamischem Verhalten dar, wobei die Torschaltungen A, B und C den
weiter oben für diesen Fall angegebenen Aufbau besitzen. Der Zustand des Taktsignals H. für den die Schaltung
dynamisch ist, muß mit einer relativ hohen Frequenz auftreten, wie dies allgemein für die sogenannten
dynamischen Schaltungen bekannt ist. Die Ausgangsvariable Q der vorliegenden Schaltung erscheint in
komplementärer Form β und wird durch die Variable C gebildet.
Das Verhalten der Schaltung von Fig. 1 kann durch die folgende Zustandstabelle (Tabelle I) veranschaulicht
werden. Die Zeilen der Tabelle stellen die Zustände der Schaltung und die Spalten die verschiedenen
Kombinationen der Eingangsvariablen dar. Die umrandeten Zustände bezeichnen die verschiedenen
stabilen Zustände der Schaltung. Die Leitungsfunktion jeder der Transistorgruppen kann durch logische Gleichungen
dargestellt werden, wie im Artikel »Complementary Dynamic MOS Logic Circuits« von E. Vittoz
und H. Oguey in Electronics Letters, 22nd February, 1973, Vol. 9, Nr. 4, S. 77 und 78, angegeben.
Die logischen Gleichungen der Schaltungsanordnung 8
von Fig. 1 lauten wie folgt:
von Fig. 1 lauten wie folgt:
A+=H A- = BH B+
D+H Β' = AD C+ = A CT = AHD
Fig. 2 zeigt eine halbdynamiiche Schaltung, die aus
der Anordnung von Fig. 1 durch Hinzufügen von vier MOS-Transistoren erhalten wird, wobei folgende vier
Torschaltungen A, B, C und F gebildet werden:
Torschaltung A:
erste Gruppe: H
zweite Gruppe: B Serie H
Torschaltung B:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
torschaltung C:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung F:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
H Serie D
D Serie A
(HSerie/?Parallel A
(F Parallel CZ) Serie H))
Serie A
C
C
Die Schaltung von Fig. 2 enthält somit 14 MOS-Transistoren. Sie ist dynamisch für//= 1 und statisch für
H-O. Die Ausgangsvariable β wird durch die Variable F gebildet, eine komplementäre Ausgangsvariable Q wird
durch die Variable C geliefert.
HD
00
0 1
1 1 1 10 1 1 00 1 1 0 0 1 0
| 111 | (on) | (ön) |
| 101 | - | on |
| (M) | 100 | |
| (W) | (Too) | ® |
| 100 | - | 010 |
| on |
Das Verhalten dieser Schaltung kann durch die Zustandstabelle gemäß Tabelle II sowie durch die folgenden
logischen Gleichungen beschrieben werden:
A+=H
A' = BH
B+ = D + H
B~ = AD
C+ = A (F+H)
σ = A (F+HD)
F" = C
Eine andere halbdynamische Anordnung, nämlich eine fur H=O dynamische und für H-1 statische
Anordnung ist in Fig. 3 gezeigt. Sie enthält ebenfalls
vier Torschaltungen, die folgendermaßen aufgebaut sind:
Torschaltung A:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung B:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung C:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung E:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
H Parallel B B Serie H
(H Serie D) Parallel A (E Serie H) Parallel (D Serie A)
E Serie H
B
B
, Wie F i g. 3 zeigt, gehört der durch Hgesteuerte Transistor
der zweiten Gruppen der Torschaltungen A und B ^beiden Torschaltungen gemeinsam an. Die Schaltung
enthält 15 MOS Transistoren. Die _Ausgangsvariable .erscheint in komplementärer Form Q und wird durch
die Variable C gebildet.
ABCF HD
00 01 11 10
Torschaltung B:
erste Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung C:
erste Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung E:
wie in Fig. 3
wie in Fig. 3
Torschaltung F:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
0 110
1110
1110
0110
1000 1001
(loop
1001
iOOQ -to
0101 Olli 0110
Die logischen Gleichungen dieser Schaltung lauten folgendermaßen:
(H Parallel E)
Serie (D Parallel A) (E Serie/i)
Parallel (D Serie A)
Serie (D Parallel A) (E Serie/i)
Parallel (D Serie A)
(H Parallel E)
Serie (A Parallel F) (F Serie A)
Parallel (E Serie H)
Serie (A Parallel F) (F Serie A)
Parallel (E Serie H)
C
C
Der durch H gesteuerte Transistor in den zweiten Gruppen der Torschaltungen A und B gehört vorzugsweise
beiden Torschaltungen gemeinsam an, ebenso wie die Schaltung (H Parallel E) in den ersten Gruppen
der Torschaltungen B und C und der durch A gesteuerte Transistor in den zweiten Gruppen der Torschaltungen
B und C jeweils beiden Torschaltungen gemeinsam angehören können. Die Schaltung weist somit 20JViOS-Transistoren
auf. Die Ausgangsvariablen Q und Q werden durch F bzw. C gebildet.
Das Verhalten der statischen Schaltungsanordnung nach Fig.4 kann durch die Zustandstabelle gemäß
Tabelle III beschrieben werden. Die logischen Gleichungen dieser Schaltung lauten wie folgt:
BH
| A '* — | BH |
| A = | BH |
| B+ = | A(D + H) |
| Β' = | AD+ EH |
| C+ = | A |
| c- = | EH |
| E+ = | B |
| Ε' = | B |
Fig. 4 zeigt das Schaltschema einer statischen D-Flip-Flop-Schaltung, die durch Hinzufügen von
MOS-Transistoren zur Schaltung nach Fig. 3 erhalten wird. Sie enthält die folgenden fünf logischen Torschaltungen:
Torschaltung A:
wie in Fig. 3
wie in Fig. 3
A
B
C
E
F
L»ie Schaltungen gemäß den Fig. i bis 4 können
durch das Einführen von zwei zusätzlichen Steuervariablen ergänzt werden, um Schaltungen zu bilden, mit
denen ein auf »ein«- und ein auf »nu!!«-StsHen möglich
ist. Wie üblich werden diese beiden zusätzlichen Variablen mit S (Set) für das auf »eins«-Stellen und mit R
(Reset) für das auf »nu!l«-StelIen bezeichnet.
Fig. 5 zeigt das allgemeine Schaltschema einer solchen
Anordnung, in der die Torschaltungen A, B, C, E und F denselben Aufbau haben, der weiter oben im
Zusammenhang mit den entsprechenden Schaltungen dynamischer, halbdynamischer oder statischer Natur
angegeben wurde. Eine zusätzliche logische Torschaltung G wird der Anordnung hinzugefügt, wobei diese
Torschaltung einen P-Kanal-Transistor und einen N-Kanal-Transistor aufweist, die beide durch die
Variable R gesteuert werden. Ferner weisen die Torschaltungen B und C zwei zusätzliche gemeinsame
Transistoren auf, die jeweils in Serie mit den ersten und den zweiten Transistorgruppen dieser Torschaltungen
geschaltet sind und jeweils durch die Variable S bzw. durch die interne Variable G gesteuert werden. Ein
durch G gesteuerter Transistor ist parallel zu der Gesamtheit der Transistoren der ersten Gruppe und ein
durch S gesteuerter Transistor ist parallel zur Gesamtheit der Transistoren der zweiten Gruppe in jeder der
Torschaltungen B und C geschaltet, wobei letztere durch die genannten, in Serie geschalteten Zusatztransistoren
ergänzt sind.
11
ABCEF HD
00
00
01
11
10
01001
01101 01100
Die logischen Gleichungen einer statischen D-Flip· Flop-Schaltung mit auf »eins«- und auf »null«-Stellungsmöglichkeit
(Fig. 5) lauten folgendermaßen:
A
B
C
E
F
G
BH
S+G(AD+EH)
S+G (AF+EH)
Diese statische Schaltung enthält somit 28 MOS-Transistoren,
während die entsprechenden Kippschaltungen in der in »master-slave«-Ausführung 38 MOS-Transistoren
benötigen (Katalog der Solid State Scientific Inc., - CMOS Integrated O.-.üits, JnVgang. 1976,
Seite 36, Schaltung SLC 4-013 A. --).
Sämtliche erfindungsgemäßen Anordnungen sind ideal, d. h. sie nehmen in den Zeitspannen, in aenen das
2c Taktsignal H sich nicht ändert, keine Stö/signale der
' Steuervariablen D auf.
Fernergehtaus den Zustandstabellen der besonriebbnen
Schaltungen hervor, daß kein Zustand vorn folgenden in mehr als einer Variablen verschieden ist. Anders
ausgedrückt, weist zwischen zwei aufeinanderfolgenden
Zuständen eine einzige Variable einen Übergang auf, so daß jede Gelegenheit zu einem Wettlauf zwischen
zwei Variablen, der eine logische Zufallsabhängigkeit bedeuten würde, vermieden ist. Die Schaltungs-
jo anordnungen gemäß der Erfindung sind somit frei von
logischen Zufallserscheinungen.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Bistabile logische Kippschaltungsanordnung vom D-Typ, die als integrierte Schaltung mit komplementären
MOS-Transistoren herstellbar ist und mindestens drei logische Torschaltungen enthält,
von denen jede eine erste Gruppe von Transistoren eines ersten Leitungstyps und eine zweite Gruppe
von Transistoren eines zweiten Leitungstyps aufweist, wobei die beiden Transistorgruppen jederTorschaltung
in Serie zwischen die Klimmen einer Speisespannungsquelle geschaltet sind und ihr gemeinsamer
Verbindungspunkt den Ausgangsknoten der entsprechenden Torschaltung darstellt und wobei
die Leitungsstrecken der einzelnen Transistoren innerhalb jeder Gruppe in Serie und/oder parallel
geschaltet sind, so daß der Leitungszustand dieser Transistoren das Potential des Ausgangsknotens der
betreffenden Torschaltung bestimmt, welches Potential eine interne, durch die jeweilige Torschaltung
erzeugte Variable darstellt und zwei, praktisch den Werten des Potentials der beiden Speisespannungsklemmen
gleiche Werte annehmen kann, wobei die Speisespannungsklemme, die jeweils mitdcn
ersten Transistorgruppen verbunden ist, das Potential 1 und die andere Speisespannungsklemme, die
jeweils mit den zweiten Transistorgruppen verbunden ist, das Potential 0 besitzt und wobei ferner jeder
Transistor entweder durch eine interne Variable oder durch eine äußere Steuervariable wie D oder H
gesteuert wird, wobei H ein Taktsignal darstellt, dadurch gekennzeichnet, daß sie zur Bildung
einer Schaltung mit zumindest für H = 1 dynamischem Verhalten die folgenden logischen Torschaltungen
aufweist, welche jeweils mit den von ihnen gelieferten internen Variablen bezeichnet sind und
die für jede ihrer Transistorgruppen angegebenen und durch die entsprechenden Steuervariablen bezeichneten
Transistoren aufweisen, wobei die Serienschaltung dieser Transistoren mit »Serie« angegeben
ist:
Torschaltung A:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung B:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung C:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
Torschaltung F:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
B Serie H
H Serie D
D Serie A
(H Serie F) Parallel A
(F?arattfA(DSmeH)
Serie A
Serie A
C
C
Torschaltung A:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
B Serie H
Torschaltung B:
erste Gruppe: H Serie D
zweite Gruppe: D Serie A
zweite Gruppe: D Serie A
Torschaltung C:
erste Gruppe:
zweite Gruppe:
erste Gruppe:
zweite Gruppe:
D Serie H Serie A,
worin der durch A gesteuerte Transistor in den zweiten Transistorgruppen der Torschaltungen B und C
vorzugsweise beiden Torschaltungen gemeinsam angehört und wobei die Ausgangsvajjable der Schaltungsanordnung
in inverser Form Q erscheint und durch die interne Varfcl £ C gebildet wird.
2. Kippschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie zur Bildung einer
Schaltung mit halbdynamischem Verhalten, d. H. mit dynamischem Verhalten für H= 1 und mit statischem
Verhalten für H= 0, die folgenden logischen Torschaltungen aufweist, wobei die Parallelschaltung
der Leitungsstrecken von Transistoren mit »Parallel« bezeichnet ist und eine in Klammern
angegebene Schaltung als Ganzes zu betrachten ist:
worin der durch H gesteuerte Transistor in den ersten Transistorgruppen der Torschaltungen B und
C und der durch A gesteuerte Transistor in den zweiten Gruppen der Torschaltungen D und Cvorzugsipiweise
jeweüs gemeinsam den genannten Torschal- * ttungen angehören, und wobei die Ausgangsvariable
IQ der Schaltungsanordnung die Variable Fist und in
'inverser Form Q durch die Variable Cgebildet wird.
j
3. Bistabile logische Kippschaltungsanordnung ri vom D-Typ, die als integrierte Schaltung mit komplementären
MOS-Transistoren herstellbar ist und mindestens drei logische Torschaltungen enthält,
von denen jede eine erste Gruppe von Transistoren eines ersten Leitungstyps und eine zweite Gruppe
von Transistoren eines zweiten Leitungstyps aufweist, wobei die beiden Transistorengruppen jeder
Torschaltung in Serie zwischen die Klemmen einer Speisespannungsquelle geschaltet sind und ihr gemeinsamer
Verbindungspunkt den Ausgangsknoten der entsprechenden Torschaltung darstellt und wobei
die Leitungsstrecken der einzelnen Transistoren innerhalb jeder Gruppe in Serie und/oder parallel
geschaltet sind, so daß der Leitungszustand dieser Transistoren das Potential des Ausgangsknotens der
betreffenden Torschaltung bestimmt, welches Potential eine interne, durch die jeweilige Torschaltung
erzeugte Variable darstellt und zwei, praktisch den Werten des Potentials der beiden Speisespannungsklemmen
gleiche Werte annehmen kann, wobei die Speisespannungsklernme, die jeweils mit den
ersten Transistorgruppen verbunden ist, das Potential 1 und die andere Speisespannungsklemme, die
jeweils mit den zweiten Transistorgruppen verbunden ist, das Potential 0 besitzt und wobei ferner jeder
Transistor entweder durch eine interne Variable oder durch eine äußere Steuervariable wie D oder H
gesteuert wird, wobei H ein Taktsignal darstellt, dadurch gekennzeichnet, daß sie zur Bildung einer
zumindest für H= 1 ein statisches Verhalten aufweisenden Schaltung die folgenden logischen Torschaltungen
aufweisi, welche jeweils mit den von ihnen gelieferten internen Variablen bezeichnet sind und
die für jede ihrer Transistorgruppen angegebenen und durch die entsprechenden Steuervariablen be-"zeichneten
Transistoren aufweisen, wobei die Serien- bzw. Parallelschaltung der Leitungsstrecken
dieser Transistoren jeweils mit »Serie« bzw. »Parallel« bezeichnet sind und eine in Klammern angegebene
Schaltung als Ganzes zu betrachten ist.
Torschaltung A:
ersie Gruppe:
zweite Gruppe:
ersie Gruppe:
zweite Gruppe:
H Parallel B
B Serie H
Ji.
7 "■
^. tit-· a ■■ .4λ1.π. λ ^m
Torschaltung /?:
erste Gruppe:
zweite Gruppe:
zweite Gruppe:
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH847377A CH629921A5 (fr) | 1977-07-08 | 1977-07-08 | Structure logique de bascule bistable d. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2830045A1 DE2830045A1 (de) | 1979-01-25 |
| DE2830045C2 true DE2830045C2 (de) | 1984-01-26 |
Family
ID=4340916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2830045A Expired DE2830045C2 (de) | 1977-07-08 | 1978-07-07 | Bistabile logische Kippschaltungsanordnung vom D-Typ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4227097A (de) |
| JP (1) | JPS5499549A (de) |
| CH (1) | CH629921A5 (de) |
| DE (1) | DE2830045C2 (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2469052A1 (fr) * | 1979-11-05 | 1981-05-08 | Thomson Csf | Comparateur a memoire, assurant la regeneration de signaux electriques numeriques, et systeme de transmission numerique utilisant un tel comparateur |
| FR2726409B1 (fr) * | 1994-10-28 | 1996-12-13 | Suisse Electronique Microtech | Multiplexeur de variables logiques |
| FR2727783B1 (fr) * | 1994-12-05 | 1997-01-31 | Suisse Electronique Microtech | Element de memoire statique du type bascule latch |
| FR2732152B1 (fr) * | 1995-03-21 | 1997-04-30 | Suisse Electronique Microtech | Element de memoire du type bascule maitre-esclave, realise en technologie cmos |
| WO1999003202A2 (fr) * | 1997-07-07 | 1999-01-21 | Sergei Kuzmich Luzakov | Circuit bistable a retard commande en fonction du niveau |
| AU1913500A (en) | 1998-11-25 | 2000-06-13 | Nanopower, Inc. | Improved flip-flops and other logic circuits and techniques for improving layouts of integrated circuits |
| JP3967065B2 (ja) | 2000-06-12 | 2007-08-29 | 三菱電機株式会社 | 増幅回路 |
| US7541843B1 (en) | 2006-02-16 | 2009-06-02 | Impinj, Inc. | Semi-static flip-flops for RFID tags |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3267295A (en) * | 1964-04-13 | 1966-08-16 | Rca Corp | Logic circuits |
| BE757117R (fr) * | 1969-10-31 | 1971-03-16 | Centre Electron Horloger | Circuit diviseur de |
| US3745371A (en) * | 1970-08-11 | 1973-07-10 | Tokyo Shibaura Electric Co | Shift register using insulated gate field effect transistors |
| US3679913A (en) * | 1970-09-14 | 1972-07-25 | Motorola Inc | Binary flip-flop employing insulated gate field effect transistors and suitable for cascaded frequency divider operation |
| GB1350090A (en) * | 1970-12-30 | 1974-04-18 | Suwa Seikosha Kk | Electronic time-pieces |
| GB1381963A (en) * | 1971-05-07 | 1975-01-29 | Tokyo Shibaura Electric Co | Counter using insulated gate field effect transistors |
| CH524933A (fr) * | 1971-06-07 | 1972-06-30 | Centre Electron Horloger | Structure logique de division de fréquence |
| US3753009A (en) * | 1971-08-23 | 1973-08-14 | Motorola Inc | Resettable binary flip-flop of the semiconductor type |
| US3928773A (en) * | 1971-11-22 | 1975-12-23 | Centre Electron Horloger | Logical circuit with field effect transistors |
| SE383325B (sv) * | 1974-01-31 | 1976-03-08 | Stella Maskiners Forseljnings | Anordning vid ett hoj- och senkbart lyftorgan till lastfordon sasom truckar o.d. for fasthallning ovanifran av en av lyftorganet uppburen last |
| CH583988A5 (de) * | 1974-09-16 | 1977-01-14 | Centre Electron Horloger | |
| CH583483A5 (de) * | 1975-09-17 | 1976-12-31 | Centre Electron Horloger | |
| CH607461A5 (de) * | 1975-12-10 | 1978-12-29 | Centre Electron Horloger |
-
1977
- 1977-07-08 CH CH847377A patent/CH629921A5/fr not_active IP Right Cessation
-
1978
- 1978-07-07 DE DE2830045A patent/DE2830045C2/de not_active Expired
- 1978-07-07 US US05/922,843 patent/US4227097A/en not_active Expired - Lifetime
- 1978-07-08 JP JP8349178A patent/JPS5499549A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| CH629921A5 (fr) | 1982-05-14 |
| US4227097A (en) | 1980-10-07 |
| JPS627730B2 (de) | 1987-02-19 |
| DE2830045A1 (de) | 1979-01-25 |
| JPS5499549A (en) | 1979-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2905271A1 (de) | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren | |
| DE10063307A1 (de) | Auffangschaltung für Daten und deren Ansteuerungsverfahren | |
| DE2830045C2 (de) | Bistabile logische Kippschaltungsanordnung vom D-Typ | |
| DE2522797B2 (de) | Flip-Flop-Schaltung | |
| DE2842175A1 (de) | Anpassungsfaehige emitterschaltungen mit strombedingter logik | |
| DE2743450A1 (de) | Sperrbare zaehlerstufe | |
| DE2038123C3 (de) | Schaltungsanordnung zur logischen Verknüpfung | |
| DE1956485B2 (de) | Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren | |
| DE2654190A1 (de) | Logikschaltkreis | |
| EP1188237B1 (de) | Flipflop-schaltungsanordnung | |
| DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
| DE2755070C2 (de) | Flipflopschaltung | |
| DE2315201A1 (de) | Flip-flop-schaltung | |
| DE2829968A1 (de) | Bistabile logische kippschaltungsanordnung vom jk-typ | |
| DE69533604T2 (de) | Verriegelungsschaltung | |
| DE2613511A1 (de) | Register zur erzeugung von vielfachen einer binaerzahl | |
| DE1537298B2 (de) | Bistabile Kippstufe mit Vielfacheingängen | |
| DE1774168A1 (de) | UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen | |
| DE4342639C1 (de) | Volladdierstufe und Verwendung | |
| DE2724032A1 (de) | Digitale speicherzelle | |
| EP0767961A1 (de) | Schaltungsanordnung mit wenigstens einer schaltungseinheit wie einem register, einer speicherzelle, einer speicheranordnung oder dergleichen | |
| DE10031084C2 (de) | Verriegelungsschaltung mit reduzierter Eingabe/Ausgabelast | |
| DE3637158C2 (de) | ||
| DE102004005243B4 (de) | Schieberegister mit linearer Rückkopplung | |
| DE10353501B4 (de) | Zählerschaltung und Frequenzteilerstufe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8126 | Change of the secondary classification |
Free format text: H03K 19/096 H03K 3/356 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |