DE102004010838A1

DE102004010838A1 - Verfahren zum Bereitstellen von Adressinformation über ausgefallene Feldelemente und das Verfahren verwendende Schaltung

Info

Publication number: DE102004010838A1
Application number: DE102004010838A
Authority: DE
Inventors: Gunther Dr. Lehmann; Gerd Dr. Frankowsky
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2003-03-13
Filing date: 2004-03-05
Publication date: 2004-10-28
Anticipated expiration: 2024-03-06
Also published as: US20040179412A1; CN1542851A; US6809972B2; DE102004010838B4; CN100392762C

Abstract

Es wird Adressinformation bereitgestellt, die ausgefallene Elemente in einem Feldabschnitt eines Bauelements repräsentiert. Jeweilige Bitwerte für Ausfalladressen werden in einer Vielzahl von Schmelzelementen gespeichert. Ein Signal, das einem jeweiligen Wert eines Teils einer weiteren Adresse zugeordnet ist, wird empfangen. Wenn das Signal empfangen wird, wird einer der Bitwerte für Ausfalladressen aus einem der Schmelzelemente an eine entsprechende Zwischenspeicherschaltung angelegt. Die Zwischenspeicherschaltung empfängt Bitwerte für Ausfalladressen von mindestens zwei der Schmelzelemente. Auf der Basis des dem Signal zugeordneten Werts wird einer der Bitwerte für Ausfalladressen ausgewählt. Die Zwischenspeicherschaltung wird aktiviert, um den Bitwert für Ausfalladressen bereitzustellen.

Description

Allgemeiner Stand der Technik
Die vorliegende Erfindung betrifft elektronische Bauelemente und insbesondere reparierbare elektronische Bauelemente, die redundante Zellen zum Ersetzen defekter Zellen enthalten, so wie sie zum Beispiel in Bauelementen für Halbleiterspeicher verwendet werden.

Bauelemente für Halbleiterspeicher, wie zum Beispiel Bauelemente für dynamische Speicher mit wahlfreiem Zugriff (DRAMs), enthalten in der Regel ein Feld aus Halbleiter-Speicherzellen, das aus einer Vielzahl von in Zeilen und Spalten angeordneten Speicherzellen gebildet wird, und enthalten eine Vielzahl von Bitleitungen sowie eine Vielzahl von Wortleitungen, welche die Bitleitungen kreuzen. Jede Speicherzelle des Feldes befindet sich am Kreuzungspunkt einer jeweiligen Wortleitung und einer jeweiligen Bitleitung und enthält einen Kondensator zum Speichern von Daten und einen Transistor zum Schalten, wie zum Beispiel einen planaren oder vertikalen Metall-Oxid-Halbleiter-(MOS-)Transistor. Die Wortleitung ist mit dem Gate des Schalttransistors verbunden und die Bitleitung mit dem Source- oder Drain-Anschluss des Schalttransistors. Wenn der Transistor der Speicherzelle durch ein Signal auf der Wortleitung eingeschaltet wird, wird ein Datensignal aus dem Kondensator der Speicherzelle auf die mit der Speicherzelle verbundene Bitleitung oder aus der mit der Speicherzelle verbundenen Bitleitung auf den Kondensator der Speicherzelle transferiert.

Wenn zum Beispiel Daten, die in einer der Speicherzellen ge speichert sind, auf eine der Bitleitungen ausgelesen werden, wird zwischen der Bitleitung der jeweiligen Speicherzelle und der Bitleitung einer anderen Speicherzelle, die ein Bitleitungspaar bilden, eine Potentialdifferenz erzeugt. Ein mit dem Bitleitungspaar verbundener Bitleitungsleseverstärker liest und verstärkt die Potentialdifferenz und transferiert die Daten aus den gewählten Speicherzellen zu einem Datenleitungspaar.

Mit zunehmender Kapazität der Bauelemente für Halbleiterspeicher nimmt auch die Wahrscheinlichkeit zu, dass ein Bauelement eine oder mehrere defekte Speicherzellen enthält, wodurch die Ausbeute der Prozesse zur Herstellung von Bauelementen für Halbleiterspeicher beeinträchtigt wird. Um dieses Problem zu behandeln, werden redundante Speicherzellen vorgesehen, die Speicherzellen, die sich während der Prüfung eines Bauelements als defekt erweisen, ersetzen können. In der Regel enthält das Feld von Speicherzellen eine oder mehrere Ersatzzeilen ("Zeilenredundanz") und/oder eine oder mehrere Ersatzspalten ("Spaltenredundanz"). Die Ersatzzeilen und/oder -spalten besitzen programmierbare Dekoder, die so programmiert werden können, dass sie auf die Adresse der defekten Zeile und/oder Spalte reagieren und gleichzeitig die Auswahl der defekten Zelle sperren. Die Adresse der defekten Speicherzelle wird in den über Schmelzelemente programmierbaren Dekoder programmiert, indem eines oder mehrere geeignete Schmelzelemente in einer Redundanz-Steuerschaltung durchgebrannt werden. Wenn eine Adresse, die einer defekten Speicherzelle entspricht, empfangen wird, wird die redundante Speicherzelle ausgewählt, so dass die Wortleitung oder die Bitleitung, die mit der redundanten Speicherzelle verbunden ist, die Wortleitung oder die Bitleitung, die mit der defekten Speicherzelle verbunden ist, ersetzt. Als Folge kann der reparierte Chip eines Speicherbauelements zumindest elektrisch nicht ohne weiteres von einem defektfreien Chip unterschieden werden.

Um die in den Schmelzelementen gespeicherte Adresse der defekten Speicherzelle zu lesen, muss mindestens ein Schmelzelement-Zwischenspeicher den Zustand jedes Schmelzelements lesen oder speichern. Da die Spalten- und Zeilenadressen derzeitiger DRAM-Speicherschaltungen dreizehn Bit oder mehr betragen können, können dreizehn oder mehr Schmelzelemente und dreizehn oder mehr Schmelzelement-Zwischenspeicher erforderlich sein, um die Zeilenadresse einer defekten Speicherzelle zu definieren. Folglich wird die Fläche des Unterstützungsteils des Speicherelements signifikant vergrößert, um die gesamte Redundanzinformation zu speichern.

Als Alternative werden weniger Schmelzelemente und Schmelzelement-Zwischenspeicher verwendet und repräsentieren nur die höchstwertigen Bits der Spaltenadresse der defekten Zelle. Zum Beispiel werden die 10 höchstwertigen Bits einer Dreizehn-Bit-Adresse durch Schmelzelemente gespeichert und durch die Schmelzelement-Zwischenspeicher ausgelesen, und die drei niedrigstwertigen Bits werden nicht gespeichert. Folglich repräsentiert die durch die Schmelzelemente gespeicherte Spaltenadresse nicht nur die Spaltenadresse der defekten Speicherzelle, sondern auch bis zu 8 Spalten, die Adressen mit denselben 10 höchstwertigen Bits aufweisen. Folglich wird nicht nur die Spalte mit der defekten Zelle durch eine redundante Spalte ersetzt, sondern alle 8 Spalten von Zellen werden durch redundante Spalten ersetzt.

Um die Granularität der redundanten Speicherzellen zu verbessern, insbesondere um die Anzahl redundanter Speicherzellen, die benutzt werden müssen, wenn eine defekte Speicherzelle ersetzt werden muss, zu verkleinern, wird jede Spalte des Feldes unterteilt, indem das Feld in Teilfelder unterteilt wird, und Adressinformation von Zeilen, die das Teilfeld der defekten Speicherzelle repräsentiert, wird auf die Ausgabe der Schmelzelement-Zwischenspeicher angewandt. Es sind jedoch zusätzliche Zwischenspeicher erforderlich, um die zusätzlichen Daten zu lesen. Außerdem sind zwei Pre-Charge- und Auslesezyklen erforderlich, um beide Sätze von Schmelzelement-Zwischenspeichern zu lesen.

Deshalb ist es wünschenswert, redundante Bitleitungen mit verbesserter Granularität so bereitzustellen, dass weniger Schmelzelement-Zwischenspeicher und weniger Pre-Charge-/Auslesezyklen erforderlich sind.

Kurze Beschreibung der Erfindung

Die vorliegende Erfindung gibt eine Schaltung und ein Verfahren zur Bereitstellung von Spaltenredundanz in einer DRAM-Schaltung an, bei der die Werte, die in den Schmelzelementen gespeichert sind, die die Zeilenadresse einer ausgefallenen Speicherzelle repräsentieren, nur dann gelesen werden, wenn die Zeilenadresse gelesen werden soll, so dass weniger Schmelzelement-Zwischenspeicher erforderlich sind und nur ein Pre-Charge-/Auslesezyklus benötigt wird.

Gemäß einem Aspekt der Erfindung wird Adressinformation bereitgestellt, die ausgefallene Elemente in einem Feldabschnitt eines Bauelements repräsentiert. Jeweilige Bitwerte für Ausfalladressen werden in einer Vielzahl von Schmelzelementen gespeichert. Ein Signal, das einem jeweiligen Wert eines Teils einer weiteren Adresse zugeordnet ist, wird empfan gen. Wenn das Signal empfangen wird, wird einer der Bitwerte der Ausfalladressen aus einer der Vielzahl von Schmelzelementen einer entsprechenden Zwischenspeicherschaltung zugeführt. Die Zwischenspeicherschaltung ist betreibbar, um Bitwerte für Ausfalladressen von mindestens zwei der Vielzahl von Schmelzelementen zu empfangen. Einer der Bitwerte für Ausfalladressen wird auf der Basis des dem Signal zugeordneten Werts ausgewählt. Die Zwischenspeicherschaltung wird aktiviert, um den Bitwert für Ausfalladressen bereitzustellen.

Gemäß einem weiteren Aspekt der Erfindung stellt eine Schaltung Adressinformation bereit, die ausgefallene Elemente in einem Feldabschnitt eines Bauelements repräsentiert. Eine Vielzahl von Schmelzelementen wirkt jeweils zum Speichern eines jeweiligen Bitwerts für Ausfalladressen. Mehrere Signalleitungen sind jeweils einem jeweiligen Wert eines Abschnitts einer weiteren Adresse zugeordnet. Eine Vielzahl von Schaltern weist jeweils einen Eingangsanschluss, der an ein entsprechendes Schmelzelement gekoppelt ist, einen Steueranschluss, der an eine zugeordnete Signalleitung gekoppelt ist, und einen Ausgangsanschluss auf. Eine oder mehrere Zwischenspeicherschaltungen weisen einen ersten Eingang, der an den Ausgang von mindestens zwei der Schalter gekoppelt ist, und einen zweiten Eingang, der an eine Pre-Charge-Leitung gekoppelt ist, auf. Wenn ein Signal über eine jeweilige Signalleitung an den Gate-Anschluss des zugeordneten Schalters angelegt wird, wird einer der Bitwerte für Ausfalladressen aus einem der zwei oder mehr Schmelzelemente dem ersten Eingang der Zwischenspeicherschaltung zugeführt. Wenn dann ein Pre-Charge-Signal über die Pre-Charge-Leitung an den zweiten Eingang der Zwischenspeicherschaltung angelegt wird, gibt die Zwischenspeicherschaltung den Bitwert für Ausfalladressen aus.

Gemäß einem weiteren Aspekt der Erfindung enthält eine Speicherschaltung ein Speicherfeld, eine Steuerschaltung, die betreibbar ist, um mindestens einen Zeilenadresswert und mindestens einen Spaltenadresswert zu empfangen, eine Wortleitungssteuerung, die betreibbar ist, um den Zeilenadresswert von der Steuerschaltung zu empfangen und um eine dem Zeilenadresswert entsprechende Zeile des Speicherfeldes zu aktivieren, eine Bitleitungssteuerung, die betreibbar ist, um den Spaltenadresswert aus der Steuerschaltung zu empfangen, eine Generatorschaltung, die betreibbar ist, um den Zeilenadresswert von der Steuerschaltung zu empfangen und auf der Basis eines Teils des Zeilenadresswerts einen weiteren Wert zu erzeugen, und eine Schmelzelement-Zwischenspeicherschaltung. Die Schmelzelement-Zwischenspeicherschaltung enthält eine Vielzahl von Schmelzelementen, die jeweils betreibbar sind, um einen jeweiligen Bitwert für Ausfalladressen zu speichern, eine Vielzahl von Signalleitungen, die jeweils einem jeweiligen der weiteren Werte zugeordnet sind, eine Vielzahl von Schaltern, die jeweils einen Eingangsanschluss, der an ein entsprechendes der Vielzahl von Schmelzelementen gekoppelt ist, sowie einen Steueranschluss, der an eine zugeordnete der Vielzahl von Signalleitungen gekoppelt ist, und einen Ausgangsanschluss aufweisen, und eine Vielzahl von Zwischenspeicherschaltungen, die jeweils einen ersten Eingang, der an den Ausgang von mindestens zwei entsprechenden der Vielzahl von Schaltern gekoppelt ist, und einen zweiten Eingang, der an eine Pre-Charge-Leitung gekoppelt ist, aufweisen. Wenn ein Signal über eine jeweilige Signalleitung an jeden Gate-Anschluss von zugeordneten der Schalter angelegt wird, wird an den ersten Eingang jeder der Zwischenspeicherschaltungen über eines der ihr entsprechenden Schmelzelemente ein jeweiliger der Bitwerte für Ausfalladressen angelegt. Wenn dann ein Pre-Charge-Signal über die Pre-Charge-Leitung an jeden zweiten Eingang der Zwischenspeicherschaltungen angelegt wird, legt jede der Zwischenspeicherschaltungen ihren jeweiligen Bitwert für Ausfalladressen an die Bitleitungssteuerung an. Die Bitleitungssteuerung aktiviert eine Spalte des Speicherfeldes, die dem Wert der Spaltenadresse entspricht, wenn eine aus den Bitwerten für Ausfalladressen zusammengesetzte Ausfalladresse vom Wert der Spaltenadresse verschieden ist. Die Bitleitungssteuerung aktiviert eine redundante Spaltenleitung des Speicherfeldes, wenn die Ausfalladresse den Wert der Spaltenadresse hat.

Die obigen Aspekte, Merkmale und Vorteile der vorliegenden Erfindung werden bei Betrachtung mit Bezug auf die folgende Beschreibung der bevorzugten Ausführungsformen und der beigefügten Zeichnungen besser ersichtlich.

Kurze Beschreibung der Zeichnungen

1 ist ein Diagramm eines Beispiels für eine Anordnung von Bitleitungen und Wortleitungen in einem Feld von Speicherzellen zusammen mit ihren redundanten Bitleitungen.

2 ist ein Blockschaltbild der Elemente einer Speicherschaltung.

3 ist ein Impulsdiagramm des Strobe-Signals für Zeilenadressen (RAS) und des Strobe-Signals für Spaltenadressen (CAS) als Funktion der Taktzyklen der Speicherschaltung.

4 ist ein Diagramm einer bekannten Anordnung von Schmelzelementen und Schmelzelement-Zwischenspeichern für Spalten zum Speichern und Auslesen von Information über Aus falladressen.

5 ist ein Flussdiagramm der Funktionsweise der in 4 gezeigten Schaltung.

6 ist ein Diagramm eines Beispiels für die Beziehung zwischen Zeilenadresswerten und ROWINFO-Werten für ein Feld von Speicherzellen.

7 ist ein Diagramm eines Beispiels für Werte von Ausfalladressen, die durch die in 4 gezeigte Anordnung als Funktion gegebener Werte für Schmelzelemente und ROWINFO-Werte erzeugt werden.

8 ist ein Diagramm einer Anordnung von Schmelzelementen und Schmelzelement-Zwischenspeichern gemäß einer Ausführungsform der Erfindung.

9 ist ein Flussdiagramm der Funktionsweise der in 8 gezeigten Schaltung.

10 ist ein Diagramm, das die Anordnung von 8 in größerem Detail und ein Beispiel für die Programmierung von Schmelzelementen zeigt.

11 ist ein Diagramm, das die Ausgabe von Ausfalladressen für die in 10 gezeigte Anordnung von Zwischenspeichern für gegebene ROWINFO-Werte darstellt.

1 zeigt ein Beispiel für einen Ausschnitt eines Feldes von Speicherzellen 100 eines DRAM. Das Feld von Speicherzel len 100 wird durch m Wortleitungen 102 und n Bitleitungen 104 gebildet. Außerdem sind r in Teilfelder unterteilte redundante Bitleitungen 106 vorgesehen, mit denen entsprechende Abschnitte defekter Bitleitungen der n Bitleitungen 104 ersetzt werden können.
2 zeigt eine Speicherschaltung 200 eines DRAM, der Daten in jeweilige Speicherzellen eines Speicherfeldes 202 als Funktion empfangener Zeilen- und Spaltenadressen schreibt oder aus diesen ausliest. Vorzugsweise werden alle in 2 gezeigten Elemente auf einem gemeinsamen Halbleitersubstrat ausgebildet, jedoch wird zumindest das Speicherfeld 202 auf einem einzigen Substrat ausgebildet.
Eine Steuerschaltung 204 empfängt über einen Adressbus die Zeilen- und Spaltenadresse mindestens einer Zelle des Speicherzellenfeldes 202, auf die zugegriffen werden soll. Die Zeilenadresse und die Spaltenadresse der Speicherzelle werden sequentiell in jeweiligen Taktzyklen unter der Steuerung der Strobe-Signale für Zeilenadressen (RAS) und der Strobe-Signale für Spaltenadressen (CAS), die ebenfalls durch die Steuerschaltung 204 empfangen werden, empfangen. Wie in 3 gezeigt, wird die Zeilenadresse während eines Taktzyklus, in dem das RAS-Signal 302 aktiv gehalten wird, an die Steuerschaltung angelegt, und dann wird das Signal für die Spaltenadresse während eines Taktzyklus, in dem das CAS-Signal 304 aktiv gehalten wird, an die Steuerschaltung angelegt. In der Regel wird die Spaltenadresse mindestens zwei Taktzyklen nach dem Anlegen der Zeilenadresse an den Adressbus 306 angelegt.
Wieder mit Bezug auf 2 wird die Zeilenadresse dann an eine Wortleitungssteuerschaltung 206 angelegt, die auf der Basis des Signals für die Zeilenadresse eine gewählte Wortleitung ansteuert. Die Steuerschaltung legt außerdem die Spaltenadresse an eine Bitleitungssteuerschaltung 208 an, die eine gewählte Bitleitung als Funktion des Signals für die Spaltenadresse ansteuert. Die Steuerschaltung 204 legt außerdem die Zeilenadresse an eine ROWINFO-Generatorschaltung 212 an, die ROWINFO-Daten auf der Basis der Zeilenadresse an die Schmelzelement-Zwischenspeicher 210 anlegt. Die Schmelzelement-Zwischenspeicher 210 erzeugen ihrerseits Information über die Ausfalladressen, die aus in Schmelzelementen gespeicherten Daten sowie aus dem ROWINFO-Signal erzeugt werden, und stellt die Information über Ausfalladressen für die Bitleitungssteuerung 208 bereit, um anzuzeigen, ob Teile einer oder mehrerer der gewählten Bitleitungen ausgefallen sind und durch Teile redundanter Bitleitungen ersetzt werden sollen. Wenn die Bitleitungssteuerung 208 eine Spaltenadresse aus der Steuerschaltung 204 empfängt, von der die Signale mit Information über Ausfalladressen anzeigen, dass sie defekt ist, aktiviert die Bitleitungssteuerung 208 ersatzweise einen oder mehrere Teile der redundanten Bitleitungen anstelle der defekten Bitleitungen unter Verwendung der Information über Ausfalladressen.
4 zeigt eine bekannte Anordnung von Schmelzelement-Zwischenspeichern. Eine Vielzahl von Schmelzelementen 400, 401, 402,... wird programmiert, um die jeweiligen Bits von Ausfalladressen zu repräsentieren, indem entweder einer der Werte 0 oder 1 durch ein Schmelzelement in einem durchgebrannten oder offenen Zustand und der andere der Werte 0 oder 1 durch ein Schmelzelement in einem nicht durchgebrannten oder kurzgeschlossenen Zustand festgelegt werden. Jedes der Schmelzelemente 400, 401, 402,... ist mit einem Anschluss eines jeweiligen FPUN-Transistors 410, 411,... verbunden, der jeweils seinerseits einen weiteren Anschluss aufweist, der an einen Eingang eines entsprechenden Schmelzelement-Zwischenspeichers 420, 421,... gekoppelt ist. Ein Gate-Anschluss jedes FPUN-Transistors ist mit einem Eingang für einen Auslese-Strobe FPUN verbunden, so dass, wenn der FPUN-Transistor aktiviert wird, eine Verbindung zwischen dem ihm entsprechenden Schmelzelement und dem ihm entsprechenden Schmelzelement-Zwischenspeicher hergestellt wird.
Eine erste Pre-Charge-Leitung bFPUP ist mit einem weiteren Eingang jedes der Schmelzelement-Zwischenspeicher 420, 421, ... verbunden und lädt während des Einschaltens jeden der Schmelzelement-Zwischenspeicher vor, wenn der erste Pre-Charge-Eingang bFPUP aktiviert wird. Wenn der Auslese-Strobe FPUN eingeschaltet wird, werden die beiden Anschlüsse der FPUN-Transistoren 410, 411,... geschlossen, so dass, wenn sich ein Schmelzelement in einem nicht durchgebrannten oder kurzgeschlossenen Zustand befindet, die in dem entsprechenden Schmelzelement-Zwischenspeicher gespeicherte Ladung über das Schmelzelement auf einen Masseanschluss entladen wird und den Ausgang des Schmelzelement-Zwischenspeichers invertiert. Alternativ dazu wird, wenn sich das Schmelzelement in einem durchgebrannten oder offenen Zustand befindet, die in dem Schmelzelement-Zwischenspeicher gespeicherte Ladung nicht über das Schmelzelement entladen und der Ausgang des Schmelzelement-Zwischenspeichers bleibt in seinem ursprünglichen Zustand.
Die Ausgänge jedes der Schmelzelement-Zwischenspeicher 420, 421, 422, 423 sind jeweils an einen Anschluss des ihm entsprechenden Ausgangstransistors 430, 431, 432, 433 gekoppelt, der wiederum einen weiteren Anschluss aufweist, der mit einem Eingang eines weiteren FCINFO-Zwischenspeichers 440 verbunden ist. Der Gate-Anschluss jedes der Ausgangstransistoren 430, 431, 432, 433 ist mit einer entsprechenden der ROWINFO-Leitungen verbunden, so dass, wenn eine der ROWINFO-Leitungen aktiviert wird, eine Verbindung über ihren entsprechenden Transistor hergestellt wird und eine Ausgabe aus einem gewählten der Schmelzelement-Zwischenspeicher 420, 421, 422, 423 an einen Eingang des FCINFO-Zwischenspeichers 440 angelegt wird.
Eine weitere Pre-Charge-Leitung bFCPRE ist mit dem anderen Eingang des FCINFO-Zwischenspeichers 440 verbunden und lädt den FCINFO-Schmelzelement-Zwischenspeicher vor. Wenn das ROWINFO-Signal über eine der ROWINFO-Leitungen angelegt wird, wird ein entsprechender der Transistoren 430, 431, 432, 433 aktiviert und bewirkt, dass der FCINFO-Schmelzelement-Zwischenspeicher 440 am Ausgang ein Bit einer Ausfalladresse CA<x + 1> erzeugt.
In ähnlicher Weise sind die Ausgänge der Schmelzelement-Zwischenspeicher 424, 425, 426, 427 jeweils an einen Anschluss eines entsprechenden Transistors 434, 435, 436, 437 gekoppelt, der seinerseits einen weiteren Anschluss hat, der an einen Eingang des FCINFO-Schmelzelement-Zwischenspeichers 441 gekoppelt ist. Der Gate-Anschluss jedes der Transistoren 434, 435, 436, 437 ist mit einer entsprechenden der ROWINFO-Leitungen verbunden. Wenn eine der ROWINFO-Leitungen aktiviert wird, wird einer der Transistoren 434, 435, 436, 437 aktiviert, um die Ausgabe des ihm entsprechenden Schmelzelement-Zwischenspeichers 424, 425, 426, 427 an den FCINFO-Zwischenspeicher 441 anzulegen. Die weitere Pre-Charge-Leitung bFCPRE lädt den FCINFO-Zwischenspeicher 441 und bewirkt, dass der FCINFO-Zwischenspeicher 441 die Ausgabe für die Ausfalladresse CA<x> erzeugt. Obwohl nur zwei Ausgänge dargestellt sind, sind so viele Ausgänge mit entsprechenden Schmelzelementen, Zwischenspeichern und Transistoren vorgesehen, wie zum Festlegen aller Bits einer Ausfalladresse benötigt werden.
5 zeigt die Folge von Arbeitsschritten der in 4 gezeigten Anordnung mit Schmelzelement-Zwischenspeichern. Als erstes werden, wie im Schritt 500 gezeigt, die Schmelzelement-Zwischenspeicher 420, 421,... durch die erste Pre-Charge-Leitung bFPUP vorgeladen. Dann wird entlang der Ausleseleitung FPUN ein Strobe-Eingangssignal angelegt, um jeden der FPUN-Transistoren 410, 411,... zu aktivieren, um zu bewirken, dass jeder Schmelzelement-Zwischenspeicher die programmierten Werte speichert, die in jedem Schmelzelement über seinen durchgebrannten oder nicht durchgebrannten Zustand gespeichert sind.
Als nächstes wird, wie im Schritt 504 gezeigt, bestimmt, ob eine Zeilenadresse einer Speicherzelle durch die Steuerschaltung 204 empfangen wurde (siehe 2). Wenn keine Zeilenadresse empfangen wurde, wartet die Speicherschaltung, bis eine solche Adresse empfangen wird. Als Alternative erzeugt die Generatorschaltung 212, wenn eine Zeilenadresse empfangen wird, auf der Basis der empfangenen Zeilenadresse einen ROWINFO-Wert, wie im Schritt 506 gezeigt.
6 zeigt ein Beispiel dafür, wie der ROWINFO-Wert festgelegt und benutzt wird, um die Granularität der Ersatzbits zu vergrößern. Gewöhnlich wird, wenn eine defekte Speicherzelle in einer Bitleitung gefunden wird, die ganze Bitleitung durch eine ganze redundante Bitleitung ersetzt. Die ROWINFO-Werte ermöglichen, wenn sie in Verbindung mit der Adresse der defekten Bitleitung verwendet werden, das Ersetzen nur des Teils der Bitleitung, der den Defekt aufweist, durch einen entsprechenden Teil einer redundanten Bitleitung, während der übrige, defektfreie Teil der Bitleitung in Betrieb bleibt. Zum Beispiel wird das in 6 gezeigte Speicherfeld als Funktion der Bits <11> und <12> einer Dreizehn-Bit-Zeilenadresse in vier Teilfelder unterteilt. Die Werte der beiden Bits werden addiert, um den ROWINFO-Wert zu definieren. Das Teilfeld 601, für das das Zeilenadressbit <12> einen Wert von 0 und das Zeilenadressbit <11> einen Wert von 0 aufweist, weist einen ROWINFO-Wert von 0 auf. Das Teilfeld 602, für das das Zeilenadressbit <12> einen von Wert 0 und das Zeilenadressbit <11> einen Wert von 1 aufweist, weist einen ROWINFO-Wert von 1 auf. Ähnlich weist das Teilfeld 603 einen ROWINFO-Wert von 2 und das Teilfeld 604 einen ROWINFO-Wert von 3 auf.
Obwohl das in 6 gezeigte Beispiel das Speicherfeld als in vier Teilfelder unterteilt darstellt, kann das Speicherfeld als Alternative auch in weniger oder mehr Teilfelder unterteilt werden. Als ein Beispiel kann das Speicherfeld durch Verwendung von nur zwei ROWINFO-Bits in zwei Teilfelder unterteilt werden, oder durch Verwendung von acht ROWINFO-Bits in acht Teilfelder. Ferner sind durch Verwendung nur eines Teils der 2, 4 oder 8 möglichen ROWINFO-Werte andere Unterteilungen möglich.
Wieder unter Bezug auf 5 wird unter Verwendung des ROWINFO-Werts jeweils die Ausgabe eines von vier Schmelzelement-Zwischenspeichern ausgewählt, wie im Schritt 508 gezeigt. Wie in 4 gezeigt, wird jeder der vier möglichen ROWINFO-Werte durch eine jeweilige Signalleitung repräsentiert, die mit einem entsprechenden Gate jedes vierten Transistors 430, 431,... verbunden ist. Wenn zum Beispiel der ROWINFO-Wert 0 ist, wird die ROWINFO-Leitung "0" aktiviert, die die Transistoren 433 bzw. 437 aktiviert, so dass die Ausgabe der Schmelzelement-Zwischenspeicher 423 und 427 jeweils an die FCINFO-Zwischenspeicher 440 und 441 angelegt wird. Ähnlich wird, wenn der ROWINFO-Wert 1 ist, die ROWINFO-Leitung "1" aktiviert, die die Transistoren 432 und 436 aktiviert, so dass die Ausgaben der Schmelzelement-Zwischenspeicher 422 und 426 jeweils an die FCINFO-Zwischenspeicher 440 und 441 angelegt werden. Ähnlich werden, wenn der ROWINFO-Wert 2 ist, die ROWINFO-Leitung "2" und die Transistoren 431 und 435 aktiviert und die Ausgaben der Schmelzelement-Zwischenspeicher 421 und 425 werden an die FCINFO-Zwischenspeicher 440 bzw. 441 angelegt. Ferner werden, wenn der ROWINFO-Wert 3 ist, die ROWINFO-Leitung "3" und die Transistoren 430 und 434 aktiviert und die Ausgaben der Schmelzelement-Zwischenspeicher 420 und 424 werden an den Eingang der FCINFO-Zwischenspeicher 440 bzw. 441 angelegt.
Als nächstes wird, wie im Schritt 510 von 5 gezeigt, das zweite Pre-Charge-Signal bFCPRE an den anderen Eingang der FCINFO-Zwischenspeicher 440, 441 angelegt, um die Ausfalladressen CA<x + 1> und CA<x> bereitzustellen. Auf diese Weise wird die jedem ROWINFO-Wert entsprechende Ausfalladresse die unter jedem vierten der Schmelzelemente 400, 401,... gespeichert ist, als die Ausfalladresse bereitgestellt.
Ein Beispiel für die Funktionsweise der in 4 gezeigten Anordnung mit Schmelzelement-Zwischenspeichern ist mit Bezug auf 7 dargestellt, worin ein Beispiel für die Programmierung von Schmelzelementen 702 gezeigt ist. Hierbei befinden sich die Schmelzelemente, die die Bits 0, 2, 5, 6 und 7 repräsentieren (Schmelzelemente 400, 402, 405, 406 und 407), in einem offenen oder durchgebrannten Zustand, um eine "0" zu speichern. Die übrigen Schmelzelemente, die die Bits 1, 3 und 4 repräsentieren (Schmelzelemente 401, 403 und 404), bleiben in einem nicht durchgebrannten oder kurzgeschlossenen Zustand, um eine "1" zu speichern. Nachdem die Schmelzelement-Zwischenspeicher durch ein erstes Pre-Charge-Signal bFPUP vorgeladen sind und dann ein Auslesesignal FPUN den Gates der FPUN-Transistoren zugeführt ist, werden die ersten Ausgaben der Schmelzelement-Zwischenspeicher 704 erzeugt. Als nächstes wird ein Signal, das einen der ROWINFO-Werte 706 repräsentiert, entlang der entsprechenden ROWINFO-Leitung an die Gates der daran angeschlossenen Transistoren angelegt, so dass die Ausgabe jedes vierten Schmelzelement-Zwischenspeichers 708 an einen FCINFO-Zwischenspeicher angelegt wird. Wenn zum Beispiel der ROWINFO-Wert 3 ist, wird die Ausgabe aus den Schmelzelement-Zwischenspeichern, die die Werte der Bits 0 und 4 speichern, an die FCINFO-Zwischenspeicher angelegt, nämlich x + 1 = 0 und x = 1. Ähnlich wird, wenn der ROWINFO-Wert 2 ist, die Ausgabe aus den Schmelzelement-Zwischenspeichern, die die Werte der Bits 1 und 5 speichern, angelegt, die die Werte x + 1 = 1 und x = 0 aufweisen. Wenn der ROWINFO-Wert 1 ist, wird die Ausgabe aus den Schmelzelement-Zwischenspeichern, die die Werte der Bits 2 und 6 speichern, an die FCINFO-Zwischenspeicher angelegt, nämlich x + 1 = 0 und x = 0. Wenn der ROWINFO-Wert 0 ist, wird die Ausgabe der Schmelzelement-Zwischenspeicher, die die Werte der Bits 3 und 7 speichern, an die FCINFO-Zwischenspeicher angelegt, so dass x + 1 = 1 und x = 0 ist.
Wenn danach die FCINFO-Zwischenspeicher durch das zweite Pre-Charge-Signal bFCPRE aktiviert werden, wird der entsprechende Wert 710 als Bits der Ausfalladressen CA<x + 1> und CA<x> ausgelesen.
Obwohl in 4 die Erzeugung von nur zwei Bits einer Ausfalladresse gezeigt ist, können bis zu dreizehn Bits notwendig sein, um eine Ausfalladresse zu definieren. Eine Schaltung zum Erzeugen einer tatsächlichen Ausfalladresse würde also so viele Schmelzelemente, Zwischenspeicher und Transistoren enthalten, wie notwendig sind, um alle Bits der Ausfalladresse zu erzeugen. Es sind nämlich vier Schmelzelemente, vier FPUN-Transistoren, vier Schmelzelement-Zwischenspeicher, vier Ausgangstransistoren und ein FCINFO-Zwischenspeicher für jedes als Ausgabe erzeugte Bit der Ausfalladresse notwendig. Folglich werden für eine Ausfalladresse mit dreizehn Bits zweiundfünfzig Schmelzelement-Zwischenspeicher und dreizehn FCINFO-Zwischenspeicher benötigt. Die in 4 gezeigte bekannte Anordnung hat deshalb den Nachteil, dass eine große Anzahl von Schmelzelement-Zwischenspeichern und FCINFO-Zwischenspeichern notwendig ist, um alle Ausfalladressen des DRAM zu festzulegen. Die bekannte Anordnung vergrößert deshalb den für den Speicherchip erforderlichen Flächeninhalt und außerdem die Komplexität der Speicherschaltung sehr.
Da die Schmelzelement-Zwischenspeicher aktiviert werden, wenn die Speicherschaltung eingeschaltet wird, bleiben außerdem etwaige Software-Fehler, die in die Schmelzelement-Zwischenspeicher eingeführt werden, bestehen bis die Speicherschaltung ausgeschaltet wird. Die Software-Fehler können deshalb zu einem Ausfall des Gesamtsystems führen.
Zusätzlich sind zwei Pre-Charge-/Auslesezyklen erforderlich, um die Ausfalladresse aus den Schmelzelementen auszulesen. Das heißt, es ist ein erster Zyklus erforderlich, der während des Einschaltens der Speicherschaltung auftritt, und ein zweiter Zyklus, der immer dann auftritt, wenn eine Zeilena dresse verändert wird, wie zum Beispiel, wenn ein Signal zur Aktivierung einer Bank oder ein RAS-Signal empfangen wird.
Die Erfindung sieht deshalb eine in 8 gezeigte Anordnung von Schmelzelementen und Zwischenspeichern vor, die die Anzahl der für jedes Schmelzelement erforderlichen Zwischenspeicher, die Anfälligkeit für Software-Fehler in den Zwischenspeichern und die erforderliche Zeit zum Auslesen der in den Schmelzelementen gespeicherten Werte und zum Erzeugen einer Ausfalladresse reduziert. Die Anzahl von Schmelzelement-Zwischenspeichern wird reduziert, weil die ROWINFO-Information vor dem Setzen der Zwischenspeicher ausgewertet wird und die in den Schmelzelementen gespeicherten Werte nur auf der Basis der ROWINFO-Signale in die Schmelzelement-Zwischenspeicher eingelesen werden.
Wie 8 zeigt, sind die Schmelzelemente 800, 801, 802 und 803 jeweils an einen Anschluss der entsprechenden Transistoren 810, 811, 812, 813 gekoppelt, deren anderer Anschluss an einen Eingang des Schmelzelement-Zwischenspeichers 820 gekoppelt ist. Die Gates der Transistoren 810, 811, 812 und 813 sind jeweils an eine der Leitungen 0, 1, 2 und 3 der ROWINFO-Signalleitungen angeschlossen, so dass, wenn über eine der vier ROWINFO-Leitungen ein Signal angelegt wird, der entsprechende der Transistoren 810, 811, 812, 813 aktiviert wird und eines der Schmelzelemente mit dem Eingang des Schmelzelement-Zwischenspeichers 820 verbindet. Wenn der Schmelzelement-Zwischenspeicher 820 vorgeladen wird, zum Beispiel durch die Pre-Charge-Leitung bFCPRE, und sich das eine der mit dem Schmelzelement-Zwischenspeicher verbundenen Schmelzelemente 800, 801, 802, 803 in einem kurzgeschlossenen oder nicht durchgebrannten Zustand befindet, wird die in dem Schmelzelement-Zwischenspeicher 820 gespeicherte Ladung über das Schmelzelement entladen und bewirkt, dass der Ausgang des Schmelzelement-Zwischenspeichers seinen Zustand ändert. Wenn das Pre-Charge-Signal an den Schmelzelement-Zwischenspeicher angelegt wird und sich das jeweilige der Schmelzelemente 800, 801, 802, 803 in einem offenen oder durchgebrannten Zustand befindet, ändert sich die Ausgabe des Schmelzelement-Zwischenspeichers 820 nicht. Also wird derjenige der vier Schmelzelement-Zwischenspeicher 800, 801, 802, 803, dessen gespeicherter Wert durch den Schmelzelement-Zwischenspeicher 820 ausgelesen wird, durch den aktuellen ROWINFO-Wert bestimmt. Die Ausgabe des Schmelzelement-Zwischenspeichers 820 ist ein Bit einer Ausfalladresse CA<x + 1>.
Der Zustand eines der vier Schmelzelemente 804, 805, 806, 807 wird über den entsprechenden der Transistoren 814, 815, 816, 817 auf ähnliche Weise in den Schmelzelement-Zwischenspeicher 821 eingelesen. Die Ausgabe des Schmelzelement-Zwischenspeichers 821 ist ein Bit der Ausfalladresse CA<x>.
Wieder hängt die Anzahl von Anordnungen, wie zum Beispiel in 8 gezeigt, von der Anzahl erforderlicher Bits für eine Ausfalladresse ab. Vorteilhafterweise ist jedoch nur ein Schmelzelement-Zwischenspeicher erforderlich, um ein Bit der Ausfalladresse zu erzeugen, anstatt der fünf, die in der in 4 gezeigten Anordnung erforderlich sind, und nur vier Transistoren sind erforderlich anstelle der acht Transistoren, die in der in 4 gezeigten Anordnung erforderlich sind.
9 ist ein Diagramm, das die Funktionsweise der in 8 gezeigten Schaltung darstellt. Wie im Schritt 900 gezeigt, wird als erstes den Schmelzelement-Zwischenspeichern 820, 821, zum Beispiel durch die Pre-Charge-Leitung bFCPRE, Strom zugeführt. Wenn eine Adresse der Zeile, auf die zugegriffen werden soll, durch die Steuerschaltung 202 empfangen wird, erzeugt die Generatorschaltung 212 als nächstes, wie Schritt 902 zeigt, einen ROWINFO-Wert aus der Zeilenadresse auf die oben in bezug auf 6 beschriebene Weise, wie im Schritt 904 gezeigt. Dann wird ein den ROWINFO-Wert repräsentierendes Signal entlang der ihm entsprechenden ROWINFO-Signalleitung angelegt und aktiviert die mit ihr verbundenen Transistoren, so dass der in einem entsprechenden der Schmelzelemente gehaltene Wert an den Schmelzelement-Zwischenspeicher angelegt und darin gespeichert wird, wie im Schritt 906 gezeigt. Danach werden die Bits der Ausfalladresse ausgelesen, wie im Schritt 908 gezeigt, so dass der ausgefallene Teil der Speicherschaltung mit einem redundanten Teil ersetzt wird. Als letztes werden die Schmelzelement-Zwischenspeicher 820, 821 durch Aktivierung der Pre-Charge-Leitung bFCPRE vorgeladen, wie im Schritt 910 gezeigt.
10 zeigt ein Beispiel für die in 8 gezeigte Anordnung, bei dem gleiche Zahlen dieselben Elemente repräsentieren, mit der Ausnahme, dass die Schmelzelemente 800, 802, 805, 806 und 807 in einem offenen oder durchgebrannten Zustand und die Schmelzelemente 801, 803 und 804 in einem kurzgeschlossenen oder nicht durchgebrannten Zustand gezeigt sind. Außerdem ist in 10 ein Beispiel für die Schaltungen, aus denen die Schmelzelement-Zwischenspeicher 820 und 821 bestehen, ausführlicher gezeigt, obwohl auch andere bekannte Anordnungen möglich sind.
11 zeigt als Beispiel die Werte, die für eine Programmierung 1101 der Schmelzelemente, die den Zuständen der in 10 gezeigten Schmelzelemente entspricht, erzeugt werden. Daher befinden sich die Schmelzelemente 0, 2, 5, 6 und 7, die den Schmelzelementen 800, 802, 805, 806, 807 von 10 entsprechen, in einem durchgebrannten Zustand und repräsentieren einen Wert von "0". Die Schmelzelemente 1, 3 und 4, die den Schmelzelemente 801, 803 und 804 von 10 entsprechen, befinden sich in einem nicht durchgebrannten Zustand und repräsentieren einen Wert von "1". Wenn ein ROWINFO-Wert 1102 an eine ihm entsprechende Signalleitung angelegt wird, die die angeschlossenen der Transistoren aktiviert, und ein Pre-Charge-Signal angelegt wird, das die angelegten Werte in den Schmelzelement-Zwischenspeichern speichert, wird auf der Basis des ROWINFO-Werts und des Zustands des durch das ROWINFO-Signal aktivierten Schmelzelementes ein FCINFO-Wert 1103 in dem Schmelzelement-Zwischenspeicher gespeichert. Derselbe Wert wird als ein Bit einer Ausfalladresse 1104 ausgegeben.
Vorteilhafterweise reduziert die Anordnung von Schmelzelementen und Schmelzelement-Zwischenspeichern der Erfindung die zur Implementierung von Spaltenredundanz erforderliche Gesamtzahl von Schmelzelement-Zwischenspeichern signifikant. In der Regel wird eine vierfache oder achtfache Reduktion der Anzahl von Schmelzelement-Zwischenspeichern erreicht. Außerdem sind in der erfindungsgemäßen Anordnung nur halb soviele Transistoren notwendig. Außerdem erfordert die Anordnung der Erfindung keine FPUN- oder bFPUP-Signale und erfordert deshalb keine Power-On-Schaltungen zur Erzeugung dieser Signale oder Leitungen zum Anlegen solcher Signale.
Außerdem speichern die Schmelzelement-Zwischenspeicher der erfindungsgemäßen Anordnung nur vorübergehend eine Teilmenge der in den Schmelzelementen gespeicherten Information, während die bekannte Anordnung die genannte in den Schmelzelementen gespeicherten Information permanent speichert. Da In formation nur vorübergehend gespeichert wird, existieren in den Schmelzelement-Zwischenspeichern auftretende Software-Fehler genauso auch nur vorübergehend, so dass ein Ausfall des Gesamtsystems vermieden wird. Außerdem wird es durch die erfindungsgemäße Anordnung unnötig, die Schmelzelement-Zwischenspeicher nach einem Ausschalten oder nach einem Standby-Betrieb neu zu lesen, weil die Schmelzelement-Zwischenspeicher mit dem ersten Befehl zur Aktivierung einer Bank, nachdem das Bauelement den Betrieb wieder aufnimmt, gelesen werden, wodurch der Stromverbrauch reduziert wird. Außerdem werden die Schmelzelement-Zwischenspeicher nur bei Bedarf aktiviert, wodurch der Stromverbrauch weiter reduziert wird.
Obwohl die vorliegende Erfindung im Hinblick auf ein Speicherbauelement und insbesondere im Hinblick auf ein DRAM erläutert wird, können ähnliche Anordnungen an andere Arten von Speicherbauelementen, wie zum Beispiel SRAM-Bauelemente, andere Arten von Logikbauelementen oder Kombinationen davon, angepasst werden. Und obwohl die Erfindung anhand des Ersetzens einer oder mehrerer defekter Bitleitungen, die in durch Zeilenadressen festgelegte Teilfelder unterteilt sind, beschrieben ist, ist die Erfindung in ähnlicher Weise auf das Ersetzen defekter Wortleitungen, die in durch Spaltenadressen festgelegte Teilfelder unterteilt werden, anwendbar.
Obwohl die Erfindung hier mit Bezug auf konkrete Ausführungsformen beschrieben wurde, versteht sich, dass diese Ausführungsformen lediglich die Prinzipien und Anwendungen der vorliegenden Erfindung veranschaulichen. Ferner versteht sich, dass zahlreiche Modifikationen an den Ausführungsbeispielen vorgenommen werden können und dass andere Anordnungen konzipiert werden können, ohne vom Gedanken und Umfang der vorlie genden Erfindung, der durch die angefügten Ansprüche festgelegt wird, abzuweichen.

Claims

Verfahren zum Bereitstellen von Adressinformation, die ausgefallene Elemente in einem Feldabschnitt eines Bauelements repräsentiert, wobei das Verfahren die Schritte umfasst: Speichern jeweiliger Bitwerte für Ausfalladressen in einer Vielzahl von Schmelzelementen; Empfangen eines einem jeweiligen Wert eines Teils einer weiteren Adresse zugeordneten Signals; Anlegen eines der Bitwerte für Ausfalladressen aus einem der Vielzahl von Schmelzelementen an eine entsprechende Zwischenspeicherschaltung, wenn das Signal empfangen wird, wobei die Zwischenspeicherschaltung Bitwerte für Ausfalladressen aus mindestens zwei der Vielzahl von Schmelzelementen empfängt und der eine der Bitwerte für Ausfalladressen auf der Basis des dem Signal zugeordneten Werts ausgewählt wird; und Aktivieren der Zwischenspeicherschaltung, um den einen der Bitwerte für Ausfalladressen bereitzustellen.
Verfahren nach Anspruch 1, wobei der Speicherschritt Bitwerte für Ausfalladressen speichert, die mindestens zwei Ausfalladressen repräsentieren.
Verfahren nach Anspruch 1 oder 2, wobei der Speicherschritt Bitwerte für Ausfalladressen speichert, die mindestens einen Teil einer Spaltenadresse repräsentieren.
Verfahren nach einem der Ansprüche 1 bis 3, wobei die weitere Adresse eine Zeilenadresse ist.
Verfahren nach einem der Ansprüche 1 bis 4, wobei das Signal einem von vier jeweiligen Werten eines zwei Bit langen Teils der weiteren Adresse zugeordnet ist.
Verfahren nach einem der Ansprüche 1 bis 5, wobei die Zwischenspeicherschaltung Bitwerte für Ausfalladressen, die eine von mindestens zwei Ausfalladressen repräsentieren, empfängt.
Verfahren nach einem der Ansprüche 1 bis 6, wobei das Signal empfangen wird, wenn die weitere Adresse durch das Bauelement empfangen wird.
Verfahren nach einem der Ansprüche 1 bis 7, wobei der Schritt des Anlegens mindestens zwei der Bitwerte für Ausfalladressen aus mindestens zwei der Vielzahl von Schmelzelementen an mindestens zwei entsprechende Zwischenspeicherschaltungen anlegt.
Verfahren nach einem der Ansprüche 1 bis 8, wobei der Schritt des Aktivierens die Zwischenspeicherschaltung nach dem Empfang eines weiteren Signals aktiviert.
Verfahren zum Bereitstellen von Adressinformation, die ausgefallene Elemente in einem Feldabschnitt eines Bauelements repräsentiert, wobei das Verfahren die Schritte umfasst: Speichern jeweiliger Bitwerte für Ausfalladressen in einer Vielzahl von Schmelzelementen, wobei die Bitwerte für Ausfalladressen bis zu vier Spaltenadressen repräsentieren; Empfangen eines einem jeweiligen Wert eines Teils einer Zeilenadresse zugeordneten Signals, wenn die Zeilenadresse durch das Bauelement empfangen wird, wobei das Signal einem von vier jeweiligen Werten eines zwei Bit langen Teils der Zeilenadresse zugeordnet ist; Anlegen eines der Bitwerte für Ausfalladressen durch eines der Vielzahl von Schmelzelementen an eine entsprechende Zwischenspeicherschaltung, wenn das Signal empfangen wird, wobei die Zwischenspeicherschaltung Bitwerte für Ausfalladressen aus vier der Vielzahl von Schmelzelementen empfängt und der eine der Bitwerte für Ausfalladressen auf der Basis des dem Signal zugeordneten Werts ausgewählt wird; und Aktivieren der Zwischenspeicherschaltung nach dem Empfang eines weiteren Signals, um den einen der Bitwerte für Ausfalladressen bereitzustellen.
Schaltung zum Bereitstellen von Adressinformation, die ausgefallene Elemente in einem Feldabschnitt eines Bauelements repräsentiert, umfassend: eine Vielzahl von Schmelzelementen, die jeweils zum Speichern eines jeweiligen Bitwertes für Ausfalladressen wirken; eine Vielzahl von Signalleitungen, die jeweils einem jeweiligen Wert eines Teils einer weiteren Adresse zugeordnet sind; eine Vielzahl von Schaltern, die jeweils einen Eingangsanschluss, der an ein entsprechendes der Vielzahl von Schmelzelementen gekoppelt ist, einen Steueranschluss, der an eine zugeordnete der Vielzahl von Signalleitungen gekoppelt ist, und einen Ausgangsanschluss aufweisen; und mindestens eine Zwischenspeicherschaltung, die einen ersten Eingang, der an den Ausgang von mindestens zwei der Vielzahl von Schaltern gekoppelt ist, und einen zweiten Eingang, der an eine Pre-Charge-Leitung gekoppelt ist, aufweist, so dass, wenn ein Signal über eine jeweilige der Vielzahl von Signalleitungen an den Steueranschluss des zugeordneten der Vielzahl von Schaltern angelegt wird, einer der Vielzahl von Bitwerten für Ausfalladressen aus einem der mindestens zwei Schmelzelemente an den ersten Eingang der Zwischenspeicherschaltung angelegt wird, und wenn ein Pre-Charge-Signal dann über die Pre-Charge-Leitung an den zweiten Eingang der Zwischenspeicherschaltung angelegt wird, die Zwischenspeicherschaltung den einen Bitwert für Ausfalladressen ausgibt.
Schaltung nach Anspruch 11, wobei die Vielzahl von Schmelzelementen Bitwerte für Ausfalladressen speichert, die mindestens zwei Ausfalladressen repräsentieren.
Schaltung nach Anspruch 11 oder 12, wobei der jeweilige Bitwert für Ausfalladressen ein Teil einer Spaltenadresse ist.
Schaltung nach einem der Ansprüche 11 bis 13, wobei die weitere Adresse eine Zeilenadresse ist.
Schaltung nach einem der Ansprüche 11 bis 14, wobei die Vielzahl von Signalleitungen vier Signalleitungen umfasst, die jeweils einen jeweiligen Wert eines zwei Bit langen Teils der weiteren Adresse repräsentieren.
Schaltung nach einem der Ansprüche 11 bis 15, wobei die Vielzahl von Schaltern einen Transistor umfasst, und der Steueranschluss einen Gate-Anschluss umfasst.
Schaltung nach einem der Ansprüche 11 bis 16, wobei der erste Eingang der Zwischenspeicherschaltung Bitwerte für Ausfalladressen empfängt, die eine von mindestens zwei Ausfalladressen repräsentieren.
Schaltung nach einem der Ansprüche 11 bis 17, wobei der erste Eingang der Zwischenspeicherschaltung an bis zu vier der Vielzahl von Schaltern gekoppelt ist.
Schaltung nach einem der Ansprüche 11 bis 18, wobei das Signal über die jeweilige der Vielzahl von Signalleitungen angelegt wird, wenn die weitere Adresse durch das Bauelement empfangen wird.
Schaltung zum Bereitstellen von Adressinformation, die ausgefallene Elemente in einem Feldabschnitt eines Bauelements repräsentiert, umfassend: eine Vielzahl von Schmelzelementen, die jeweils zum Speichern eines jeweiligen Bitwertes für Ausfalladressen wirken, wobei die Vielzahl von Schmelzelementen Bitwerte für Ausfalladressen speichert, die mindestens bis zu vier Spaltenadressen repräsentieren; vier Signalleitungen, die jeweils einen jeweiligen Wert eines zwei Bit langen Teils einer Zeilenadresse repräsentieren; eine Vielzahl von Transistor-Schaltern, die jeweils einen Eingangsanschluss, der an ein entsprechendes der Vielzahl von Schmelzelementen gekoppelt ist, einen Gate-Anschluss, der an eine zugeordnete der Vielzahl von Signalleitungen gekoppelt ist, und einen Ausgangsanschluss aufweisen; und eine Vielzahl von Zwischenspeicherschaltungen, die jeweils einen ersten Eingang, der an den Ausgang von bis zu entsprechenden vier der Vielzahl von Schaltern gekoppelt ist, und einen zweiten Eingang, der an eine Pre-Charge-Leitung gekoppelt ist, aufweisen, so dass, wenn ein Signal über eine jeweilige der Vielzahl von Signalleitungen an jeden Gate-Anschluss von zugeordneten der Vielzahl von Schaltern angelegt wird, ein jeweiliger der Vielzahl von Bitwerten für Ausfalladressen an den ersten Eingang jeder der Vielzahl von Zwischenspeicherschaltungen über eines der ihr entsprechenden Schmelzelemente angelegt wird, und wenn ein Pre-Charge-Signal dann über die Pre-Charge-Leitung an jeden zweiten Eingang der Vielzahl von Zwischenspeicherschaltungen angelegt wird, jede der Vielzahl von Zwischenspeicherschaltungen ihren jeweiligen Bitwert für Ausfalladressen bereitstellt.
Speicherschaltung, umfassend; ein Speicherfeld; eine Steuerschaltung, die zum Empfangen mindestens eines Werts einer Zeilenadresse und mindestens eines Werts einer Spaltenadresse betreibbar ist; eine Wortleitungssteuerung, die zum Empfangen des Werts der Zeilenadresse aus der Steuerschaltung und zum Aktivieren einer Zeile des Speicherfeldes, die dem Wert der Zeilenadresse entspricht, betreibbar ist; eine Bitleitungssteuerung, die zum Empfangen des Werts der Spaltenadresse aus der Steuerschaltung betreibbar ist; und eine Generatorschaltung, die zum Empfangen des Werts der Zeilenadresse aus der Steuerschaltung und zum Erzeugen eines weiteren Werts auf der Basis eines Teils des Werts der Zeilenadresse betreibbar ist; und eine Schmelzelement-Zwischenspeicherschaltung, die umfasst: eine Vielzahl von Schmelzelementen, die jeweils zum Speichern eines jeweiligen Bitwertes für Ausfalladressen betreibbar sind, eine Vielzahl von Signalleitungen, die jeweils einem jeweiligen der weiteren Werte zugeordnet sind, eine Vielzahl von Schaltern, die jeweils einen Eingangsanschluss, der an ein entsprechendes der Vielzahl von Schmelzelementen gekoppelt ist, einen Steueranschluss, der an eine zugeordnete der Vielzahl von Signalleitungen gekoppelt ist, und einen Ausgangsanschluss aufweisen, und eine Vielzahl von Zwischenspeicherschaltungen, die jeweils einen ersten Eingang, der an den Ausgang von mindestens entsprechenden zwei der Vielzahl von Schaltern gekoppelt ist, und einen zweiten Eingang, der an eine Pre-Charge-Leitung gekoppelt ist, aufweisen, so dass, wenn ein Signal über eine jeweilige der Vielzahl von Signalleitungen an jeden Steueranschluss von zugeordneten der Vielzahl von Schaltern angelegt wird, ein jeweiliger der Vielzahl von Bitwerten für Ausfalladressen an den ersten Eingang jeder der Vielzahl von Zwischenspeicherschaltungen über eines der ihr entsprechenden Schmelzelemente angelegt wird, und wenn ein Pre-Charge-Signal dann über die Pre-Charge-Leitung an jeden zweiten Eingang der Vielzahl von Zwischenspeicherschaltungen angelegt wird, jede der Vielzahl von Zwischenspeicherschaltungen ihren jeweiligen Bitwert für Ausfalladressen an die Bitleitungssteuerung anlegt; wobei die Bitleitungssteuerung eine Spalte des Speicherfeldes entsprechend dem Wert der Spaltenadresse aktiviert, wenn eine Ausfalladresse, die den Bitwert für Ausfalladressen enthält, von dem Wert der Spaltenadresse verschieden ist und die Bitleitungssteuerung eine redundante Spalte des Speicherfeldes aktiviert, wenn die Ausfalladresse der Wert der Spaltenadresse ist.
Schaltung nach Anspruch 21, wobei die Vielzahl von Schmelzelementen Bitwerte für Ausfalladressen speichert, die mindestens zwei Spaltenadressen repräsentieren.
Schaltung nach Anspruch 21 oder 22, wobei die Vielzahl von Signalleitungen vier Signalleitungen umfasst, die jeweils einen jeweiligen Wert eines zwei Bit langen Teils der Zeilenadresse repräsentieren.
Schaltung nach einem der Ansprüche 21 bis 23, wobei die Vielzahl von Schaltern einen Transistor umfasst und der Steueranschluss einen Gate-Anschluss umfasst.
Schaltung nach einem der Ansprüche 21 bis 24, wobei der erste Eingang jeder der Vielzahl von Zwischenspeicherschaltungen Bitwerte für Ausfalladressen empfängt, die eine von mindestens zwei Spaltenadressen repräsentieren.
Schaltung nach einem der Ansprüche 21 bis 25, wobei der erste Eingang jeder der Vielzahl von Zwischenspeicherschaltungen an bis zu vier der Vielzahl von Schaltern gekoppelt ist.
Speicherschaltung, umfassend: ein Speicherfeld; eine Steuerschaltung, die zum Empfangen mindestens eines Werts der Zeilenadresse und mindestens eines Werts der Spaltenadresse betreibbar ist; eine Wortleitungssteuerung, die zum Empfangen des Werts der Zeilenadresse aus der Steuerschaltung und zum Aktivieren einer Zeile des Speicherfeldes, die dem Wert der Zeilenadresse entspricht, betreibbar ist; eine Bitleitungssteuerung, die zum Empfangen des Werts der Spaltenadresse aus der Steuerschaltung betreibbar ist; eine Generatorschaltung, die zum Empfangen des Werts der Zeilenadresse aus der Steuerschaltung und zum Erzeugen eines weiteren Werts auf der Basis eines zwei Bit langen Teils des Werts der Zeilenadresse betreibbar ist; und eine Schmelzelement-Zwischenspeicherschaltung, die folgendes umfasst: eine Vielzahl von Schmelzelementen, die jeweils zum Speichern eines jeweiligen Bitwerts für Ausfalladressen wirken, wobei die Vielzahl von Schmelzelementen Bitwerte für Ausfalladressen speichert, die mindestens bis zu vier Spaltenadressen repräsentieren; vier Signalleitungen, die jeweils einen jeweiligen Wert der weiteren Werte repräsentieren; eine Vielzahl von Transistorschaltern, die jeweils einen Eingangsanschluss, der an ein entsprechendes der Vielzahl von Schmelzelementen gekoppelt ist, einen Steueranschluss, der an eine zugeordnete der Vielzahl von Signalleitungen gekoppelt ist, und einen Ausgangsanschluss aufweisen; und eine Vielzahl von Zwischenspeicherschaltungen, die jeweils einen ersten Eingang, der an den Ausgang von bis zu entsprechenden vier der Vielzahl von Schaltern gekoppelt ist, und einen zweiten Eingang, der an eine Pre-Charge-Leitung gekoppelt ist, aufweisen, so dass, wenn ein Signal über eine jeweilige der Vielzahl von Signalleitungen an jeden Gate-Anschluss von zugeordneten der Vielzahl von Schaltern angelegt wird, an den ersten Eingang jeder der Vielzahl von Zwischenspeicherschaltungen über eines der ihr entsprechenden Schmelzelemente ein jeweiliger der Vielzahl von Bitwerten für Ausfalladressen angelegt wird, und wenn ein Pre-Charge-Signal dann über die Pre-Charge-Leitung an jeden zweiten Eingang der Vielzahl von Zwischenspeicherschaltungen angelegt wird, jede der Vielzahl von Zwischenspeicherschaltungen ihren jeweiligen Bitwert für Ausfalladressen bereitstellt.