KR100983070B1 - 어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 명령을 기억하는 컴퓨터 판독 가능한 기억 매체, 정보 처리 장치, 및 메모리 컨트롤러 - Google Patents

어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 명령을 기억하는 컴퓨터 판독 가능한 기억 매체, 정보 처리 장치, 및 메모리 컨트롤러 Download PDF

Info

Publication number
KR100983070B1
KR100983070B1 KR1020097006193A KR20097006193A KR100983070B1 KR 100983070 B1 KR100983070 B1 KR 100983070B1 KR 1020097006193 A KR1020097006193 A KR 1020097006193A KR 20097006193 A KR20097006193 A KR 20097006193A KR 100983070 B1 KR100983070 B1 KR 100983070B1
Authority
KR
South Korea
Prior art keywords
address line
memory
address
fault
bit
Prior art date
Application number
KR1020097006193A
Other languages
English (en)
Other versions
KR20090047544A (ko
Inventor
겐지 스즈키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090047544A publication Critical patent/KR20090047544A/ko
Application granted granted Critical
Publication of KR100983070B1 publication Critical patent/KR100983070B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/85—Active fault masking without idle spares

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

메모리의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, 상위 어드레스선으로부터의 입력과 상기 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 상위 비트에 출력하는 어드레스선 대체 회로를 구비하고, 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선이 특정된 경우에, 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 분기 어드레스선으로 전환하도록 상기 어드레스선 대체 회로에 지시함으로써 메모리의 어드레스선에 고장이 발생한 경우에도 메모리 축퇴에 따른 대폭적인 메모리 용량의 감소를 회피한다.

Description

어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 명령을 기억하는 컴퓨터 판독 가능한 기억 매체, 정보 처리 장치, 및 메모리 컨트롤러{ADDRESS LINE FAULT TREATING APPARATUS, ADDRESS LINE FAULT TREATING METHOD, COMPUTER READABLE STORAGE MEDIUM CONTAINING INSTRUCTIONS FOR TREATING ADDRESS LINE FAULT, INFORMATION PROCESSING APPARATUS, AND MEMORY CONTROLLER}
본 발명은 어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 프로그램, 정보 처리 장치, 및 메모리 컨트롤러에 관한 것이다.
종래부터, 중앙 연산 장치(CPU: Central Processing Unit) 및 I/O 브릿지와 메모리와의 사이에 메모리 컨트롤러가 있고, CPU 및 I/O 브릿지와 메모리 컨트롤러와의 사이는 시스템 어드레스 버스 및 시스템 데이터 버스를 통해 접속되며, 메모리 컨트롤러와 메모리 사이는 메모리 어드레스 버스 및 메모리 데이터 버스와 접속되는 컴퓨터 시스템이 있다. 이러한 컴퓨터 시스템에 있어서, 메모리 컨트롤러와 어드레스선을 통해 접속되는 메모리에 고장이 발생했을 때에는, 그 처리에 관해서 다양한 방법이 수행된다. 일반적으로는, 대용량의 메모리를 탑재하는 서버에 있어서, 메모리에 고장이 발생한 경우, 고장이 발생한 메모리를 분리하여(메모리 축퇴), 그 이외의 메모리로 시스템을 재기동시키는 방법을 들 수 있다.
또한, 메모리의 고장에는 메모리에 탑재되어 있는 메모리 셀(기억 소자)의 고장과, 메모리에 접속되는 어드레스선의 고장이 있지만, 메모리 셀에서 고정 고장이 발생한 경우에는, ECC(Error Correcting Code: 에러 정정 부호)에 의해 데이터를 정정하여 메모리 축퇴(degeneration)를 회피하는 방법이나, 특허 문헌 1에서 개시되어 있는 바와 같이, 예컨대 메모리에 기록하는 데이터가 고정적인 경우, 어떤 셀이 고장나서 판독 데이터가 「4」로밖에 기록되지 않을 경우, 기록 데이터가 「4」가 되도록 어드레스선을 교체함으로써 메모리 셀의 고정 고장을 회피하는 방법 등이 알려져 있다.
이것과는 별도로, 특허 문헌 2에서는, 메인 메모리를 대체하는 보조 메모리를 탑재함으로써, 메모리의 고장을 구제하는 메모리 시스템이 개시되어 있다. 이 경우에는, 메인 메모리의 메모리 셀이 고장난 경우에도, 또 메인 메모리의 어드레스선이 고장난 경우에도, 어드레스선을 보조 메모리로 전환하여 메모리의 고장에 대처하기 때문에, 메인 메모리의 축퇴를 회피할 수 있다.
특허 문헌 1: 일본 특허 공개 소화 제59-036394호 공보
특허 문헌 2 : 일본 특허 공개 소화 제55-028565호 공보
발명이 해결하고자 하는 과제
그런데, 고장이 발생한 메모리를 축퇴하는 종래 기술에서는, 메모리를 축퇴한 다음 시스템을 재기동시키기 때문에, 대폭적인 메모리 용량의 감소로 메모리가 부족하게 되어 시스템을 기동할 수 없는 경우가 있다고 하는 문제점이 있었다.
또한, 메모리 셀의 고정 고장을 회피하는 종래 기술에서는, 메모리 셀이 고장난 경우에는, 메모리 축퇴를 회피하는 처리를 수행할 수 있지만, 어드레스선의 고장 에 대해서는 메모리 축퇴를 회피할 수 없다고 하는 문제점이 있었다. 즉, 상기한 종래 기술에서는, 메모리 셀의 고정 고장에는, 데이터 정정이나 어드레스선의 교체에 의해 메모리 축퇴를 회피할 수 있지만, 메모리의 어드레스선 고장에는 대응할 수 없기 때문에 메모리를 축퇴한 다음 시스템을 재기동해야 한다고 하는 문제점이 있었다.
또한, 보조 메모리를 탑재하는 종래 기술에서는, 메인 메모리의 메모리 셀이 고장났을 때에도, 또 메인 메모리의 어드레스선이 고장났을 때에도, 메모리 축퇴를 회피할 수 있는 경우는 보조 메모리를 탑재하는 경우에 한정되어 있고, 보조 메모리를 탑재하기 때문에 비용이 비싸지므로, 메모리 축퇴를 간단하게 회피할 수 없다고 하는 문제점이 있었다.
이와 같이, 상기한 어떤 종래 기술에서도 메모리의 어드레스선에 고장이 발생한 경우에는, 메모리 축퇴에 따른 대폭적인 메모리 용량의 감소가 발생한다고 하는 문제점이 있었다.
그래서, 본 발명은 전술한 종래 기술의 과제를 해결하기 위해서 이루어진 것으로서, 보조 메모리를 도입하지 않고, 메모리의 어드레스선에 고장이 발생한 경우에도 메모리 축퇴에 따른 대폭적인 메모리 용량의 감소를 회피하는 것이 가능한 어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 프로그램, 정보 처리 장치 및 메모리 컨트롤러를 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
전술한 과제를 해결하고, 목적을 달성하기 위해서, 청구항 1에 따른 발명은, 메모리의 비트마다 접속되는 어드레스선의 고장을 처리하는 어드레스선 고장 처리 장치로서, 상기 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정하는 고장 어드레스선 특정 수단과, 상기 메모리의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, 상기 상위 어드레스선으로부터의 입력과 상기 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 상기 상위 비트에 출력하는 어드레스선 대체 수단과, 상기 고장 어드레스선 특정 수단에 의해 상기 고장 어드레스선이 특정된 경우에, 상기 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환하도록 상기 어드레스선 대체 수단에 지시하는 어드레스선 대체 지시 수단을 포함한 것을 특징으로 한다.
또한, 청구항 2에 따른 발명은, 상기한 발명에 있어서, 상기 고장 어드레스선 특정 수단은 어드레스선을 통해 상기 메모리와 접속되는 메모리 컨트롤러 내에서, 상기 고장 어드레스선을 특정하는 것을 특징으로 한다.
또한, 청구항 3에 따른 발명은, 상기한 발명에 있어서, 상기 고장 어드레스선 특정 수단은, 메모리 컨트롤러를 제어하는 메모리 컨트롤러 제어 장치에서, 상기 고장 어드레스선을 특정하는 것을 특징으로 한다.
또한, 청구항 4에 따른 발명은, 상기한 발명에 있어서, 상기 어드레스선 대체 지시 수단에 의해 상기 상위 어드레스선 대신에, 상기 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환한 경우, 현존 메모리 용량을 산출하여 CPU와 관리 보드에 표시하는 현존 메모리 용량 표시 수단을 더 포함한 것을 특징으로 한다.
또한, 청구항 5에 따른 발명은, 메모리의 비트마다 접속되는 어드레스선 중, 상기 메모리의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, 상기 상위 어드레스선으로부터의 입력과 상기 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 상기 상위 비트에 출력하도록 구성된 어드레스선군에 대하여, 어드레스선의 고장을 처리하는 어드레스선 고장 처리 방법으로서, 상기 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정하는 고장 어드레스선 특정 단계와, 상기 고장 어드레스선 특정 단계에서 상기 고장 어드레스선이 특정된 경우에, 상기 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환하도록 어드레스선 대체 수단에 지시하는 어드레스선 대체 지시 단계를 포함한 것을 특징으로 한다.
또한, 청구항 6에 따른 발명은, 메모리의 비트마다 접속되는 어드레스선 중, 상기 메모리의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, 상기 상위 어드레스선으로부터의 입력과 상기 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 상기 상위 비트에 출력하도록 구성된 어드레스선군에 대하여, 어드레스선의 고장을 처리하기 위한 명령을 기억하는 컴퓨터 판독 가능한 기억 매체로서, 상기 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정하는 고장 어드레스선 특정 단계와, 상기 고장 어드레스선 특정 단계에 의해 상기 고장 어드레스선이 특정된 경우에, 상기 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환하도록 지시하는 어드레스선 대체 지시 단계를 컴퓨터에 실행시키는 것을 특징으로 한다.
또한, 청구항 7에 따른 발명은, 프로세서와, 메모리와, 상기 프로세서 및 상기 메모리와 어드레스선에 의해 접속되고, 상기 메모리의 액세스 처리를 제어하는 메모리 컨트롤러를 구비하는 정보 처리 장치로서, 상기 메모리 컨트롤러는, 상기 어드레스선을 검사하여 고장이 발생하는 고장 어드레스선을 특정하는 고장 어드레스선 특정 수단과, 상기 메모리의 상위 어드레스선과, 상기 메모리의 하위 어드레스선으로부터 분기된 분기 어드레스선이 접속되며, 상기 상위 어드레스선으로부터의 입력과 상기 분기 어드레스선으로부터의 입력을 전환하는 어드레스선 전환 수단과, 상기 고장 어드레스선 특정 수단에 의해 상기 고장 어드레스선이 특정된 경우에, 상기 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환하도록 상기 어드레스선 전환 수단에 지시하는 지시 수단을 포함한 것을 특징으로 한다.
또한, 청구항 8에 따른 발명은, 처리부와 메모리 사이에 접속되고, 상기 처리부로부터 시스템 어드레스선을 통해 시스템 어드레스를 수신하여 메모리 어드레스선을 통해 상기 메모리에 메모리 어드레스를 출력하며, 상기 메모리의 리드 라이트(read/write)를 제어하는 메모리 컨트롤러로서, 상기 메모리 어드레스선에 고장이 발생하는지 여부를 검출하는 검출 수단과, 상위 메모리 어드레스선에 공급되는 상기 메모리 어드레스를, 상기 시스템 어드레스의 상위 시스템 어드레스와 상기 시스템 어드레스의 하위 시스템 어드레스 중 어느 하나로 전환하는 선택 수단과, 상기 검출 수단에 의해 하위 메모리 어드레스선의 고장 발생이 검출된 경우에, 상기 상위 메모리 어드레스선에 공급되는 상기 상위 시스템 어드레스를, 상기 고장 발생이 검출된 상기 하위 메모리 어드레스선에 대응하는 상기 하위 시스템 어드레스로 전환하는 수단을 포함한 것을 특징으로 한다.
발명의 효과
청구항 1, 청구항 5, 청구항 6, 청구항 7 또는 청구항 8의 발명에 따르면, 상위 어드레스선을 희생하여 하위 어드레스선으로 대체함으로써 메모리의 사용을 속행할 수 있어, 메모리의 어드레스선에 고장이 발생한 경우에도 메모리 축퇴에 따른 대폭적인 메모리 용량의 감소를 회피할 수 있게 된다.
또한, 청구항 2의 발명에 따르면, 어드레스선을 통해 메모리와 접속되는 메모리 컨트롤러 내에서, 고장 어드레스선을 특정하기 때문에, 고장 어드레스선을 하드웨어 상에서 특정할 수 있어, 메모리 컨트롤러 밖(예컨대, 관리 보드 내)에서 특정하는 방법에 비하여 고장 어드레스선의 특정에 필요한 시간을 단축시킬 수 있게 된다.
또한, 청구항 3의 발명에 따르면, 메모리 컨트롤러를 제어하는 메모리 컨트롤러 제어 장치에서, 고장 어드레스선을 특정하는 것을 특징으로 하기 때문에, 고장 어드레스선의 특정을 펌웨어에 의해 실현할 수 있어, 메모리 컨트롤러 내에서 특정하는 방법에 비하여 복잡한 회로를 탑재하는 것을 회피할 수 있게 된다.
또한, 청구항 4의 발명에 따르면, 상위 어드레스선 대신에, 고장 어드레스선으로부터 분기된 분기 어드레스선으로 전환한 경우, 현존 메모리 용량을 산출하여 CPU와 관리 보드에 표시하기 때문에, CPU와 관리 보드는 어드레스선 대체 후의 메모리 용량을 검지할 수 있어, 재기동 후의 시스템의 구성 등(예컨대, 현존 메모리 용량으로 시스템의 재기동이 가능한지 여부 등)을 판정할 수 있게 된다.
도 1은 실시예 1에 따른 어드레스선 고장 처리 장치의 개요 및 특징을 설명하기 위한 도면이다.
도 2는 실시예 1에 따른 어드레스선 고장 처리 장치의 구성을 도시한 블록도이다.
도 3은 실시예 1에 따른 고장 어드레스선 특정부의 처리 절차를 설명하기 위한 도면이다.
도 4는 어드레스선 대체 회로, 어드레스 대체 지시 레지스터 및 메모리 용량 표시 레지스터를 설명하기 위한 도면이다.
도 5는 실시예 1에 따른 어드레스선 고장 처리 장치의 처리 절차를 설명하기 위한 도면이다.
도 6은 실시예 2에 따른 어드레스선 고장 처리 장치의 구성을 도시한 블록도이다.
도 7은 실시예 1의 어드레스선 고장 처리 프로그램을 실행하는 컴퓨터를 도 시한 도면이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : CPU 2 : 시스템 어드레스 버스
3 : 시스템 데이터 버스 4 : I/O 브릿지
5 : 메모리 컨트롤러 51 : 라이트 버퍼
52 : 리드 버퍼 6 : 메모리
7 : MMB 71 : 고장 어드레스선 특정부
8 : 메모리 데이터 버스 9 : 메모리 어드레스 버스
10 : 어드레스선 고장 처리 장치 11 : MMB I/F
12 : 리드 정보 레지스터 13 : 어드레스 대체 지시 레지스터
14 : 어드레스선 대체 회로 15 : 메모리 용량 표시 레지스터
16 : 라이트 데이터 지시 레지스터
이하에 첨부 도면을 참조하여 본 발명에 따른 어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 프로그램, 정보 처리 장치 및 메모리 컨트롤러의 실시예를 상세히 설명한다. 또한, 이하에서는, 실시예 1에 따른 어드레스선 고장 처리 장치의 구성 및 처리 절차, 실시예 1의 효과를 차례로 설명하고, 계속해서, 실시예 1과 마찬가지로, 실시예 2에 따른 어드레스선 고장 처리 장치, 실시예 3에 따른 어드레스선 고장 처리 장치에 대해서 차례로 설명한다.
실시예 1
[용어 설명]
우선 처음에 본 실시예에서 이용하는 주요한 용어를 설명한다. 이하의 실시예에서 이용하는 「MMB(Management board: 관리 보드)」란, CPU나 메모리 등의 하드웨어의 상태를 감시하여, 하드웨어 구성의 제어, 하드웨어의 초기 설정, CPU 에러 정보의 수집 등, 컴퓨터 시스템의 운용을 관리하는 장치로서, 특허청구 범위에 기재한 「메모리 컨트롤러 제어 장치」에 대응한다. 또한, 「메모리 컨트롤러」란, 메모리와 CPU 사이 또는 메모리와 I/O 브릿지 사이의 인터페이스로서, 시스템 버스를 통해 CPU나 I/O 브릿지로부터의 명령에 따라 메모리 데이터의 판독, 기록, 메모리의 리프레시 등을 제어한다.
[실시예 1에 따른 어드레스선 고장 처리 장치의 개요 및 특징]
계속해서, 도 1을 이용하여 실시예 1에 따른 어드레스선 고장 처리 장치의 주된 특징을 구체적으로 설명한다. 도 1은 실시예 1에 따른 어드레스선 고장 처리 장치의 개요 및 특징을 설명하기 위한 도면이다.
실시예 1에 따른 어드레스선 고장 처리 장치는 도 1의 (A)에 도시된 바와 같은 컴퓨터 시스템에 설치된다. 즉, 이러한 컴퓨터 시스템은 CPU 및 I/O 브릿지와 메모리와의 사이에 메모리 컨트롤러가 있고, CPU 및 I/O 브릿지와 메모리 컨트롤러와의 사이는 시스템 어드레스 버스(SA[0]∼SA[6]) 및 시스템 데이터 버스를 통해 접속되며, 메모리 컨트롤러와 메모리 사이는 메모리 어드레스 버스(어드레스선: A[0]∼A[6]) 및 메모리 데이터 버스를 통해 접속되고, 추가로, 이들 하드웨어를 관리하는 MMB가 설치되어 구성된다. 메모리 컨트롤러는 시스템 어드레스 버스 및 시 스템 데이터 버스를 통해 송신되는 CPU나 I/O 브릿지로부터의 명령에 따라, 메모리 데이터 버스 및 메모리 어드레스 버스를 통해 메모리를 제어하고, 예컨대 라이트 버퍼에 기억되는 기록 데이터에 따라 메모리에 데이터를 기록하며, 메모리로부터 데이터를 판독하여 그 데이터를 리드 버퍼에 기억시킨다.
이러한 구성으로 이루어진 컴퓨터 시스템에 있어서, 실시예 1에 따른 어드레스선 고장 처리 장치는 128 바이트의 메모리에 접속되는 7개(A[0]∼A[6])의 어드레스선의 고장을 처리하는 것을 개요로 하고, 메모리의 어드레스선에 고장이 발생한 경우에도 메모리 축퇴에 따른 대폭적인 메모리 용량의 감소를 회피할 수 있게 되는 것에 주된 특징이 있다.
이 주된 특징에 대해서 간단히 설명하면, 실시예 1에 따른 어드레스선 고장 처리 장치는 메모리의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, 상위 어드레스선으로부터의 입력과 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 상위 비트에 출력하는 어드레스선 대체 회로가 설치된다.
구체적으로는, 도 1의 (A)에 도시한 경우에는, 상위 비트인 bit[5] 및 bit[6]에 접속되는 어드레스선에, 하위 비트인 bit[0]∼bit[4]에 접속되는 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되며[도 1의 (A)에 도시한 점선의 화살표를 참조], bit[5]에의 시스템 어드레스 버스 SA[5]로부터의 입력과 시스템 어드레스 버스 SA[0]∼SA[4]로부터의 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 어드레스선 bit[5]에 출력하는 어드레스선 대체 회로와, bit[6]에 의 시스템 어드레스 버스 SA[6]로부터의 입력과 시스템 어드레스 버스 SA[0]∼SA[4]로부터의 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 어드레스선 bit[6]에 출력하는 어드레스선 대체 회로가 설치된다.
이러한 구성에 있어서, 실시예 1에 따른 어드레스선 고장 처리 장치는, 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정한다. 즉, 실시예 1에 따른 어드레스선 고장 처리 장치는, 도 1의 (A)에 도시한 128 바이트의 메모리에 접속되는 7개(A[0]∼A[6])의 어드레스선을 검사하여 고장 어드레스선을 특정한다. 보다 구체적으로는, 도 1의 (A)에 도시하는 MMB에 설치되는 고장 어드레스선 특정부는, 컴퓨터 시스템의 전원이 투입되면, 모든 어드레스선을 검사하여 고장 어드레스선을 특정한다.
그리고, 실시예 1에 따른 어드레스선 고장 처리 장치는, 고장 어드레스선이 특정된 경우에, 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 분기 어드레스선으로 전환하도록 어드레스선 대체 회로에 지시한다. 본 실시예에서는, 고장 어드레스선이 특정된 경우에, 우선, 어드레스선 bit[6] 대신에, 이 고장 어드레스선으로부터 분기된 분기 어드레스선으로 전환하도록 어드레스선 대체 회로에 지시하고, 고장 어드레스선이 복수 특정된 경우에는, 어드레스선 bit[6], 어드레스선 bit[5]의 순서로 전환하도록 어드레스선 대체 회로에 지시한다.
보다 구체적으로는, 예컨대 도 1의 (B)에 도시한 바와 같이, 실시예 1에 따른 어드레스선 고장 처리 장치에 설치되는 고장 어드레스선 특정부가 어드레스선 bit[0]의 고장을 특정하면[도 1의 (B)의 (1)을 참조], 실시예 1에 따른 어드레스선 고장 처리 장치는, 후술하는 어드레스 대체 지시 레지스터에 기억된 지시에 따라, 어드레스선 bit[0]의 사용을 정지하고[도 1의 (B)의 (2)를 참조], bit[6]에의 시스템 어드레스 버스 SA[6]의 사용을 정지하며[도 1의 (B)의 (3)을 참조], bit[6]에의 시스템 어드레스 버스 SA[6]로부터의 입력 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선으로부터의 입력을 어드레스 버스 bit[6]에 출력하도록 전환한다[도 1의 (B)의 (4)를 참조].
그리고, 실시예 1에 따른 어드레스선 고장 처리 장치는, 상위 어드레스선 대신에, 고장 어드레스선으로부터 분기된 분기 어드레스선으로 전환한 경우, 현존 메모리 용량을 산출하여 CPU와 관리 보드에 표시한다[도 1의 (B)의 (5)를 참조]. 즉, 도 1의 (B)에 도시한 바와 같이, 어드레스선 bit[6] 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선으로부터의 입력을 어드레스선 bit[6]에 출력하는 것으로 전환한 경우, 현존 메모리 용량을 64 바이트라고 산출하여 CPU와 관리 보드에 표시한다. 또한, 도 1의 (B)에서는, 도 1의 (A)에 도시한 CPU, I/O 브릿지, 라이트 버퍼, 리드 버퍼 등을 생략하고 있다.
이러한 것으로부터, 실시예 1에 따른 어드레스선 고장 처리 장치는 상위 어드레스선을 희생하여 하위 어드레스선으로 대체함으로써 이 메모리의 사용을 속행할 수 있어, 상기한 주된 특징과 같이 메모리의 어드레스선에 고장이 발생한 경우에도 메모리 축퇴에 따른 대폭적인 메모리 용량의 감소를 회피할 수 있게 된다.
[실시예 1에 따른 어드레스선 고장 처리 장치의 구성]
다음에, 도 2 내지 도 4를 이용하여 실시예 1에 따른 어드레스선 고장 처리 장치를 설명한다. 도 2는 실시예 1에 따른 어드레스선 고장 처리 장치의 구성을 도시한 블록도이고, 도 3은 실시예 1에 있어서의 고장 어드레스선 특정부의 처리를 설명하기 위한 도면이며, 도 4는 어드레스선 대체 회로, 어드레스 대체 지시 레지스터 및 메모리 용량 표시 레지스터를 설명하기 위한 도면이다.
도 2에 도시한 바와 같이, 메모리 컨트롤러(5)는 MMB I/F(11)와, 리드 정보 레지스터(12)와, 라이트 데이터 지시 레지스터(16)와, 어드레스 대체 지시 레지스터(13)와, 어드레스선 대체 회로(14)와, 메모리 용량 표시 레지스터(15)와, 라이트 버퍼(51)와, 리드 버퍼(52)를 구비하고, MMB(7)는 고장 어드레스선 특정부(71)를 구비한다. 그리고, 메모리 컨트롤러(5)는 시스템 어드레스 버스(2) 및 시스템 데이터 버스(3)를 통해 CPU(1) 및 I/O 브릿지(4)와 접속되고, 또한, 메모리 컨트롤러(5)는 메모리 데이터 버스(8) 및 메모리 어드레스 버스(9)를 통해 메모리(6)와 접속된다. 또한, 컴퓨터 시스템 전체의 운용을 관리하는 MMB(7)는 메모리 컨트롤러(5)의 동작을 MMB I/F(11)를 통해 관리한다.
그리고, 실시예 1에 따른 어드레스선 고장 처리 장치(10)는, 도 2에 도시한 바와 같이, 특히 본 발명에 밀접하게 관련된 것으로서, 메모리 컨트롤러(5) 내에 있는 MMB I/F(11), 리드 정보 레지스터(12), 라이트 데이터 지시 레지스터(16), 어드레스 대체 지시 레지스터(13), 어드레스선 대체 회로(14) 및 메모리 용량 표시 레지스터(15)와, MMB(7) 내에 있는 고장 어드레스선 특정부(71)로 구성된다. 여기서, 고장 어드레스선 특정부(71)는 특허청구범위에 기재한 「고장 어드레스선 특정 수단」에 대응하고, 어드레스선 대체 회로(14)는 「어드레스선 대체 수단」에 대응 하며, 어드레스 대체 지시 레지스터(13)는 「어드레스선 대체 지시 수단」에 대응하고, 메모리 용량 표시 레지스터(15)는 「현존 메모리 용량 표시 수단」에 대응한다.
어드레스선 대체 회로(14)는 메모리의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, 상위 어드레스선으로부터의 입력과 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 상위 비트에 출력하는 회로이다.
구체적으로는, 도 4에 도시한 바와 같이, 7 비트로 이루어진 128 바이트의 메모리(6)에 있어서, 상위 비트인 bit[5] 및 bit[6]에 접속되는 어드레스선에, 하위 비트인 bit[0]∼bit[4]에 접속되는 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, bit[5]에의 시스템 어드레스 버스 SA[5]로부터의 입력과 시스템 어드레스 버스 SA[0]∼SA[4]로부터의 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 어드레스선 bit[5]에 출력하는 어드레스선 대체 회로와, bit[6]에의 시스템 어드레스 버스 SA[6]로부터의 입력과 시스템 어드레스 버스 SA[0]∼SA[4]로부터의 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 어드레스선 bit[6]에 출력하는 어드레스선 대체 회로가 설치되어 있다.
고장 어드레스선 특정부(71)는 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정한다. 즉, 실시예 1에 따른 어드레스선 고장 처리 장치는, 도 4에 도시한 128 바이트의 메모리(6)에 접속되는 7개(A[0]∼A[6])의 어드레스선을 검사하여 고장 어드레스선을 특정한다. 구체적으로는, MMB(7)에 설치되는 고장 어 드레스선 특정부(71)는, 컴퓨터 시스템의 전원이 투입되면, 예컨대 도 3의 처리 절차에 따라 모든 어드레스선을 검사하여 고장 어드레스선을 특정한다.
도 3에 나타내는 바와 같이, 고장 어드레스선 특정부(71)는, 컴퓨터 시스템의 전원이 투입되면(단계 S301 "Yes"), 메모리(6) 전역에 all '0'을 기록하고(단계 S302), 어드레스선 bit[0] 즉 A[0]의 검사를 시작하기 위해서, 어드레스 0000000에 0101010을 기록하고(단계 S303), 다음에, bit[0]용 어드레스(도 3의 상부 표를 참조)에 1010101을 기록한다(단계 S304). 그리고, 어드레스 0000000에 기록된 데이터를 판독하고(단계 S305), 판독한 데이터가 0101010과 일치하는지 여부를 판정하여(단계 S306), 일치하지 않는 경우에는(단계 S306 "No"), 어드레스선 bit[0] 즉 A[0]는 고장인 것으로 판정하고 그 결과를 기록한다(단계 S310).
이것과는 반대로, 판독한 데이터가 0101010과 일치하는 경우에는(단계 S306 "Yes"), 계속해서, 어드레스 0000001에 기록된 데이터를 판독하고(단계 S307), 판독한 데이터가 1010101과 일치하는지 여부를 판정하여(단계 S308), 일치하지 않는 경우에는(단계 S308 "No"), 어드레스선 bit[0] 즉 A[0]는 고장인 것으로 판정하고 그 결과를 기록한다(단계 S310).
이것과는 반대로, 판독한 데이터가 1010101과 일치하는 경우에는(단계 S308 "Yes"), 어드레스선 bit[0] 즉 A[0]는 정상인 것으로 판정하고 그 결과를 기록한다(단계 S309). 이에 따라, 어드레스선 bit[0] 즉 A[0]의 검사를 종료하고(단계 S311), 어드레스선 bit[6] 즉 A[6]의 검사가 종료되지 않았기 때문에(단계 S312 "No"), 계속해서, 어드레스선 bit[1] 즉 A[1]의 검사를 시작하기 위해서 어드레스 0000000에 0101010을 기록하고(단계 S313), 다음에, bit[1]용 어드레스(도 3의 상부 표를 참조)에 1010101을 기록한다(단계 S304). 이하, A[1]에 관해서도, A[0]와 동일한 처리(단계 S305∼단계 S310)를 한다. 이 일련의 처리를 어드레스선 bit[6] 즉 A[6]의 검사를 종료할 때까지 반복하고, A[6]의 검사를 종료하여(단계 S312 "Yes") 처리를 종료한다.
즉, 고장 어드레스선 특정부(71)는, 컴퓨터 시스템의 전원이 투입되면(단계 S301 "Yes"), 라이트 버퍼(51)를 통해 라이트 데이터 지시 레지스터(16)에 저장된 기록 데이터와, 리드 버퍼(52)를 통해 리드 정보 레지스터(12)에 저장된 판독 데이터를 MMB I/F(11)를 통해 수신하고, 전술한 처리를 실행해 모든 어드레스선을 검사하여 고장 어드레스선을 특정하며, 특정한 고장 어드레스선의 전환을 MMB I/F(11)를 통해 어드레스 대체 지시 레지스터(13)에 지시한다. 예컨대, 도 4의 (A)에 도시한 바와 같이, 어드레스선 bit[0]의 고장을 특정하면, 어드레스선 bit[0]의 사용을 정지하고, bit[6]에의 시스템 어드레스 버스 SA[6]의 사용을 정지하며, bit[6]에의 시스템 어드레스 버스 SA[6]로부터의 입력 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선으로부터의 입력을 어드레스선 bit[6]에 출력하도록 지시한다.
도 2로 되돌아가면, 어드레스 대체 지시 레지스터(13)는 고장 어드레스선이 특정된 경우에, 고장 어드레스선 특정부(71)로부터의 지시에 따라, 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 분기 어드레스선으로 전환하도록 어드레스선 대체 회로에 지시하고, 특허청구범위에 기재한 「어드레스선 대체 지시 수단」에 대응한다. 본 실시예에서는, 고장 어드레스선이 특정된 경우에, 우선, 어 드레스선 bit[6] 대신에, 이 고장 어드레스선으로부터 분기된 분기 어드레스선으로 전환하도록 어드레스선 대체 회로에 지시하고, 고장 어드레스선이 복수 특정된 경우에는, 어드레스선 bit[6], 어드레스선 bit[5]의 순서로 전환하도록 어드레스선 대체 회로에 지시한다.
보다 구체적으로는, 예컨대 도 4의 (A)에 도시한 바와 같이, 고장 어드레스선 특정부(71)가 어드레스선 bit[0]의 고장을 특정하면[도 4의 (A)의 (1)을 참조],어드레스선 대체 회로(14)는 MMB I/F(11)를 통해 어드레스 대체 지시 레지스터(13)에 기억된 지시에 따라, 어드레스선 bit[0]의 사용을 정지하고[도 4의 (A)의 (2)를 참조], bit[6]에의 시스템 어드레스 버스 SA[6]의 사용을 정지하며[도 4의 (A)의 (3)을 참조], bit[6]에의 시스템 어드레스 버스 SA[6]로부터의 입력 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선으로부터의 입력을 어드레스 버스 bit[6]에 출력하도록 전환한다[도 4의 (A)의 (4)를 참조].
또한, 도 4의 (B)에 도시한 바와 같이, 고장 어드레스선 특정부(71)가 어드레스선 bit[0] 및 어드레스선 bit[3]의 고장을 특정하면[도 4의 (B)의 (1)을 참조], 어드레스선 대체 회로(14)는 MMB I/F(11)를 통해 어드레스 대체 지시 레지스터(13)에 기억된 지시에 따라, 어드레스선 bit[0] 및 어드레스선 bit[3]의 사용을 정지하고[도 4의 (B)의 (2)를 참조], bit[6]에의 시스템 어드레스 버스 SA[6] 및 bit[5]에의 시스템 어드레스 버스 SA[5]의 사용을 정지하여[도 4의 (B)의 (3)을 참조], bit[6]에의 시스템 어드레스 버스 SA[6]로부터의 입력 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선으로부터의 입력을 어드레스선 bit[6]에 출력하도 록 전환하고, 또한, bit[5]에의 시스템 어드레스 버스 SA[5]로부터의 입력 대신에, 시스템 어드레스 버스 SA[3]의 분기 어드레스선으로부터의 입력을 어드레스선 bit[5]에 출력하도록 전환한다[도 4의 (B)의 (4)를 참조].
메모리 용량 표시 레지스터(15)는 상위 어드레스선 대신에, 고장 어드레스선으로부터 분기된 분기 어드레스선으로 전환한 경우, 현존 메모리 용량을 산출하여 CPU와 관리 보드에 표시한다. 즉, 도 4의 (A)에 도시한 바와 같이, 어드레스선 bit[6] 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선으로부터의 입력을 어드레스선 bit[6]에 출력하는 것으로 전환한 경우, 현존 메모리 용량을 64 바이트라고 산출하여 CPU와 관리 보드에 표시한다[도 4의 (A)의 (5)를 참조]. 또한, 예컨대 도 4의 (B)에 도시한 바와 같이, 어드레스선 bit[6] 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선으로부터의 입력을 어드레스선 bit[6]에 출력하는 것으로 전환하고, bit[5]에의 시스템 어드레스 버스 SA[5]로부터의 입력 대신에, 시스템 어드레스 버스 SA[3]의 분기 어드레스선으로부터의 입력을 어드레스선 bit[5]에 출력하도록 전환한 경우, 현존 메모리 용량을 32 바이트라고 산출하여 CPU와 관리 보드에 표시한다[도 4의 (A)의 (5)를 참조].
[실시예 1에 따른 어드레스선 고장 처리 장치에 의한 처리 절차]
다음에, 도 5를 이용하여 실시예 1에 따른 어드레스선 고장 처리 장치(10)에 의한 처리를 설명한다. 도 5는 실시예 1에 따른 어드레스선 고장 처리 장치의 처리 절차를 나타낸 도면이다.
우선, 실시예 1에 따른 어드레스선 고장 처리 장치(10)에 있어서, 컴퓨터 시 스템의 전원이 투입되면(단계 S501 "Yes"), MMB(7)에 설치되는 고장 어드레스선 특정부(71)는 예컨대 전술한 도 3에 나타낸 처리에 따라, 메모리(6)에 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정한다(단계 S502). 여기서, 고장 어드레스선이 특정되지 않으면(단계 S502 "No"), 처리를 종료한다.
이것과는 반대로, 어드레스 대체 지시 레지스터(13)는 고장 어드레스선이 특정되면(단계 S502 "Yes"), 어드레스선 대체 회로(14)에, 어드레스선 대체를 지시한다(단계 S503). 구체적으로, 도 4의 (A)에 도시한 경우에는 어드레스선 bit[0]의 고장을 특정하였기 때문에, 어드레스선 bit[6] 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선으로부터의 입력을 어드레스선 bit[6]에 출력하도록 전환하는 것을 지시한다.
그리고, 메모리 용량 표시 레지스터(15)는 CPU(1)과 MMB(7)에, 산출한 현존메모리를 표시하고(단계 S504), 처리를 종료한다. 즉, 도 4의 (A)에 도시한 바와 같이, 어드레스선 bit[6] 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선으로부터의 입력을 어드레스선 bit[6]에 출력하는 것으로 전환한 경우, 현존 메모리 용량을 64 바이트라고 산출하여 CPU와 관리 보드에 표시한다.
[실시예 1의 효과]
상기한 바와 같이, 실시예 1에 따르면, 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정하고, 메모리(6)의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되며, 상위 어드레스선으로부터의 입력과 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 고장 어드레스선이 특정된 경우에, 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환하기 때문에, 상위 어드레스선을 희생하여 하위 어드레스선으로 대체함으로써 이 메모리의 사용을 속행할 수 있어, 메모리의 어드레스선에 고장이 발생한 경우에도 메모리 축퇴에 따른 대폭적인 메모리 용량의 감소를 회피할 수 있게 된다.
또한, 실시예 1에 따르면, 상위 어드레스선 대신에, 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환한 경우, 현존 메모리 용량을 산출하여 CPU와 관리 보드에 표시하기 때문에, CPU와 관리 보드는 어드레스선 대체 후의 메모리 용량을 검지할 수 있어, 재기동 후의 시스템의 구성 등(예컨대, 현존 메모리 용량으로 시스템의 재기동이 가능한지 여부 등)을 판정할 수 있게 된다.
또한, 실시예 1에 따르면, 고장 어드레스선 특정부(71)를 MMB(7)에 구비하여 고장 어드레스선을 특정하기 때문에, 고장 어드레스선의 특정을 펌웨어에 의해 실현할 수 있어, 메모리 컨트롤러(5) 내에서 특정하는 방법에 비하여 복잡한 회로를 탑재하는 것을 회피할 수 있게 된다.
실시예 2
전술한 실시예 1에서는, 고장 어드레스선 특정부(71)를 MMB(7)에 구비하는 경우를 설명하였지만, 실시예 2에서는, 고장 어드레스선 특정부(71)를 메모리 컨트롤러(5)에 구비하는 경우에 대해서 설명한다.
[실시예 2에 따른 어드레스선 고장 처리 장치의 구성]
우선 처음에 도 6을 이용하여 실시예 2에 따른 어드레스선 고장 처리 장치를 설명한다. 도 6은 실시예 2에 따른 어드레스선 고장 처리 장치의 구성을 도시한 블록도이다.
실시예 2에 따른 어드레스선 고장 처리 장치(10)는 도 2에 도시한 실시예 1에 따른 어드레스선 고장 처리 장치(10)의 구성과 동일하지만, 고장 어드레스선 특정부(71)를 MMB(7)가 아닌 메모리 컨트롤러(5)에 구비하는 점이 다르다. 이하, 이것을 중심으로 설명한다.
실시예 2에서는, 컴퓨터 시스템의 전원이 투입되면, 고장 어드레스선 특정부(71)는 MMB(7)로부터의 「메모리(6)에 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정하라」라는 명령을 메모리 컨트롤러(5)에 있는 MMB I/F(11)를 통해 수신하고, 예컨대 전술한 도 3에 나타낸 처리에 따라 메모리(6)에 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정한다. 또한, 실시예 2에 있어서의 고장 어드레스선 특정부(71)는 라이트 버퍼(51)를 통해 라이트 데이터 지시 레지스터(16)에 저장된 기록 데이터와, 리드 버퍼(52)를 통해 리드 정보 레지스터(12)에 저장된 판독 데이터를, MMB I/F(11)를 통하지 않고서 수신하여 고장 어드레스선을 특정한다.
그리고, 고장 어드레스선 특정부(71)는, 특정한 고장 어드레스선의 전환을, MMB I/F(11)를 통하지 않고 어드레스 대체 지시 레지스터(13)에 지시한다. 구체적으로, 도 4의 (A)에 도시한 경우에는, 어드레스선 bit[0]의 고장을 특정하였기 때문에, 어드레스선 bit[6] 대신에, 시스템 어드레스 버스 SA[0]의 분기 어드레스선 으로부터의 입력을 어드레스선 bit[6]에 출력하도록 전환하는 것을 지시한다.
[실시예 2의 효과]
상기한 바와 같이, 실시예 2에 따르면, 메모리 컨트롤러(5) 내에서, 고장 어드레스선을 특정하기 때문에, 고장 어드레스선을 하드웨어 상에서 특정할 수 있어 MMB(7) 내에서 특정하는 방법에 비하여 고장 어드레스선의 특정에 필요한 시간을 단축시킬 수 있게 된다.
실시예 3
그런데, 지금까지 실시예 1 및 실시예 2에 따른 어드레스선 고장 처리 장치에 대해서 설명하였지만, 본 발명은 전술한 실시예 이외에도 여러 가지 다른 형태로도 실시될 수 있다. 그래서, 이하에서는, 실시예 3에 따른 어드레스선 고장 처리 장치로서, 여러 가지 다른 실시예를 (1) 내지 (7)로 구분하여 설명한다.
(1) 고장 어드레스선의 검사
상기한 실시예 1 및 실시예 2에서는, 컴퓨터 시스템의 전원 투입 시에 고장 어드레스선을 검사하는 경우를 설명하였지만, 본 발명은 이것에 한정되지 않고, 컴퓨터 시스템이 작동하는 동안, 일정 시간마다(예컨대, 1시간마다) 고장 어드레스선을 검사하는 경우라도 좋다.
(2) 메모리수
상기한 실시예 1 및 실시예 2에서는, 메모리를 1개 구비하는 컴퓨터 시스템의 경우를 설명하였지만, 본 발명은 이것에 한정되지 않고, 메모리를 복수 개 구비하는 컴퓨터 시스템에 있어서, 메모리마다 어드레스선 대체 회로(14)를 메모리 컨 트롤러 내에 설치해, 메모리마다의 어드레스선을 검사하여 고장 어드레스선이 특정된 경우에, 이 고장 어드레스선에 대응하는 어드레스선 대체 회로를 통해 처리하여도 좋다.
(3) 현존 메모리 용량
상기한 실시예 1 및 실시예 2에서는, 1개의 어드레스선의 고장을 처리한 결과, 메모리 용량이 반감되는 경우를 설명하였지만, 예컨대 DIMM(Dual In-line Memory Module) 등에서는, 1개의 어드레스선이 행 어드레스와 열 어드레스를 공용하기 때문에, 1개의 어드레스선의 고장을 처리한 경우, 메모리 용량은 4분의 1이 된다.
(4) 어드레스선 대체 회로
상기한 실시예 1 및 실시예 2에서는, 어드레스선 대체 회로(14)에 접속된 2개의 상위 어드레스선으로 분기되는 경우를 설명하였지만, 본 발명은 이것에 한정되지 않고, 통상, 동시에 2개의 어드레스선이 고장나는 경우는 드물기 때문에, 1개의 상위 어드레스선으로 분기되는 경우라도 좋고, 이것과는 별도로, 컴퓨터 시스템에 탑재되는 메모리의 전체 용량으로부터 판단하여 3개 이상의 상위 어드레스선으로 분기되는 경우라도 좋다.
(5) MMB
상기한 실시예 2에서는, MMB(7)로부터 전원 투입 시에 「메모리(6)에 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정하라」라는 명령을 메모리 컨트롤러(5)에 있는 MMB I/F(11)를 통해 수신하지만, 여기서 MMB(7)로부터의 명령은 단 순히 전원 투입 후, 전원이 안정된 것을 나타내는 1 bit의 신호라도 좋다. 또는 일반적으로 LSI에 입력되는 리셋 신호로 대용할 수도 있다. 그 때, MMB(7)에 해당하는 장치는 전원 감시 회로 또는 리셋 회로라고 불리는 하드웨어로도 실현할 수 있다.
(6) 시스템 구성 등
또한, 본 실시예에서 설명한 각 처리 중, 자동적으로 행해지는 것으로서 설명한 처리의 전부 또는 일부를 수동적으로 행할 수도 있다. 예컨대, 고장 어드레스선의 검사를 사용자가 키보드나 터치 패널 등으로부터 요구할 수 있다. 이밖에, 본 명세서나 도면에 나타낸 처리 절차(예컨대, 도 3에 나타낸 어드레스선의 검사 순서 등), 제어 절차, 구체적 명칭, 각종 데이터나 파라미터를 포함한 정보에 대해서는 특기하는 경우를 제외하고 임의로 변경할 수 있다.
또한, 도시한 각 장치의 각 구성 요소는 기능 개념적인 것으로서, 반드시 물리적으로 도시한 바와 같이 구성될 필요는 없다. 즉, 각 장치의 분산·통합의 구체적 형태는 도시한 것에 한정되지 않고(예컨대, 도 2의 형태 등), 그 전부 또는 일부를 각종 부하나 사용 상황 등에 따라 임의의 단위로 기능적 또는 물리적으로 분산·통합하여 구성할 수 있다. 또한, 각 장치에서 행해지는 각 처리 기능은 그 전부 또는 임의의 일부가 CPU 및 이 CPU에 의해 해석 실행되는 프로그램으로써 실현되거나 또는 와이어드 로직(wired logic)에 의한 하드웨어로서 실현될 수 있다.
(7) 고장 어드레스선 처리 프로그램
그런데, 상기한 실시예 1 및 실시예 2에서는, 하드웨어 논리에 의해 각종 처 리를 실현하는 경우를 설명하였지만, 본 발명은 이것에 한정되지 않고, 미리 준비된 프로그램을 컴퓨터로 실행하도록 하여도 좋다. 그래서 이하에서는, 도 7을 이용하여 상기한 실시예 1에 나타낸 어드레스선 고장 처리 장치(10)와 동일한 기능을 갖는 어드레스선 고장 처리 프로그램을 실행하는 컴퓨터(MMB)의 일례를 설명한다. 도 7은 실시예 1에 따른 어드레스선 고장 처리 프로그램을 실행하는 컴퓨터를 도시한 도면이다.
도 7에 도시한 바와 같이, 정보 처리 장치로서의 컴퓨터(700)는 키보드(710), 디스플레이(720), CPU(730), ROM(740), HDD(750) 및 RAM(760)을 버스(770) 등으로 접속하여 구성되고, 또한 CPU(1), I/O 브릿지(4), 메모리 컨트롤러(5), 메모리(6), 시스템 어드레스 버스(2), 시스템 데이터 버스(3), 메모리 데이터 버스(8) 및 메모리 어드레스 버스(9)로 구성되는 컴퓨터 시스템에 접속된다.
ROM(740)에는, 상기한 실시예 1에 도시한 어드레스선 고장 처리 장치(10)와 동일한 기능을 발휘하는 어드레스선 고장 처리 프로그램, 즉 도 7에 도시한 바와 같이, 고장 어드레스선 특정 프로그램(741), 어드레스 대체 지시 프로그램(742), 메모리 용량 표시 프로그램(743)이 미리 기억되어 있다. 또한, 이들 프로그램(741∼743)에 대해서는, 도 2에 도시한 어드레스선 고장 처리 장치(10)의 각 구성 요소와 마찬가지로 적절하게 통합 또는 분산하여도 좋다.
그리고, CPU(730)가 이들 프로그램(741∼743)을 ROM(740)으로부터 판독하여 실행함으로써, 도 7에 도시한 바와 같이, 각 프로그램(741∼743)은 고장 어드레스선 특정 프로세스(731), 어드레스 대체 지시 프로세스(732), 메모리 용량 표시 프 로세스(733)로서 기능하게 된다. 또한, 각 프로세스(731∼733)는 도 2에 도시한 고장 어드레스선 특정부(71), 어드레스 대체 지시 레지스터(13), 메모리 용량 표시 레지스터(15)에 각각 대응한다.
또한, HDD(750)에는, 도 7에 도시한 바와 같이, 리드 라이트 정보 데이터(751)와, 어드레스선 대체 지시 데이터(752)와, 메모리 용량 데이터(753)가 설치된다. 이 리드 라이트 정보 데이터(751)는 도 2에 이용한 리드 정보 레지스터(12) 및 라이트 데이터 지시 레지스터(16)에 대응하고, 어드레스선 대체 지시 데이터(752)는 어드레스 대체 지시 레지스터(13)가 기억하는 어드레스선 대체 지시에 대응하며, 메모리 용량 데이터(753)가 기억하는 현존 메모리 용량에 대응한다. 그리고 CPU(730)는 리드 라이트 정보 데이터(761)를 리드 라이트 정보 데이터(751)에 대하여 등록하고, 어드레스선 대체 지시 데이터(762)를 어드레스선 대체 지시 데이터(752)에 대하여 등록하며, 메모리 용량 데이터(763)를 메모리 용량 데이터(753)에 대하여 등록하고, 이 리드 라이트 정보 데이터(761)와, 어드레스선 대체 지시 데이터(762)와, 메모리 용량 데이터(763)에 기초하여 어드레스선 고장 처리를 실행한다.
또한, 상기한 각 프로그램(741∼743)에 대해서는, 반드시 처음부터 ROM(740)에 기억시켜 둘 필요는 없고, 예컨대 컴퓨터(700)에 삽입되는 플렉시블 디스크(FD), CD-ROM, MO 디스크, DVD 디스크, 광자기 디스크, IC 카드 등의 「휴대용 물리 매체」 또는 컴퓨터(700)의 내외에 구비되는 HDD 등의 「고정용 물리 매체」, 나아가서는, 공중 회선, 인터넷, LAN, WAN 등을 통해 컴퓨터(700)에 접속되는 「다 른 컴퓨터(또는 서버)」 등에 각 프로그램을 기억시켜 두고, 컴퓨터(700)가 이들로부터 각 프로그램을 판독하여 실행하도록 하여도 좋다.
이상과 같이, 본 발명에 따른 어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 프로그램, 정보 처리 장치 및 메모리 컨트롤러는 메모리의 비트마다 접속되는 어드레스선의 고장을 처리하는 경우에 유용하며, 특히 메모리의 어드레스선에 고장이 발생한 경우에도 메모리 축퇴에 따른 대폭적인 메모리 용량의 감소를 회피하기에 적합하다.

Claims (8)

  1. 메모리의 비트마다 접속되는 어드레스선의 고장을 처리하는 어드레스선 고장 처리 장치로서,
    상기 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정하는 고장 어드레스선 특정 수단과,
    상기 메모리의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, 상기 상위 어드레스선으로부터의 입력과 상기 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 상기 상위 비트에 출력하는 어드레스선 대체 수단과,
    상기 고장 어드레스선 특정 수단에 의해 상기 고장 어드레스선이 특정된 경우에, 상기 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환하도록 상기 어드레스선 대체 수단에 지시하는 어드레스선 대체 지시 수단
    을 포함한 것을 특징으로 하는 어드레스선 고장 처리 장치.
  2. 제1항에 있어서, 상기 고장 어드레스선 특정 수단은, 상기 메모리의 비트마다 접속되는 어드레스선을 통해 상기 메모리와 접속되는 메모리 컨트롤러 내에서, 상기 고장 어드레스선을 특정하는 것을 특징으로 하는 어드레스선 고장 처리 장치.
  3. 제1항에 있어서, 상기 고장 어드레스선 특정 수단은, 메모리 컨트롤러를 제어하는 메모리 컨트롤러 제어 장치에서, 상기 고장 어드레스선을 특정하는 것을 특징으로 하는 어드레스선 고장 처리 장치.
  4. 제1항에 있어서, 상기 어드레스선 대체 지시 수단에 의해 상기 상위 어드레스선 대신에, 상기 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환한 경우, 현존 메모리 용량을 산출하여 CPU와 관리 보드에 표시하는 현존 메모리 용량 표시 수단을 더 포함한 것을 특징으로 하는 어드레스선 고장 처리 장치.
  5. 메모리의 비트마다 접속되는 어드레스선 중, 상기 메모리의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, 상기 상위 어드레스선으로부터의 입력과 상기 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 상기 상위 비트에 출력하도록 구성된 어드레스선군에 대하여, 어드레스선의 고장을 처리하는 어드레스선 고장 처리 방법으로서,
    상기 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정하는 고장 어드레스선 특정 단계와,
    상기 고장 어드레스선 특정 단계에서 상기 고장 어드레스선이 특정된 경우에, 상기 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환하도록 지시하는 어드레스선 대체 지시 단계
    를 포함한 것을 특징으로 하는 어드레스선 고장 처리 방법.
  6. 메모리의 비트마다 접속되는 어드레스선 중, 상기 메모리의 상위 비트에 접속되는 상위 어드레스선에, 이 상위 비트 이외의 하위 비트에 접속되는 하위 어드레스선으로부터 각각 분기된 분기 어드레스선이 접속되고, 상기 상위 어드레스선으로부터의 입력과 상기 분기 어드레스선으로부터의 입력 중 어느 하나를 전환하여 상기 상위 비트에 출력하도록 구성된 어드레스선군에 대하여, 어드레스선의 고장을 처리하기 위한 명령을 기억하는 컴퓨터 판독 가능한 기억 매체로서,
    상기 비트마다 접속되는 어드레스선을 검사하여 고장 어드레스선을 특정하는 고장 어드레스선 특정 단계와,
    상기 고장 어드레스선 특정 단계에서 상기 고장 어드레스선이 특정된 경우에, 상기 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환하도록 지시하는 어드레스선 대체 지시 단계
    를 컴퓨터에 실행시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
  7. 프로세서와, 메모리와, 상기 프로세서 및 상기 메모리와 어드레스선에 의해 접속되고, 상기 메모리의 액세스 처리를 제어하는 메모리 컨트롤러를 구비하는 정보 처리 장치로서,
    상기 메모리 컨트롤러는,
    상기 어드레스선을 검사하여 고장이 발생하는 고장 어드레스선을 특정하는 고장 어드레스선 특정 수단과,
    상기 메모리의 상위 어드레스선과, 상기 메모리의 하위 어드레스선으로부터 분기된 분기 어드레스선이 접속되며, 상기 상위 어드레스선으로부터의 입력과 상기 분기 어드레스선으로부터의 입력을 전환하는 어드레스선 전환 수단과,
    상기 고장 어드레스선 특정 수단에 의해 상기 고장 어드레스선이 특정된 경우에, 상기 상위 어드레스선 대신에, 이 고장 어드레스선으로부터 분기된 상기 분기 어드레스선으로 전환하도록 상기 어드레스선 전환 수단에 지시하는 지시 수단
    을 포함한 것을 특징으로 하는 정보 처리 장치.
  8. 처리부와 메모리 사이에 접속되고, 상기 처리부로부터 시스템 어드레스선을 통해 시스템 어드레스를 수신하여, 메모리 어드레스선을 통해 상기 메모리에 메모리 어드레스를 출력하며, 상기 메모리의 리드 라이트(read/write)를 제어하는 메모리 컨트롤러로서,
    상기 메모리 어드레스선에 고장이 발생하는지 여부를 검출하는 검출 수단과,
    상위 메모리 어드레스선에 공급되는 상기 메모리 어드레스를, 상기 시스템 어드레스의 상위 시스템 어드레스와 상기 시스템 어드레스의 하위 시스템 어드레스 중 어느 하나로 전환하는 선택 수단과,
    상기 검출 수단에 의해 하위 메모리 어드레스선의 고장 발생이 검출된 경우에, 상기 상위 메모리 어드레스선에 공급되는 상기 상위 시스템 어드레스를, 상기 고장 발생이 검출된 상기 하위 메모리 어드레스선에 대응하는 상기 하위 시스템 어드레스로 전환하는 수단
    을 포함한 것을 특징으로 하는 메모리 컨트롤러.
KR1020097006193A 2006-10-27 2006-10-27 어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 명령을 기억하는 컴퓨터 판독 가능한 기억 매체, 정보 처리 장치, 및 메모리 컨트롤러 KR100983070B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/321566 WO2008050455A1 (fr) 2006-10-27 2006-10-27 Appareil de traitement d'anomalies de lignes d'adresses, procédé de traitement d'anomalies de lignes d'adresses, programme de traitement d'anomalies de lignes d'adresses, appareil de traitement d'informations et unité de commande de mémoire

Publications (2)

Publication Number Publication Date
KR20090047544A KR20090047544A (ko) 2009-05-12
KR100983070B1 true KR100983070B1 (ko) 2010-09-20

Family

ID=39324268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006193A KR100983070B1 (ko) 2006-10-27 2006-10-27 어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 명령을 기억하는 컴퓨터 판독 가능한 기억 매체, 정보 처리 장치, 및 메모리 컨트롤러

Country Status (6)

Country Link
US (1) US7853838B2 (ko)
EP (1) EP2077502A4 (ko)
JP (1) JP4893746B2 (ko)
KR (1) KR100983070B1 (ko)
CN (1) CN101529397B (ko)
WO (1) WO2008050455A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708837B (zh) * 2009-09-29 2014-07-09 盛群半导体股份有限公司 亮度补偿装置及方法
CN101853198B (zh) * 2010-05-11 2013-03-13 福建星网锐捷网络有限公司 地址总线的检测方法、设备和系统
US8201024B2 (en) 2010-05-17 2012-06-12 Microsoft Corporation Managing memory faults
US9032244B2 (en) 2012-11-16 2015-05-12 Microsoft Technology Licensing, Llc Memory segment remapping to address fragmentation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769599A (en) 1980-10-17 1982-04-28 Fujitsu Ltd Checking method of memory device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681757A (en) * 1970-06-10 1972-08-01 Cogar Corp System for utilizing data storage chips which contain operating and non-operating storage cells
JPS5528565A (en) 1978-08-19 1980-02-29 Fujitsu Ltd Memory system
JPS5764395A (en) 1980-09-30 1982-04-19 Toshiba Corp Memory device
JPS5936394A (ja) 1982-08-20 1984-02-28 Nec Corp 情報処理装置
JPH0680492B2 (ja) * 1984-09-29 1994-10-12 株式会社日立製作所 エラー回復方法
US4890224A (en) * 1986-06-27 1989-12-26 Hewlett-Packard Company Method and apparatus for fault tolerant communication within a computing system
US4937790A (en) * 1987-08-31 1990-06-26 Hitachi, Ltd. Semiconductor memory device
JPH0760413B2 (ja) * 1989-05-12 1995-06-28 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・システム
JPH05216771A (ja) * 1991-09-18 1993-08-27 Internatl Business Mach Corp <Ibm> データ処理装置内の重要データの回復可能性を保証する方法と装置
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
US5463643A (en) * 1994-03-07 1995-10-31 Dell Usa, L.P. Redundant memory channel array configuration with data striping and error correction capabilities
JP2000082010A (ja) * 1998-09-04 2000-03-21 Sharp Corp アドレス変換を有するデータ処理方法および装置
US6185708B1 (en) * 1998-11-27 2001-02-06 Advantest Corp. Maintenance free test system
JP3242890B2 (ja) * 1998-12-16 2001-12-25 株式会社ハギワラシスコム 記憶装置
KR100354437B1 (ko) * 2000-01-28 2002-09-28 삼성전자 주식회사 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
KR100374328B1 (ko) * 2000-06-03 2003-03-03 박현숙 칩 설계 검증 및 테스트 장치 및 방법
US6922798B2 (en) * 2002-07-31 2005-07-26 Intel Corporation Apparatus and methods for providing enhanced redundancy for an on-die cache
US6809972B2 (en) * 2003-03-13 2004-10-26 Infineon Technologies Ag Circuit technique for column redundancy fuse latches
DE102004036545B3 (de) * 2004-07-28 2006-03-16 Infineon Technologies Ag Integrierter Halbleiterspeicher mit redundanten Speicherzellen
US7380161B2 (en) * 2005-02-11 2008-05-27 International Business Machines Corporation Switching a defective signal line with a spare signal line without shutting down the computer system
KR100745074B1 (ko) * 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769599A (en) 1980-10-17 1982-04-28 Fujitsu Ltd Checking method of memory device

Also Published As

Publication number Publication date
EP2077502A1 (en) 2009-07-08
CN101529397A (zh) 2009-09-09
CN101529397B (zh) 2011-08-10
US7853838B2 (en) 2010-12-14
KR20090047544A (ko) 2009-05-12
EP2077502A4 (en) 2012-05-09
US20090276659A1 (en) 2009-11-05
WO2008050455A1 (fr) 2008-05-02
JP4893746B2 (ja) 2012-03-07
JPWO2008050455A1 (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
TWI421875B (zh) 記憶體故障預測系統和方法
US20090006745A1 (en) Accessing snapshot data image of a data mirroring volume
EP2966650A2 (en) Memory built-in self test for a data processing apparatus
JPS6229827B2 (ko)
KR100983070B1 (ko) 어드레스선 고장 처리 장치, 어드레스선 고장 처리 방법, 어드레스선 고장 처리 명령을 기억하는 컴퓨터 판독 가능한 기억 매체, 정보 처리 장치, 및 메모리 컨트롤러
KR20080010868A (ko) 램 테스트 및 고장처리 시스템
JPH09167120A (ja) 記憶装置の誤り訂正装置
JP2008071490A (ja) 半導体集積回路装置、ｉｃカードおよび検査装置
JP2001307497A (ja) 半導体集積回路装置
US20070179635A1 (en) Method and article of manufacure to persistently deconfigure connected elements
JP2008090969A (ja) リダンダンシ演算プログラムのデバッグシステムおよびプログラム
KR950012495B1 (ko) 메모리 진단장치 및 방법
CN110020565B (zh) 探头信息读取故障提示方法、装置、服务器和存储介质
JP2009070212A (ja) マルチプロセッサシステム
KR19980079439A (ko) 캐쉬 모듈 결함 격리 방법 및 시스템
JP2635637B2 (ja) システム内メモリの試験装置
JPH04125753A (ja) メモリのオンライン診断方式
JP2007018557A (ja) データ処理装置および救済解決定システム
JPH05120153A (ja) 交代メモリ制御方式
JP2010041788A (ja) ディジタル保護制御装置の試験支援装置
JPS59123056A (ja) 冗長機能自動切替システム
JPH01156834A (ja) チェック回路の診断装置
JPH0215352A (ja) 擬似障害代替診断方式
JP2000348001A (ja) メモリ制御回路及びそれに用いるメモリ障害検出方法並びにその制御プログラムを記録した記録媒体
JP2000330733A (ja) ディスクアレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee