CN101529397B - 地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器 - Google Patents

地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器 Download PDF

Info

Publication number
CN101529397B
CN101529397B CN2006800561921A CN200680056192A CN101529397B CN 101529397 B CN101529397 B CN 101529397B CN 2006800561921 A CN2006800561921 A CN 2006800561921A CN 200680056192 A CN200680056192 A CN 200680056192A CN 101529397 B CN101529397 B CN 101529397B
Authority
CN
China
Prior art keywords
address
address line
fail
branch
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800561921A
Other languages
English (en)
Other versions
CN101529397A (zh
Inventor
铃木贤司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101529397A publication Critical patent/CN101529397A/zh
Application granted granted Critical
Publication of CN101529397B publication Critical patent/CN101529397B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/85—Active fault masking without idle spares

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

包括在与存储器的高位比特连接的高位地址线上，连接从与该高位比特之外的低位比特连接的低位地址线分别分支的分支地址线，并切换来自高位地址线的输入与来自上述分支地址线的输入中的任一个以输出到高位比特的地址线代替电路，在检查与每个比特连接的地址线并确定了故障地址线的情况下，向地址线代替电路发出指示，以代替高位地址线，切换为从该故障地址线分支的分支地址线，由此在存储器的地址线发生了故障的情况下也能避免由存储器退化带来的大幅的存储器容量减少。

Description

地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器
技术领域
该发明涉及地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器。
背景技术
一直以来，存在如下计算机系统，即在中央处理单元(CPU：CentralProcessing Unit)以及I/O桥与存储器之间具有存储器控制器，在CPU以及I/O桥与存储器控制器之间使用系统地址总线以及系统数据总线连接，在存储器控制器与存储器之间连接存储器地址总线以及存储器数据总线。在这样的计算机系统中，在经由地址线与存储器控制器连接的存储器中产生了故障时，与该处理相关地执行各种方法。一般而言，对于配置大容量存储器的服务器，在存储器中产生了故障的情况下，采用分离产生了故障的存储器(存储器退化)、使用其他的存储器使系统重新起动的方法。
此外，在存储器的故障中，有存储器中配置的存储器单元(存储元件)的故障和与存储器连接的地址线的故障，当在存储器单元中产生了固定故障的情况下，已知利用ECC(Error Correcting Code：纠错码)纠正数据以避免存储器退化的方法，以及如专利文献1中公开的那样，例如，在向存储器写入的数据是固定的的情况下，某个单元产生故障，读出数据只能记录为“4”的情况下，执行地址线的替换以使写入数据为“4”，由此避免存储器单元的固定故障的方法等。
与此不同，在专利文献2中，公开了通过配置代替主存储器的辅助存储器来解除存储器的故障的存储器系统。在该情况下，在主存储器的存储器单元发生了故障时，以及在主存储器的地址线发生了故障时，都将地址线切换到辅助存储器以应对存储器的故障，因此能够避免主存储 器的退化。
专利文献1：日本特开昭59-036394号公报
专利文献2：日本特开昭55-028565号公报
但是，在使发生了故障的存储器退化的以往技术中，进行存储器退化后使系统重新起动，因此存在有时由于大幅的存储器容量减少使存储器变得不足，系统无法起动的问题。
此外，在避免存储器单元的固定故障的以往技术中存在如下问题，即虽然在存储器单元发生了故障的情况下，能进行避免存储器退化的处理，但对地址线的故障无法避免存储器退化。也就是说，在上述的以往技术中存在以下问题，即对存储器单元的固定故障能够利用数据纠正或地址线的替换来避免存储器退化，但无法应对存储器的地址线故障，因此必须进行存储器退化，重新起动系统。
此外，在配置辅助存储器的以往技术中存在如下问题，即在主存储器的存储器单元发生了故障时，以及在主存储器的地址线发生了故障时，都能够避免存储器退化，这仅限于配置了辅助存储器的情况，为了配置辅助存储器，成本增高，因此无法简单地避免存储器退化。
这样，上述的任一种以往技术都存在如下问题，即在存储器的地址线中产生了故障的情况下，发生由存储器退化带来的大幅的存储器容量减少。
发明内容
因此，本发明是为了解决上述以往技术的问题而完成的，目的是提供一种无须导入辅助存储器，在存储器的地址线发生了故障的情况下也能避免由存储器退化带来的大幅的存储器容量减少的地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器。
为了解决上述问题，而实现其目的，本发明之1涉及的地址线故障处理装置是一种处理与存储器的每个比特连接的地址线的故障的地址线故障处理装置，其特征在于包括：故障地址线确定单元，检查与所述每个比特连接的地址线以确定故障地址线；地址线代替单元，在与所述存储器的高位比特连接的高位地址线上连接各自从低位地址线分支的分支地址线，并切换来自所述高位地址线的输入与来自所述分支地址线的输入中的任一个以输出到所述高位比特，且该低位地址线是与该高位比特之外的低位比特连接的低位地址线；以及地址线代替指示单元，在通过所述故障地址线确定单元确定了发生了故障的低位地址线亦即故障地址线的情况下，向所述地址线代替单元发出指示以从所述高位地址线切换为从该故障地址线分支的所述分支地址线。
此外，本发明之2的特征在于：所述故障地址线确定单元在经由存储器地址总线与所述存储器连接的存储器控制器内确定所述故障地址线。
此外，本发明之3的特征在于：所述故障地址线确定单元在控制存储器控制器的存储器控制器控制装置中确定所述故障地址线。
此外，本发明之4的特征在于：还包括现有存储器容量指示单元，用以在通过所述地址线代替指示单元从所述高位地址线切换为从所述故障地址线分支的所述分支地址线的情况下，计算现有的存储器容量并向CPU和控制存储器控制器的存储器控制器控制装置指示。
此外，本发明之5是一种地址线故障处理方法，该方法是对以如下方式构成的地址线组处理地址线故障的地址线故障处理方法，该方式是：在与存储器的每个比特连接的地址线中，在与所述存储器的高位比特连接的高位地址线上连接各自从与低位地址线分支的分支地址线，并切换来自所述高位地址线的输入与来自所述分支地址线的输入中的任一个以输出到所述高位比特，且该低位地址线是与该高位比特之外的低位比特连接的低位地址线；该方法其特征在于包含：检查与所述每个比特连接的地址线以确定发生了故障的低位地址线亦即故障地址线的故障地址线确定步骤；以及在通过所述故障地址线确定步骤确定了所述故障地址线的情况下，向地址线代替单元发出指示，以从所述高位地址线切换为从该故障地址线分支的所述分支地址线的地址线代替指示步骤。
此外，本发明之6的信息处理装置，包括处理器、存储器、以及通过地址线与所述处理器及所述存储器连接并控制所述存储器的访问处 理的存储器控制器，其特征在于：所述存储器控制器包括：检查所述地址线以确定发生了故障的低位地址线亦即故障地址线的故障地址线确定单元；连接所述存储器的高位地址线和从所述存储器的低位地址线分支的分支地址线，并切换来自所述高位地址线的输入与来自所述分支地址线的输入的地址线切换单元；以及在通过所述故障地址线确定单元确定了所述故障地址线的情况下，向所述地址线切换单元发出指示，以从所述高位地址线切换为从该故障地址线分支的所述分支地址线的指示单元。
此外，本发明之7的存储器控制器，是连接在处理部与存储器之间，经由系统地址线从所述处理部接收系统地址，经由存储器地址线向所述存储器输出存储器地址并控制所述存储器的读写的存储器控制器，其特征在于包括：检测所述存储器地址线中是否发生了故障的检测单元；将提供给高位存储器地址线的所述存储器地址切换为所述系统地址的高位系统地址和所述系统地址的低位系统地址中的任一个的选择单元；以及在通过所述检测单元检测到了低位存储器地址线的故障发生的情况下，将提供给所述高位存储器地址线的所述高位系统地址切换为与检测到所述故障发生的所述低位存储器地址线对应的所述低位系统地址的单元。
根据本发明的实施例，通过牺牲高位地址线代替为低位地址线能够继续使用存储器，在存储器的地址线发生故障的情况下也能避免由存储器退化带来的大幅的存储器容量减少。
此外，根据本发明的实施例，在经由地址线与存储器连接的存储器控制器内确定故障地址线，因此能够在硬件上进行故障地址线的确定，与在存储器控制器之外(例如，管理卡内)确定的方法相比，能够缩短故障地址线的确定所需的时间。
此外，根据本发明的实施例，以在控制存储器控制器的存储器控制器控制装置中确定故障地址线为特征，因此能够利用固件实现故障地址线的确定，与在存储器控制器内确定的方法相比，能够避免配置复杂的电路。
此外，根据本发明的实施例，在代替高位地址线，切换为从故障地址线分支的分支地址线的情况下，计算现有的存储器容量并向CPU和管理卡指示，因此CPU和管理卡能够检测到地址线代替后的存储器容量，能够判断重新起动后的系统的结构等(例如，以现有的存储器容量是否能够进行系统的重新起动等)。
附图说明
图1是用于说明实施例1中的地址线故障处理装置的概要以及特征的图。
图2是表示实施例1中的地址线故障处理装置的结构的模块图。
图3是用于说明实施例1中的故障地址线确定部的处理过程的图。
图4是用于说明地址线代替电路、地址代替指示寄存器以及存储器容量指示寄存器的图。
图5是用于说明实施例1中的地址线故障处理装置的处理过程的图。
图6是表示实施例2中的地址线故障处理装置的结构的模块图。
图7是表示执行实施例1的地址线故障处理程序的计算机的图。
符号说明：1CPU；2系统地址总线；3系统数据总线；4I/O桥； 5存储器控制器；51写缓冲；52读缓冲；6存储器；7MMB；71故障地址线确定部；8存储器数据总线；9存储器地址总线；10地址线故障处理装置；11MMB I/F；12读信息寄存器；13地址代替指示寄存器；14地址线代替电路；15存储器容量指示寄存器；16写数据指示寄存器
具体实施方式
以下参照附图详细说明该发明涉及的地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器的实施例。另外，在下文中，按顺序说明实施例1中的地址线故障处理装置的结构以及处理过程、实施例1的效果，接着，与实施例1相同，按顺序说明实施例2涉及的地址线故障处理装置和实施例3涉及的地址线故障处理装置。
实施例1
术语的说明
首先，在开始时说明本实施例使用的主要术语。以下的实施例中使用的“MMB(Management board：管理卡)”是指监视CUP或存储器等硬件的状态，管理硬件结构的控制、硬件的初始设定、收集CPU错误信息等计算机系统的运用的装置，也称为“存储器控制器控制装置”。此外，“存储器控制器”是指存储器与CPU之间或者存储器与I/O桥之间的接口，经由系统总线按照来自CPU或I/O桥的命令，进行存储器的数据的读出、写入、存储器的刷新等控制。
实施例1中的地址线故障处理装置的概要以及特征
接着，使用图1具体说明实施例1中的地址线故障处理装置的主要特征。图1是用于说明实施例1中的地址线故障装置的概要以及特征的图。
实施例1中的地址线故障处理装置设置在图1的(A)所示的计算机系统中。即，这样的计算机系统构成为，在CPU以及I/O桥与存储器之间具有存储器控制器，将CPU以及I/O桥与存储器控制器之间使 用系统地址总线(SA[0]～SA[6])以及系统数据总线连接，将存储器控制器与存储器之间使用存储器地址总线(地址线：A[0]～A[6])以及存储器数据总线连接，此外，设置管理这些硬件的MMB。存储器控制器按照经由系统地址总线以及系统数据总线发送的来自CPU或I/O桥的命令，经由存储器数据总线以及存储器地址总线控制存储器，例如，按照写缓冲中存储的写入数据向存储器写入数据，从存储器读出数据并将该数据存储到读缓冲中。
在包括这样的结构的计算机系统中，实施例1中的地址线故障处理装置主要处理与128字节的存储器连接的7条(A[0]～A[6])地址线的故障，具有在存储器的地址线发生了故障的情况下也能避免由存储器退化带来的大幅的存储器容量减少的主要特征。
简单说明该主要特征如下：实施例1中的地址线故障处理装置设置地址线代替电路，该地址线代替电路用于在与存储器的高位比特连接的高位地址线上，连接从与该高位比特之外的低位比特连接的低位地址线分别分支的分支地址线，并切换来自高位地址线的输入与来自分支地址线的输入中的任一个以输出到高位比特。
具体而言，在图1的(A)所示的情况下，设置如下的地址线代替电路：在与高位比特bit[5]以及bit[6]连接的地址线上，连接从与低位比特bit[0]～bit[4]连接的地址线分别分支的分支地址线(参照图1的(A)所示的虚线箭头)，并切换来自针对bit[5]的系统地址总线SA[5]的输入与来自系统地址总线SA[0]～SA[4]的分支地址线的输入中的任一个以输出到地址线bit[5]的地址线代替电路，以及切换来自针对bit[6]的系统地址总线SA[6]的输入与来自系统地址总线SA[0]～SA[4]的分支地址线的输入中的任一个以输出到地址线bit[6]的地址线代替电路。
在这样的结构中，实施例1中的地址线故障处理装置检查与每个比特连接的地址线以确定故障地址线。即，实施例1中的地址线故障处理装置检查与图1的(A)所示的128字节的存储器连接的7条(A[0]～A[6])地址线以确定故障地址线。更具体而言，图1的(A)所示的MMB中设置的故障地址线确定部在计算机系统的电源接通后，检查所有地址线以确定故障地址线。
并且，实施例1中的地址线故障处理装置在确定了故障地址线的情况下，向地址线代替电路发出指示，以代替高位地址线，切换为从该故障地址线分支的分支地址线。在本实施例中，在确定了故障地址线的情况下，首先，向地址线代替电路发出指示，以代替地址线bit[6]，切换为从该故障地址线分支的分支地址线，在确定了多条故障地址线的情况下，向地址线代替电路发出指示，以按照地址线bit[6]、地址线bit[5]的顺序进行切换。
更具体而言，例如，如图1的(B)所示，实施例1中的地址线故障处理装置中设置的故障地址线确定部确定地址线bit[0]的故障后(参照图1的(B)的(1))，实施例1中的地址线故障处理装置按照后述的地址代替指示寄存器中存储的指示，停止地址线bit[0]的使用(参照图1的(B)的(2))，停止针对bit[6]的系统地址总线SA[6]的使用(参照图1的(B)的(3))，并进行切换，以代替来自针对bit[6]的系统地址总线SA[6]的输入，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6](参照图1的(B)的(4))。
并且，实施例1中的地址线故障处理装置在代替高位地址线，而切换为从故障地址线分支的分支地址线的情况下，计算现有的存储器容量并向CPU和管理卡指示(参照图1的(B)的(5))。即，如图1的(B)所示，在代替地址线bit[6]，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6]，而进行切换的情况下，计算现有的存储器容量为64字节并向CPU和管理卡指示。另外，在图1的(B)中，省略图1的(A)所示的CPU、I/O桥、写缓冲、读缓冲等。
根据这样的操作，实施例1中的地址线故障处理装置通过牺牲高位地址线以代替为低位地址线，能够继续进行该存储器的使用，如上述的主要特征那样，在存储器的地址线发生了故障的情况下也能避免由存储器退化带来的大幅的存储器容量减少。
实施例1中的地址线故障处理装置的结构
接着，使用图2～图4说明实施例1中的地址线故障处理装置。图2是表示实施例1中的地址线故障处理装置的结构的模块图，图3是用于说明实施例1中的故障地址线确定部的处理的图，图4是用于说明地 址线代替电路、地址代替指示寄存器以及存储器容量指示寄存器的图。
如图2所示，存储器控制器5包括MMB I/F 11、读信息寄存器12、写数据指示寄存器16、地址代替指示寄存器13、地址线代替电路14、存储器容量指示寄存器15，写缓冲51和读缓冲52。MMB7包括故障地址线确定部71。并且，存储器控制器5经由系统地址总线2以及系统数据总线3与CPU1以及I/O桥4连接，此外，存储器控制器5经由存储器数据总线8以及存储器地址总线9与存储器6连接。此外，管理计算机系统整体的运用的MMB7经由MMB I/F管理存储器控制器5的动作。
并且，实施例1中的地址线故障处理装置10如图2所示，特别是作为与本发明密切相关的部件，由位于存储器控制器5内的MMB I/F 11、读信息寄存器12、写数据指示寄存器16、地址代替指示寄存器13、地址线代替电路14以及存储器容量指示寄存器15、和位于MMB 7内的故障地址线确定部71构成。在此，故障地址线确定部71、地址线代替电路14、地址代替指示寄存器13、以及存储器容量指示寄存器15也分别称为“故障地址线确定单元”、“地址线代替单元”、“地址线代替指示单元”、“现有存储器容量指示单元”。
地址线代替电路14是如下的电路：在与存储器的高位比特连接的高位地址线上，连接从与该高位比特之外的低位比特连接的低位地址线分别分支的分支地址线，并切换来自高位地址线的输入与来自分支地址线的输入中的任一个以输出到高位比特。
具体而言，如图4所示，在包括7个比特的128字节的存储器6中，设置如下的地址线代替电路：在与高位比特bit[5]以及bit[6]连接的地址线上，连接从与低位比特bit[0]～bit[4]连接的地址线分别分支的分支地址线，切换来自针对bit[5]的系统地址总线SA[5]的输入与来自系统地址总线SA[0]～SA[4]的分支地址线的输入中的任一个以输出到地址线bit[5]的地址线代替电路，以及切换来自针对bit[6]的系统地址总线SA[6]的输入与来自系统地址总线SA[0]～SA[4]的分支地址线的输入中的任一个以输出到地址线bit[6]的地址线代替电路。
故障地址线确定部71检查与每个比特连接的地址线以确定故障地址线。即，实施例1中的地址线故障处理装置检查与图4所示的128字节的存储器6连接的7条(A[0]～A[6])地址线以确定故障地址线。具体而言，MMB7中设置的故障地址线确定部71在计算机系统的电源接通后，例如按照图3的处理过程检查所有地址线以确定故障地址线。
如图3所示，故障地址线确定部71在计算机系统的电源接通后(步骤S301肯定)，在存储器6的整个区域中写入全“0”(步骤S302)，为了开始地址线bit[0]即A[0]的检查，向0000000地址写入0101010(步骤S303)，接着，向bit[0]用地址(参照图3的上面的表)写入1010101(步骤S304)。并且，读出向0000000地址写入的数据(步骤S305)，判断读出的数据是否与0101010一致(步骤S306)，在不一致的情况下(步骤S306否定)，判断地址线bit[0]即A[0]有故障并记录该结果(步骤S310)。
与此相反，在读出的数据与0101010一致的情况(步骤S306肯定)下，接着读出向0000001地址写入的数据(步骤S307)，判断读出的数据是否与1010101一致(步骤S308)，在不一致的情况下(步骤S308否定)，判断地址线bit[0]即A[0]有故障并记录该结果(步骤S310)。
与此相反，在读出的数据与1010101一致的情况(步骤S308肯定)下，判断地址线bit[0]即A[0]正常并记录该结果(步骤S309)。据此，结束地址线bit[0]即A[0]的检查(步骤S311)，由于地址线bit[6]即A[6]的检查未结束(步骤S312否定)，所以接着，为了开始地址线bit[1]即A[1]的检查，向0000000地址写入0101010(步骤S313)，接着，向bit[1]用地址(参照图3的上面的表)写入1010101(步骤S304)。以下，关于A[1]也进行与A[0]相同的处理(步骤S305～步骤S310)。反复执行这一系列的处理，直到地址线bit[6]即A[6]的检查结束为止，在A[6]的检查结束后(步骤S312肯定)，结束处理。
即，故障地址线确定部71在计算机系统的电源接通后(步骤S301肯定)，经由MMB I/F 11取得经由写缓冲51存储在写数据指示寄存器16中的写入数据和经由读缓冲52存储在读信息寄存器12中的读入数据，执行上述处理，检查所有地址线以确定故障地址线，将确定的故障地址线的切换经由MMB I/F 11向地址代替指示寄存器13指示。例如，如图4的(A)所示，在确定了地址线bit[0]的故障后，指示停止地址线bit[0]的使用，停止针对bit[6]的系统地址总线SA[6]的使用，代替来自针对bit[6]的系统地址总线SA[6]的输入，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6]。
返回图2，地址代替指示寄存器13在确定了故障地址线的情况下，利用来自故障地址线确定部71的指示，向地址线代替电路发出指示，以代替高位地址线，切换为从该故障地址线分支的分支地址线，也称为“地址线代替指示单元”。在本实施例中，在确定了故障地址线的情况下，首先，向地址线代替电路发出指示，以代替地址线bit[6]，切换为从该故障地址线分支的分支地址线，在确定了多条故障地址线的情况下，向地址线代替电路发出指示，以按照地址线bit[6]、地址线bit[5]的顺序进行切换。
更具体而言，例如，如图4的(A)所示，在故障地址线确定部71确定了地址线bit[0]的故障后(参照图4的(A)的(1))，地址线代替电路14按照经由MMB I/F 11存储在地址代替指示寄存器13中的指示，停止地址线bit[0]的使用(参照图4的(A)的(2))，停止针对bit[6]的系统地址总线SA[6]的使用(参照图4的(A)的(3))，并进行切换，以代替来自针对bit[6]的系统地址总线SA[6]的输入，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6](参照图4的(A)的(4))。
此外，如图4的(B)所示，在故障地址线确定部71确定了地址线bit[0]以及地址线bit[3]的故障后(参照图4的(B)的(1))，地址线代替电路14按照经由MMB I/F 11存储在地址代替指示寄存器13中的指示，停止地址线bit[0]以及地址线bit[3]的使用(参照图4的(B)的(2))，停止针对bit[6]的系统地址总线SA[6]以及针对bit[5]的系统地址总线SA[5]的使用(参照图4的(B)的(3))，并进行切换，以代替来自针对bit[6]的系统地址总线SA[6]的输入，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6]，此外，进行切换，以代替来自针对bit[5]的系统地址总线SA[5]的输入，将来自系统地址总线SA[3]的分支地址线的输入输出到地址线bit[5](参照图4的(B)的(4))。
存储器容量指示寄存器15，在代替高位地址线，切换为从故障地址 线分支的分支地址线的情况下，计算现有的存储器容量并向CPU和管理卡指示。即，如图4的(A)所示，在代替地址线bit[6]，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6]而进行了切换情况下，计算现有的存储器容量为64字节并向CPU和管理卡指示(参照图4的(A)的(5))。此外，例如，如图4的(B)所示，在代替地址线bit[6]，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6]而进行切换，并代替来自针对bit[5]的系统地址总线SA[5]的输入，将来自系统地址总线SA[3]的分支地址线的输入输出到地址线bit[5]而进行了切换的情况下，计算现有的存储器容量为32字节并向CPU和管理卡指示(参照图4的(A)的(5))。
实施例1中的地址线故障处理装置的处理过程
接着，使用图5说明实施例1中的地址线故障处理装置10的处理。图5是表示实施例1中的地址线故障处理装置的处理过程的图。
首先，实施例1中的地址线故障处理装置10在计算机系统的电源接通后(步骤S501肯定)，设置在MMB7中的故障地址线确定部71例如按照上述图3所示的处理，检查与存储器6连接的地址线，确定故障地址线(步骤S502)。在此，如果没有确定故障地址线(步骤S502否定)，则结束处理。
与此相反，地址代替指示寄存器13在确定了故障地址线后(步骤S502肯定)，向地址线代替电路14指示进行地址线代替(步骤S503)。具体而言，在图4的(A)所示的情况下，由于确定了地址线bit[0]的故障，所以指示进行切换，以代替地址线bit[6]，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6]。
并且，存储器容量指示寄存器15向CPU 1和MMB 7指示计算出的现有存储器(步骤S504)，并结束处理。即，如图4的(A)所示，在代替地址线bit[6]，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6]而进行了切换的情况下，计算现有的存储器容量为64字节并向CPU和管理卡指示。
实施例1的效果
如上所述，根据实施例1，检查与每个比特连接的地址线以确定故障地址线，在与存储器6的高位比特连接的高位地址线上，连接从与该高位比特之外的低位比特连接的低位地址线分别分支的分支地址线，并切换来自高位地址线的输入与来自分支地址线的输入中的任一个，在确定了故障地址线的情况下，代替高位地址线，切换为从该故障地址线分支的上述分支地址线，因此牺牲高位地址线以代替为低位地址线，由此能够继续进行该存储器的使用，在存储器的地址线发生了故障的情况下也能避免由存储器退化带来的大幅的存储器容量减少。
此外，根据实施例1，在代替高位地址线，切换为从故障地址线分支的上述分支地址线的情况下，计算现有的存储器容量并向CPU和管理卡指示，因此CPU和管理卡能够检测到地址线代替后的存储器容量，能够判断重新起动后的系统的结构等(例如，以现有的存储器容量是否能够进行系统的重新起动等)。
此外，根据实施例1，在MMB7中包括故障地址线确定部71以确定故障地址线，因此能够利用固件实现故障地址线的确定，与在存储器控制器5内进行确定的方法相比，能够避免配置复杂的电路。
实施例2
在上述实施例中，说明了在MMB7中包括故障地址线确定部71的情况，在实施例2中，说明在存储器控制器5中包括故障地址线确定部71的情况。
实施例2中的地址线故障处理装置的结构
首先，在开始时使用图6说明实施例2中的地址线故障处理装置。图6是表示实施例2中的地址线故障处理装置的结构的模块图。
实施例2中的地址线故障处理装置10与图2所示的实施例1中的地址线故障处理装置10的结构相同，但故障地址线确定部71不包括在MMB7中，而是包括在存储器控制器5中这一点有所不同。以下以此为中心进行说明。
在实施例2中，计算机系统的电源接通后，故障地址线确定部71 经由位于存储器控制器5中的MMB I/F 11接收来自MMB7的“检查与存储器6连接的地址线以确定故障地址线”的命令，例如，按照上述的图3所示的处理，检查与存储器6连接的地址线，以确定故障地址线。另外，实施例2中的故障地址线确定部71不经由MMB I/F 11便可取得经由写缓冲51存储在写数据指示寄存器16中的写入数据和经由读缓冲52存储在读信息寄存器12中的读入数据，以确定故障地址线。
并且，故障地址线确定部71不经由MMB I/F 11便可向地址代替指示寄存器13指示已确定的故障地址线的切换。具体而言，在图4的(A)所示的情况下，由于确定了地址线bit[0]的故障，因此指示进行切换，以代替地址线bit[6]，将来自系统地址总线SA[0]的分支地址线的输入输出到地址线bit[6]。
实施例2的效果
如上所述，根据实施例2，在存储器控制器5内确定故障地址线，因此能够在硬件上进行故障地址线的确定，与在MMB7内进行确定的方法相比，能够缩短故障地址线的确定所需的时间。
实施例3
另外，在此之前说明了实施例1以及实施例2中的地址线故障处理装置，本发明在上述实施例以外还能以各种不同的方式实施。因此，在下文中，作为实施例3的地址线故障处理装置，将各种不同的实施例分为(1)～(7)进行说明。
(1)故障地址线的检查
在上述的实施例1以及实施例2中，说明了在计算机系统的电源接通时进行故障地址线的检查的情况，但本发明并不限定于此，也可以在计算机系统工作期间，每隔固定时间(例如，每隔1个小时)进行故障地址线的检查。
(2)存储器数
在上述的实施例1以及实施例2中，说明了包括一个存储器的计算机系统的情况，但本发明并不限定于此，在包括多个存储器的计算机系 统中，也可以为每个存储器在存储器控制器内设置地址线代替电路14，在检查每个存储器的地址线以确定故障地址线的情况下，利用与该故障地址线对应的地址线代替电路进行处理。
(3)现有存储器容量
在上述的实施例1以及实施例2中，说明了作为处理一条地址线的故障的结果，存储器容量减半的情况，例如，在DIMM(Dual In-lineMemory Module)等中，一条地址线共用行地址与列地址，因此在处理了一条地址线的故障的情况下，存储器容量变为四分之一。
(4)地址线代替电路
在上述的实施例1以及实施例2中，说明了在地址线代替电路14中分支到两条高位地址线的情况，但本发明并不限定于此，通常，同时有两条地址线发生故障的情况很少，因此也可以是分支到一条高位地址线的情况，与此不同，根据计算机系统中配置的存储器的整个容量进行判断，也可以是分支到三条以上的高位地址线的情况。
(5)MMB
在上述实施例2中，在电源接通时经由位于存储器控制器5中的MMB I/F 11从MMB7接收“检查与存储器6连接的地址线以确定故障地址线”的命令，但此处来自MMB7的命令也可以简单地是在电源接通后表示电源已稳定的情况的1比特的信号。或者一般地，也可以用输入到LSI的复位信号代替。此时，相当于MMB7的装置也可以用称作电源监视电路或复位电路的硬件来实现。
(6)系统结构等
此外，在本实施例中说明的各个处理中，作为自动进行的处理说明的处理的全部或者一部分也可以手动进行。例如，用户可以从键盘或触摸屏要求进行故障地址线的检查。此外，关于包含上述文字中或附图中表示的处理过程(例如，图3所示的地址线的检查顺序等)、控制过程、具体名称、各种数据或参数的信息，除了特别提到的情况外可以任意进行变更。
此外，图示的各装置的各结构要素是功能概念上的要素，在物理上不一定如图示那样构成。即，各装置的分散、结合的具体方式不受图示的方式限定(例如，图2的方式等)，其全部或一部分可以根据各种负载或使用情况等以任意的单位在功能上或物理上分散/结合而构成。此外，由各装置进行的各处理功能的全部或任意一部分可以由CPU以及该CPU分析执行的程序实现，或者可作为由布线逻辑构成的硬件实现。
(7)故障地址线处理程序
另外，在上述的实施例1以及实施例2中，说明了利用硬件逻辑实现各种处理的情况，但本发明并不限定于此，也可以由计算机执行预先准备的程序。因此，下面使用图7说明执行具有与上述实施例1所示的地址线故障处理装置10具有相同功能的地址线故障处理程序的计算机(MMB)的一个例子。图7是表示执行实施例1中的地址线故障处理程序的计算机的图。
如图7所示，作为信息处理装置的计算机700使用总线770等连接键盘710、显示器720、CPU730、ROM740、HDD750以及RAM760而构成，此外与由CPU1、I/O桥4、存储器控制器5、存储器6、系统地址总线2、系统数据总线3、存储器数据总线8以及存储器地址总线9构成的计算机连接。
ROM740中预先存储与上述实施例1所示的地址线故障处理装置10具有相同功能的地址线故障处理程序，即，如图7所示，预先存储故障地址线确定程序741、地址代替指示程序742、存储器容量指示程序743。另外，这些程序741～743与图2所示的地址线故障处理装置10的各结构要素相同，可以适当进行结合或分散。
并且，通过CPU730从ROM740中读出并执行这些程序741～743，如图7所示，各程序741～743作为故障地址线确定过程731、地址代替指示过程732、存储器容量指示过程733起作用。另外，各过程731～733与图2所示的故障地址线确定部71、地址代替指示寄存器13、存储器容量指示寄存器15分别对应。
此外，如图7所示，HDD750中设置读写信息数据751、地址线代 替指示数据752和存储器容量数据753。该读写信息数据751对应于图2中使用的读信息寄存器12以及写数据指示寄存器16，地址线代替指示数据752对应于地址代替指示寄存器13存储的地址线代替指示，存储器容量数据753对应于存储的现有存储器容量。并且，CPU730对读写信息数据751登记读写信息数据761，对地址线代替指示数据752登记地址线代替指示数据762，对存储器容量数据753登记存储器容量数据763，基于该读写信息数据761、地址线代替指示数据762和存储器容量数据763执行地址线故障处理。
另外，上述的各程序741～743不一定从最初起便存储在ROM740中，也可以例如在插入到计算机700中的软盘(FD)、CD-ROM、MO盘、DVD盘、磁光盘、IC卡等“可移动用物理介质”，或者在计算机700的内外包括的HDD等“固定用物理介质”，此外，也可以在经由公共线路、因特网、LAN、WAN等与计算机700连接的“其他计算机(或服务器)”等中存储各程序，计算机700从它们读出各程序并执行。
产业上的可利用性
如上所述，本发明涉及的地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器在处理与存储器的每个比特连接的地址线的故障的情况中是有用的，特别适于在存储器的地址线发生了故障的情况下也能避免由存储器退化带来的大幅的存储器容量减少。

Claims (7)

1.一种处理与存储器的每个比特连接的地址线的故障的地址线故障处理装置，其特征在于包括：
故障地址线确定单元，检查与所述每个比特连接的地址线以确定故障地址线；
地址线代替单元，在与所述存储器的高位比特连接的高位地址线上连接各自从低位地址线分支的分支地址线，并切换来自所述高位地址线的输入与来自所述分支地址线的输入中的任一个以输出到所述高位比特，且该低位地址线是与该高位比特之外的低位比特连接的低位地址线；以及
地址线代替指示单元，在通过所述故障地址线确定单元确定了发生了故障的低位地址线亦即故障地址线的情况下，向所述地址线代替单元发出指示以从所述高位地址线切换为从该故障地址线分支的所述分支地址线。
2.根据权利要求1所述的地址线故障处理装置，其特征在于：
所述故障地址线确定单元在经由存储器地址总线与所述存储器连接的存储器控制器内确定所述故障地址线。
3.根据权利要求1所述的地址线故障处理装置，其特征在于：
所述故障地址线确定单元在控制存储器控制器的存储器控制器控制装置中确定所述故障地址线。
4.根据权利要求1所述的地址线故障处理装置，其特征在于：
还包括现有存储器容量指示单元，用以在通过所述地址线代替指示单元从所述高位地址线切换为从所述故障地址线分支的所述分支地址线的情况下，计算现有的存储器容量并向CPU和控制存储器控制器的存储器控制器控制装置指示。
5.一种地址线故障处理方法，该方法是对以如下方式构成的地址线组处理地址线故障的地址线故障处理方法，该方式是：在与存储器的每个比特连接的地址线中，在与所述存储器的高位比特连接的高位地址线上连接各自从低位地址线分支的分支地址线，并切换来自所述高位地址线的输入与来自所述分支地址线的输入中的任一个以输出到所述高位比特，且该低位地址线是与该高位比特之外的低位比特连接的低位地址线；该方法其特征在于包含：
检查与所述每个比特连接的地址线以确定发生了故障的低位地址线亦即故障地址线的故障地址线确定步骤；以及
在通过所述故障地址线确定步骤确定了所述故障地址线的情况下，发出指示，以从所述高位地址线切换为从该故障地址线分支的所述分支地址线的地址线代替指示步骤。
6.一种信息处理装置，该装置包括处理器、存储器、以及通过地址线与所述处理器及所述存储器连接并控制所述存储器的访问处理的存储器控制器，其特征在于：
所述存储器控制器包括：
检查所述地址线以确定发生了故障的低位地址线亦即故障地址线的故障地址线确定单元；
连接所述存储器的高位地址线和从所述存储器的低位地址线分支的分支地址线，并切换来自所述高位地址线的输入与来自所述分支地址线的输入的地址线切换单元；以及
在通过所述故障地址线确定单元确定了所述故障地址线的情况下，向所述地址线切换单元发出指示，以从所述高位地址线切换为从该故障地址线分支的所述分支地址线的指示单元。
7.一种存储器控制器，该存储器控制器是连接在处理部与存储器之间，经由系统地址线从所述处理部接收系统地址，经由存储器地址线向所述存储器输出存储器地址并控制所述存储器的读写的存储器控制器，其特征在于包括：
检测所述存储器地址线中是否发生了故障的检测单元；
将提供给高位存储器地址线的所述存储器地址切换为所述系统地址的高位系统地址和所述系统地址的低位系统地址中的任一个的选择单元；以及
在通过所述检测单元检测到了低位存储器地址线的故障发生的情况下，将提供给所述高位存储器地址线的所述高位系统地址切换为与检测到所述故障发生的所述低位存储器地址线对应的所述低位系统地址的单元。
CN2006800561921A 2006-10-27 2006-10-27 地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器 Expired - Fee Related CN101529397B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/321566 WO2008050455A1 (fr) 2006-10-27 2006-10-27 Appareil de traitement d'anomalies de lignes d'adresses, procédé de traitement d'anomalies de lignes d'adresses, programme de traitement d'anomalies de lignes d'adresses, appareil de traitement d'informations et unité de commande de mémoire

Publications (2)

Publication Number Publication Date
CN101529397A CN101529397A (zh) 2009-09-09
CN101529397B true CN101529397B (zh) 2011-08-10

Family

ID=39324268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800561921A Expired - Fee Related CN101529397B (zh) 2006-10-27 2006-10-27 地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器

Country Status (6)

Country Link
US (1) US7853838B2 (zh)
EP (1) EP2077502A4 (zh)
JP (1) JP4893746B2 (zh)
KR (1) KR100983070B1 (zh)
CN (1) CN101529397B (zh)
WO (1) WO2008050455A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708837B (zh) * 2009-09-29 2014-07-09 盛群半导体股份有限公司 亮度补偿装置及方法
CN101853198B (zh) * 2010-05-11 2013-03-13 福建星网锐捷网络有限公司 地址总线的检测方法、设备和系统
US8201024B2 (en) 2010-05-17 2012-06-12 Microsoft Corporation Managing memory faults
US9032244B2 (en) 2012-11-16 2015-05-12 Microsoft Technology Licensing, Llc Memory segment remapping to address fragmentation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127022C (zh) * 1998-09-04 2003-11-05 夏普公司 具有地址变换的数据处理方法及设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681757A (en) * 1970-06-10 1972-08-01 Cogar Corp System for utilizing data storage chips which contain operating and non-operating storage cells
JPS5528565A (en) 1978-08-19 1980-02-29 Fujitsu Ltd Memory system
JPS5764395A (en) 1980-09-30 1982-04-19 Toshiba Corp Memory device
JPS6019080B2 (ja) 1980-10-17 1985-05-14 富士通株式会社 記憶装置のチェック方法
JPS5936394A (ja) 1982-08-20 1984-02-28 Nec Corp 情報処理装置
JPH0680492B2 (ja) * 1984-09-29 1994-10-12 株式会社日立製作所 エラー回復方法
US4890224A (en) * 1986-06-27 1989-12-26 Hewlett-Packard Company Method and apparatus for fault tolerant communication within a computing system
US4937790A (en) * 1987-08-31 1990-06-26 Hitachi, Ltd. Semiconductor memory device
JPH0760413B2 (ja) * 1989-05-12 1995-06-28 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・システム
JPH05216771A (ja) * 1991-09-18 1993-08-27 Internatl Business Mach Corp <Ibm> データ処理装置内の重要データの回復可能性を保証する方法と装置
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
US5463643A (en) * 1994-03-07 1995-10-31 Dell Usa, L.P. Redundant memory channel array configuration with data striping and error correction capabilities
US6185708B1 (en) * 1998-11-27 2001-02-06 Advantest Corp. Maintenance free test system
JP3242890B2 (ja) * 1998-12-16 2001-12-25 株式会社ハギワラシスコム 記憶装置
KR100354437B1 (ko) * 2000-01-28 2002-09-28 삼성전자 주식회사 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
KR100374328B1 (ko) * 2000-06-03 2003-03-03 박현숙 칩 설계 검증 및 테스트 장치 및 방법
US6922798B2 (en) * 2002-07-31 2005-07-26 Intel Corporation Apparatus and methods for providing enhanced redundancy for an on-die cache
US6809972B2 (en) * 2003-03-13 2004-10-26 Infineon Technologies Ag Circuit technique for column redundancy fuse latches
DE102004036545B3 (de) * 2004-07-28 2006-03-16 Infineon Technologies Ag Integrierter Halbleiterspeicher mit redundanten Speicherzellen
US7380161B2 (en) * 2005-02-11 2008-05-27 International Business Machines Corporation Switching a defective signal line with a spare signal line without shutting down the computer system
KR100745074B1 (ko) * 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127022C (zh) * 1998-09-04 2003-11-05 夏普公司 具有地址变换的数据处理方法及设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP昭57-69599A 1982.04.28
JP昭59-36394A 1984.02.28

Also Published As

Publication number Publication date
EP2077502A1 (en) 2009-07-08
WO2008050455A1 (fr) 2008-05-02
KR20090047544A (ko) 2009-05-12
JPWO2008050455A1 (ja) 2010-02-25
KR100983070B1 (ko) 2010-09-20
US7853838B2 (en) 2010-12-14
JP4893746B2 (ja) 2012-03-07
EP2077502A4 (en) 2012-05-09
US20090276659A1 (en) 2009-11-05
CN101529397A (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
US7487397B2 (en) Method for cache correction using functional tests translated to fuse repair
CN100363907C (zh) 用于识别局部损坏存储器的自测试方法和装置
US9449717B2 (en) Memory built-in self-test for a data processing apparatus
US20050160311A1 (en) Restoring access to a failed data storage device in a redundant memory system
US7107493B2 (en) System and method for testing for memory errors in a computer system
JPS6229827B2 (zh)
KR20130050362A (ko) 어드레스 스와핑을 통한 동적 물리적 메모리 대체
CN104572517A (zh) 提供被请求数据的方法、控制器以及计算机系统
JP2000181805A (ja) 記憶装置
CN1841547B (zh) 识别故障模块的方法及装置
JP2008269142A (ja) ディスクアレイ装置
CN101529397B (zh) 地址线故障处理装置、地址线故障处理方法、地址线故障处理程序、信息处理装置以及存储器控制器
US7689891B2 (en) Method and system for handling stuck bits in cache directories
JP5910356B2 (ja) 電子装置、電子装置制御方法及び電子装置制御プログラム
JP2007058450A (ja) 半導体集積回路
CN101364201A (zh) 实时监测设备及其方法
JP4749812B2 (ja) 試験装置
CN101206896B (zh) 写遗漏检测器和写遗漏检测方法
KR20000000990A (ko) 에러 검출장치
JP4295859B2 (ja) 半導体デバイス試験システム
KR100331042B1 (ko) 통신시스템에서의 이중화 저장장치
JPH06250933A (ja) 情報処理装置および主記憶装置のアクセス制御方法
JPH10161939A (ja) メモリ制御装置
KR19980045948A (ko) Raid 시스템에서 디스크 장착상태 변경 검출장치 및 검출방법
JP2001307498A (ja) メモリチェック装置及びメモリチェック方法並びに記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110810

Termination date: 20151027

EXPY Termination of patent right or utility model