TWI421875B - 記憶體故障預測系統和方法 - Google Patents

記憶體故障預測系統和方法 Download PDF

Info

Publication number
TWI421875B
TWI421875B TW098118848A TW98118848A TWI421875B TW I421875 B TWI421875 B TW I421875B TW 098118848 A TW098118848 A TW 098118848A TW 98118848 A TW98118848 A TW 98118848A TW I421875 B TWI421875 B TW I421875B
Authority
TW
Taiwan
Prior art keywords
test
column
rate
renew
renewed
Prior art date
Application number
TW098118848A
Other languages
English (en)
Other versions
TW201003662A (en
Inventor
Layne Bunker
Ebrahim Hargan
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201003662A publication Critical patent/TW201003662A/zh
Application granted granted Critical
Publication of TWI421875B publication Critical patent/TWI421875B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Description

記憶體故障預測系統和方法
本發明係關於記憶體裝置，且更特定言之，在各種實施例中，係關於一種用於在記憶體裝置故障發生之前預測記憶體故障以允許在記憶體裝置故障發生前採取校正動作之系統及方法。
各種各樣之記憶體裝置存在於電子系統中。舉例而言，動態隨機存取記憶體裝置(「DRAM」)通常用作電腦系統中之系統記憶體。雖然DRAM裝置高度可靠，但其有時仍發生故障。普通DRAM裝置故障模式為資料保留錯誤，其在記憶體裝置不能儲存資料歷經充分持續時間週期時產生。如此項技術中眾所熟之，DRAM單元必須經週期性地再新以保留。資料保留錯誤常由DRAM記憶體單元不能在再新之間保留資料而導致。
一般在電腦系統之「啟動」期間測試用於電腦系統中之DRAM裝置。然而，即使DRAM裝置在啟動期間通過測試，其在隨後使用期間仍可能故障。DRAM裝置故障通常不造成太多問題，因為可簡單切斷系統電源及藉由獲得及安裝新DRAM裝置來修復系統。雖然當安裝DRAM裝置時必須關閉系統，但彼亦通常不是問題。然而，存在在不造成某些更大之問題的情況下不能關閉的系統。舉例而言，關閉用於伺服自動櫃員機(「ATM」)之網路的電腦將使ATM機在進行修復之整個時期變得不能使用。另一實例由用作電腦系統中之系統記憶體之DRAM裝置的故障而導致，該電腦系統執行可能需要很長時間(諸如若干星期)來完成之計算。若DRAM裝置故障湧入計算，則常有必要在替換故障DRAM裝置之後重複整個計算。遺憾地，不存在適當技術來減輕該等DRAM故障之不利效應。
因此需要(例如)在使用含有DRAM裝置之電子系統(諸如電腦系統)期間，降低發生意外記憶體裝置故障之風險的系統及方法。
圖1中展示根據本發明之一項實施例之DRAM裝置10。如下文更詳細解釋，DRAM裝置10包括用於在故障實際發生之前預測DRAM故障的電路。結果，存在足夠時間用於採取適當校正動作。DRAM裝置10藉由依序測試DRAM單元之每一列來預測DRAM故障。在每一列之測試期間，將儲存於列中之資料儲存於替代儲存位置中，且以測試速率再新受測試之列中的DRAM單元，該測試速率慢於在正常再新期間使用之速率。在經延長之再新間隔之後，讀取列中之DRAM單元，且比較自該等單元讀取之資料與儲存於替代儲存位置處之資料。若資料不匹配，則提供未來故障警報。
進一步參看圖1，DRAM裝置10包括DRAM記憶體單元陣列14，該等DRAM記憶體單元以習知方式排列成列及行。陣列14中之DRAM單元耦接至一組感測放大器18，感測放大器中之一者通常經提供用於記憶體單元之各行。一般針對回應於由DRAM裝置10接收且由指令解碼器(未圖示)解碼之記憶體指令所進行的讀取或寫入操作來存取陣列14中之DRAM單元。接著自DRAM單元讀取資料或將資料寫入至DRAM單元，該等DRAM單元由列及行位址識別。列及行位址一般經由位址匯流排(未圖示)應用於DRAM裝置10，且藉由列及行解碼器(未圖示)解碼。列解碼器解碼列位址以選擇陣列14中之DRAM單元的列，且行解碼器解碼行位址以選擇陣列14中之DRAM單元的行。
DRAM裝置10包括應力控制器24，其控制DRAM裝置之操作以預測未來故障，如下文更詳細解釋。DRAM裝置亦包括測試計數器26，其經增量以當測試每一列時依序提供列位址。將當前受測試之列的位址應用於引導邏輯22，引導邏輯22在接收來自自動再新計數器20的當前受測試之列的位址時將彼位址再映射至保持列28。結果，當自動再新計數器20輸出受測試之列的位址時，將該位址再映射至保持列28，因此受測試之列未經再新。取而代之，保持列28經再新。如下文更詳細解釋，保持列28為儲存於受測試之列中之資料的儲存之處，因此在測試期間無資料損失。雖然圖1之實施例中使用專用保持列28，但在其他實施例中用於儲存來自受測試之列的資料之列為經動態選擇的。
DRAM裝置10亦包括再新應力計數器30，其藉由位址比較器34而經增量。位址比較器34接收來自自動再新計數器20的被再新之列的位址，且自測試計數器26接收受測試之列的位址。若位址匹配，則位址比較器34輸出使再新應力計數器30增量之信號。再新應力計數器30以此方式持續追蹤已快速處理受測試之列之再新的次數。當再新應力計數器30之計數到達特定(亦即，預定)數目時，其將一「列完成」信號輸出至應力控制器24以指示已完成該列之測試。應力控制器24接著將一信號發出至測試計數器26，此使測試計數器26增量至待測試之下一列的位址。
如上文所提及，在測試DRAM單元之每一列之前，將儲存於彼列中之資料傳送至保持列28。此藉由應力控制器24將一信號輸出至列複製控制器38而實現。列複製控制器38將一信號輸出至引導邏輯22及列解碼器40，此使待測試之列經致動而使得彼列中之資料自感測放大器18輸出。引導邏輯22接著致動保持列28，使得自感測放大器18輸出之資料儲存於保持列28中。
當感測放大器18輸出儲存於待測試之列中的資料時，資料由產生對應於該資料之循環冗餘檢查「CRC」值的CRC產生器44接收。接著在對儲存彼資料之列之測試期間該CRC值儲存於CRC儲存裝置46(諸如習知暫存器)中。當每一列之測試完成時，再新應力計數器30將一信號輸出至應力控制器24。應力控制器24接著將一信號輸出至引導邏輯22，此再次致動受測試之列。接著藉由感測放大器18輸出在測試期間儲存於彼列中之資料，且CRC產生器44產生對應於彼資料之CRC值。將所產生之CRC值應用於CRC比較器48，CRC比較器48亦接收儲存於CRC儲存裝置46中之CRC值。若匹配(此指示儘管快速處理了若干次再新但受測試之列仍能夠在測試期間保留所儲存之資料)，則CRC比較器48將一通過信號輸出至應力控制器24。應力控制器24藉由將一信號應用於測試計數器26來進行回應，此使測試計數器26增量至待測試之下一列的位址。
若儲存於受測試之列中的資料在測試結束時與測試前儲存於該列中之資料不匹配，則對應於不同資料之CRC值將不匹配。結果，CRC比較器48將將一「失敗」信號輸出至應力控制器24。應力控制器24接著將一信號發出至列修復邏輯50，此使陣列14中之記憶體單元之冗餘列取代故障列。此可藉由程式化列修復邏輯50以將故障列之位址重映射至取代故障列的冗餘列之位址而實現。然而，在其他實施例中，應力控制器24使得可採取其他類型之校正動作。舉例而言，應力控制器24可將一信號輸出至諸如時鐘產生器之電路(未圖示)，該時鐘產生器產生一使自動再新計數器20增量以使其更快增量之信號。進行此操作減小再新間隔，因此故障列中之記憶體單元經更頻繁地再新。亦可採取其他類型之校正動作。
圖2中展示根據本發明之另一實施例之測試陣列14中之記憶體單元的方法。在此方法中，在步驟60處回應於偵測自動再新指令而起始該測試。接著在步驟64處自測試計數器26獲得待測試之列的位址，且在步驟66處將儲存於該受測試之列中的資料傳送至保持列28。在步驟68處，引導邏輯22使該受測試之列的位址映射(例如，重定向)至保持列28之位址，使得每當自動再新計數器20輸出該受測試之列的位址，該引導邏輯可使該保持列被再新。結果，保持列28以正常再新速率再新。又，在步驟70處，在快速處理受測試之列的再新之前，CRC產生器44產生一CRC值且使該CRC值儲存於CRC儲存裝置46中。此CRC值對應於來自受測試之列的資料，該資料在步驟66處儲存於保持列28中。在步驟72處，如上文所解釋，經由若干次再新循環使再新位址計數器26增量，其中每當快速處理受測試之列的一再新便使再新應力計數器30增量。當再新測試計數器30到達特定計數時，讀取儲存於受測試之列中的資料，且在步驟74處計算CRC值。在步驟78處，CRC比較器48比較測試前產生的CRC值與測試後產生的CRC值。若CRC值不匹配，則在步驟80處進行判定是否存在任何可修復之剩餘列或採取其他校正動作。若如此，則在步驟82處採取校正動作。舉例而言，此校正動作可為：藉由將存取映射至冗餘列或藉由增加再新速率而使列修復邏輯50修復列。若不存在可修復之列或不採取其他修正動作，則在步驟84處產生一信號以提供應立即替換記憶體裝置(例如，記憶體模組)之警告。接著將在步驟66處儲存於保持列28中之資料複製至剛在步驟86處測試過之記憶體單元之列，使得該列現將儲存正確資料。在步驟88處，接著使測試計數器26進階至下一待測試之列的位址。
返回步驟78，若判定測試前自儲存於受測試之列中之資料產生的CRC值與測試後自儲存於彼列中之資料產生的CRC值匹配，則將儲存於保持列中之資料複製回至在步驟86處受測試之列，且如上文所解釋，在步驟88處使測試計數器進階。然而，在一些實施例中，若測試後自儲存於受測試之列中之資料產生的CRC與測試前自儲存於該列中之資料產生的CRC匹配，則該方法自步驟78直接前進至步驟88，因為該受測試之列將儲存正確資料因而使步驟86不必要。
記憶體裝置10或根據本發明之一些其他實施例之記憶體裝置可用於各種各樣的電子系統中。舉例而言，記憶體裝置10用於如圖3所示之電腦系統100中。電腦系統100包括處理器102，其用於執行各種計算功能，諸如執行特定軟體以執行特定計算或任務。處理器102包括處理器匯流排104，其一般包括：位址匯流排、控制匯流排及資料匯流排。另外，電腦系統100包括一或多個輸入裝置114(諸如鍵盤或滑鼠)，其耦接至處理器102以允許操作者與電腦系統100建立介面。通常，電腦系統100亦包括耦接至處理器102之一或多個輸出裝置116，該等輸出裝置通常為印表機或視訊終端機。一或多個資料儲存裝置118通常亦耦接至處理器102，以允許處理器102將資料儲存於內部或外部儲存媒體(未圖示)中或自該內部或外部儲存媒體擷取資料。典型儲存裝置118之實例包括硬碟及軟性磁碟、卡式磁帶及緊密光碟-唯讀記憶體(CD-ROM)。處理器102通常亦耦接至快取記憶體126，其通常為靜態隨機存取記憶體(「SRAM」)。最後，處理器經由記憶體控制器130耦接至記憶體裝置10。根據本發明之一項實施例，記憶體控制器130耦接至記憶體裝置132，諸如圖1之記憶體裝置10。記憶體裝置132經由控制匯流排134及位址匯流排138耦接至記憶體控制器130。資料匯流排140自記憶體裝置132直接(如圖所示)或經由記憶體控制器130或藉由一些其他構件而耦接至處理器流排104。
自前述內容應瞭解，雖然本文中已為說明之目的而描述本發明之特定實施例，但在不脫離本發明之精神及範疇的情況下可進行各種修改。舉例而言，雖然已在用於預測由資料保留問題導致之DRAM裝置故障之系統的上下文中描述記憶體故障預測系統及方法，但其亦可應用於預測DRAM裝置或其他類型之記憶體裝置中的多種其他問題。舉例而言，其可用於預測快閃記憶體裝置中之故障。替代以逐列為基礎測試及修復快閃記憶體單元，可以逐區塊或其他為基礎來測試及修復快閃記憶體單元。在該狀況中，在測試期間，儲存於待測試之區塊中的資料將傳送至保持區塊。接著比較儲存於彼處之資料或資料之壓縮版本(諸如CRC值)與在測試完成之後由儲存於區塊中之資料產生的資料或資料之壓縮版本(諸如CRC值)。因為快閃記憶體單元無需再新，所以可以除藉由降低再新速率之外的方式來測試(例如，加應力)快閃記憶體單元。舉例而言，可抹除區塊中之記憶體單元且接著以在正常操作期間一般不使用之方式重寫區塊中之記憶體單元，諸如藉由使字線電壓自一般用於寫入操作之字線電壓變更。又，雖然在測試及再新記憶體單元之列的上下文中解釋系統及方法，但應理解可在其他類型之群組中測試及/或再新記憶體單元。最後，雖然經預測之故障可為事故，但其亦可為對未達到事故之記憶體單元或記憶體裝置之效能的限制。熟習此項技術者將顯而易見其他變化及替代。因此，本發明除如由隨附申請專利範圍所限制之外不受限制。
10．．．DRAM裝置、記憶體裝置
14．．．DRAM記憶體單元陣列
18．．．感測放大器
20．．．自動再新計數器
22．．．引導邏輯
24．．．應力控制器
26．．．測試計數器、再新位址計數器
28．．．保持列
30．．．再新應力計數器、再新測試計數器
34．．．位址比較器
38．．．列複製控制器
40．．．列解碼器
44．．．CRC產生器
46．．．CRC儲存裝置
48．．．CRC比較器
50．．．列修復邏輯
100．．．電腦系統
102．．．處理器
104．．．處理器匯流排
114．．．輸入裝置
116．．．輸出裝置
118．．．資料儲存裝置
126．．．快取記憶體
130．．．記憶體控制器
132．．．記憶體裝置
134．．．控制匯流排
138．．．位址匯流排
140．．．資料匯流排
圖1為根據本發明之一項實施例之含有記憶體故障預測系統之記憶體裝置的方塊圖；圖2為根據本發明之一項實施例之用於預測記憶體裝置故障之方法的流程圖；圖3為根據本發明之一實施例之含有記憶體裝置之電腦系統的方塊圖。
10．．．DRAM裝置、記憶體裝置
14．．．DRAM記憶體單元陣列
18．．．感測放大器
20．．．自動再新計數器
22．．．引導邏輯
24．．．應力控制器
26．．．測試計數器、再新位址計數器
28．．．保持列
30．．．再新應力計數器、再新測試計數器
34．．．位址比較器
38．．．列複製控制器
40．．．列解碼器
44．．．循環冗餘檢查(CRC)產生器
46．．．循環冗餘檢查(CRC)儲存裝置
48．．．循環冗餘檢查(CRC)比較器
50．．．列修復邏輯

Claims (19)

  1. 一種用於預測一記憶體單元陣列中之故障的系統，其包含：一儲存裝置，其具有足夠容量來儲存在該陣列中之記憶體單元的一列中儲存之資料；再新電路，其可操作以再新該陣列中之記憶體單元的列，該再新電路係可操作以按一測試再新速率再新該陣列中之記憶體單元的一受測試之列，且按一正常再新速率再新該陣列中之記憶體單元的該等剩餘列，該正常再新速率實質上快於該測試再新速率；資料傳送電路，其耦接至該記憶體單元陣列及該儲存裝置，該資料傳送電路係可操作以在該再新電路按該測試再新速率再新該受測試之列之前將儲存於該受測試之列中的該資料複製至該儲存裝置；資料比較電路，其耦接至該記憶體單元陣列及該儲存裝置，該資料比較電路係可操作以在已按該測試再新速率再新該受測試之列之後，比較儲存於該儲存裝置中之該資料中的至少一些與儲存於該受測試之列中之該資料中的至少一些，該資料比較電路係進一步可操作以在若該資料比較電路判定在已按該測試再新速率再新該受測試之列之後儲存於該儲存裝置中之該資料中的至少一些與儲存於該受測試之列中的該資料不匹配，則產生一故障指示；及耦接至該比較電路之列修復邏輯，該列修復邏輯係可 操作以回應於該故障指示以將對該受測試之列的存取重映射至記憶體單元之一冗餘列。
  2. 如請求項1之系統，其中該儲存裝置包含在該記憶體單元陣列中的記憶體單元之一列。
  3. 如請求項1之系統，其中該再新電路包含：一再新計數器，其可操作以當該再新計數器經增量時產生一列位址序列；一測試計數器，其可操作以輸出對應於記憶體單元之一受測試之列的一測試列位址；及引導邏輯，其經耦接以自該再新計數器接收該等列位址及自該測試計數器接收該測試列位址，該引導邏輯係可操作以：若自該再新計數器接收之該列位址與該測試列位址不匹配，則再新在對應於自該再新計數器接收之該列位址的該列中之該等記憶體單元，且若自該再新計數器接收之該列位址與該測試列位址匹配，則制止再新在對應於自該再新計數器接收之該列位址的該列中之該等記憶體單元。
  4. 如請求項3之系統，其進一步包含一再新應力計數器，其可操作以回應於自該再新計數器接收之該列位址與該測試列位址匹配而增量，該再新應力計數器係可操作以回應於被增量至一特定值來以信號通知對記憶體單元之該受測試之列之該測試的結束。
  5. 如請求項1之系統，其中該資料比較電路包含：一循環冗餘檢查(CRC)產生器，其可操作以在該再新 電路按該測試再新速率再新該受測試之列之前產生一測試前CRC值，該測試前CRC值對應於儲存於記憶體單元之該受測試之列中的該資料；且在該再新電路已按該測試再新速率再新該受測試之列之後產生一測試後CRC值，該測試後CRC值對應於儲存於記憶體單元之該受測試之列中的該資料；一CRC儲存裝置，其耦接至該CRC產生器，該CRC儲存裝置係可操作以當按該測試再新速率再新記憶體單元之該受測試之列時儲存該測試前CRC值；及CRC比較電路，其耦接至該CRC產生器及該CRC儲存裝置，該CRC比較電路係可操作以比較儲存於該CRC儲存裝置中之該測試前CRC值與該測試後CRC值。
  6. 一種用於管理記憶體裝置故障之系統，其包含：一儲存裝置；測試電路，其可操作以依序測試記憶體單元之複數個群組中之每一者來偵測一故障，該測試電路以一可能引起儲存於記憶體單元之該受測試群組中之資料損失的方式測試記憶體單元之該受測試群組，該測試電路係可操作以在記憶體單元之該受測試群組已通過該測試的情況下提供一通過指示，且在記憶體單元之該受測試群組未通過該測試的情況下提供一故障指示；資料傳送電路，其耦接至記憶體單元之該等群組及該儲存裝置，該資料傳送電路係可操作以在測試記憶體單元的該群組之前將儲存於記憶體單元之該受測試群組中 之該資料複製至該儲存裝置；及校正動作電路，其耦接至該測試電路及該資料傳送電路，該校正動作電路係可操作以回應於自該測試電路接收一故障指示以採取校正動作，該校正電路包含修復邏輯，其可操作以回應於該故障指示以將對記憶體單元之該受測試群組的存取映射至記憶體單元之一不同群組。
  7. 如請求項6之系統，其中該資料傳送電路係進一步可操作以：在已完成對記憶體單元之該受測試群組的測試之後，回應於該故障指示將儲存於該儲存裝置中之該資料複製至記憶體單元之該受測試群組。
  8. 如請求項6之系統，其中該等記憶體單元包含動態隨機存取記憶體單元，且其中該測試電路係可操作來藉由按一再新速率再新記憶體單元之受測試的一列而測試該等記憶體單元的複數個群組中之每一者，該再新速率實質上慢於一正常再新速率，記憶體單元之該等剩餘列係按該正常再新速率予以再新。
  9. 一種用於預測一動態隨機存取記憶體單元陣列中之故障的方法，該方法包含：產生一列位址序列以提供一對應於記憶體單元之待按該測試再新速率再新之個別列的測試列位址；按該測試再新速率依序再新對應於所產生之該序列中之該個別列位址之該陣列中之記憶體單元之列中的每一者；按一正常再新速率再新該陣列中之記憶體單元之該等 剩餘列，該正常再新速率實質上快於該測試再新速率；在按該測試再新速率再新該列之前，將儲存於按該測試再新速率再新之該等列中之每一者的資料複製至一暫時儲存裝置；在已按該測試再新速率再新該列之後，比較儲存於該暫時儲存裝置中之該資料中的至少一些與儲存於按該測試再新速率再新之該列中之該資料中的至少一些；若該所產生之列位址與該測試列位址不匹配，則再新該列中之對應於該所產生之列位址的記憶體單元；及若該所產生之列位址與該測試列位址匹配，則制止再新該列中之對應於該所產生之列位址的該等記憶體單元。
  10. 如請求項9之方法，其進一步包含：回應於該所產生之列位址與該測試列位址匹配達一特定次數，結束按該測試再新速率進行之對記憶體單元之該列的該再新，且接著按該正常再新速率再新記憶體單元之該列。
  11. 如請求項9之方法，其中該比較儲存於該暫時儲存裝置中之該資料中的至少一些與儲存於按該測試再新速率再新之該列中之該資料中的至少一些之動作包含：在按該測試再新速率再新該列之前產生一測試前CRC值，該測試前CRC值對應於儲存於按該測試再新速率再新之記憶體單元之該列中的該資料；在已按該測試再新速率再新該列之後產生一測試後CRC值，該測試後CRC值對應於儲存於按該測試再新速 率再新之記憶體單元之該列中的該資料；當按該測試再新速率再新之記憶體單元之該列正按該測試再新速率被再新時儲存該測試前CRC值；及比較該測試前CRC值與該測試後CRC值。
  12. 如請求項9之方法，其進一步包含：若在已按該測試再新速率再新該列之後儲存於該暫時儲存裝置中之該資料中的至少一些與儲存於按該測試再新速率再新之該列中之該資料中的至少一些不匹配，則產生一故障指示；及回應於該故障指示，將對在該故障指示之前按該測試再新速率再新之該列的存取重映射至記憶體單元之一冗餘列。
  13. 一種用於預測一記憶體單元陣列中之故障的系統，其包含：一儲存裝置，其具有足夠容量來儲存在該陣列中之記憶體單元的一列中儲存之資料；及再新電路，其可操作以再新該陣列中之記憶體單元的列，該再新電路係可操作以按一測試再新速率再新該陣列中之記憶體單元的一受測試之列，且按一正常再新速率再新該陣列中之記憶體單元的該等剩餘列，該正常再新速率實質上快於該測試再新速率，該再新電路包含：一再新計數器，其可操作以當該再新計數器經增量時產生一列位址序列；一測試計數器，其可操作以輸出對應於記憶體單 元之一受測試之列的一測試列位址；引導邏輯，其經耦接以自該再新計數器接收該等列位址及自該測試計數器接收該測試列位址，該引導邏輯係可操作以：若自該再新計數器接收之該列位址與該測試列位址不匹配，則再新在對應於自該再新計數器接收之該列位址的該列中之該等記憶體單元，且若自該再新計數器接收之該列位址與該測試列位址匹配，則制止再新在對應於自該再新計數器接收之該列位址的該列中之該等記憶體單元；資料傳送電路，其耦接至該記憶體單元陣列及該儲存裝置，該資料傳送電路係可操作以在該再新電路按該測試再新速率再新該受測試之列之前將儲存於該受測試之列中的該資料複製至該儲存裝置；及資料比較電路，其耦接至該記憶體單元陣列及該儲存裝置，該資料比較電路係可操作以在已按該測試再新速率再新該受測試之列之後，比較儲存於該儲存裝置中之該資料中的至少一些與儲存於該受測試之列中之該資料中的至少一些。
  14. 如請求項13之系統，其進一步包含一再新應力計數器，其可操作以回應於自該再新計數器接收之該列位址與該測試列位址匹配而增量，該再新應力計數器係可操作以回應於被增量至一特定值來以信號通知對記憶體單元之該受測試之列之該測試的結束。
  15. 一種用於預測一記憶體單元陣列中之故障的系統，其包 含：一儲存裝置，其具有足夠容量來儲存在該陣列中之記憶體單元的一列中儲存之資料；再新電路，其可操作以再新該陣列中之記憶體單元的列，該再新電路係可操作以按一測試再新速率再新該陣列中之記憶體單元的一受測試之列，且按一正常再新速率再新該陣列中之記憶體單元的該等剩餘列，該正常再新速率實質上快於該測試再新速率；資料傳送電路，其耦接至該記憶體單元陣列及該儲存裝置，該資料傳送電路係可操作以在該再新電路按該測試再新速率再新該受測試之列之前將儲存於該受測試之列中的該資料複製至該儲存裝置；資料比較電路，其耦接至該記憶體單元陣列及該儲存裝置，該資料比較電路係可操作以在已按該測試再新速率再新該受測試之列之後，比較儲存於該儲存裝置中之該資料中的至少一些與儲存於該受測試之列中之該資料中的至少一些，該資料比較電路包含：一循環冗餘檢查(CRC)產生器，其可操作以在該再新電路按該測試再新速率再新該受測試之列之前產生一測試前CRC值，該測試前CRC值對應於儲存於記憶體單元之該受測試之列中的該資料；且在該再新電路已按該測試再新速率再新該受測試之列之後產生一測試後CRC值，該測試後CRC值對應於儲存於記憶體單元之該受測試之列中的該資料； 一CRC儲存裝置，其耦接至該CRC產生器，該CRC儲存裝置係可操作以當按該測試再新速率再新記憶體單元之該受測試之列時儲存該測試前CRC值；及CRC比較電路，其耦接至該CRC產生器及該CRC儲存裝置，該CRC比較電路係可操作以比較儲存於該CRC儲存裝置中之該測試前CRC值與該測試後CRC值。
  16. 如請求項15之系統，其進一步包含一再新應力計數器，其可操作以回應於自該再新計數器接收之該列位址與該測試列位址匹配而增量，該再新應力計數器係可操作以回應於被增量至一特定值來以信號通知對記憶體單元之該受測試之列之該測試的結束。
  17. 一種用於預測一動態隨機存取記憶體單元陣列中之故障的方法，該方法包含：按一測試再新速率依序再新該陣列中之記憶體單元之列中的每一者；按一正常再新速率再新該陣列中之記憶體單元之該等剩餘列，該正常再新速率實質上快於該測試再新速率；在按該測試再新速率再新該列之前，將儲存於按該測試再新速率再新之該列中的資料複製至一暫時儲存裝置；及在已按該測試再新速率再新該列之後，比較儲存於該暫時儲存裝置中之該資料中的至少一些與儲存於按該測試再新速率再新之該列中之該資料中的至少一些之動作包含： 在按該測試再新速率再新該列之前產生一測試前CRC值，該測試前CRC值對應於儲存於按該測試再新速率再新之記憶體單元之該列中的該資料；在已按該測試再新速率再新該列之後產生一測試後CRC值，該測試後CRC值對應於儲存於按該測試再新速率再新之記憶體單元之該列中的該資料；當按該測試再新速率再新之記憶體單元之該列正按該測試再新速率被再新時儲存該測試前CRC值；及比較該測試前CRC值與該測試後CRC值。
  18. 如請求項17之方法，其進一步包含：若在已按該測試再新速率再新該列之後儲存於該暫時儲存裝置中之該資料中的至少一些與儲存於按該測試再新速率再新之該列中之該資料中的至少一些不匹配，則產生一故障指示；及回應於該故障指示，將對在該故障指示之前按該測試再新速率再新之該列的存取重映射至記憶體單元之一冗餘列。
  19. 一種用於預測一動態隨機存取記憶體單元陣列中之故障的方法，該方法包含：按一測試再新速率依序再新該陣列中之記憶體單元之列中的每一者；按一正常再新速率再新該陣列中之記憶體單元之該等剩餘列，該正常再新速率實質上快於該測試再新速率；在按該測試再新速率再新該列之前，將儲存於按該測 試再新速率再新之該列中的資料複製至一暫時儲存裝置；及在已按該測試再新速率再新該列之後，比較儲存於該暫時儲存裝置中之該資料中的至少一些與儲存於按該測試再新速率再新之該列中之該資料中的至少一些；若在已按該測試再新速率再新該列之後儲存於該暫時儲存裝置中之該資料中的至少一些與儲存於按該測試再新速率再新之該列中之該資料中的至少一些不匹配，則產生一故障指示；及回應於該故障指示，將對在該故障指示之前按該測試再新速率再新之該列的存取重映射至記憶體單元之一冗餘列。
TW098118848A 2008-06-18 2009-06-05 記憶體故障預測系統和方法 TWI421875B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/141,716 US7773441B2 (en) 2008-06-18 2008-06-18 Memory malfunction prediction system and method

Publications (2)

Publication Number Publication Date
TW201003662A TW201003662A (en) 2010-01-16
TWI421875B true TWI421875B (zh) 2014-01-01

Family

ID=41431142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118848A TWI421875B (zh) 2008-06-18 2009-06-05 記憶體故障預測系統和方法

Country Status (3)

Country Link
US (2) US7773441B2 (zh)
TW (1) TWI421875B (zh)
WO (1) WO2009155123A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072561B (zh) * 2004-10-07 2011-05-11 生命医药公司 二氨基烷烃天冬氨酸蛋白酶抑制剂
TWI411607B (zh) * 2005-11-14 2013-10-11 Vitae Pharmaceuticals Inc 天門冬胺酸蛋白酶抑制劑
CL2007002689A1 (es) * 2006-09-18 2008-04-18 Vitae Pharmaceuticals Inc Compuestos derivados de piperidin-1-carboxamida, inhibidores de la renina; compuestos intermediarios; composicion farmaceutica; y uso en el tratamiento de enfermedades tales como hipertension, insuficiencia cardiaca, fibrosis cardiaca, entre otras.
JP2010503682A (ja) * 2006-09-18 2010-02-04 ビテ ファーマシューティカルズ， インコーポレイテッド レニン阻害剤としてのピペリジン誘導体
WO2008156817A2 (en) * 2007-06-20 2008-12-24 Vitae Pharmaceuticals, Inc. Renin inhibitors
WO2009096996A1 (en) * 2007-06-20 2009-08-06 Smithkline Beecham Corporation Renin inhibitors
US7773441B2 (en) * 2008-06-18 2010-08-10 Micron Technology, Inc. Memory malfunction prediction system and method
MX2010014146A (es) * 2008-06-20 2011-01-21 Vitae Pharmaceuticals Inc Inhibidores de renina y metodo de uso de los mismos.
MX2010014557A (es) * 2008-06-26 2011-02-15 Vitae Pharmaceuticals Inc Sales de 2-((r)-(3-clorofenil)((r)-1-((s)-2-(metilamino)-3-((r)-te trahidro-2h-piran-3-il)propilcarbamoil)piperidin-3-il)metoxi)etil carbamato de metilo.
AR077692A1 (es) * 2009-08-06 2011-09-14 Vitae Pharmaceuticals Inc Sales de 2-((r)-(3-clorofenil) ((r)-1-((s) -2-(metilamino)-3-((r)-tetrahidro-2h-piran-3-il) propilcarbamoil) piperidin -3-il) metoxi) etilcarbamato de metilo
WO2011062825A2 (en) 2009-11-20 2011-05-26 Rambus Inc. Bit-replacement technique for dram error correction
WO2013062874A1 (en) * 2011-10-24 2013-05-02 Rambus Inc. Dram retention test method for dynamic error correction
US9411678B1 (en) 2012-08-01 2016-08-09 Rambus Inc. DRAM retention monitoring method for dynamic error correction
US9734921B2 (en) 2012-11-06 2017-08-15 Rambus Inc. Memory repair using external tags
US8904250B2 (en) * 2013-02-14 2014-12-02 Micron Technology, Inc. Autorecovery after manufacturing/system integration
US10152408B2 (en) * 2014-02-19 2018-12-11 Rambus Inc. Memory system with activate-leveling method
KR102412610B1 (ko) 2015-12-24 2022-06-23 삼성전자주식회사 포스트 패키지 리페어 동작을 수행하는 메모리 장치
US9952925B2 (en) * 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US11301315B2 (en) * 2017-06-30 2022-04-12 Kyndryl, Inc. Automated hardware failure prediction framework
US10332579B2 (en) * 2017-11-30 2019-06-25 Nanya Technology Corporation DRAM and method for operating the same
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US11468962B2 (en) * 2021-03-03 2022-10-11 Micron Technology, Inc. Performing memory testing using error correction code values

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697992B2 (en) * 2000-08-14 2004-02-24 Hitachi, Ltd. Data storing method of dynamic RAM and semiconductor memory device
US20040062119A1 (en) * 2002-09-26 2004-04-01 Marc Stimak Dynamic memory management
US6862240B2 (en) * 2003-02-19 2005-03-01 Freescale Semiconductor, Inc. Variable refresh control for a memory
US20050249010A1 (en) * 2004-05-06 2005-11-10 Klein Dean A Memory controller method and system compensating for memory cell data losses
US7158433B2 (en) * 2004-04-05 2007-01-02 Elpida Memory Inc. Semiconductor storage device and method of controlling refreshing of semiconductor storage device
US7167403B2 (en) * 2004-01-30 2007-01-23 Elpida Memory, Inc. Semiconductor storage device and refresh control method therefor
US20070030746A1 (en) * 2005-08-04 2007-02-08 Best Scott C Memory device testing to support address-differentiated refresh rates
US20070174718A1 (en) * 2005-12-30 2007-07-26 Matthias Fouquet-Lapar Generation and use of system level defect tables for main memory
US20080046798A1 (en) * 2005-02-25 2008-02-21 Brown Terry C Method and system for reducing volatile dram power budget

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
US6097644A (en) * 1999-02-22 2000-08-01 Micron Technology, Inc. Redundant row topology circuit, and memory device and test system using same
US6603694B1 (en) * 2002-02-05 2003-08-05 Infineon Technologies North America Corp. Dynamic memory refresh circuitry
JP3875139B2 (ja) * 2002-04-24 2007-01-31 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム
US6868021B2 (en) * 2002-09-27 2005-03-15 Oki Electric Industry Co., Ltd. Rapidly testable semiconductor memory device
JP4824936B2 (ja) * 2005-03-10 2011-11-30 株式会社日立製作所 ダイナミック・ランダム・アクセス・メモリ装置の検査方法
US7773441B2 (en) 2008-06-18 2010-08-10 Micron Technology, Inc. Memory malfunction prediction system and method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697992B2 (en) * 2000-08-14 2004-02-24 Hitachi, Ltd. Data storing method of dynamic RAM and semiconductor memory device
US20040062119A1 (en) * 2002-09-26 2004-04-01 Marc Stimak Dynamic memory management
US6862240B2 (en) * 2003-02-19 2005-03-01 Freescale Semiconductor, Inc. Variable refresh control for a memory
US7167403B2 (en) * 2004-01-30 2007-01-23 Elpida Memory, Inc. Semiconductor storage device and refresh control method therefor
US7158433B2 (en) * 2004-04-05 2007-01-02 Elpida Memory Inc. Semiconductor storage device and method of controlling refreshing of semiconductor storage device
US20050249010A1 (en) * 2004-05-06 2005-11-10 Klein Dean A Memory controller method and system compensating for memory cell data losses
US20080046798A1 (en) * 2005-02-25 2008-02-21 Brown Terry C Method and system for reducing volatile dram power budget
US20070030746A1 (en) * 2005-08-04 2007-02-08 Best Scott C Memory device testing to support address-differentiated refresh rates
US20070174718A1 (en) * 2005-12-30 2007-07-26 Matthias Fouquet-Lapar Generation and use of system level defect tables for main memory

Also Published As

Publication number Publication date
US20100271896A1 (en) 2010-10-28
WO2009155123A3 (en) 2010-03-04
US7773441B2 (en) 2010-08-10
US20090316501A1 (en) 2009-12-24
US8023350B2 (en) 2011-09-20
TW201003662A (en) 2010-01-16
WO2009155123A2 (en) 2009-12-23

Similar Documents

Publication Publication Date Title
TWI421875B (zh) 記憶體故障預測系統和方法
US9389954B2 (en) Memory redundancy to replace addresses with multiple errors
US8015438B2 (en) Memory circuit
US7861138B2 (en) Error correction in memory devices
KR101374455B1 (ko) 메모리 에러와 리던던시
US8020053B2 (en) On-line memory testing
US20120297258A1 (en) Apparatus, System, and Method for Bad Block Remapping
CN112667445B (zh) 封装后的内存修复方法及装置、存储介质、电子设备
US7185246B2 (en) Monitoring of solid state memory devices in active memory system utilizing redundant devices
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
US8572444B2 (en) Memory apparatus and testing method thereof
JP5127737B2 (ja) 半導体装置
US20060253723A1 (en) Semiconductor memory and method of correcting errors for the same
KR20210018518A (ko) 매체 지속성 및 진단을 위한 향상된 부호워드
CN111798912B (zh) 存储器内建自测试电路及其操作方法
TW201626398A (zh) 測試及識別記憶體裝置之系統及方法
TWI605461B (zh) 於記憶體陣列中重映射記憶體位置之技術
TWI514400B (zh) 記憶體裝置修護技術
US11984181B2 (en) Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses
US20140095949A1 (en) Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application
JP2001023397A (ja) 半導体メモリのテスト方法及び半導体メモリ
US11551778B2 (en) System and method for detecting and repairing defective memory cells
US8352781B2 (en) System and method for efficient detection and restoration of data storage array defects
WO2008050455A1 (fr) Appareil de traitement d'anomalies de lignes d'adresses, procédé de traitement d'anomalies de lignes d'adresses, programme de traitement d'anomalies de lignes d'adresses, appareil de traitement d'informations et unité de commande de mémoire
CN112908401A (zh) 内存修复电路、内存模块及内存修复方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees