CN100392762C

CN100392762C - 传送地址信息的方法及电路

Info

Publication number: CN100392762C
Application number: CNB2004100304573A
Authority: CN
Inventors: G·莱赫曼恩; G·弗兰科维斯基
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-03-13
Filing date: 2004-03-15
Publication date: 2008-06-04
Anticipated expiration: 2024-03-15
Also published as: DE102004010838A1; US6809972B2; US20040179412A1; DE102004010838B4; CN1542851A

Abstract

代表一装置的一数组部份中之失效组件的地址信息被传送，失效地址位值被个别地储存于复数熔丝之中，个别与一另一地址之一部份的一值相连结的一信号被接收，当信号被接收后，失效地址位值之一自熔丝之一被传送至一对应的闩锁电路，闩锁电路自至少二熔丝接收失效地址位值，失效地址位值之一基于与信号相连结之值而被选取，闩锁电路即被激活以传送失效地址位值。

Description

传送地址信息的方法及电路

技术领域

本案系指一种电子装置，尤指一种可修复之电子装置，其系包括用以替换失效单元的冗余单元，该电子装置系应用于如半导体内存装置的领域。

背景技术

半导体内存装置，例如动态随机存取存储装置(DRAMs)，一般系包括一种半导体存储单元阵列，系由以行列方式排列的多个单元、多条位线、以及与该位线相交的多条字线所构成，该阵列的每一单元系位于一相应的字线和一相应的位线的相交处，并包括用以储存资料的一电容、以及用以切换的一晶体管，例如一平面的或是垂直的金属氧化物半导体晶体管，该字线系连接于该切换晶体管的栅极，该位线系连接于该切换晶体管的源极或漏极，当该内存单元的该晶体管被该字线的一信号开启，一资料信号便由该内存单元的该电容被传送给连接于该单元的该位线、或是由连接于该单元的该位线被传送给该内存单元的该电容。

举例来说，当储存于该内存单元之一的资料被读取至该位线之一时，该内存单元的该位线以及形成一位线对的另一内存单元的位线之间便形成一电位差，连接于该位线对的一位线侦测放大器便对该电位差进行侦测和放大、以及将资料自所选的内存单元传送至一资料线对。

当该半导体内存装置的电容增加，含有一个或多个失效单元的装置亦会增加，因此会对半导体内存装置的制程产生不利的影响，为了解决这个问题，需使用冗余内存单元，其可在装置测试过程中替换被认为是失效的内存单元，一般来说，一个或多个备用行(所谓的冗余行)以及/或是一个或多个备用列(所谓的冗余列)系包含于内存单元阵列之中，备用行和/或列具有可程序化的译码器，其可被排列以响应失效行和/或列的地址、同时亦禁能该失效单元的选择，该失效内存单元的地址可藉由烧断一条或多条冗余控制电路中的熔丝而被排列进熔丝可程序化译码器，当响应一失效内存单元的一地址被接收到时，冗余内存单元便被选取，使得连接于该冗余内存单元的字线或是位线被连接于该失效内存单元的字线或是位线所取代，结果，至少不能通过电气手段方便地将被修复的内存装置芯片与不存在故障的芯片区分开来。

为了要读取储存于熔丝之中的失效内存单元的地址，至少需要一熔丝闩锁以读取及储存每一熔丝的状态，由于DRAM内存电路的列和行地址会是13位或是更多，便需要13条熔丝或是更多或是13个熔丝闩锁或是更多以定义一失效内存单元的行地址，因此，内存装置的支持部分区域便大量增加以储存所有的冗余信息。

另一种方式则是，极少的熔丝和熔丝闩锁被使用并且只代表失效单元的列地址的最重要位，例如，一13位地址的10个最重要位被储存为熔丝并且被熔丝闩锁所读取，并且至少3个重要的位未被储存，因此，被熔丝所储存的列地址不只代表失效内存单元的列地址，还代表了具有相同的10个最重要位的、多至8个的列，因此，不只具有失效单元的列会被一冗余列所替换，另外，单元的所有8个列亦会被冗余列所替换。

为了改善冗余内存单元的颗粒度，亦即为了减少当一失效内存单元被替换时必须被使用的冗余内存单元的数目，阵列的每列便藉由将阵列分离成副阵列而被分离，而代表失效内存单元的副阵列的行地址信息便被应用于熔丝闩锁的输出，然而，便需要额外的闩锁以读取额外的资料，再者，亦需要2个预充电和读取的周期以读取熔丝闩锁的同时组合。

因此便有需要提供一种经过改善颗粒度的冗余位线，其系需要极少的熔丝闩锁和极少的预充电/读取周期。

发明内容

本案提供一种电路和一种方法，藉由读取储存于熔丝之中的值以提供一DRAM电路的冗余列，该熔丝系代表一失效内存单元的行地址，而仅当该列地址被读取使得需要极少的熔丝闩锁、以及仅需要一个预充电/读取周期。

根据本案发明之一目的，提供一半导体内存装置，代表其一存储单元阵列部分的失效组件的地址信息会被提供，列和行地址相应的失效地址位值被储存于多条熔丝之中，关于一另一个行和列地址的一部分的一相应值的一信号会被接收，当该信号被接收，失效地址位值之一便自多条熔丝之一被传送给一相应的闩锁电路，该闩锁电路可用以操作以自至少该多条熔丝中之二接收失效地址位值，失效地址位值之一系基于关于该信号之值而被选取，闩锁电路便被激活以传送该失效地址位值。

根据本案发明之另一目的，一电路传送代表一半导体内存装置之一存储单元阵列部分之失效组件的地址信息，多条熔丝中每一个皆可被操作以储存一列和行地址相应的失效地址位值，多条信号线中的每一皆与另一个行和列地址的一部分的一相应值相关，多个开关中的每一皆具有耦合于一对应熔丝的一输入端、耦合于一相关信号线的一控制端、以及一输出端，一个或多个闩锁电路具有耦合于至少两个开关的输出的一第一输入、以及耦合于一预充电线的一第二输入，当一信号通过一相应的信号线而传送至该连接开关的栅极端，失效地址位值之一便自两条或更多熔丝之一被传送至该闩锁电路之该第一输入，当一预充电信号接着通过该预充电线而传送至该闩锁电路的该第二输入，该失效地址位值便被该闩锁电路输出。

根据本案发明之再一目的，提供一种内存电路，系由一内存阵列、用以接收至少一行地址以及至少一列地址的一控制电路、用以自该控制电路接收该行地址以及对应于该行地址而激活该内存阵列的一行的一字线控制器、自该控制电路接收该列地址的一位线控制器、自该控制电路接收该行地址以及基于该行地址的一部分而产生另一地址的一产生器电路、以及一熔丝闩锁电路所构成，该熔丝闩锁电路包括每一皆系储存一相应的失效地址位值的多条熔丝、每一皆与所述另一地址中的相应一个相关的多条信号线、每一皆具有耦合于多条熔丝之一以及耦合于多条信号线和一输出端的一控制端的一输入端、以及每一皆具有耦合于多个开关中至少相应的两个的输出以及耦合于一预充电线的一第二输入的一第一输入，当一信号通过一相应的信号线而传送至该开关所连接的每一栅极端，一相应的失效地址位值会被自其对应的熔丝之一而传送至该闩锁电路中每一个之第一输入，当一预充电信号接着通过该预充电线而传送至该闩锁电路的每一第二输入，该闩锁电路的每一便传送其相应的失效地址位值至该位线控制器，该位线控制器当包括该失效地址位值的一失效地址不同于该列地址时即对应于该列地址而激活该内存阵列的一列，而当该失效地址系为该列地址值时该位线控制器即激活该内存阵列的一冗余列线。

在后续内容之中，本案发明将以较佳实施例的附图来作完整说明。

附图说明

第1图系为本案一内存单元的位线、字线、以及其冗余位线的一配置图；

第2图系为一内存电路的组件方块图；

第3图系为内存电路的时脉周期函数的行地址选通(RAS)信号和列地址选通(CAS)信号的时序图；

第4图系为一习知的熔丝和行熔丝闩锁图用以储存以及读取失效地址信息；

第5图系为第4图之电路运作的一流程图；

第6图系为一内存单元阵列的行地址值和ROWINFO值之间的关系之一图例；

第7图系为第4图之电路配置所产生的失效地址值之一图例，系为已知熔丝值以及ROWINFO值的一函数；

第8图系为本案一实施例之熔丝和熔丝闩锁图；

第9图系为第8图之电路运作的一流程图；

第10图系为第8图之详细配置图，其显示熔丝排列之一例；以及

第11图系为就一已知的ROWINFO值之第10图之闩锁所显示的失效地址输出配置。

具体实施方式

第1图系为一DRAM之一内存单元阵列部分100的一例，内存单元阵列部分100系由m字线102以及n位线104所构成，另外，r冗余位线106系被分离成数副阵列，该副阵列可被使用于替换n位线104的失效位线的相应部分。

第2图显示一DRAM的一内存200，该DRAM系自一内存阵列202相应的内存单元写入或是读取资料，以形成所接收列和行地址的一函数，较佳者，第2图中所有组件皆系形成于一共同的半导体基板，至少，只有内存阵列202系形成于一单一基板之上。

一控制电路204系经由一地址总线而接收欲存取之内存单元阵列202的至少一单元的行和列地址，内存单元的行地址和列地址系在相应的时脉周期之下被依序接收，而该时脉周期系在控制电路204所接收的行地址选通(RAS)信号和列地址选通(CAS)信号的控制之下，如第3图所示，行地址在一时脉周期中被传送给控制电路，在该时脉周期中RAS信号302被保持为主动，并且接着列地址信号在一时脉周期中被传送给该控制电路，在该时脉周期中CAS信号304被保持为主动，一般来说，列地址系在行地址被传送之后通过地址总线306传送至少二个时脉周期。

回到第2图，行地址接着被传送给一字线控制电路206，其系基于该行地址信号而驱动一选取的字线，控制电路亦传送该列地址给一位线控制电路208，其系驱动一选取的位线作为该列地址信号的一函数，控制电路204亦传送该行地址给一ROWINFO产生器电路212，其系基于该行地址而传送ROWINFO资料给熔丝闩锁210，熔丝闩锁210系依序产生失效地址信息(产生自储存于熔丝的资料和产生自该ROWINFO信号)以及传送该失效地址信息给位线控制器208以指出是否一个或多个被选取的位线中的部分具有失效并且将会以冗余的位线部分而被替换，当位线控制器208自控制电路204接收一列地址以致失效地址信息信号指出控制电路204具有失效，则位线控制器208便取代激活冗余的位线的一个或多个部分以代替使用失效地址信息的失效位线。

第4图系为一习知的熔丝闩锁配置图，多条熔丝400、401、402、......被配置以代表失效地址的相应位，其系定义一0或1值的其中之一作为一烧断或开路状态的熔丝，并且以0或1值中的另一个作为一未烧断或短路状态的熔丝，熔丝400、401、402、......中的每一系连接于一对应的FPUN晶体管410、411、......的一端，其中每一系依序具有另一端，且系耦合于一对应熔丝闩锁420、421、......的一输出，每一FPUN晶体管的一栅极端系连接于一读取选通输入FPUN，使得当FPUN晶体管被激活后，其对应之熔丝和其对应的熔丝闩锁之间便形成一连接。

一第一预充电线Bfpup系连接于熔丝闩锁420、421、......中每一个的另一输入，在激活时，当第一预充电线Bfpup被激活并对每一熔丝闩锁预充电，当所读取的选通FPUN被开启，FPUN晶体管410、411、......的二端便被关闭使得当一熔丝处于一未烧断或是短路状态时，储存于对应熔丝闩锁中的电荷便透过该熔丝而被放电至一接地端并且将熔丝闩锁的输出反相，另一种方式则是，当该熔丝处于一烧断或是一开路状态时，储存于熔丝闩锁中的电荷便透过该熔丝以及该熔丝闩锁中的输出保持于其原始状态。

熔丝闩锁420、421、......中每一个的输出皆耦合于与其对应的输出晶体管430、431、432、433的一端，其中每一皆具有另一个端，系连接于一另一个FCINFO闩锁440的一输入，每一输出晶体管430、431、432、433的栅极端系连接于一对应的ROWINFO线使得当ROWINFO线之一被激活后，于横跨其相应晶体管间便形成一连接，并且自一选取的熔丝闩锁420、421、422、423传送一输出至FCINFO闩锁440的一输入。

一另一个预充电线Bfcpre系连接于FCINFO闩锁440的另一输入并且预充FCINFO熔丝闩锁，当ROWINFO信号通过ROWINFO线之一传送，一对应的晶体管430、431、432、433之一便被激活并且引起FCINFO熔丝闩锁440产生一失效地址输出位CA<X+1>。

熔丝闩锁424、425、426、427的每一输出皆系耦合于一对应晶体管434、435、436、437的一端，其系依序具有一另一个端，其系耦合于FCINFO熔丝闩锁441的一输出，晶体管434、435、436、437的每一的栅极端皆系连接于的一对应的ROWINFO线，当ROWINFO线之一被激活，晶体管434、435、436、437之一便被激活以传送其对应熔丝闩锁424、425、426、427的输出给FCINFO闩锁441，另一个预充电线bFCPRE对FCINFO闩锁441进行充电并且引起FCINFO闩锁441产生失效地址输出CA<X>，即使只有两个输出被显示出来，需要很多的输出以定义所有的失效地址位，以及对应的熔丝、闩锁、以及晶体管。

第5图系为第4图之熔丝闩锁的运作程序图，首先，如步骤500所示，熔丝闩锁420、421、422、423被第一预充电线bFPUP预充电，接着，一输入被传送沿着读取线FPUN以激活每一FPUN晶体管410、411、......，用以引起每一熔丝闩锁将以其烧断或是非烧断状态所储存于每一熔丝的配置值储存起来。

接着，如步骤504所示，便决定了是否一内存的一行地址已被控制电路204所接收，如第2图所示，如果没有行地址被接收，内存电路便会等到这样一个地址被接收到，另一种方式则是，当一行地址被接收到时，产生器电路212系基于被接收到的行地址而产生一ROWINFO值。

第6图显示ROWINFO值如何被定义以及被用以增加替换位的颗粒，一般来说，当一失效内存单元在一位线被发现，整个位线可以被一整个冗余位线所替换，当被与失效位线之地址一起使用时，ROWINFO值仅允许位线的一部分的替换，其具有一失效以及一冗余位线的一对应部分，此时位线的剩余的、以及不具失效的部分仍保持于运作，举例来说，第6图所示的内存阵列被分离成四个副阵列以作为一13位行地址的位<11>和<12>的一函数，两位值被加入以定义ROWINFO值，因此，副阵列601(行地址位<12>具有0之值并且行地址位<11>具有0之值)具有一ROWINFO值0，副阵列602(行地址位<12>具有0之值并且行地址位<11>具有1之值)具有一ROWINFO值1，相同地，副阵列603具有一ROWINFO值2，并且副阵列604具有一ROWINFO值3。

即使第6图显示内存阵列被分离成四个副阵列，内存阵列仍会被以另一种方式被分离成为一极少的或是较大数量的副阵列，举例来说，内存阵列可仅使用两个ROWINFO位而被分离成两个副阵列、或是使用八个ROWINFO位而被分离成八个副阵列，其它的分离方法亦可藉由仅使用部分可能的ROWINFO值2、4、或是8而达成。

请参阅第5图，每四个熔丝闩锁之一的输出藉由使用ROWINFO值而被选取，如步骤508所示，如第4图所示，四个可能的ROWINFO值中的每一系藉由一相应的信号线而作代表，其系连接于四个晶体管430、431、......中每一的一对应栅极，举例来说，当ROWINFO值为0，”0”ROWINFO线被激活，其系分别激活晶体管433和437使得熔丝闩锁423和427的输出被分别传送至FCINFO闩锁440和441，相同地，当ROWINFO值为1，”1”ROWINFO线被激活，其系分别激活晶体管432和436使得熔丝闩锁422和426的输出被分别传送至FCINFO闩锁440和441，同样地，当ROWINFO值为2，晶体管431和435被激活使得熔丝闩锁421和425的输出被分别传送至FCINFO闩锁440和441，再者，当ROWINFO值为3，”3”ROWINFO线和晶体管430和434被激活使得熔丝闩锁420和424的输出被分别传送至FCINFO闩锁440和441的一个输入。

接着，如第5图之步骤510所示，第二预充电信号bFCPRE被传送给FCINFO闩锁440、441的另一输入以传送失效地址CA<X+1>和CA<X>，以这种方式，储存于熔丝400、401、......每四个之间的对应于每一ROWINFO值的失效地址便被传送成失效地址。

作为第4图之熔丝闩锁配置之运作的一例系显示于第7图，其为熔丝配置702的一例，此处，代表位0、2、5、6、和7(熔丝400、402、405、406、以及407)的熔丝系处于一开路或烧断状态，以储存”0”，代表位1、3、和4(熔丝401、403、以及404)的剩余熔丝仍处于一短路或未烧断状态以储存”1”，在熔丝闩锁被一第一预充电信号Bfpup预充电以及接着一读取信号FPUN被供应给FPUN晶体管的栅极，便产生了第一熔丝闩锁输出704，接着，代表ROWINFO值706的一信号便被传送沿着对应的ROWINFO线给与其连接的晶体管栅极，使得每四个熔丝闩锁708的输出被传送给一FCINFO闩锁，举例来说，当ROWINFO值为3，储存位值0和4的熔丝闩锁的输出被传送给FCINFO闩锁，也就是X+1＝0以及X＝1，相同地，当ROWINFO值为2，储存位值1和5的熔丝闩锁的输出被传送，其值也就是X+1＝1以及X＝0，当ROWINFO值为1，储存位值2和6的熔丝闩锁的输出被传送给FCINFO闩锁，也就是X+1＝0以及X＝0，而当ROWINFO值为0，储存位值3和7的熔丝闩锁的输出被传送给FCINFO闩锁，使得X+1＝1以及X＝0。

之后，当FCINFO闩锁被第二预充电信号bFCPRE预充电，对应值710被读取成失效地址位CA<X+1>以及CA<X>。

即使只有两个失效地址位的产生被显示于第4图，需要多如13位以定义一失效地址，因此，一用以产生一实际失效地址之电路将包含许多需要的熔丝、闩锁、及晶体管，以产生所有的失效地址位。亦即每一失效地址位需要四个熔丝、四个FPUN晶体管、四个熔丝闩锁、四个输出晶体管、及一个FCINFO闩锁来产生输出。因此，对一十三个位失效地址而言，需要使用五十二个熔丝闩锁及十三个FCINFO闩锁。因而，第4图所示之已知安排具有一缺点，即需要使用许多熔丝闩锁与FCINFO闩锁来定义所有的DRAM失效地址。该已知安排因此能大大地增加了内存芯片所需要之表面积，并且也增加了内存电路之复杂性。

此外，因为当内存电路激活时，熔丝闩锁也被激活，而任何引进熔丝闩锁之软件失效将持续至内存电路关闭。该软件失效将因此导致整个系统失效。

同时，需要两个预充电/读取周期来从熔丝中读取失效地址。亦即，于该内存电路激活期间需要一第一周期，而于行地址改变时，例如当一组合激活时或RAS信号被接收时，则需要一第二周期。

本案因此提供一熔丝与闩锁安排，如第8图所示，其减少了每一熔丝组件所需之闩锁数量，且减少了闩锁之软件失效弱点，亦减少了读取储存于熔丝中之数值及产生一失效地址所需的时间。熔丝闩锁之数量会减少，因为ROWINFO信息会于闩锁设定前被求出，且储存于熔丝中之数值只根据ROWINFO信号而被读入熔丝闩锁中。

如第8图所示，熔丝800、801、802、及803系耦合至其对应晶体管810、811、812、813之一端，其它端则耦合至熔丝闩锁820之一输入。晶体管810、811、812、及813之栅极系分别连接至该ROWINFO信号线之第0、1、2、及3条线其中之一，因此当信号传送过该四条ROWINFO线其中之一时，晶体管810、811、812、813之对应者将被激活并连接熔丝其中之一至该熔丝闩锁820之输入上。当该熔丝闩锁820预充电时，例如藉由预充电线bFCPRE，且连接至该熔丝之熔丝800、801、802、803其中之一处于短路或未烧断状态时，储存于该熔丝闩锁820之电荷将经由熔丝而排出，并导致该熔丝闩锁之输出改变其状态。当预充电信号传送至熔丝闩锁，且熔丝800、801、802、803中的相应熔丝系处于一开路或烧断状态时，该熔丝闩锁820之输出不会改变。因此，其储存值系藉由该熔丝闩锁820来读取之四个熔丝闩锁800、801、802、803其中之一，系由目前的ROWINFO数值来决定。该熔丝闩锁820系为一失效地址位CA<x+1>。

四个熔丝804、805、806、807其中之一之状态系以类似方式经由其对应之晶体管814、815、816、817其中之一来读入熔丝闩锁821中。该熔丝闩锁821之输出系为一失效地址位CA<x>。

此外，例如第8图所示之安排数量系取决于所需之失效地址位数量。然而较佳地，只需要使用一个熔丝闩锁来产生一失效地址位，而不需如第4图所示之安排需要使用五个熔丝闩锁。且需要使用四个晶体管来代替第4图所示之安排所需要使用的八个晶体管。

第9图系为一用以说明第8图之电路动作之示意图。首先，如步骤900所示，供应电力至熔丝闩锁820、821，例如藉由预充电线bFCPRE来达成。接着，当被存取之行之一地址经由控制电路204被接收时，如步骤902所示，产生电路212会以上述第6图所示之方法从行地址中产生一ROWINFO数值，如步骤904所示。然后，一代表ROWINFO数值之信号延着其对应ROWINFO信号线进行传送并激活与其连接之晶体管，因此包含于熔丝之对应者之数值被传送至并储存于该熔丝闩锁中，如步骤906所示。之后，失效地址位被读取，如步骤908所示，因此该内存电路之失效部分系以一冗余部分取代。最后，熔丝闩锁820、821系藉由激活预充电线bFCPRE而进行预充电，如步骤910所示。

第10图说明了第8图所示安排之一实例，其中相同的号码代表相同的组件，除了熔丝800、802、805、806、及807系以开路或烧断状态显示，而熔丝801、803、及804系以短路或未烧断状态显示。此外，在第10图中，包含熔丝闩锁820与821之电路图实例系显示出较为详细的内容，虽然其它已知的安排也是可能的。

第11图说明了藉由对应于如第10图所示之熔丝状态之熔丝程序之实例所产生的数值。因此熔丝0、2、5、6、及7，其对应于第10图所示之熔丝800、802、805、806、807，系处于一烧断状态并代表数值”0”。熔丝1、3、及4，其对应于第10图所示之熔丝801、803、及804，系处于一未烧断状态并代表数值”1”。当一ROWINFO数值1102传送至其对应信号线时，其激活了晶体管之连接者，且一预充电信号会被传送，其将传送数值储存于熔丝闩锁中，一FCINFO数值1103系根据ROWINFO数值与被ROWINFO信号激活之熔丝状态而储存于熔丝闩锁中。相同数值系以失效地址位1104作为输出。

较佳地，本案熔丝与熔丝闩锁之安排大大地降低了用以实施行冗余之整体熔丝闩锁数量。典型来说，降低熔丝闩锁数量四倍或八倍是可达成的。此外，本案之安排只需使用一半的晶体管数量。再者，本案之安排并不需要FPUN或bFPUP信号，因此不需要使用激活电路来产生这些信号或使用线路来传送这些信号。

此外，本案安排之熔丝闩锁只是暂时地储存一子集之存于熔丝中的信息，然而已知安排系永久地储存所有的存于熔丝中的信息。因为信息只是暂时地储存，故发生于熔丝闩锁之软件失效亦只是暂时地存在，因此可避免整体系统失效。再者，本案之安排消除了在电源关闭后或在等待模式后需重读熔丝闩锁的需要，因为熔丝闩锁系于装置重新运作之后，配合第一组合激活指令而被读取，因而降低了功率消耗。此外，熔丝闩锁只在需要时被激活，因而更加地降低了功率消耗。

虽然本案系以一内存装置来进行说明，且尤指一DRAM，然而类似之安排系适用于其它型式之内存装置，例如SRAM装置，其它型式之逻辑装置或其组合。此外，虽然本案系关于一或多个被划分为由列地址定义之子阵列之损坏位线之置换，但本案系同样地适用于被划分为由行地址定义之子阵列之损坏字线之置换。

虽然本案在此已经由特定实施例来进行描述，然而这些实施例仅仅是用以说明本案之原理与应用。本案得由熟悉本技艺之人士任施所思而为诸般修饰，然皆不脱如附权利要求所欲保护者。

Claims

1.一种传送地址信息的方法，该地址信息系代表一半导体内存装置中一存储单元阵列部分的失效组件，该方法包括下列步骤：

于多条熔丝中储存列地址或行地址相应的失效地址位值；

接收与另一行地址或列地址的一部分的相应值相关的一信号；

当该信号被接收之后，自该多条熔丝之一传送该失效地址位值之一至一对应闩锁电路，该闩锁电路自该多条熔丝中的至少两条接收失效地址位值，该失效地址位值之一基于与该信号相关的该值而被选取；

以及

激活该闩锁电路以传送该失效地址位值。

2.如权利要求第1项所述之方法，其中该储存步骤系储存代表至少二失效地址之失效地址位值。

3.如权利要求第1项所述之方法，其中该储存步骤系储存代表一列地址的至少一部分的失效地址位值，该另一地址系为一行地址。

4.如权利要求第1项所述之方法，其中该储存步骤系储存代表一行地址的至少一部分的失效地址位值，该另一地址系为一列地址。

5.如权利要求第1项所述之方法，其中该信号系与该另一地址的一2位长部分的四个相应值之一相关。

6.如权利要求第1项所述之方法，其中该闩锁电路系接收代表至少二失效地址之一的失效地址位值。

7.如权利要求第1项所述之方法，当该另一地址被该装置接收时，该信号即被接收。

8.如权利要求第1项所述之方法，其中该传送步骤系自至少所述多条熔丝中的至少两条传送至少二该失效地址位值至至少二对应闩锁电路。

9.如权利要求第1项所述之方法，其中该激活步骤系在接收一另一信号之后即激活该闩锁电路。

10.一种传送地址信息的方法，该地址信息系代表一半导体内存装置中一存储单元阵列部分的失效组件，该方法包括下列步骤：

于多条熔丝中储存相应的失效地址位值，该失效地址位值代表多至四个列地址；

当一行地址被该装置接收之后，接收与该行地址的一部分的一相应值相关的一信号，该信号系与该行地址的一2位长度部分的四个相应值之一相关；

当该信号被接收之后，自该多条熔丝之一传送该失效地址位值之一至一对应闩锁电路，该日锁电路自所述多条熔丝中的四条接收失效地址位值，该失效地址位值之一基于与该信号相关的该值而被选取；以及

在接收一另一信号之后，即激活该闩锁电路以传送该失效地址位值。

11.一种传送地址信息的电路，该地址信息系代表一半导体内存装置中一存储单元阵列部分的失效组件，该电路包括：

多条熔丝，每一熔丝系用以储存一列地址或行地址相应的失效地址位值；

多条信号线，每一信号线系与一另一行地址或列地址的一部分的一相应值相关；

多个开关，每一开关系由一输入端、一控制端、以及一输出端所构成，该输入端系耦合于对应的该多条熔丝之一，该控制端耦合于该多条信号线中的相关的一条；以及

至少一闩锁电路，其具有耦合于所述多个开关中的至少两个的该输出端的一第一输入、以及耦合于一预充电线的一第二输入，使得当通过所述多条信号线中的相应一条将信号传送至相关的该多个开关之一的该控制端时，多个失效地址位值之一自至少二熔丝之一被传送至该闩锁电路的该第一输入，并且当一预充电信号接着通过该预充电线传送至该闩锁电路的该第二输入时，该失效地址位值即被该闩锁电路输出，

12.如权利要求第11项所述之电路，其中该多条熔丝系储存代表至少二失效地址之失效地址位值。

13.如权利要求第11项所述之电路，其中所述相应的失效地址位值为列地址的一部分，另一地址系为一行地址。

14.如权利要求第11项所述之电路，其中所述相应的失效地址位值为行地址的一部分，另一地址系为一列地址。

15.如权利要求第11项所述之电路，其中该多条信号线包括四条信号线，每一信号线代表该另一地址的一2位长度部分的一相应值。

16.如权利要求第11项所述之电路，其中该多个开关包括晶体管，而该控制端包括一栅极端。

17.如权利要求第11项所述之电路，其中该闩锁电路的该第一输入系接收代表至少二失效地址之一的失效地址位值。

18.如权利要求第11项所述之电路，其中该闩锁电路的该第一输入系耦合于该多个开关中的多至四个。

19.如权利要求第11项所述之电路，当该另一地址被该装置接收，该信号即通过所述多条信号线中的所述相应一条传送。

20.一种传送地址信息的电路，该地址信息系代表一半导体内存装置中一存储单元阵列部分的失效组件，该电路包括：

多条熔丝，每一熔丝系用以储存一相应的失效地址位值，该多条熔丝系储存代表至少四个列地址之失效地址位值；

四条信号线，每一信号线系代表一行地址的一2位长度部分的一相应值；

多个晶体管开关，每一晶体管开关系由一输入端、一栅极端、以及一输出端所构成，该输入端系耦合于对应的该多条熔丝之一，该栅极端系耦合于该四条信号线中的相关的一条；以及

多个闩锁电路，每一闩锁电路具有耦合于对应的多至四个的该多个晶体管开关的该输出端的一第一输入、以及耦合于一预充电线的一第二输入，使得当一信号通过所述四条信号线中的相应一条传送至相关的该多个晶体管开关之一的每一栅极端时，多个失效地址位值之一自与其对应的熔丝之一被传送至该多个闩锁电路的每一个的该第一输入，并且当一预充电信号接着通过该预充电线传送至该多个闩锁电路的每一第二输入时，该多个闩锁电路中的每一个即传送其相应的失效地址位值。

21.一内存电路，包括：

一内存阵列；

一控制电路，用以接收至少一行地址以及至少一列地址；

一字线控制器，用以自该控制电路接收该行地址、以及对应该行地址激活该内存阵列的一行；

一位线控制器，用以自该控制电路接收该列地址；

一产生器电路，用以自该控制电路接收该行地址、以及基于该行地址的一部分产生一另一地址；以及

一熔丝闩锁电路，包括：

多条熔丝，每一熔丝系用以储存一相应的失效地址位值；

多条信号线，每一信号线系与所述另一地址中的相应一个相关；

多个开关，每一开关系由一输入端、一控制端、以及一输出端所构成，该输入端系耦合于对应的该多条熔丝之一，该控制端系耦合于该多条信号线中的相关的一条；以及

多个闩锁电路，每一闩锁电路系具有耦合于所述多个开关中的至少两个的该输出端的一第一输入、以及耦合于一预充电线的一第二输入，使得当一信号通过所述多条信号线中的相应一条传送至相关的该多个开关之一的每一控制端时，多个失效地址位值之一自与其对应的熔丝之一被传送至所述多个闩锁电路的每一个的该第一输入，并且当一预充电信号接着通过该预充电线传送至该多个闩锁电路的每一第二输入时，所述多个闩锁电路中的每一个传送其相应的失效地址位值至该位线控制器；

当包括该失效地址位值的一失效地址不同于该列地址时，该位线控制器激活对应该列地址值的该内存阵列的一列，而当该失效地址系为该列地址值时，该位线控制器激活该内存阵列的一冗余列。

22.如权利要求第21项所述之电路，其中该多条熔丝系储存代表至少二个列地址之失效地址位值。

23.如权利要求第21项所述之电路，其中该多条信号线包括四条信号线，每一信号线代表该行地址的一2位长部分的一相应值。

24.如权利要求第21项所述之电路，其中该多个开关包括晶体管，而该控制端包括一栅极端。

25.如权利要求第21项所述之电路，其中所述多个闩锁电路的每一个的该第一输入系接收代表至少二个列地址之一的失效地址位值。

26.如权利要求第21项所述之电路，其中所述多个闩锁电路的每一个的该第一输入系耦合于该多个开关中的至多四个。

27.一内存电路，包括：

一内存阵列；

一控制电路，用以接收至少一行地址以及至少一列地址；

一位线控制器，用以自该控制电路接收该列地址；

一产生器电路，用以自该控制电路接收该行地址、以及基于该行地址的一2位长部分产生一另一行地址；以及

一熔丝闩锁电路，包括：

多条熔丝，每一熔丝系用以储存一相应的失效地址位值，该多条熔丝系储存代表至少四个列地址的失效地址位值；

四条信号线，每一信号线系与所述另一行地址中的相应的一个相关；

多个晶体管开关，每一晶体管开关系由一输入端、一控制端、以及一输出端所构成，该输入端系耦合于对应的该多条熔丝之一，该控制端系耦合于该四条信号线中的相关的一条；以及

多个闩锁电路，每一闩锁电路具有耦合于对应的多至四个的该多个晶体管开关的该输出端的一第一输入、以及耦合于一预充电线的一第二输入，使得当一信号通过所述四条信号线中的相应一条传送至相关的该多个晶体管开关之一的每一栅极端时，多个失效地址位值之一自其对应熔丝之一被传送至所述多个闩锁电路中的每一个的该第一输入，并且当一预充电信号接着通过该预充电线传送至该多个闩锁电路的每一第二输入时，所述多个闩锁电路中的每一个即传送其相应的失效地址位值。