DE102004001237A1

DE102004001237A1 - Halbleiterbauelement mit verringerten durch heiße Ladungsträger bedingten Effekten und Verfahren zur Verringerung von durch heiße Ladungsträger bedingten Effekten bei einem Transistorbauelement

Info

Publication number: DE102004001237A1
Application number: DE102004001237A
Authority: DE
Inventors: Giuseppe La Rosa; Mark Dellow; Rajesh Rengarajan
Original assignee: Infineon Technologies AG; International Business Machines Corp
Current assignee: Qimonda AG; International Business Machines Corp
Priority date: 2003-01-08
Filing date: 2004-01-07
Publication date: 2005-06-23
Also published as: US20040142500A1; US6867472B2

Abstract

Ein Halbleiterbauelement umfasst einen Transistorübergang (202), der in einem Substrat (208) benachbart zu einem Isolierbereich (100) ausgebildet ist. Ein Bereich zwischen dem Transistorübergang und dem Isolierbereich umfasst einen für durch heiße Ladungsträger bedingte Effekte anfälligen Bereich (223). Der Transistorübergang erstreckt sich von einer Oberfläche (207) des Substrats bis zu einer ersten Tiefe (D). Eine vergrabene leitende Kanalschicht (222) ist in dem Transistorübergang zwischen der Oberfläche des Substrats und der ersten Tiefe ausgebildet. Die vergrabene leitende Kanalschicht weist eine Tiefe mit der Spitze für die Leitung auf, die sich von einer Tiefe des für durch heiße Ladungsträger bedingte Effekte anfälligen Bereichs unterscheidet.

Description

1. Technisches Gebiet
Diese Offenbarung betrifft die Halbleiterherstellung und insbesondere ein Verfahren zur Verringerung von Effekten heißer Ladungsträger bei Festkörperbauelementen mit Metall-Oxid-Halbleiter-Feldeffekt-Transistoren (MOSFET) mit vergrabenem Kanal.

2. Beschreibung der verwandten Technik

Dynamische Speicher mit direktem Zugriff (DRAMs) umfassen einen Matrixbereich, der typischerweise Transistoren und Kondensatoren aufweist. Die Kondensatoren sind typischerweise so konfiguriert, dass sie eine Ladung speichern, auf die durch eine geeignete Anordnung von Unterstützungsschaltkreisen, die zum DRAM gehört, zugegriffen werden kann. Typischerweise befinden sich die Anordnung der Matrixschaltkreise und die Anordnung der Unterstützungsschaltkreise des DRAM in unterschiedlichen Bereichen des integrierten Schaltkreises (IC). Obwohl sowohl im Matrixbereich als auch im Unterstützungsbereich des DRAM Transistoren angeordnet sind, werden typischerweise im Matrixbereich N-FETs (N-Kanal-Feldeffekt-Transistoren) verwendet, während im Bereich der Anordnung der Unterstützungsschaltkreise im Allgemeinen P-FETs (P-Kanal-Feldeffekt-Transistoren) verwendet werden. Die Transistoren sind typischerweise in Wannen implementiert, die in dem Sub strat des integrierten Schaltkreises erzeugt werden. Diese Wannen sind bei einigen Schaltkreisen durch Isolationsstrukturen mit flachen Gräben getrennt.

Unter Bezugnahme auf 1 ist zur Veranschaulichung ein Bereich zwischen einem Transistor 101 und einer Isolationsstruktur mit einem flachen Graben (STI-Struktur) 100 gezeigt. Die STI 100 und der Transistor 101 werden in einem Siliziumsubstrat 102 erzeugt. Der Transistor 101 umfasst eine dielektrische Gate-Schicht 110, die auf einer Oberfläche 113 des Substrats 102 ausgebildet ist, und einen Gate-Leiter 112, der auf der dielektrischen Gate-Schicht 110 ausgebildet ist. Der Transistor 101 umfasst einen Übergang 114, die an die STI 100 angrenzt. Die STI 100 umfasst typischerweise eine Oxidschicht 120, eine Nitridschicht oder Nitrid-Linerschicht 122 und ein Oxidfüllmaterial 124. Die STI 100 isoliert eine Seitenwand des Transistors 101 elektrisch.

Wenn der Gate-Leiter 112 aktiviert wird, wird ein elektrisches Feld E an den Übergang 114 angelegt, wie durch die elektrischen Feldlinien 126 angezeigt, und es findet eine Leitung durch den Übergang 114 statt. Die STI 100 ist bereitgestellt, um den Übergang 114 von anderen auf dem Substrat 102 gebildeten Bauelementen elektrisch zu isolieren. Aufgrund des Isolierverfahrens ist jedoch ein lokalisierter Bereich 130 entlang der STI 100 empfindlicher für Schäden durch heiße Ladungsträger. Der Bereich 130 umfasst in diesem Fall eine Kerbe 128 und eine Nitridschicht 122, die ein Einfangen von Ladung induziert und während des Betriebs des Transistors 101 aufgrund von Effekten heißer Ladungsträger eine lokalisierte Beschädigung verursacht. Der Bereich 130 ist ebenfalls für parasitären Verlust im Transistor 101 verantwortlich.

Es ist schwierig, die Tiefe der Kerbe 128 zu steuern, die durch ein Ätzverfahren erzeugt wird, das zur Entfernung einer Padnitridschicht (nicht gezeigt) verwendet wird. Da der Gate-Leiter 122 (z.B. Polysilizium) nachfolgend in diesem Bereich der Kerbe 128 abgeschieden wird, führt die variable Tiefe des Bereichs der Kerbe 128 zu einer variablen Menge an Polysilizium, das die Gate-Elektrode des Transistors 101 umhüllt. Dies beeinflusst die Steuerung der Schwellenspannung der auszubildenden Gate-Elektrode, wodurch die Leistungsfähigkeit des Transistors 101 während des Betriebs verschlechtert wird. Jedoch verschärft die Nähe der Nitrid-Linerschicht 122 zum Transistorkanal das durch heiße Ladungsträger bedingte Zuverlässigkeitsproblem für P-FET-Transistoren (FET: Feldeffekt-Transistor) unvorteilhafterweise. Durch heiße Ladungsträger bedingte Zuverlässigkeitsprobleme werden verursacht, wenn die Nitrid-Linerschicht 122 Ladung einfängt oder sammelt, die die P-FET-Kanäle durchqueren sollte, die sich in der Nähe der STI 100 befinden. Die Nitrid-Linerschicht 122 verringert die Versetzungsdichte im Substrat 102. Wie Fachleuten ersichtlich ist, vergrößern durch heiße Ladungsträger bedingte Zuverlässigkeitsprobleme den Leistungsaufnahme der P-FET-Transistoren und können in einigen Fällen zu einer inkorrekten Zeitsteuerung der Schaltungkreisanordnung führen.

Die Aktivierung eines parasitären Seitenwandelements im Bereich 130 bei durch heiße Ladungsträger bedingte Belastungen ist eines der Hauptanliegen bei PMOSFET-Technologien mit vergrabenem Kanal und STI-Isolierung. Zum Beispiel ist die erhöhte Empfindlichkeit gegenüber heißen Ladungsträgern ein einschränkender Faktor für eine aggressive Burn-In-Strategie (zum Testen von Chips nach der Herstellung) und beschränkt den Entwurf des Bauelementes/Schaltkreises. Dieses Phänomen kann bei PMOS-Bauelementen mit vergrabenem Kanal auftreten, die durch Einfangen von Elektronen gesteuert werden, der im Bereich Gate-Seitenwand-Drain lokalisiert ist, wie in 1 angezeigt, und führt zu einem Anstieg der Schwellenspannung V_th des Bauelements (d.h. es ist einfacher, das Bauelement einzuschalten).

Die Aktivierung eines parasitären Seitenwandelements im Bereich 130 nimmt bei PMOS-Bauelementen mit vergrabenem Kanal aufgrund von einer durch heiße Ladungsträger bedingten Alterung zu. Es hat sich herausgestellt, dass dies den Hauptbeitrag zum Anstieg des Standby-Stroms des Chips bei Technologien für ein Einzel-Arbeitsfunktions-DRAM mit einer STI mit einer Isolierung durch eine Nitrid-Linerschicht leistet.

Das Vorhandensein der Nitrid-Linerschicht 122 erhöht die Effizienz beim Einfangen von Elektronen in einem lokalisierten Bereich um die Nitrid-Linerschicht 122 und unterhalb der Kerbe 128. Wenn sich der Punkt der Elektroneninjektion entlang der Seitenwand dicht am Bereich 130 befindet, reagiert das Bauelement empfindlicher auf die parasitäre Aktivierung der Seitenwand. Diese Wirkung kann ebenfalls durch jedes Verfahren erzeugt werden, das einen lokalisierten Bereich mit erhöhtem Einfangen von Elektronen erzeugen kann.

Daher besteht ein Bedarf für die Verringerung von durch heiße Ladungsträger bedingten Zuverlässigkeitsproblemen bei Halbleiterbauelementen durch Bereitstellen eines vergrabenen Kanals, wodurch Bereiche mit hoher Empfindlichkeit gegenüber heißen Ladungsträgern vermieden werden.

Kurze Darstellung der Erfindung

Ein Halbleiterbauelement umfasst einen Transistorübergang, der benachbart zu einem Isolierbereich in einem Substrat ausgebildet ist. Ein Bereich zwischen dem Transistorübergang und dem Isolierbereich umfasst einen für das Einfangen von Ladung anfälligen Bereich. Der Transistorübergang erstreckt sich von einer Oberfläche des Substrats zu einer ersten Tiefe. Eine vergrabene leitende Kanalschicht ist in dem Transistorübergang zwischen der Oberfläche des Substrats und der ersten Tiefe gebildet. Die vergrabene leitende Kanalschicht weist eine Tiefe mit einer Spitze für die Leitung auf, die sich von einer Tiefe des für das Einfangen von Ladung anfälligen Bereichs unterscheidet.

Ein anderes Halbleiterbauelement der vorliegenden Erfindung umfasst einen Transistorübergang, der benachbart zu einem Isolierbereich in einem Substrat ausgebildet ist, und das Transistorbauelement umfasst einen Übergangsbereich, der durch einen Gate-Leiter aktiviert wird, um Ladung durch den Übergangsbereich zu leiten, wobei sich der Übergangsbereich von einer Oberfläche des Substrats zu einer ersten Tiefe erstreckt. Ein Bereich ist zwischen dem Übergangsbereich und dem Isolierbereich angeordnet und umfasst einen für das Einfangen von Ladung anfälligen Bereich. Ein Bereich der Ladungsinjektion, der in dem Übergang gebildet ist, stellt eine Schicht mit einer Spitze für den Ladungstransfer durch den Übergangsbereich bereit. Der Bereich der Ladungsinjektion weist eine Tiefe mit einer Spitze für die Leitung auf, die sich von einer Tiefe des für das Einfangen von Ladung anfälligen Bereichs unterscheidet.

Bei anderen Ausführungsformen kann der Isolierbereich einen Isolierbereich mit einem flachen Graben umfassen. Der Isolierbereich mit dem flachen Graben kann eine Nitrid- Linerschicht und der für durch heiße Ladungsträger bedingte Effekte anfällige Bereich einen Bereich zwischen der Nitrid-Linerschicht und dem Transistorübergang umfassen. Die Tiefe mit der Spitze für die Leitung kann sich unterhalb der Tiefe des für durch heiße Ladungsträger bedingte Effekte anfälligen Bereichs befinden. Die Tiefe mit der Spitze für die Leitung kann sich oberhalb der Tiefe des für durch heiße Ladungsträger bedingte Effekte anfälligen Bereichs befinden. Die vergrabene leitende Kanalschicht kann Bor, Bordifluorid-Dotierstoffe, Arsen usw. umfassen. Der Bereich der Ladungsinjektion umfasst vorzugsweise eine vergrabene leitende Kanalschicht. Der Bereich der Ladungsinjektion umfasst Dotierstoffe und die Dotierstoffe können Bor oder Arsen umfassen. Der zwischen dem Übergangsbereich und dem Isolierbereich angeordnete Bereich kann eine Kerbe umfassen, die zwischen dem Übergangsbereich und dem Isolierbereich angeordnet ist, wobei die Kerbe mit dem Gate-Leiter gefüllt ist.

Ein Verfahren zur Verringerung von durch heiße Ladungsträger bedingten Effekten bei einem Transistorbauelement gemäß der vorliegenden Erfindung umfasst folgende Schritte: Bestimmen einer ersten Tiefe in einem Übergang des Transistors, der auf durch heiße Ladungsträger bedingte Effekte empfindlich reagiert, und Ausbilden eines vergrabenen leitenden Kanals in einer zweiten Tiefe, die sich von der ersten Tiefe unterscheidet. Bei anderen Verfahren kann der Schritt des Bestimmens der ersten Tiefe den Schritt des Analysierens einer Bauelementstruktur zur Bestimmung einer Position, die wahrscheinlich durch heiße Ladungsträger bedingte Effekte verursacht, umfassen. Der Schritt des Analysierens kann folgende Schritte umfassen: Durchführen elektrischer Tests mit der zweiten Tiefe bei einer Mehrzahl unterschiedlicher Tiefen und Auswählen der Tiefe mit dem besten Ergebnis. Der Schritt des Analysierens kann den Schritt des Identifizierens von Strukturen, die wahrscheinlich durch heiße Ladungsträger bedingte Effekte verursachen, umfassen. Der Schritt des Analysierens kann den Schritt des Identifizierens von chemischen Eigenschaften, die wahrscheinlich durch heiße Ladungsträger bedingte Effekte verursachen, umfassen.

Diese und andere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung veranschaulichender Ausführungsformen derselben ersichtlich, die in Verbindung mit den beigefügten Zeichnungen zu lesen ist.

Kurze Beschreibung der Zeichnungen
Diese Offenbarung bietet ausführlich die folgende Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die folgenden Figuren, wobei:
1 eine Querschnittsansicht eines Bauelementes nach dem Stand der Technik ist, das für parasitärem Verlust durch parasitäre Aktivierung der Seitenwand bei durch heiße Ladungsträger induzierter Degradation anfällig ist und einen Bereich mit hohem Einfangen von Ladung umfasst, der durch das STI-Verfahren verursacht wird;
2 eine entlang der Schnittlinie 2-2 in 3 genommene Querschnittsansicht eines Halbleiterbauelements mit verringerter parasitärer Aktivierung der Seitenwand bei Einführung heißer Ladungsträger ist, wobei ein leitender vergrabener Kanal gemäß der vorliegenden Erfindung von dem Bereich mit gesteigertem Einfangen entfernt wird;
3 eine Draufsicht ist, bei der ein Abschnitt eines dielektrischen Gate-Materials und eines Gate-Leiters entfernt wurde und die ein parasitäres Seitenwandelement zeigt;
4 eine Querschnittsansicht einer Halbleiterbauelement mit verringerter parasitärer Aktivierung der Seitenwand bei durch heiße Ladungsträger bedingter Beschädigung ist, wobei ein leitender vergrabener Kanal gemäß der vorliegenden Erfindung unter den Bereich mit erhöhtem Einfangen verlegt wird;
5 eine Querschnittsansicht eines Halbleiterbauelements mit verringerter parasitärer Aktivierung der Seitenwand bei Einführung heißer Ladungsträger ist, wobei die STI gemäß der vorliegenden Erfindung keine Nitrid-Linerschicht umfasst;
6 ein Diagramm des Stroms über der Gate-Spannung für ein Bauelement mit einer vergrabenen leitenden Kanalschicht nahe am Bereich mit erhöhtem Einfangen von Elektronen ist, das eine erhöhte parasitäre Aktivierung der Seitenwand zeigt;
7 ein Diagramm des Stroms über der Gate-Spannung für ein Bauelement mit einer leitenden vergrabenen Kanalschicht fern vom Bereich mit erhöhtem Einfangen von Elektronen ist, das eine Verringerung der parasitären Aktivierung der Seitenwand gemäß der Erfindung zeigt;
8 ein Diagramm ist, das ein Bauelement mit einer leitenden vergrabenen Kanalschicht fern vom Bereich mit erhöhtem Einfangen von Elektronen gemäß der Erfindung und ein Bauelement mit einer leitenden vergrabenen Kanalschicht dicht bei dem Bereich mit erhöhtem Einfangen von Elektronen vergleicht und eine Verringerung der parasitären Aktivierung der Seitenwand zeigt;
9 ein Flussdiagramm für die Verringerung von durch heiße Ladungsträger bedingten Effekten bei einem Transistorbauelement gemäß der vorliegenden Erfindung ist; und
10 eine Querschnittsansicht eines Halbleiterbauelements mit verringerter parasitärer Aktivierung der Seitenwand bei Einführung heißer Ladungsträger ist, wobei ein ganzer Übergang gemäß der vorliegenden Erfindung von dem Bereich mit erhöhtem Einfangen wegbewegt ist.
Ausführliche Beschreibung bevorzugter Ausführungsformen
Die vorliegende Erfindung stellt ein Halbleiterbauelement und Strukturen bereit, die durch heiße Ladungsträger bedingte Zuverlässigkeitsprobleme bei einem Feldeffekt-Transistor verringern oder vermeiden. Die vorliegende Erfindung schafft vorteilhafterweise eine leitende vergrabene Kanalschicht, deren Tiefe so angepasst ist, dass Bereiche vermieden werden, in denen vermehrtes Einfangen von Ladung auftreten kann. Auf diese Weise werden ein Einfangen von Ladung und parasitärer Verlust in der Seitenwand des Übergangs verringert oder beseitigt. Die vorliegende Erfindung wird im Hinblick auf ein Metalloxid-Halbleiterbauelement (MOS), insbesondere ein PMOS-Bauelement, zum Zweck der Veranschaulichung beschrieben und soll nicht als auf die veranschaulichenden Beispiele beschränkt angesehen werden. Es versteht sich, dass gemäß der vorliegenden Erfindung andere Arten von Bauelementen (z.B. NMOS) oder Strukturen von Bauelementen verwendet werden können. Die vorliegende Erfindung kann mit jedem Halbleiterbauelement und vorzugsweise bei Halbleiterbauelementen, die CMOS-Technologie anwenden, verwendet werden.
Unter spezifischer ausführlicher Bezugnahme auf die Zeichnungen, bei denen gleiche Bezugszahlen ähnliche oder identische Elemente in den verschiedenen Ansichten identifizieren, und anfänglich unter Bezugnahme auf 2 ist nun eine Ausführungsform der vorliegenden Erfindung gezeigt. Eine Struktur eines Halbleiterbauelements 200 umfasst einen Transistorübergang 202 (z.B. einen Kanalbereich, der zwischen einem Source-Bereich 201 und einem Drain-Bereich 205 angeordnet ist, wie in 3 in einer Draufsicht des Transistors 204 gezeigt ist).
Die Struktur 200 umfasst einen Transistor 204 und eine Isolationsstruktur 206 mit einem flachen Graben (STI). Die STI 206 und der Transistor 204 werden in einem Siliziumsubstrat 208 erzeugt. Der Transistor 204 umfasst eine dielektrische Gate-Schicht 210, vorzugsweise ein Oxid, die auf einer Oberfläche 207 des Substrats 208 gebildet ist, sowie einen Gate-Leiter 212, vorzugsweise Polysilizium, der auf der dielektrischen Gate-Schicht 210 gebildet ist. Der Transistor 204 umfasst einen Übergang 202, der an der STI 206 anliegt. Gemäß der vorliegenden Erfindung kann die STI 206 ein dielektrisches Füllmaterial 214 ohne Nitrid-Linerschicht umfassen, obwohl eine Oxidschicht 216 und eine Nitridschicht oder Nitrid-Linerschicht 218 ebenfalls verwendet werden können. Die STI 206 isoliert eine Seitenwand des Transistors 204 elektrisch. Es versteht sich, dass jede beliebige Isolationsstruktur oder jeder beliebige Isolierbereich anstelle von oder zusätzlich zu den hierin beschriebenen STI-Bereichen verwendet werden kann.
Der Übergang 202 umfasst einen Diffusionsbereich mit Dotierstoffen, die sich von der Oberfläche 207 herab zu einer Tiefe D des Übergangs erstrecken. Die Tiefe D des Übergangs er streckt sich bis zu der Tiefe, die die STI 206 überlappt, und befindet sich benachbart zu einem Kerbenbereich 220. Wie oben beschrieben existiert als Folge der Verarbeitung des STI-Bereichs ein Bereich 223 mit lokalisiertem erhöhtem Einfangen von Ladung. In diesem Fall sind als Folge der Ausbildung der STI 206 ein Kerbenbereich 220 und eine Nitrid-Linerschicht 218 vorhanden. Es versteht sich, dass der Bereich 223 die Folge von anderen Verarbeitungseffekten oder strukturellen Unstetigkeiten, beispielsweise einer lokalisierten Konzentration von Dotierstoffen, Grenzflächen- oder Oberflächenzuständen (verursacht durch an Grenzflächen zwischen beispielsweise dem Substrat 102 und anderen Materialien, wie beispielsweise dem dielektrischen Gate-Material 210 vorhandene Ladungsträger), Versetzungen im Kristall des Substrats usw. sein kann.
Gemäß der vorliegenden Erfindung wird während des Betriebs eine leitende vergrabene Kanalschicht 222 in dem Übergang 202 bereitgestellt. Die leitende vergrabene Kanalschicht 222 umfasst einen Bereich mit einer Spitze für die Leitung, z.B. die höchste Konzentration an Ladungsträgern. Die leitende vergrabene Kanalschicht 222 ist gemäß der Erfindung vorteilhafterweise versetzt zum Bereich 223 angeordnet. Auf diese Weise wird die Möglichkeit einer Aktivierung eines parasitären Seitenwandelements im Bereich 223 bei durch heiße Ladungsträger bedingte Belastungen verringert oder beseitigt.
Durch derart weites Entfernen der leitenden vergrabenen Kanalschicht 222 vom Bereich 223 innerhalb der Tiefe D des Übergangs befindet sich der Punkt der Ladungsinjektion fern von dem möglichen durch das Verfahren induzierten Bereich mit erhöhtem Einfangen von Ladung 223 entlang der Seitenwand oder des Transistors 204. Dies führt zu einer größeren Kontrolle über die Schwellenspannung V_th des Transistors 204 und verhindert eine Beschädigung des Bauelements bei durch heiße Ladungsträger bedingten Belastungen.
Die Anordnung der Übergangsschicht 222 des vergrabenen Kanals kann zum Beispiel durch Einstellen von Parametern der Implantation von Dotierstoffen, wie beispielsweise der Energie zur Implantation von Ionen, durch bekannte Verfahren bereitgestellt werden, um Dotierstoffe in einer geeigneten Tiefe bereitzustellen. Die leitende vergrabene Kanalschicht 222 kann abhängig von der Art des verwendeten Transistors (z.B. p-Typ oder n-Typ) Dotierstoffe wie beispielsweise B, As, P und/oder BF₂ umfassen. Wenn der Transistor 204 einen Transistor des p-Typs umfasst, umfasst die leitende vergrabene Kanalschicht 222 vorzugsweise B- oder BF₂-Dotierstoffe. Wenn der Transistor 204 einen Transistor des n-Typs umfasst, umfasst die leitende vergrabene Kanalschicht 222 vorzugsweise As-Dotierstoffe.
Wenn der Gate-Leiter 212 aktiviert wird, wird gemäß der vorliegenden Erfindung ein elektrisches Feld E an den Übergang 202 angelegt, wie durch die elektrischen Feldlinien 230 angezeigt, und es findet eine Leitung durch den Übergang 202 statt. Da sich der Punkt der Ladungsinjektion (z.B. die leitende vergrabene Kanalschicht 222) fern vom Bereich 223 befindet, wird der Aktivierung der parasitären Elements des Bereichs 223 entgegengewirkt, was zu einer bedeutenden Verringerung des Lackstroms führt.
Die leitende vergrabene Kanalschicht 222 kann oberhalb oder unterhalb des Bereichs 223 gebildet sein. In 4 ist die leitende vergrabene Kanalschicht 222 zur Veranschaulichung unterhalb des Bereichs 223 gezeigt. Bei bevorzugten Ausfüh rungsformen befindet sich die leitende vergrabene Kanalschicht 222 näher an der Oberfläche 207, um die Geschwindigkeit des Transistors 204 zu verbessern.
Vorteilhafterweise kann die vorliegende Erfindung mit STI-Strukturen 206 mit oder ohne Nitrid-Linerschicht 218 verwendet werden. Wie in 5 gezeigt, umfasst die STI-Struktur 206 keine Nitrid-Linerschicht 218 mehr (2). Andere Isolationsstrukturen können ebenfalls verwendet werden.
Die vorliegende Erfindung verringert die durch heiße Ladungsträger bedingte induzierte Aktivierung der Seitenwand beispielsweise bei PMOSFETs (NMOSFETs) mit vergrabenem Kanal durch Optimierung der Tiefe des leitenden vergrabenen Kanals durch Bereitstellung eines geeigneten Profils des Übergangs des vergrabenen Kanals, so dass der Punkt der Elektroneninjektion entlang des leitenden vergrabenen Kanals und die STI-Seitenwand von dem Bereich des möglichen erhöhten Einfangen von Elektronen aufgrund des Isolierverfahrens wegbewegt werden. Das geeignete Übergangsprofil des vergrabenen Kanals wird vorzugsweise erreicht, indem die Spitze für die Konzentration von Dotierstoffen von dem empfindlichen Bereich wegbewegt wird.
In den unten dargestellten Beispielen wird ein PMOSFET mit vergrabenem Kanal mit einer STI mit einer Nitrid-Linerschicht verwendet. Die Verringerung der parasitären Aktivierung der Seitenwand wird in den Beispielen durch Annähern des leitenden vergrabenen Kanals an die Oberfläche erreicht. Es versteht sich jedoch, dass die vorliegende Erfindung in jedes Verfahren für ein Bauelement mit vergrabenem Kanal mit einem Verfahren zur Isolierung des Bauelements implementiert werden kann, das erhöhte lokalisierte Empfindlichkeiten der Seiten wand für Elektroneneinfang hervorrufen kann. Die vorliegende Erfindung darf nicht als auf STI-Verfahren mit einer Nitrid-Linerschicht beschränkt angesehen werden.
Experimentelle Daten
Es wurden Experimente zur Unterstützung der vorliegenden Erfindung an PFET-Bauelementen mit vergrabenem Kanal, die eine Nitrid-Linerschicht in der STI aufweisen, durchgeführt. Unter Bezugnahme auf 6 ist ein Diagramm für einen leitenden vergrabenen Kanal bereitgestellt, der eine Tiefe aufweist, die sich dicht bei einem Bereich erhöhten Elektroneneinfangs befindet. Das Diagramm zeigt den Kanalstrom I_d im Verhältnis zur Gate-Spannung V_g des getesteten Bauelements. Eine Familie von Kurven 302 wird für ausgewählte Zeiten aufgezeichnet: 0 Sekunden (Kurve 305), 3 Sekunden (Kurve 306), 10 Sekunden (Kurve 307), 30 Sekunden (Kurve 308), 100 Sekunden (Kurve 309), 300 Sekunden (Kurve 310), 1600 Sekunden (Kurve 312) und 3000 Sekunden (Kurve 313). Wie aus den Kurven 302 ersichtlich ist, findet eine erhöhte parasitäre Aktivierung der Seitenwand statt, die mit der Zeit zu einem Verluststrom und zu einer schlechteren Leistungsfähigkeit führt. Das getestete Bauelement umfasste eine Kanallänge L_eff = 0,317 Mikrometer. Das leitende vergrabene Kanalimplantat umfasste Bor, das bei 10 keV mit einer Dosis von 6 × 10¹² Atome/cm³ implantiert wurde.
Unter Bezugnahme auf 7 ist ein Diagramm für einen leitenden vergrabenen Kanal bereitgestellt, der gemäß der vorliegenden Erfindung eine Tiefe fern von einem Bereich erhöhten Elektroneneinfangs aufweist. Das Diagramm zeigt den Kanalstrom I_d im Verhältnis zur Gate-Spannung V_g des getesteten Bauelements. Eine Familie von Kurven 320 wird für ausgewählte Zeiten aufgezeichnet: 0 Sekunden, 3 Sekunden, 10 Sekunden, 30 Sekunden, 100 Sekunden, 300 Sekunden, 1600 Sekunden, 3000 Sekunden und 10.000 Sekunden. Die 0-Sekunden-Kurve (Kurve 321) ist diejenige, die am geringsten in Richtung des Pfeils "B" zur 10.000-Sekunden-Kurve (Kurve 322) an der Spitze der Kurven 320 ansteigt. Wie ersichtlich ist, zeigen die Kurven 320 im Vergleich zu den Kurven 302 aus 6 eine bedeutende Gleichförmigkeit im Verhältnis zur Zeit. Die parasitäre Aktivierung der Seitenwand ist drastisch verringert oder tritt überhaupt nicht auf. Das getestete Bauelement umfasste eine Kanallänge L_eff = 0,316 Mikrometer. Das leitende vergrabene Kanalimplantat umfasst BF₂, das bei 20 keV mit einer Dosis von 1 × 10¹³ Atome/cm³ implantiert wurde. Die Spitze des vergrabenen leitenden Kanals befand sich in einer Tiefe von etwa 400 Ångström.
Unter Bezugnahme auf 8 ist ein Diagramm, das eine Verschiebung der Schwellenspannung (V_t-Verschiebung für die Seitenwand) eines parasitären Seitenwandelements (z.B. des parasitären Elements in Bereich 223 in 2) zeigt, im Verhältnis zu einer Verschiebung der Schwellenspannung (V_t-Verschiebung für den Kanal) für den Transistorkanal (z.B. den Kanal des Transistors 204 in 2) aufgezeichnet. Ein erster Satz Datenpunkte 306 stellt die Daten für einen leitenden vergrabenen Kanal dar, der eine Tiefe nahe bei einem Bereich erhöhten Elektroneneinfangs aufweist. Die Datenpunkte 306 entsprechen der V_t-Verschiebung für die Seitenwand, gemessen an einem gegebenen I_d-Wert in 6 (z.B. I_d =1,6 nA/L_des (L_des = Design-Länge des Bauelements)). Ein zweiter Satz Datenpunkte 308 (z.B. gemessen bei einer I_d, die 20 nA Breite_des/Länge_des entspricht, wobei Breite_des die Breite und Länge_des die Länge des Transistors ist) stellt die Daten für einen leitenden vergrabenen Kanal dar, der eine Tiefe fern von einem Bereich erhöhten Elektroneneinfangs aufweist, wie von der vorliegenden Erfindung bereitgestellt. Das Bauelement der vorliegenden Erfindung (Datenpunkte 308) zeigt eine drastisch geringere Empfindlichkeit gegenüber parasitärer Aktivierung der Seitenwand. Die Datenpunkte 308 zeigen ein im Wesentliches lineares Verhältnis an (V_t-Verschiebung für die Seitenwand = V_t-Verschiebung für den Kanal).
Experimentelle Daten für Belastungen mit leitenden heißen Ladungsträgern, die unter etwa denselben Bedingungen durchgeführt wurden, für ein Bauelement gemäß der vorliegenden Erfindung und ein Bauelement mit einem leitenden vergrabenen Kanal mit einer Tiefe, die sich dicht bei einem Bereich erhöhten Elektroneneinfangs befindet, zeigten unter anderem Folgendes:

1) keine erhöhte Aktivierung der Seitenwand für das Bauelement gemäß der vorliegenden Erfindung; und
2) es wurden Verbesserungen bei jeder Kanallänge der Bauelemente beobachtet.

In einem Fall erstreckt sich ein Übergang eines vergrabenen Kanals bis zu etwa 400 bis 1000 Ångström unterhalb einer Oberfläche eines Siliziumsubstrats, während sich der vergrabene leitende Kanal etwa 100 bis 400 Ångström unterhalb der Oberfläche befinden kann. Andere Konfigurationen werden ebenfalls in Betracht gezogen.
Unter Bezugnahme auf 9 ist ein Ablaufplan zur Verringerung von durch heiße Ladungsträger bedingten Effekten bei einem Halbleiterbauelement gezeigt. In Block 400 wird eine Transistorstruktur auf einem Halbleiterchip bereitgestellt. In Block 402 wird eine Tiefe bestimmt, die auf durch heiße Ladungsträger bedingte Beschädigung empfindlich reagiert.
Diese kann beispielsweise durch elektrische, chemische oder mechanische Tests bestimmt werden. Elektrische Tests können das Betreiben eines Bauelements unter spezifizierten Bedingungen umfassen, um parasitären Verlust zu bestimmen. Es können dann Bauelemente mit vergrabenen leitenden Kanalschichten in unterschiedlichen Tiefen hergestellt werden, um zu bestimmen, ob der parasitäre Verlust oder die durch heiße Ladungsträger bedingte Beschädigung im Vergleich zu einer zuvor getesteten Bauelement verringert wird (z.B. systematisches Probieren). Die Tiefe, bei der ein parasitärer Verlust und/oder eine Beschädigung verringert oder optimiert werden, wird daraufhin in Block 404 als Design-Tiefe für die vergrabene leitende Kanalschicht gewählt.
In Block 402 können mechanische Tests durchgeführt werden, um strukturelle Ursachen für durch heiße Ladungsträger bedingte Beschädigung zu bestimmen. Mit Hilfe von bekannten Verfahren kann ein Querschnitt durch den Halbleiterchip durchgeführt werden, um potenzielle Bereiche, in denen durch heiße Ladungsträger bedingte Effekte auftreten können, visuell zu prüfen. Der Kerbenbereich und/oder die Nitridschicht, die in dem oben beschriebenen STI-Verfahren ausgebildet werden, sind Beispiele für strukturell verursachte Einfangbereiche für heiße Ladungsträger. Daraufhin wird in Block 404 eine Tiefe einer vergrabenen leitenden Schicht so gewählt, dass sie den Einfangbereich für heiße Ladungsträger meidet.
In Block 402 können chemische Tests auf chemische Eigenschaften beispielsweise mit Hilfe von in der Technik bekannten Spektroskopieverfahren auf aufgeschnittene Bauelemente angewandt werden, um die Oberflächen- oder Grenzflächenzustände oder Bereiche lokalisierter Konzentrationen von Dotierstoffen zu bestimmen, die auf einen Einfangbereich für heiße Ladungs träger hinweisen können. In Block 402 können ebenfalls andere Analysen durchgeführt werden, um Einfangbereiche für heiße Ladungsträger zu bestimmen. Daraufhin wird in Block 404 gemäß der Erfindung eine Tiefe einer vergrabenen leitenden Schicht gewählt, um den Einfangbereich für heiße Ladungsträger zu vermeiden. In Block 404 wird nicht nur die vergrabene leitende Schicht zum Bereich der Beschädigung versetzt angeordnet, sondern es kann eine Tiefe des gesamten Übergangs 202 in einer von der Tiefe des Bereichs der Beschädigung 223 verschiedenen Tiefe (d.h. oberhalb oder unterhalb derselben) gebildet werden, wie in 10 gezeigt.
Nach der Beschreibung der bevorzugten Ausführungsformen für verringerte durch heiße Ladungsträger induzierte Aktivierung eines parasitären Seitenwandelements bei isolierten Bauelementen mit vergrabenem Kanal durch eine Optimierung der Tiefe des leitenden vergrabenen Kanals (die veranschaulichend und nicht beschränkend sein sollen) wird angemerkt, dass Fachleute im Licht der oben angeführten Lehren Modifikationen und Variationen vornehmen können. Es versteht sich daher, dass Veränderungen an den spezifischen Ausführungsformen der offenbarten Erfindung durchgeführt werden können, die im Umfang und Geist der Erfindung liegen, wie er von den nachfolgenden Ansprüchen umrissen wird. Nach dieser Beschreibung der Erfindung mit den patentrechtlich geforderten Einzelheiten und Besonderheiten ist der durch Patenturkunde beanspruchte Bereich, der geschützt werden soll, in den nachfolgenden Ansprüchen dargestellt.

Claims

Halbleiterbauelement, das umfasst: einen Transistorübergang, der benachbart zu einem Isolierbereich in einem Substrat gebildet ist, einen Bereich zwischen dem Transistorübergang und dem Isolierbereich, der einen für durch heiße Ladungsträger bedingte Effekte anfälligen Bereich umfasst, wobei sich der Transistorübergang von einer Oberfläche des Substrats zu einer ersten Tiefe erstreckt; und eine vergrabene leitende Kanalschicht, die in dem Transistorübergang zwischen der Oberfläche des Substrats und der ersten Tiefe gebildet ist, wobei die vergrabene leitende Kanalschicht eine Tiefe mit einer Spitze für die Leitung aufweist, die sich von einer Tiefe des für durch heiße Ladungsträger bedingte Effekte anfälligen Bereichs unterscheidet.
Halbleiterbauelement nach Anspruch 1, wobei der Isolierbereich einen Isolierbereich mit einem flachen Graben umfasst.
Halbleiterbauelement nach Anspruch 2, wobei der Isolierbereich mit dem flachen Graben eine Nitrid-Linerschicht und der für durch heiße Ladungsträger bedingte Effekte anfällige Bereich einen Bereich zwischen der Nitrid-Linerschicht und dem Transistorübergang umfasst.
Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei die Tiefe mit der Spitze für die Leitung unterhalb der Tiefe des für durch heiße Ladungsträger bedingte Effekte anfälligen Bereichs liegt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei die Tiefe mit der Spitze für die Leitung oberhalb der Tiefe des für Durch heiße Ladungsträger bedingte Effekte anfälligen Bereichs liegt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei die vergrabene leitende Kanalschicht mindestens entweder Bor oder Bordifluorid-Dotierstoffe umfasst.
Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei die vergrabene leitende Kanalschicht Arsen-Dotierstoffe umfasst.
Halbleiterbauelement, das umfasst: ein Transistorelement, das benachbart zu einem Isolierbereich in einem Substrat ausgebildet ist, wobei das Transistorelement einen Übergangsbereich umfasst, der durch einen Gate-Leiter aktiviert wird, um Ladung durch den Übergangsbereich zu leiten, wobei sich der Übergangsbereich von einer Oberfläche des Substrats zu einer ersten Tiefe erstreckt; einen zwischen dem Übergangsbereich und dem Isolierbereich angeordneten Bereich, der einen für Ladungseinfang anfälligen Bereich umfasst; und einen Bereich der Ladungsinjektion, der in dem Übergang ausgebildet ist, um eine Schicht mit einer Spitze für den Ladungstransfer durch den Übergangsbereich bereitzustellen, wobei der Bereich der Ladungsinjektion eine Tiefe mit der Spitze für die Leitung aufweist, die sich von einer Tiefe des für Ladungseinfang anfälligen Bereichs unterscheidet.
Halbleiterbauelement nach Anspruch 8, wobei der Isolierbereich einen Isolierbereich mit einem flachen Graben umfasst.
Halbleiterbauelement nach Anspruch 9, wobei der Isolierbereich mit dem flachen Graben eine Nitrid-Linerschicht umfasst und der für Ladungseinfang anfälligen Bereich einen Bereich zwischen der Nitrid-Linerschicht und dem Übergangsbereich umfasst.
Halbleiterbauelement nach einem der Ansprüche 8 bis 10, wobei die Tiefe mit der Spitze für die Leitung unterhalb der Tiefe des für Ladungseinfang anfälligen Bereichs liegt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 10, wobei die Tiefe mit der Spitze für die Leitung oberhalb der Tiefe des für Ladungseinfang anfälligen Bereichs liegt.
Halbleiterbauelement nach einem der Ansprüche 8 bis 12, wobei der Bereich der Ladungsinjektion eine vergrabene leitende Kanalschicht umfasst.
Halbleiterbauelement nach einem der Ansprüche 8 bis 13, wobei der Bereich der Ladungsinjektion Dotierstoffe umfasst.
Halbleiterbauelement nach Anspruch 14, wobei die Dotierstoffe mindestens entweder Bor oder Bordifluorid-Dotierstoffe umfassen.
Halbleiterbauelement nach Anspruch 14, wobei die vergrabene leitende Kanalschicht Arsen-Dotierstoffe umfasst.
Halbleiterbauelement nach einem der Ansprüche 8 bis 16, wobei der zwischen dem Übergangsbereich und dem Isolierbereich angeordnete Bereich eine Kerbe umfasst, die zwischen dem Übergangsbereich und dem Isolierbereich angeordnet und mit dem Gate-Leiter gefüllt ist.
Verfahren zur Verringerung von durch heiße Ladungsträger bedingten Effekten bei einem Transistorelement, das die Schritte umfasst: Bestimmen einer ersten Tiefe in einem Übergang des Transistors, der auf durch heiße Ladungsträger bedingte Effekte empfindlich reagiert; und Bilden eines vergrabenen leitenden Kanals in einer zweiten Tiefe, die sich von der ersten Tiefe unterscheidet.
Verfahren nach Anspruch 18, wobei der Schritt des Bestimmens der ersten Tiefe den Schritt des Analysierens einer Bauelementstruktur zur Bestimmung einer Position, die wahrscheinlich durch heiße Ladungsträger bedingte Effekte verursacht, umfasst.
Verfahren nach Anspruch 19, wobei der Schritt des Analysierens die Schritte umfasst: Durchführen elektrischer Tests mit der zweiten Tiefe bei einer Mehrzahl unterschiedlicher Tiefen; und Auswählen der Tiefe mit der besten Leistungsfähigkeit.
Verfahren nach Anspruch 19, wobei der Schritt des Analysierens den Schritt des Identifizierens von Strukturen, die wahrscheinlich durch heiße Ladungsträger bedingte Effekte verursachen, umfasst.
Verfahren nach Anspruch 19, wobei der Schritt des Analysierens den Schritt des Identifizierens von chemischen Eigenschaften, die wahrscheinlich durch heiße Ladungsträger bedingte Effekte verursachen, umfasst.