DE10156442A1

DE10156442A1 - Halbleitervorrichtung

Info

Publication number: DE10156442A1
Application number: DE10156442A
Authority: DE
Inventors: Kimitoshi Sato
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-05-29
Filing date: 2001-11-16
Publication date: 2002-12-05
Also published as: US20020179978A1; JP2002353326A; KR20020090847A; US6504220B2

Abstract

Eine Halbleitervorrichtung umfaßt eine erste Isolierschicht (8, 21), die auf einem Substrat (1) ausgebildet ist; eine Widerstandsschicht (20), die auf der ersten Isolierschicht (8, 21) ausgebildet ist und einen vorgeschriebenen elektrischen Widerstand besitzt; eine zweite Isolierschicht (17), die auf der Widerstandsschicht (20) ausgebildet ist; mehrere Verdrahtungen (19a, 19b), die über in der zweiten Isolierschicht (17) ausgebildete Löcher (18) an auf der Widerstandsschicht (20) räumlich voneinander beabstandeten Stellen elektrisch an die Widerstandsschicht (20) angeschlossen sind; eine Wärmespeicherschicht (5), die in der Nähe der Widerstandsschicht (20) ausgebildet ist und die Wärme speichert, die erzeugt wird, wenn in der Widerstandsschicht (20) ein Strom fließt. DOLLAR A Selbst wenn in der Widerstandsschicht (20) ein großer Strom wie etwa ein Stoßstrom fließt, kann somit die in der Widerstandsschicht (20) erzeugte Wärme in der in der Nähe der Widerstandsschicht vorgesehenen Wärmespeicherschicht (5) gespeichert werden. Somit kann eine stabile und zuverlässige Halbleitervorrichtung geschaffen werden, die frei vom Ausfall der Widerstandsschicht (20) ist.

Description

Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtung mit einem elek trischen Widerstandsabschnitt wie etwa einer Polysilicium- Widerstandsschicht.

Anhand der Fig. 15 bis 17 wird im folgenden eine Halbleiter vorrichtung beschrieben.

Fig. 15 ist eine schematische Schnittansicht einer Halblei tervorrichtung mit einer Polysilicium-Widerstandsschicht. In Fig. 15 bezeichnet das Bezugszeichen 1 ein p^--Substrat als Substrat, das Bezugszeichen 2 eine n⁺-Diffusionsschicht, das Bezugszeichen 3 eine p⁺-Diffusionsschicht, das Bezugszeichen 4 eine n^--Epitaxieschicht, die auf der n⁺-Diffusionsschicht 2 und auf der p⁺-Diffusionsschicht 3 ausgebildet ist, das Be zugszeichen 5 eine n^--Diffusionsschicht, das Bezugszeichen 6 eine p⁺-Diffusionsschicht, die von der Oberfläche der ausge bildeten n^--Epitaxieschicht 4 diffundiert ist, so daß sie bis zu der p⁺-Diffusionsschicht 3 verläuft, das Bezugszeichen 8 einen LOCOS-Oxidfilm (einen Oxidfilm mit lokaler Oxidation des Siliciums) als erste Isolierschicht, das Bezugszeichen 9 eine p-Schicht, die auf der p⁺-Diffusionsschicht 6 ausgebil det ist, das Bezugszeichen 16 eine p⁺-Diffusionsschicht, die durch Implantation unmittelbar unter der Verdrahtung ausge bildet ist, das Bezugszeichen 17 eine Oxidfilmschicht als zweite Isolierschicht, das Bezugszeichen 18 Kontaktlöcher, die in der Oxidfilmschicht 17 ausgebildet sind, das Bezugs zeichen 19 Aluminiumelektroden als Verdrahtungen, die auf der Polysilicium-Widerstandsschicht durch die Kontaktlöcher 18 ausgebildet sind, und das Bezugszeichen 20 eine Polysilicium- Widerstandsschicht als Widerstandsschicht.

Die Polysilicium-Widerstandsschicht 20 wird hier durch Hinzu fügen von Störstellen wie etwa Bor zu Polysilicium ausgebil det, wobei die Menge der Störstellen in der Weise eingestellt wird, daß ein gewünschter elektrischer Widerstand erhalten wird, der den durch die Polysilicium-Widerstandsschicht 20 fließenden Strom steuert. Außerdem besitzt sowohl der LOCOS- Oxidfilm 8 als auch die Oxidfilmschicht 17 eine Dicke, die ausreicht, um den durch die Polysilicium-Widerstandsschicht 20 fließenden Strom zu isolieren, so daß er nicht nach außen fließt. Außerdem sind an Stellen, die durch die p⁺-Diffusionsschichten 16 räumlich voneinander beabstandet sind, zwei Aluminiumelektroden 19 elektrisch an die Polysili cium-Widerstandsschicht 20 angeschlossen.

Wie oben beschrieben wurde, arbeitet der. Abschnitt, der die Aluminiumelektrode 19, die p⁺-Diffusionsschichten 16, die Po lysilicium-Widerstandsschicht 20, den LOCOS-Oxidfilm 8 und die Oxidfilmschicht 17 enthält, als sogenannter elektrischer Widerstandsabschnitt der Halbleitervorrichtung.

Nachfolgend wird unten mit Bezug auf die Fig. 16a bis 16d und 17a bis 17c ein Verfahren zur Herstellung der Halbleitervor richtung beschrieben. Die Fig. 16a bis 16d sind schematische Schnittansichten, die die Halbleitervorrichtung in jedem der Herstellungsprozeßschritte zeigen; während die Fig. 17a bis 17c schematische Schnittansichten sind, die die Halbleiter vorrichtung in jedem der weiteren Herstellungsprozeßschritte zeigen. Außer dem obenbeschriebenen elektrischen Widerstands abschnitt enthält die in jeder Zeichnung gezeigte Halbleiter vorrichtung einen CMOS-Transistor-Abschnitt.

Wie Fig. 16a zeigt, wird nach dem Ausbilden eines Oxidfilms auf der Oberfläche des p^--Substrats 1 zunächst eine Photogra vur zum Entfernen des unnötigen Teils des Oxidfilms auf dem p^--Substrat 1 ausgeführt. In die Fläche, von der der Oxidfilm entfernt worden ist, wird Antimon implantiert, das bei 1240°C vorgetrieben (geschoben) wird, um eine n⁺-Diffu sionsschicht 2 auszubilden. Anschließend wird der auf dem p^--Substrat 1 verbliebene Oxidfilm entfernt.

Anschließend wird nach dem Ausbilden eines Oxidfilms mit ei ner Dicke von mehreren 10 Nanometern eine Photogravur zum Entfernen des unnötigen Teils des Oxidfilms ausgeführt. In die Fläche, von der der Oxidfilm entfernt worden ist, wird Bor implantiert, das bei 1150°C vorgetrieben wird, um eine p⁺-Diffusionsschicht 3 auszubilden. Anschließend wird der auf dem p^--Substrat 1 verbliebene Oxidfilm entfernt.

Daraufhin wird auf dem p^--Substrat 1, auf dem die n⁺-Diffu sionsschicht 2 und die p⁺-Diffusionsschicht 3 ausgebildet worden sind, eine p^--Epitaxieschicht 4 ausgebildet, die die n⁺-Diffusionsschicht 2 und die p⁺-Diffusionsschicht 3 bedeckt.

Wie Fig. 16b zeigt, wird nachfolgend auf der p^--Epitaxie schicht 4 ein Oxidfilm mit einer Dicke von mehreren 10 Nano metern ausgebildet, auf dem ein Nitridfilm abgeschieden wird, und eine Photogravur zum Entfernen des unnötigen Teils des Nitridfilms ausgeführt. In die Fläche, von der der Nitridfilm entfernt worden ist, wird Phosphor implantiert, und es wird eine Oxidationsbehandlung bei 950°C ausgeführt, um einen Oxidfilm 7 und die n^--Diffusionsschichten 5 auszubilden. Ein Teil der n^--Diffusionsschichten 5 (die n^--Diffusionsschicht 5 auf der rechten Seite der Zeichnung) wirkt hier als Teil ei nes später beschriebenen p-Kanal-MOS-Transistors.

Nachdem der auf der obersten Oberfläche des p^--Substrats 1 verbliebene Nitridfilm entfernt worden ist, wird daraufhin Bor implantiert, das bei 1180°C vorgetrieben wird, um eine p⁺-Diffusionsschicht 6 auszubilden. Hierbei wirkt ein Teil der p⁺-Diffusionsschichten 6 (die p⁺-Diffusionsschicht 6 auf der rechten Seite der Zeichnung) als Teil eines später be schriebenen n-Kanal-MOS-Transistors.

Nachdem der Oxidfilm 7 auf der n^--Diffusionsschicht 5 und der Oxidfilm auf der p⁺-Diffusionsschicht 6 und auf der n^--Epita xieschicht 4 entfernt worden ist, wird daraufhin, wie Fig. 16c zeigt, darauf ein Oxidfilm mit einer Dicke von meh reren 10 Nanometern ausgebildet. Nach dem Abscheiden eines Nitridfilms auf dem Oxidfilm wird daraufhin eine Photogravur zum Entfernen des unnötigen Nitridfilms ausgeführt und auf der Fläche, von der der Nitridfilm entfernt worden ist, ein LOCOS-Oxidfilm 8 mit einer Dicke von etwa 400 nm ausgebildet.

Nachdem ein Resist auf die Oberfläche aufgetragen worden ist, wird daraufhin eine Photogravur zum Entfernen des unnötigen Teils des Resists ausgeführt und in die Fläche, von der der Resist entfernt worden ist, Bor implantiert, um auf der p⁺-Diffusionsschicht 6 eine p-Schicht 9 auszubilden.

Wie Fig. 16d zeigt, wird daraufhin auf der obersten Oberflä che des p^--Substrats 1 ein Polysiliciumfilm abgeschieden, während in die gesamte Oberfläche des Polysiliciumfilms Stör stellen wie etwa Bor implantiert werden. Daraufhin wird auf den mit Störstellen implantierten Polysiliciumfilm ein Resist aufgetragen und eine Strukturierung ausgeführt, um eine ge wünschte Polysilicium-Widerstandsschicht 20 auszubilden.

Wie Fig. 17a zeigt, werden nachfolgend der auf der obersten Oberfläche des p^--Substrats 1 ausgebildete Oxidfilm und eine Dicke von mehreren 10 Nanometern des LOCOS-Oxidfilms 8 ent fernt. Daraufhin wird auf der n-Diffusionsschicht 5 und auf der p-Schicht 9 entsprechend dem CMOS-Transistor-Abschnitt ein Oxidfilm (Gate-Oxidfilm) 10 mit einer Dicke von 10 bis 50 nm ausgebildet.

Auf dem Oxidfilm 10 werden nacheinander ein Polysiliciumfilm 11 und ein Wolframsilicidfilm 12 abgeschieden. Außerdem wird darauf ein Resist aufgetragen und eine Strukturierung zum Entfernen unnötiger Teile des Polysiliciumfilms 11 und des Wolframsilicidfilms 12 ausgeführt. Auf diese Weise wird der Gate-Elektroden-Abschnitt des CMOS-Transistors ausgebildet.

Anschließend werden der Resist aufgetragen, eine Strukturie rung ausgeführt und unter einem Winkel von 45° drehend Phos phor implantiert, um auf der p-Schicht 9 eine n^--Diffu sionsschicht 13 auszubilden. Die n^--Diffusionsschicht 13 wird hier in dem n-Kanal-Abschnitt des CMOS-Transistors ausgebil det.

Wie Fig. 17b zeigt, wird nachfolgend der in dem vorausgehen den Prozeß auf der obersten Oberfläche aufgetragene Resist entfernt und auf der Fläche, von der der Resist entfernt wor den ist, ein Oxidfilm abgeschieden. Daraufhin wird ein aniso tropes Ätzen ausgeführt, um auf den Seiten des in dem voraus gehenden Prozeß ausgebildeten Gate-Elektroden-Abschnitts, der einen Polysiliciumfilm 11 und einen Wolframsilicidfilm 12 enthält, die Seitenwände 14 auszubilden.

Daraufhin wird in einen Teil der n^--Diffusionsschicht 13 nach Ausführen einer Photogravur Arsen implantiert, das bei 900°C in einer Stickstoffatmosphäre vorgetrieben wird, um eine n⁺-Diffusionsschicht 15 auszubilden. Die n⁺-Diffusionsschicht 15 wirkt hier als das n-Kanal-Source/Drain-Gebiet.

Daraufhin wird in ein p-Kanal-Seitenteil der n^--Diffusions schicht 5 BFZ implantiert, um eine p⁺-Diffusionsschicht 16 auszubilden. Die p⁺-Diffusionsschicht 16 wirkt hier als das p-Kanal-Source/Drain-Gebiet und verbessert außerdem den Ohm schen Kontakt mit der Polysilicium-Widerstandsschicht 20.

Wie Fig. 17c zeigt, wird schließlich auf der obersten Ober fläche des p^--Substrats 1 eine Oxidfilmschicht 17 mit einer Dicke von etwa 800 nm ausgebildet. Daraufhin wird eine Photo gravur zum Entfernen der unnötigen Teile der Oxidfilmschicht 17 und zum Ausbilden der gewünschten Kontaktlöcher 18 ausge führt. Daraufhin wird durch Zerstäuben auf der gesamten ober sten Oberfläche ein Aluminiumfilm ausgebildet und eine Photo gravur ausgeführt, um die unnötigen Teile des Aluminiumfilms zu entfernen. Auf diese Weise werden die gewünschten Alumini umelektroden 19 ausgebildet. Unter den sechs in diesem Prozeß ausgebildeten Aluminiumelektroden 19 werden hier die zwei rechts in der Zeichnung zu den p-Kanal-Source/Drain-Elektro den des CMOS-Transistors, die zwei in der Mitte der Zeichnung zu den n-Kanal-Source/Drain-Elektroden und die zwei links in der Zeichnung zu den Elektroden für die Widerstände.

Die oben beschriebene Halbleitervorrichtung besitzt ein Pro blem dahingehend, daß dann, wenn in der Polysilicium-Wider standsschicht des Widerstandsabschnitts ein Stoßstrom fließt, die Polysiliciumschicht erwärmt wird und ausfallen kann. Dies liegt daran, daß die Polysilicium-Widerstandsschicht von dem Oxidfilm und von dem LOCOS-Oxidfilm mit einer Dicke von meh reren 100 nm umgeben ist. Da diese Oxidfilme eine verhältnis mäßig niedrige Wärmeleitfähigkeit besitzen, kann eine große Menge der wegen dem Stoßstrom in der Polysiliciumschicht er zeugten Wärme nicht sofort abgeleitet werden. Wenn die Poly siliciumschicht wegen der Wärme ausgefallen ist, kann sie die ursprüngliche Rolle als elektrischer Widerstand nicht mehr spielen.

Der Erfindung liegt daher die Aufgabe zugrunde, das obenbe schriebene Problem zu lösen und eine stabile und zuverlässige Halbleitervorrichtung zu schaffen, deren Polysilicium-Wider standsschicht selbst dann nicht ausfällt, wenn darin ein ho her Strom wie etwa ein Stoßstrom fließt.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halblei tervorrichtung nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem Aspekt der Erfindung umfaßt eine Halbleitervor richtung eine erste Isolierschicht, die auf einem Substrat ausgebildet ist; eine Widerstandsschicht, die auf der ersten Isolierschicht ausgebildet ist und einen vorgeschriebenen elektrischen Widerstand besitzt; eine zweite Isolierschicht, die auf der Widerstandsschicht ausgebildet ist; mehrere Ver drahtungen, die über in der zweiten Isolierschicht ausgebil dete Löcher an auf der Widerstandsschicht räumlich voneinan der beabstandeten Stellen elektrisch an die Widerstands schicht angeschlossen sind; und eine Wärmespeicherschicht, die in der Nähe der Widerstandsschicht ausgebildet ist und die Wärme speichert, die erzeugt wird, wenn in der Wider standsschicht ein Strom fließt.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine schematische Schnittansicht einer Halb leitervorrichtung der ersten Ausführungsform;

Fig. 2a-2d schematische Schnittansichten der Halbleiter vorrichtung in jedem der Herstellungsprozeß schritte;

Fig. 3a-3c schematische Schnittansichten der Halbleiter vorrichtung in jedem der weiteren Herstel lungsprozeßschritte;

Fig. 4 eine schematische Schnittansicht einer Halb leitervorrichtung der zweiten Ausführungsform;

Fig. 5a-5d schematische Schnittansichten der Halbleiter vorrichtung in jedem der Herstellungsprozeß schritte;

Fig. 6a-6c schematische Schnittansichten der Halbleiter vorrichtung in jedem der weiteren Herstel lungsprozeßschritte;

Fig. 7 eine schematische Schnittansicht einer Halbleitervorrichtung der dritten Ausführungs form;

Fig. 8a-8d schematische Schnittansichten der Halbleiter vorrichtung in jedem der Herstellungsprozeß schritte;

Fig. 9a-9c schematische Schnittansichten der Halbleiter vorrichtung in jedem der weiteren Herstel lungsprozeßschritte;

Fig. 10 eine schematische Schnittansicht einer Halb leitervorrichtung der vierten Ausführungsform;

Fig. 11a-11d schematische Schnittansichten der Halbleiter vorrichtung in jedem der Herstellungsprozeß schritte;

Fig. 12a-12c schematische Schnittansichten der Halbleiter vorrichtung in jedem der weiteren Herstel lungsprozeßschritte;

Fig. 13 eine schematische Schnittansicht einer Halb leitervorrichtung der fünften Ausführungsform;

Fig. 14 eine schematische Schnittansicht einer Halb leitervorrichtung der sechsten Ausführungs form;

Fig. 15 die bereits erwähnte schematische Schnittan sicht einer Halbleitervorrichtung mit einer Polysilicium-Widerstandsschicht;

Fig. 16a-16d die bereits erwähnten schematischen Schnittan sichten der Halbleitervorrichtung in jedem der Herstellungsprozeßschritte; und

Fig. 17a-17c die bereits erwähnten schematischen Schnittan sichten der Halbleitervorrichtung in jedem der weiteren Herstellungsprozeßschritte.

Im folgenden werden die Ausführungsformen der Erfindung aus führlich beschrieben.

Erste Ausführungsform

Im folgenden wird mit Bezug auf die Fig. 1 bis 3 die erste Ausführungsform der Erfindung ausführlich beschrieben.

Fig. 1 ist eine schematische Schnittansicht einer Halbleiter vorrichtung der ersten Ausführungsform. In Fig. 1 bezeichnet das Bezugszeichen 1 ein p^--Substrat als Substrat, das Bezugs zeichen 2 eine n⁺-Diffusionsschicht, das Bezugszeichen 3 eine p⁺-Diffusionsschicht, das Bezugszeichen 4 eine n^--Epitaxie schicht, das Bezugszeichen 5 eine n^--Diffusionsschicht (Stör stellendiffusionsschicht) als Wärmespeicherschicht, das Be zugszeichen 6 eine p⁺-Diffusionsschicht, das Bezugszeichen 8 einen LOCOS-Oxidfilm, das Bezugszeichen 9 eine p-Schicht, das Bezugszeichen 16 p⁺-Diffusionsschichten, die unmittelbar un ter der Verdrahtung ausgebildet sind, das Bezugszeichen 17 eine Oxidfilmschicht als zweite Isolierschicht, das Bezugs zeichen 18 in der Oxidfilmschicht 17 ausgebildete Kontaktlö cher, das Bezugszeichen 19a Aluminiumelektroden als Verdrah tungen, die über die Kontaktlöcher 18 elektrisch an die Poly silicium-Widerstandsschicht angeschlossen sind, das Bezugs zeichen 19b Aluminiumelektroden als Verdrahtungen, die über die Kontaktlöcher 18 elektrisch an die Polysilicium-Wider standsschicht und an die n^--Diffusionsschicht 5 angeschlossen sind, das Bezugszeichen 20 eine Polysilicium-Widerstands schicht als Widerstandsschicht mit einem vorgeschriebenen elektrischen Widerstand und das Bezugszeichen 21 einen Unter lage-Oxidfilm als Dünnfilm, der den Schichtabschnitt iso liert.

Der LOCOS-Oxidfilm 8 und der Unterlage-Oxidfilm 21 bilden in der ersten Ausführungsform eine erste Isolierschicht.

Die Dicke sowohl des LOCOS-Oxidfilms 8 als auch des Oxid schichtfilms 17 beträgt hier mehrere 100 Nanometer, während die Dicke des Unterlage-Oxidfilms 21, der im wesentlichen mit der gesamten Unterseite der Polysilicium-Widerstandsschicht 20 in Kontakt steht, mehrere 10 Nanometer beträgt. Außerdem steht die n^--Diffusionsschicht 5 mit einer verhältnismäßig hohen Wärmeleitfähigkeit mit der Unterseite des Unterlage- Oxidfilms 21 in Kontakt. Diese n^--Diffusionsschicht 5 ist eine Störstellendiffusionsschicht, die auf einem der Polysi licium-Widerstandsschicht 20 zugewandten Teil des p^--Sub strats 1 ausgebildet ist.

Wenn in der wie oben beschrieben aufgebauten Halbleitervor richtung in der Polysilicium-Widerstandsschicht 20 über die p⁺-Diffusionsschicht 16 ein Strom fließt, fließt, da an der Oberseite der Polysilicium-Widerstandsschicht 20 die Oxid schicht 17 mit ausreichender Dicke ausgebildet ist, kein Strom an die Oberseite. Obgleich an der Unterseite der Poly silicium-Widerstandsschicht 20 der Unterlage-Oxidfilm 21 mit niedriger Isolation ausgebildet ist, wird außerdem durch die Aluminiumelektrode 19b die n^--Diffusionsschicht 5 unter dem Unterlage-Oxidfilm 21 auf dem gleichen Potential wie die Po lysilicium-Widerstandsschicht 20 gehalten, so daß auch kein Strom an die Unterseite fließt. Somit spielt die Struktur als elektrischer Widerstand gemäß der ersten Ausführungsform eine ausreichende Rolle als inhärenter elektrischer Widerstand.

Selbst wenn in der Polysilicium-Widerstandsschicht 20 ein Stoßstrom fließt und in ihr viel Wärme erzeugt wird, kann der Unterlage-Oxidfilm 21 mit niedriger Wärmeleitfähigkeit, da der Unterlage-Oxidfilm 21 äußerst dünn ausgebildet ist, die Wärme an die n^--Diffusionsschicht 5 ableiten. Auf diese Weise wird die in der Polysilicium-Widerstandsschicht 20 erzeugte Wärme abgeleitet, so daß die Temperatur der Polysilicium-Wi derstandsschicht 20 nur schwer steigen kann.

Nachfolgend wird mit Bezug auf die Fig. 2a bis 2b und 3a bis 3c ein Verfahren zur Herstellung einer Halbleitervorrichtung der ersten Ausführungsform beschrieben. Die Fig. 2a bis 2d sind schematische Schnittansichten der Halbleitervorrichtung in jedem der Herstellungsprozeßschritte, während die Fig. 3a bis 3c schematische Schnittansichten der Halbleitervorrich tung in jedem der weiteren Herstellungsprozeßschritte sind. Außer dem obenbeschriebenen elektrischen Widerstandsabschnitt enthält die in jeder Zeichnung gezeigte Halbleitervorrichtung einen CMOS-Transistor-Abschnitt.

Nachdem auf der Oberfläche eines p^--Substrats 1 ein Oxidfilm ausgebildet worden ist, wird, wie Fig. 2a zeigt, zunächst eine Photogravur zum Entfernen des unnötigen Teil des Oxid films auf der Oberfläche eines p^--Substrats 1 ausgeführt. In die Fläche, von der der Oxidfilm entfernt worden ist, wird Antimon implantiert, das bei 1240°C vorgetrieben (geschoben) wird, um eine n⁺-Diffusionsschicht 2 auszubilden. Anschlie ßend wird der auf dem p^--Substrat 1 verbliebene Oxidfilm ent fernt.

Nachdem ein Oxidfilm mit einer Dicke von mehreren 10 Nanome tern ausgebildet worden ist, wird daraufhin eine Photogravur zum Entfernen des unnötigen Teils des Oxidfilms ausgeführt. In die Fläche, von der der Oxidfilm entfernt worden ist, wird Bor implantiert, das bei 1150°C vorgetrieben wird, um eine p⁺-Diffusionsschicht 3 auszubilden. Anschließend wird der auf dem p^--Substrat 1 verbliebene Oxidfilm entfernt.

Daraufhin wird auf dem p^--Substrat 1, auf dem die n⁺-Diffusionsschicht 2 und die p⁺-Diffusionsschicht 3 ausge bildet worden sind, eine p-Epitaxieschicht 4 ausgebildet, die die n⁺-Diffusionsschicht 2 und die p⁺-Diffusionsschicht 3 bedeckt.

Wie Fig. 2b zeigt, wird auf der p^--Epitaxieschicht 4 ein Oxidfilm mit einer Dicke von mehreren 10 Nanometern ausgebil det, auf dem ein Nitridfilm abgeschieden wird, und eine Pho togravur zum Entfernen des unnötigen Teils des Nitridfilms ausgeführt. In die Fläche, von der der Nitridfilm entfernt worden ist, wird Phosphor implantiert, es wird bei 950°C eine Oxidationsbehandlung zum Ausbilden eines Oxidfilms 7 ausgeführt und es werden die n^--Diffusionsschichten 5 ausge bildet. Ein Teil der n^--Diffusionsschichten 5 (die n^-- Diffusionsschicht 5 auf der rechten Seite der Zeichnung) wirkt hier als Teil eines später beschriebenen p-Kanal-MOS- Transistors.

Nachdem der auf der obersten Oberfläche des p^--Substrats ver bliebene Nitridfilm entfernt worden ist, wird daraufhin Bor implantiert, das bei 1180°C vorgetrieben wird, um eine p⁺-Diffusionsschicht 6 auszubilden. Ein Teil der p⁺-Diffu sionsschichten 6 (die p⁺-Diffusionsschicht 6 auf der rechten Seite der Zeichnung) wirkt hier als Teil eines später beschriebenen n-Kanal-MOS-Transistors.

Nachdem der Oxidfilm 7 auf der n^--Diffusionsschicht 5 und der Oxidfilm auf der p⁺-Diffusionsschicht 6 und auf der n^--Epi taxieschicht 4 entfernt worden sind, wird darauf nachfolgend, wie Fig. 2c zeigt, ein Oxidfilm mit einer Dicke von mehreren 10 Nanometern ausgebildet. Nachdem auf dem Oxidfilm ein Nit ridfilm abgeschieden worden ist, wird daraufhin eine Photo gravur zum Entfernen des unnötigen Teils des Nitridfilms ausgeführt und auf der Fläche, von der der Nitridfilm ent fernt worden ist, ein LOCOS-Oxidfilm 8 mit einer Dicke von etwa 400 nm ausgebildet.

Daraufhin werden der Oxidfilm und der Nitridfilm auf der obersten Oberfläche entfernt, und es wird dort ein Unterlage- Oxidfilm 21 mit einer Dicke von mehreren 10 Nanometern ausge bildet.

Nachdem auf der obersten Oberfläche ein Resist aufgetragen worden ist, wird daraufhin eine Photogravur zum Entfernen des unnötigen Teils des Resists ausgeführt und in die Fläche, von der der Resist entfernt worden ist, Bor implantiert, um auf der p⁺-Diffusionsschicht 6 eine p-Schicht 9 auszubilden.

Wie Fig. 2d zeigt, wird nachfolgend auf der obersten Oberflä che des p^--Substrats 1 ein Polysiliciumfilm abgeschieden, während in die gesamte Fläche des Polysiliciumfilms Störstel len wie etwa Bor implantiert werden. Daraufhin wird auf den mit Störstellen implantierten Polysiliciumfilm ein Resist aufgetragen und eine Strukturierung zum Ausbilden einer ge wünschten Polysilicium-Widerstandsschicht 20 ausgeführt.

Wie Fig. 3a zeigt, werden nachfolgend ein weiterer Unterlage- Oxidfilm 21, der zu der obersten Oberfläche des p^--Substrats 1 freiliegt, sowie eine Dicke von mehreren 10 Nanometern des LOCOS-Oxidfilms 8 entfernt, während ein Teil des Unterlage- Oxidfilms 21, der mit der Polysilicium-Widerstandsschicht 20 in Kontakt steht, nicht entfernt wird. Daraufhin wird auf der n^--Diffusionsschicht 5 und auf der p-Schicht 9, die dem CMOS- Transistor-Abschnitt entsprechen, ein Oxidfilm (Gate-Oxid film) 10 mit einer Dicke von 10 bis 50 nm ausgebildet.

Auf dem Oxidfilm 10 werden nacheinander ein Polysiliciumfilm 11 und ein Wolframsilicidfilm 12 abgeschieden. Außerdem wird daraufhin ein Resist aufgetragen und eine Strukturierung zum Entfernen des unnötigen Teils des Polysiliciumfilms 11 und des Wolframsilicidfilms 12 ausgeführt. Auf diese Weise wird der Gate-Elektroden-Abschnitt des CMOS-Transistors ausgebil det.

Anschließend wird darauf der Resist aufgetragen, eine Struk turierung ausgeführt und unter 45° drehend Phosphor implan tiert, um auf der p-Schicht 9 eine n^--Diffusionsschicht 13 auszubilden. Die n^--Diffusionsschicht 13 wird hier in dem n- Kanal-Abschnitt des CMOS-Transistors ausgebildet.

Wie Fig. 3b zeigt, wird nachfolgend der in dem vorausgehenden Prozeß auf der obersten Oberfläche aufgetragene Resist ent fernt und auf der Fläche, von der der Resist entfernt worden ist, ein Oxidfilm abgeschieden. Daraufhin wird ein anisotro pes Ätzen ausgeführt, um auf den Seiten des in dem vorausge henden Prozeß ausgebildeten Gate-Elektroden-Abschnitts, der einen Polysiliciumfilm 11 und einen Wolframsilicidfilm 12 enthält, die Seitenwände 14 auszubilden.

Daraufhin wird nach Ausführen einer Photogravur in einen Teil der n^--Diffusionsschicht 13 Arsen implantiert, das in einer Stickstoffatmosphäre bei 900°C vorgetrieben wird, um eine n⁺-Diffusionsschicht 15 auszubilden. Die n⁺-Diffusionsschicht 15 wirkt hier als das n-Kanal-Source/Drain-Gebiet.

Daraufhin wird in ein p-Kanal-Seitenteil der n^--Diffusions schicht 5 BF₂ implantiert, um eine p⁺-Diffusionsschicht 16 auszubilden. Die p⁺-Diffusionsschicht 16 wirkt hier als p- Kanal-Source/Drain-Gebiet.

Wie Fig. 3c zeigt, wird schließlich auf der obersten Oberflä che des p^--Substrats 1 eine Oxidfilmschicht 17 mit einer Dicke von etwa 800 nm ausgebildet. Daraufhin wird eine Photo gravur zum Entfernen der unnötigen Teile der Oxidfilmschicht 17 und zum Ausbilden der gewünschten Kontaktfläche 18 ausge führt. Daraufhin wird auf der gesamten obersten Oberfläche durch Zerstäuben ein Aluminiumfilm ausgebildet und eine Pho togravur zum Entfernen der unnötigen Teile des Aluminiumfilms ausgeführt. Auf diese Weise werden die gewünschten Aluminium elektroden 19 ausgebildet. Unter den sechs in diesem Prozeß ausgebildeten Aluminiumelektroden 19 werden hier die zwei rechts in der Zeichnung zu den p-Kanal-Source/Drain-Elektro den des CMOS-Transistors, die zwei in der Mitte der Zeichnung zu den n-Kanal-Source/Drain-Elektroden und die zwei links in der Zeichnung zu den Elektroden für die Widerstände.

Wie oben beschrieben wurde, kann gemäß der ersten Ausfüh rungsform selbst dann, wenn in der Polysilicium-Widerstands schicht 20 ein Stoßstrom fließt, da die darin erzeugte Wärme in der n^--Diffusionsschicht 5 gespeichert wird, eine stabile und zuverlässige Halbleitervorrichtung mit einem elektrischen Widerstandsabschnitt, der dem Ausfall der Polysilicium-Wider standsschicht 20 widersteht, geschaffen werden.

Außerdem kann eine solche Halbleitervorrichtung in verhält nismäßig einfachen Herstellungsprozeßschritten zusammen mit dem Prozeß zum Ausbilden eines CMOS-Transistors hergestellt werden.

Obgleich nach dem Ausbilden des LOCOS-Oxidfilms 8 ein Unter lage-Oxidfilm 21 ausgebildet wird, kann in der ersten Ausfüh rungsform außerdem ein Oxidfilm mit einer Dicke von mehreren 10 Nanometern, der vor dem Ausbilden des LOCOS-Oxidfilms 8 ausgebildet wird, als der Unterlage-Oxidfilm 21 verwendet werden. Auch in diesem Fall können die gleichen Wirkungen wie in der ersten Ausführungsform erhalten werden.

Außerdem wird in der ersten Ausführungsform auf der Unter seite der Polysilicium-Widerstandsschicht 20 ein Unterlage- Oxidfilm 21 als Dünnfilm-Isolierabschnitt ausgebildet, wäh rend unter dem Unterlage-Oxidfilm 21 die n^--Diffusionsschicht 5 ausgebildet wird. Alternativ kann der Dünnfilm-Isolierab schnitt auf der Oberseite der Polysilicium-Widerstandsschicht 20 ausgebildet werden, während ferner die Wärmespeicher schicht auf der Oberseite des Dünnfilm-Isolierabschnitts aus gebildet werden kann.

Obgleich außerdem in der ersten Ausführungsform als Wider standsschicht eine Polysilicium-Widerstandsschicht 20 verwen det wird, ist die Erfindung auch auf andere Widerstands schichten wie etwa auf eine Diffusionswiderstandsschicht an wendbar.

Obgleich in der ersten Ausführungsform als Wärmespeicher schicht eine n-Diffusionsschicht 5 verwendet wird, ist die Erfindung auch auf andere Materialien mit hoher Wärmeleitfä higkeit anwendbar.

Obgleich außerdem in der ersten Ausführungsform als p-Diffu sionsschicht eine unmittelbar unter den Aluminiumelektroden 19a und 19b ausgebildete Diffusionsschicht verwendet wird, ist die Erfindung auch auf eine n-Diffusionsschicht anwend bar.

Zweite Ausführungsform

Mit Bezug auf die Fig. 4 bis 6 wird im folgenden die zweite Ausführungsform der Erfindung ausführlich beschrieben.

Fig. 4 ist eine schematische Schnittansicht einer Halbleiter vorrichtung der zweiten Ausführungsform. In Fig. 4 bezeichnet das Bezugszeichen 1 ein p^--Substrat; das Bezugszeichen 2 eine n⁺-Diffusionsschicht; bezeichnen die Bezugszeichen 3, 6 und 16 p⁺-Diffusionsschichten; bezeichnet das Bezugszeichen 4 eine n^--Epitaxieschicht; das Bezugszeichen 5 eine n^--Diffu sionsschicht; das Bezugszeichen 8 einen LOCOS-Oxidfilm; das Bezugszeichen 9 eine p-Schicht; das Bezugszeichen 11 eine Polysiliciumschicht; das Bezugszeichen 12 einen Wolframsili cidfilm als Silicidfilm; das Bezugszeichen 14 Seitenwände; das Bezugszeichen 17 eine Oxidfilmschicht als zweite Isolier schicht; das Bezugszeichen 18 Kontaktlöcher; das Bezugszei chen 19 Aluminiumelektroden als Verdrahtungen, die über die Kontaktlöcher 18 elektrisch an die Polysilicium-Widerstands schicht angeschlossen sind; das Bezugszeichen 20 eine Polysi licium-Widerstandsschicht als Widerstandsschicht; und das Bezugszeichen 22 einen Oxidfilm als Dünnfilm-Isolierschicht abschnitt.

In der zweiten Ausführungsform bildet der Dünnfilm-Isolier schichtabschnitt des Oxidfilms 22 die erste Isolierschicht.

Die Dicke der Oxidfilmschicht 17 beträgt hier mehrere 100 Nanometer, während die Dicke der Oxidschicht 22, die mit der gesamten Unterseite der Polysilicium-Widerstandsschicht 20 in Kontakt steht, mehrere 10 Nanometer beträgt. Außerdem steht ein Verbundfilm (die Verbund-Gate-Elektroden-Struktur) mit einer verhältnismäßig hohen Wärmeleitfähigkeit, die einen Polysiliciumfilm 11 und einen Wolframsilicidfilm 12 enthält, mit der Unterseite der Oxidschicht 22 in Kontakt.

Wie oben beschrieben wurde, ist die Halbleitervorrichtung gemäß der zweiten Ausführungsform eine Halbleitervorrichtung mit einem LOCOS-Oxidfilm (einer ersten Isolierschicht) 8, der auf einem p^--Substrat 1 ausgebildet ist; einer Polysilicium- Widerstandsschicht 20 mit einem vorgeschriebenen elektrischen Widerstand, die auf dem LOCOS-Oxidfilm 8 ausgebildet ist; einer Oxidfilmschicht (zweiten Isolierschicht) 17, die auf der Polysilicium-Widerstandsschicht 20 ausgebildet ist; und mehreren Aluminiumelektroden (Verdrahtungen) 19, die an räum lich voneinander beabstandeten Stellen auf der Polysilicium- Widerstandsschicht 20 über in der Oxidfilmschicht 17 ausge bildete Kontaktlöcher 18 elektrisch an die Polysilicium-Wi derstandsschicht 20 angeschlossen sind; einem Oxidfilm (Dünn film-Isolierschichtabschnitt) 22, der mit der Unterseite der Polysilicium-Widerstandsschicht 20 in Kontakt steht; und ei nem Verbundfilm (Wärmespeicherschicht), der einen Polysilici umfilm 11 und einen Wolframsilicidfilm 12 enthält, die mit der Unterseite der Oxidschicht 22 in Kontakt stehen.

Wenn in der wie oben beschrieben aufgebauten Halbleitervor richtung ein Strom über die p⁺-Diffusionsschicht 16 in die Polysilicium-Widerstandsschicht 20 fließt, fließt, da auf der Oberseite der Polysilicium-Widerstandsschicht 20 die Oxid schicht 17 mit ausreichender Dicke ausgebildet ist, kein Strom an die Oberseite. Obgleich auf der Unterseite der Poly siliciumschicht 20 der Oxidfilm 22 mit niedriger Isolation ausgebildet ist, fließt außerdem, da unter dem Oxidfilm 22 der Verbundfilm ausgebildet ist und da außerdem unter dem Verbundfilm der LOCOS-Oxidfilm 8 mit ausreichender Dicke aus gebildet ist, auch kein Strom an die Unterseite. Somit spielt die Struktur als elektrischer Widerstand gemäß der zweiten Ausführungsform eine ausreichende Rolle eines inhärenten elektrischen Widerstands.

Selbst wenn in der Polysilicium-Widerstandsschicht 20 ein Stoßstrom fließt und in ihr viel Wärme erzeugt wird, kann der Oxidfilm 22 mit niedriger Wärmeleitfähigkeit, da er ausrei chend dünn ausgebildet ist, die Wärme zu dem Wolframsilicid film 12 und zu dem Polysiliciumfilm 11 ableiten. Auf diese Weise wird die in der Polysilicium-Widerstandsschicht 20 er zeugte Wärme abgeleitet, so daß die Temperatur der Polysili cium-Widerstandsschicht 20 nur schwer steigen kann.

Nachfolgend wird unten mit Bezug auf die Fig. 5a bis 5d und 6a bis 6d ein Verfahren zur Herstellung einer Halbleitervor richtung der zweiten Ausführungsform beschrieben. Die Fig. 5a bis 5d sind schematische Schnittansichten der Halbleitervor richtung in jedem der Herstellungsprozeßschritte, während die Fig. 6a bis 6c schematische Schnittansichten der Halbleiter vorrichtung in jedem der weiteren Herstellungsprozeßschritte sind.

Zunächst sind die in den Fig. 5a bis 5d gezeigten Prozeß schritte die gleichen wie die in den Fig. 2a bis 2d für die erste Ausführungsform gezeigten.

Nachdem der Oxidfilm 7 auf der n^--Diffusionsschicht 5 und der Oxidfilm auf der p⁺-Diffusionsschicht 6 und auf der n^--Epita xieschicht 4 entfernt worden sind, wird nachfolgend, wie Fig. 5c zeigt, darauf ein Oxidfilm mit einer Dicke von mehre ren 10 Nanometern ausgebildet. Nachdem auf dem Oxidfilm ein Nitridfilm abgeschieden worden ist, wird daraufhin eine Pho togravur zum Entfernen des unnötigen Teils des Nitridfilms ausgeführt und auf der Fläche, von der der Nitridfilm ent fernt worden ist, ein LOCCS-Oxidfilm 8 mit einer Dicke von etwa 400 nm ausgebildet.

Nachdem auf der obersten Oberfläche ein Resist aufgetragen worden ist, wird daraufhin eine Photogravur zum Entfernen des unnötigen Teils des Photoresists ausgeführt und in die Flä che, von der der Resist entfernt worden ist, Bor implantiert, um auf der p⁺-Diffusionsschicht 6 eine p-Schicht 9 auszubil den.

Wie Fig. 5d zeigt, wird nachfolgend auf der obersten Oberflä che des p^--Substrats 1 der Oxidfilm ausgebildet und eine Dicke von mehreren 10 Nanometern des LOCOS-Oxidfilms 8 ent fernt. Daraufhin wird auf der n^--Diffusionsschicht 5 und auf der p-Schicht 9 entsprechen dem CMOS-Transistor-Abschnitt ein Oxidfilm (Gate-Oxidfilm) 10 mit einer Dicke von 10 bis 50 nm ausgebildet.

Auf der gesamten Oberfläche des p^--Substrats 1 werden nach einander ein Polysiliciumfilm 11 und ein Wolframsilicidfilm 12 abgeschieden. Außerdem wird darauf ein Resist aufgetragen und eine Strukturierung zum Entfernen des unnötigen Teils des Polysiliciumfilms 11 und des Wolframsilicidfilms 12 ausge führt. Auf diese Weise werden die Gate-Elektroden-Struktur als Wärmespeicherschicht des Widerstandsabschnitts und der Gate-Elektroden-Abschnitt des CMOS-Transistors ausgebildet.

Anschließend wird darauf der Resist aufgetragen und in einen Abschnitt, der dem n-Kanal-Abschnitt des CMOS-Transistors entspricht, unter 45° drehend Phosphor implantiert, um auf der p-Schicht 9 eine n^--Diffusionsschicht 13 auszubilden.

Wie Fig. 6a zeigt, wird nachfolgend der in dem vorausgehenden Prozeß auf der obersten Oberfläche aufgetragene Resist ent fernt und auf die Fläche, von der der Resist entfernt worden ist, ein Oxidfilm abgeschieden. Daraufhin wird ein anisotro pes Ätzen ausgeführt, um auf den Seiten des in dem vorausge henden Abschnitt ausgebildeten Gate-Elektroden-Abschnitts, der einen Polysiliciumfilm 11 und einen Wolframsilicidfilm 12 enthält, die Seitenwände 14 auszubilden.

Zu diesem Zeitpunkt wird der auf der Oberfläche der n -Diffusionsschicht 5 und auf der p-Schicht 9 des CMOS-Transi stor-Abschnitts verbliebene Oxidfilm 10 entfernt.

Daraufhin wird nach Ausführen einer Photogravur in einen Teil der n^--Diffusionsschicht 13 Arsen implantiert und in einer Stickstoffatmosphäre bei 900°C vorgetrieben, um eine n⁺-Diffusionsschicht 15 auszubilden.

Daraufhin wird in einem p-Kanal-Seitenteil der n^--Diffusions schicht 5 BF₂ implantiert, um eine p⁺-Diffusionsschicht 16 auszubilden.

Wie Fig. 6b zeigt, wird nachfolgend auf der obersten Oberflä che des p-Substrats 1 ein Polysiliciumfilm 22 abgeschieden.

Ferner wird ein Polysiliciumfilm mit einer Dicke von mehreren 100 Nanometern abgeschieden, während in die gesamte Oberflä che dieses Polysiliciumfilms Störstellen wie etwa Bor implan tiert werden. Daraufhin wird auf den mit Störstellen implan tierten Polysiliciumfilm ein Resist aufgetragen und eine Strukturierung zum Ausbilden einer dem Widerstandsabschnitt entsprechenden Polysilicium-Widerstandsschicht 20 ausgeführt.

Wie Fig. 6c zeigt, wird schließlich auf der obersten Oberflä che des p^--Substrats 1 eine Oxidfilmschicht 17 mit einer Dicke von etwa 800 nm ausgebildet. Daraufhin wird eine Photo gravur zum Entfernen der unnötigen Teile der Oxidfilmschicht 17 und zum Ausbilden der gewünschten Kontaktlöcher 18 ausge führt. Daraufhin wird auf der gesamten obersten Oberfläche durch Zerstäuben ein Aluminiumfilm ausgebildet und eine Pho togravur zum Entfernen des unnötigen Teile des Aluminiumfilms ausgeführt. Auf diese Weise werden die gewünschten Aluminium elektroden 19 ausgebildet. Unter den sechs in diesem Prozeß ausgebildeten Aluminiumelektroden 19 werden hier die zwei rechts in der Zeichnung zu den p-Kanal-Source/Drain-Elektro den des CMOS-Transistors, die zwei in der Mitte der Zeichnung zu den n-Kanal-Source/Drain-Elektroden und die zwei links in der Zeichnung zu den Elektroden für die Widerstände.

Selbst wenn in der Polysilicium-Widerstandsschicht 20 ein Stoßstrom fließt, kann, da die darin erzeugte Wärme in dem Verbundfilm gespeichert wird, der den Polysiliciumfilm 11 und den Wolframsilicidfilm 12 enthält, gemäß der zweiten Ausfüh rungsform wie oben beschrieben eine stabile und zuverlässige Halbleitervorrichtung geschaffen werden, deren elektrischer Widerstandsabschnitt widerstandsfähig gegenüber einem Ausfall der Polysilicium-Widerstandsschicht 20 ist.

Außerdem kann eine solche Halbleitervorrichtung wie in der ersten Ausführungsform in verhältnismäßig einfachen Herstel lungsprozeßschritten zusammen mit dem Prozeß zum Ausbilden eines CMOS-Transistors hergestellt werden.

In der zweiten Ausführungsform wird der Verbundfilm (die Ver bund-Gate-Elektroden-Struktur), der den Polysiliciumfilm 11 und den Wolframsilicidfilm 12 enthält, als Wärmespeicher schicht verwenden. Die Erfindung ist aber auf eine Verbund- Gate-Elektroden-Struktur anwendbar, die andere Silicidfilme wie etwa einen Titansilicidfilm umfaßt; oder auf eine Ein schicht-Gate-Elektroden-Struktur anwendbar.

Dritte Ausführungsform

Mit Bezug auf die Fig. 7 bis 9 wird im folgenden die dritte Ausführungsform der Erfindung ausführlich beschrieben.

Fig. 7 ist eine schematische Schnittansicht einer Halbleiter vorrichtung der dritten Ausführungsform. Die dritte Ausfüh rungsform unterscheidet sich von der zweiten Ausführungsform dadurch, daß über der Polysilicium-Widerstandsschicht 20 ein Verbundfilm (eine Verbund-Gate-Elektroden-Struktur) als Wär mespeicherschicht ausgebildet ist, während der Verbundfilm in der zweiten Ausführungsform unter der Polysilicium-Wider standsschicht 20 ausgebildet ist.

In Fig. 7 bezeichnet das Bezugszeichen 1 ein p^--Substrat, das Bezugszeichen 8 einen LOCOS-Oxidfilm als erste Isolier schicht, das Bezugszeichen 10 einen Oxidfilm als Dünnfilm- Isolierschichtabschnitt, das Bezugszeichen 11 einen Polysili ciumfilm, das Bezugszeichen 12 einen Wolframsilicidfilm, das Bezugszeichen 14 Seitenwände, das Bezugszeichen 16 p⁺-Diffusionsschichten, das Bezugszeichen 17 eine Oxidfilm schicht, das Bezugszeichen 18 Kontaktlöcher, das Bezugszei chen 19 Aluminiumelektroden, das Bezugszeichen 20 eine Poly silicium-Widerstandsschicht und das Bezugszeichen 23 einen Nitridfilm, der auf der Polysilicium-Widerstandsschicht 20 ausgebildet ist. Die Dicke sowohl des Nitridfilms 23 als auch der Oxidschicht 10, die auf der Oberseite der Polysilicium- Widerstandsschicht 20 ausgebildet sind, beträgt hier mehrere 10 Nanometer.

Die Oxidfilmschicht 17 und der Oxidfilm 10 bilden in der dritten Ausführungsform eine zweite Isolierschicht.

Wie oben beschrieben wurde, ist die Halbleitervorrichtung gemäß der dritten Ausführungsform eine Halbleitervorrichtung, die einen LOCOS-Oxidfilm (erste Isolierschicht) 8, der auf einem p^--Substrat 1 ausgebildet ist; eine Polysilicium-Wider standsschicht 20 mit einem vorgeschriebenen elektrischen Wi derstand, die auf dem LOCOS-Oxidfilm 8 ausgebildet ist; eine Oxidfilmschicht (zweite Isolierschicht) 17, die auf der Poly silicium-Widerstandsschicht 20 ausgebildet ist; und mehrere Aluminiumelektroden (Verdrahtungen) 19, die über in der Oxid filmschicht 17 ausgebildete Kontaktlöcher 18 an räumlich von einander beabstandeten Stellen auf der Polysilicium-Wider standsschicht 20 an die Polysilicium-Widerstandsschicht 20 angeschlossen sind; einen Oxidfilm (Dünnfilm-Isolierschicht abschnitt) 10, der auf der Oberfläche der Polysilicium-Wider standsschicht 20 ausgebildet ist; und einen Verbundfilm (Wär mespeicherschicht), der einen Polysiliciumfilm 11 und einen Wolframsilicidfilm 12 enthält und mit der Oberseite des Oxid films 10 in Kontakt steht, enthält.

Wenn in der wie oben aufgebauten Halbleitervorrichtung ein Strom in der Polysilicium-Widerstandsschicht 20 fließt, fließt, da auf der Oberseite der Polysilicium-Widerstands schicht 20 die LOCOS-Oxidschicht 8 mit ausreichender Dicke ausgebildet ist, kein Strom an die Oberseite. Da der Verbund film (die Gate-Elektroden-Struktur) auf der Oberseite des Oxidfilms 10 ausgebildet ist und außerdem auf der Oberseite des Verbundfilms die Oxidfilmschicht 17 mit ausreichender Dicke ausgebildet ist, fließt außerdem, obgleich auf der Oberseite der Polysilicium-Widerstandsschicht 20 der Oxidfilm 10 mit niedriger Isolation ausgebildet ist, kein Strom an die Oberseite. Somit spielt die Struktur als elektrischer Wider stand gemäß der dritten Ausführungsform eine ausreichende Rolle eines inhärenten elektrischen Widerstands.

Selbst wenn in der Polysilicium-Widerstandsschicht 20 ein großer Stromstoß fließt und darin viel Wärme erzeugt wird, kann außerdem der Oxidfilm 10 mit einer niedrigen Wärmeleit fähigkeit, da er äußerst dünn ausgebildet ist, die Wärme zu dem Wolframsilicidfilm 12 und zu dem Polysiliciumfilm 11 ab leiten. Auf diese Weise wird die in der Polysilicium-Wider standsschicht 20 erzeugte Wärme abgeleitet, so daß die Tempe ratur der Polysilicium-Widerstandsschicht 20 nur schwer stei gen kann.

Nachfolgend wird unten mit Bezug auf die Fig. 8a bis 8d und 9a bis 9c ein Verfahren zur Herstellung einer Halbleitervor richtung der dritten Ausführungsform beschrieben. Die Fig. 8a bis 8d sind schematische Schnittansichten der Halbleitervor richtung in jedem der Herstellungsprozeßschritte, während die Fig. 9a bis 9c schematische Schnittansichten der Halbleiter vorrichtung in jedem der weiteren Herstellungsprozeßschritte sind.

Zunächst sind die in den Fig. 8a bis 8c gezeigten Prozeß schritte die gleichen wie die in den Fig. 5a bis 5c für die zweite Ausführungsform gezeigten.

Wie Fig. 8d zeigt, wird nachfolgend auf der gesamten obersten Oberfläche des p^--Substrats 1 ein Polysiliciumfilm abgeschie den, während in die gesamte Oberfläche des Polysiliciumfilms Störstellen wie etwa Bor implantiert werden. Ferner wird dar auf ein Nitridfilm abgeschieden. Daraufhin wird auf den Ni tridfilm ein Resist aufgetragen und eine Strukturierung zum Ausbilden einer dem Widerstandsabschnitt entsprechenden ge wünschten Polysilicium-Widerstandsschicht 20 und eines Ni tridfilms 23 ausgeführt.

Wie Fig. 9a zeigt, werden nachfolgend der auf der obersten Oberfläche des p-Substrats 1 ausgebildete Oxidfilm und eine Dicke von mehreren 10 Nanometern des LOCOS-Oxidfilms 8 ent fernt. Daraufhin wird auf der Polysilicium-Widerstandsschicht 20, die dem Widerstandsabschnitt entspricht, und auf der n^-- Diffusionsschicht 5 und auf der p-Schicht 9, die dem CMOS- Transistor-Abschnitt entsprechen, ein Oxidfilm 10 mit einer Dicke von 10 bis 50 nm ausgebildet.

Auf der gesamten obersten Oberfläche des p^--Substrats 1 wer den nacheinander ein Polysiliciumfilm 11 und ein Wolframsili cidfilm 12 abgeschieden. Außerdem wird darauf ein Resist auf getragen und eine Strukturierung zum Entfernen des unnötigen Teils des Polysiliciumfilms 11 und des Wolframsilicidfilms 12 ausgeführt. Auf diese Weise werden die Gate-Elektroden-Struk tur als die Wärmespeicherschicht des Widerstandsabschnitts und der Gate-Elektroden-Abschnitt des CMOS-Transistor-Ab schnitts ausgebildet.

Anschließend wird darauf der Resist aufgetragen, eine Struk turierung ausgeführt, und in den dem n-Kanal-Abschnitt des CMOS-Transistors entsprechenden Abschnitt unter 45° drehend Phosphor implantiert, um auf der p-Schicht 9 eine n^-- Diffusionsschicht 13 auszubilden.

Wie Fig. 9b zeigt, wird nachfolgend der in dem vorausgehenden Prozeß auf der obersten Oberfläche aufgetragene Resist ent fernt und auf der Fläche, von der der Resist entfernt worden ist, ein Oxidfilm abgeschieden. Daraufhin wird ein anisotro pes Ätzen ausgeführt, um auf den Seiten des in dem vorausge henden Abschnitt ausgebildeten Gate-Elektroden-Abschnitts, der einen Polysiliciumfilm 11 und einen Wolframsilicidfilm 12 enthält, die der Seitenwände 14 auszubilden.

Zu diesem Zeitpunkt wird der auf den Oberflächen der n^-- Diffusionsschicht 5 und der p-Schicht 9 des CMOS-Transistor- Abschnitts verbliebene Oxidfilm 10 entfernt.

Daraufhin wird nach Ausführen einer Photogravur in einen Teil der n-Diffusionsschicht 13 Arsen implantiert und in einer Stickstoffatmosphäre bei 900°C vorgetrieben, um eine n⁺-Diffusionsschicht 15 auszubilden.

Daraufhin wird in ein p-Kanal-Seitenteil der n^--Diffusionsschicht 5 BF₂ implantiert, um eine p⁺-Diffusionsschicht 16 auszubilden.

Wie Fig. 9c zeigt, wird schließlich auf der obersten Oberflä che des p-Substrats 1 eine Oxidfilmschicht 17 ausgebildet. Daraufhin wird eine Photogravur zum Entfernen der unnötigen Teile der Oxidfilmschicht 17 und zum Ausbilden der gewünsch ten Kontaktlöcher 18 ausgeführt. Daraufhin wird auf der ge samten obersten Oberfläche durch Zerstäuben ein Aluminiumfilm ausgebildet und eine Photogravur zum Entfernen der unnötigen Teile des Aluminiumfilms ausgeführt. Auf diese Weise werden die gewünschten Aluminiumelektroden 19 ausgebildet.

Wie oben beschrieben wurde, kann gemäß der dritten Ausfüh rungsform wie in der zweiten Ausführungsform selbst dann, wenn in der Polysiliciumschicht 20 ein Stoßstrom fließt, da die darin erzeugte Wärme in dem Verbundfilm gespeichert wird, der den Polysiliciumfilm 11 und den Wolframsilicidfilm 12 enthält, eine stabile und zuverlässige Halbleitervorrichtung geschaffen werden, deren elektrischer Widerstandsabschnitt widerstandsfähig gegenüber dem Ausfall der Polysilicium-Wi derstandsschicht 20 ist.

Außerdem kann eine solche Halbleitervorrichtung wie in der zweiten Ausführungsform in verhältnismäßig einfachen Herstel lungsprozeßschritten zusammen mit dem Prozeß zum Ausbilden eines CMOS-Transistors hergestellt werden.

Vierte Ausführungsform

Mit Bezug auf die Fig. 10 bis 12 wird unten die vierte Aus führungsform der Erfindung ausführlich beschrieben.

Fig. 10 ist eine schematische Schnittansicht einer Halblei tervorrichtung der vierten Ausführungsform. Die vierte Aus führungsform unterscheidet sich von den obenbeschriebenen Ausführungsformen dadurch, daß über der Polysilicium-Wider standsschicht 20 mit einer dazwischenliegenden Oxidschicht 17 eine Aluminiumschicht 24 als Wärmespeicherschicht ausgebildet ist.

In Fig. 10 bezeichnet das Bezugszeichen 1 ein p^--Substrat, das Bezugszeichen 8 einen LOCOS-Oxidfilm als erste Isolier schicht, das Bezugszeichen 16 p⁺-Diffusionsschichten, das Be zugszeichen 17 eine Oxidfilmschicht als zweite Isolier schicht, das Bezugszeichen 18 Kontaktlöcher, das Bezugszei chen 19 Aluminiumelektroden, das Bezugszeichen 20 eine Poly silicium-Widerstandsschicht und das Bezugszeichen 24 eine Aluminiumschicht als Metallschicht.

Wenn in der wie oben aufgebauten Halbleitervorrichtung in der Polysilicium-Widerstandsschicht 20 ein Strom fließt, fließt, da auf der Oberseite und auf der Unterseite der Polysilicium- Widerstandsschicht 20 die Oxidfilmschicht 17 und die LOCOS- Oxidschicht 18 mit ausreichender Dicke ausgebildet sind, kein Strom zu der Ober- und Unterseite. Somit spielt die Struktur als elektrischer Widerstand gemäß der vierten Ausführungsform eine ausreichende Rolle eines inhärenten elektrischen Wider stands.

Wenn in der Polysilicium-Widerstandsschicht 20 ein Stoßstrom fließt, der darin viel Wärme erzeugt, wird außerdem die Tem peratur der Oxidfilmschicht 17 auf der Polysilicium-Wider standsschicht 20 dementsprechend erhöht. Da auf der Oxidfilm schicht 17 eine Aluminiumschicht 24 mit hoher Wärmeleitfähig keit ausgebildet ist, kann die Wärme aber abgeleitet werden. Auf diese Weise wird die in der Polysilicium-Widerstands schicht 20 erzeugte Wärme abgeleitet, so daß die Temperatur der Polysilicium-Widerstandsschicht 20 nur schwer steigen kann.

Nachfolgend wird unten mit Bezug auf die Fig. 11a bis 11d und 12a bis 12c ein Verfahren zur Herstellung einer Halbleiter vorrichtung der vierten Ausführungsform beschrieben. Die Fig. 11a bis 11d sind schematische Schnittansichten der Halb leitervorrichtung in jedem der Herstellungsprozeßschritte, während die Fig. 12a bis 12c schematische Schnittansichten der Halbleitervorrichtung in jedem der weiteren Herstellungs prozeßschritte sind.

Zunächst sind die in den Fig. 11a bis 11c gezeigten Prozeß schritte die gleichen wie die in den Fig. 5a bis 5c für die zweite Ausführungsform gezeigten.

Wie Fig. 11d zeigt, wird nachfolgend auf der gesamten ober sten Oberfläche des p^--Substrats 1 ein Polysiliciumfilm abge schieden, während in die gesamte Oberfläche des Polysilicium films Störstellen wie etwa Bor implantiert werden. Daraufhin wird darauf ein Resist aufgetragen und eine Strukturierung zum Ausbilden einer dem Widerstandsabschnitt entsprechenden gewünschten Polysilicium-Widerstandsschicht 20 ausgeführt.

Wie Fig. 12a zeigt, wird daraufhin auf der obersten Oberflä che des p-Substrats 1 der Oxidfilm ausgebildet und eine Dicke von mehreren 10 Nanometern des LOCOS-Oxidfilms 8 ent fernt. Daraufhin wird auf der n^--Diffusionsschicht 5 und auf der p-Schicht 9, die dem CMOS-Transistor-Abschnitt entspre chen, ein Oxidfilm 10 mit einer Dicke von 10 bis 50 nm ausge bildet.

Auf der gesamten obersten Oberfläche des p^--Substrats 1 wer den nacheinander ein Polysiliciumfilm 11 und ein Wolframsili cidfilm 12 abgeschieden. Ferner wird darauf ein Resist aufge tragen und eine Strukturierung zum Entfernen des unnötigen Teils des Polysiliciumfilms 11 und des Wolframsilicidfilms 12 ausgeführt. Auf diese Weise wird der Gate-Elektroden-Ab schnitt des CMOS-Transistors ausgebildet.

Anschließend wird darauf der Resist aufgetragen, eine Struk turierung ausgeführt und in den dem n-Kanal-Abschnitt des CMOS-Transistors entsprechenden Abschnitt unter 45° drehend Phosphor implantiert, um auf der p-Schicht 9 eine n^-- Diffusionsschicht 13 auszubilden.

Wie Fig. 12b zeigt, wird nachfolgend der in dem vorausgehen den Prozeß auf der obersten Oberfläche aufgetragene Resist entfernt und auf der Fläche, von der der Resist entfernt wor den ist, ein Oxidfilm abgeschieden. Nachfolgend wird ein ani sotropes Ätzen ausgeführt, um an den Seiten des in dem vo rausgehenden Prozeß ausgebildeten Gate-Elektroden-Abschnitts, der einen Polysiliciumfilm 11 und einen Wolframsilicidfilm 12 enthält, die Seitenwände 14 auszubilden.

Daraufhin wird nach Ausführung einer Photogravur in einen Teil der n^--Diffusionsschicht 13 Arsen implantiert und dieses in einer Stickstoffatmosphäre bei 900°C vorgetrieben, um eine n⁺-Diffusionsschicht 15 auszubilden.

Daraufhin wird in ein p-Kanal-Seitenteil der n^--Diffusions schicht 5 BF₂ implantiert, um eine p⁺-Diffusionsschicht 16 auszubilden.

Wie Fig. 12c zeigt, wird schließlich auf der obersten Ober fläche des p^--Substrats 1 eine Oxidfilmschicht 17 ausgebil det. Daraufhin wird eine Photogravur zum Entfernen der unnö tigen Teile der Oxidfilmschicht 17 und zum Ausbilden der ge wünschten Kontaktlöcher 18 ausgeführt. Daraufhin wird auf der gesamten obersten Oberfläche durch Zerstäuben ein Aluminium film ausgebildet und eine Photogravur zum Entfernen der unnö tigen Teile des Aluminiumfilms ausgeführt. Daraufhin werden eine Aluminiumschicht 24 als Wärmespeicherschicht und die Aluminiumelektroden 19 als Elektroden ausgebildet.

Selbst wenn in der Polysiliciumschicht 20 ein Stoßstrom fließt, wird gemäß der vierten Ausführungsform wie oben be schrieben die dementsprechend erzeugte Wärme der Oxidschicht 17 in der Aluminiumschicht 24 gespeichert und somit eine sta bile und zuverlässige Halbleitervorrichtung geschaffen, deren elektrischer Widerstandsabschnitt widerstandsfähig gegenüber dem Ausfall der Polysilicium-Widerstandsschicht 20 ist.

Obgleich in der vierten Ausführungsform als Wärmespeicher schicht eine Aluminiumschicht 24 verwendet wird, können an stelle der Aluminiumschicht 24 andere Materialien mit hoher Wärmeleitfähigkeit und mit guten Wärmeableiteigenschaften verwendet werden.

Fünfte Ausführungsform

Mit Bezug auf Fig. 13 wird unten die fünfte Ausführungsform der Erfindung ausführlich beschrieben.

Fig. 13 ist eine schematische Schnittansicht einer Halblei tervorrichtung der fünften Ausführungsform. In der fünften Ausführungsform sind die obenbeschriebene Verbund-Gate-Elek troden-Struktur der dritten Ausführungsform und die obenbe schriebene Aluminiumschicht 24 der vierten Ausführungsform als Wärmespeicherschicht ausgebildet.

In Fig. 13 bezeichnet das Bezugszeichen 1 ein p^--Substrat, das Bezugszeichen 8 einen LOCOS-Oxidfilm als erste Isolier schicht, das Bezugszeichen 10 einen Oxidfilm als Dünnfilm- Isolierabschnitt, das Bezugszeichen 11 einen Polysilicium film, das Bezugszeichen 12 einen Wolframsilicidfilm, das Be zugszeichen 14 Seitenwände, das Bezugszeichen 16 p⁺-Diffusionsschichten, das Bezugszeichen 17 eine Oxidfilm schicht als zweite Isolierschicht, das Bezugszeichen 18 Kon taktlöcher, das Bezugszeichen 19 Aluminiumelektroden, das Bezugszeichen 20 eine Polysilicium-Widerstandsschicht und das Bezugszeichen 24 eine Aluminiumschicht als Wärmespeicher schicht.

Die Aluminiumschicht 24 wird hier in der in der Oxidfilm schicht 17 ausgebildeten Öffnung ausgebildet. Genauer wird in dem Prozeßschritt zum Ausbilden der Aluminiumelektroden 19 die Photogravur zum Ausbilden eines Lochs außer für die Lö cher für die Elektrodenabschnitte auch auf der Polysilicium- Widerstandsschicht 20 in der Oxidfilmschicht 17 ausgeführt, wobei die Aluminiumschicht 24 durch das Loch ausgebildet wird. Zu diesem Zeitpunkt wird die Aluminiumschicht 24 in der Weise ausgebildet, daß sie mit der Oberseite des auf der Po lysilicium-Widerstandsschicht 20 ausgebildeten Wolframsili cidfilms 12 in Kontakt steht.

Selbst wenn in der Polysilicium-Widerstandsschicht 20 ein Stoßstrom fließt und deren Temperatur erhöht wird, wird die Wärme der Polysilicium-Widerstandsschicht 20 in der wie oben aufgebauten Halbleitervorrichtung, wie oben in der dritten Ausführungsform beschrieben wurde, in dem Polysiliciumfilm 11 und in dem Wolframsilicidfilm 12, die in dem Verbundfilm ent halten sind, gespeichert. Außerdem wird die in dem Polysili ciumfilm 11 und in dem Wolframsilicidfilm 12 gespeicherte Wärme zu der Aluminiumschicht 24 abgeleitet, die mit der Schichtstruktur in Kontakt steht. Somit wird die in der Poly silicium-Widerstandsschicht 20 erzeugte Wärme abgeleitet, wobei eine stabile und zuverlässige Halbleitervorrichtung mit der Polysilicium-Widerstandsschicht 20 geschaffen werden kann, deren Temperatur nur schwer erhöht werden kann, was zu einem weniger störanfälligen elektrischen Widerstandsab schnitt führt.

Sechste Ausführungsform

Mit Bezug auf Fig. 14 wird unten die sechste Ausführungsform der Erfindung ausführlich beschrieben.

Fig. 14 ist eine schematische Schnittansicht einer Halblei tervorrichtung der sechsten Ausführungsform. In der sechsten Ausführungsform sind als Wärmespeicherschicht eine n^--Diffu sionsschicht 5 der obenbeschriebenen ersten Ausführungsform und eine Verbund-Gate-Elektroden-Struktur der zweiten Ausfüh rungsform ausgebildet.

In Fig. 14 bezeichnet das Bezugszeichen 1 ein p^--Substrat, das Bezugszeichen 8 einen LOCOS-Oxidfilm als erste Isolier schicht, das Bezugszeichen 10 einen Oxidfilm, das Bezugszei chen 11 einen Polysiliciumfilm, das Bezugszeichen 12 einen Wolframsilicidfilm, das Bezugszeichen 14 Seitenwände, das Bezugszeichen 16 p⁺-Diffusionsschichten, das Bezugszeichen 17 eine Oxidfilmschicht als zweite Isolierschicht, das Bezugs zeichen 18 Kontaktlöcher, bezeichnen die Bezugszeichen 19a und 19b Aluminiumelektroden, bezeichnet das Bezugszeichen 20 eine Polysilicium-Widerstandsschicht und das Bezugszeichen 22 einen Oxidfilm als Dünnfilm-Isolierschichtabschnitt.

Auf dem p^--Substrat 1 wird hier in dem gleichen Prozeßschritt wie in der obenbeschriebenen ersten Ausführungsform eine n^-- Diffusionsschicht 5 als Wärmespeicherschicht ausgebildet. Außerdem werden darauf in dem gleichen Prozeßschritt wie in der obenbeschriebenen zweiten Ausführungsform ein Polysili ciumfilm 11 und ein Wolframsilicidfilm 12 als weitere Wärme speicherschicht ausgebildet, während auf dem Wolframsilicid film 12 ein Oxidfilm 22 als Dünnfilm-Isolierschichtabschnitt ausgebildet wird.

Wie eben beschrieben wurde, ist die Halbleitervorrichtung gemäß der sechsten Ausführungsform eine Halbleitervorrichtung mit einem LOCOS-Oxidfilm (erste Isolierschicht) 8, der auf einem p^--Substrat 1 ausgebildet ist; einer Polysilicium-Wi derstandsschicht 20 mit einem vorgeschriebenen elektrischen Widerstand, die auf dem LOCOS-Oxidfilm 8 ausgebildet ist; einer Oxidfilmschicht (zweiten Isolierschicht) 17, die auf der Polysilicium-Widerstandsschicht 20 ausgebildet ist; und mehreren Aluminiumelektroden (Verdrahtungen) 19a, 19b, die über in der Oxidfilmschicht 17 ausgebildete Kontaktlöcher 18 an auf der Polysilicium-Widerstandsschicht 20 räumlich von einander beabstandeten Stellen elektrisch an die Polysili cium-Widerstandsschicht 20 angeschlossen sind; einem Oxidfilm (Dünnfilm-Isolierschichtabschnitt) 22, der die Unterseite der Polysilicium-Widerstandsschicht 20 enthält, einem Verbundfilm (Wärmespeicherschicht), der einen Polysiliciumfilm 11 und einen Wolframsilicidfilm 12 enthält und mit der Unterseite der Oxidschicht 22 in Kontakt steht; und einer n^-- Diffusionsschicht 5 (Wärmespeicherschicht), die unter dem Verbundfilm, der einen Polysiliciumfilm 11 und einen Wolfram silicidfilm 12 enthält, in der Weise ausgebildet ist, daß die rn-Diffusionsschicht 5 elektrisch an die Aluminiumverdrahtung 19b angeschlossen ist.

Selbst wenn in der Polysilicium-Widerstandsschicht 20 ein Stoßstrom fließt und deren Temperatur steigt, wird in der wie obenbeschriebenen Halbleitervorrichtung die Wärme der Polysi licium-Widerstandsschicht 20, wie oben in der zweiten Ausfüh rungsform beschrieben wurde, in dem Polysiliciumfilm 11 und in dem Wolframsilicidfilm 12, die in dem Verbundfilm enthal ten sind, gespeichert. Außerdem wird die in dem Polysilicium film 11 und in dem Wolframsilicidfilm 12 gespeicherte Wärme über den äußerst dünnen Oxidfilm 10 an die n^--Diffu sionsschicht 5 abgeleitet. Somit wird die in der Polysili cium-Widerstandsschicht 20 erzeugte Wärme abgeleitet, wobei eine stabile und zuverlässige Halbleitervorrichtung geschaf fen werden kann, bei der die Temperatur der Polysilicium- Widerstandsschicht 20 nur schwer erhöht wird, was zu einem weniger störanfälligen elektrischen Widerstandsabschnitt führt.

Außerdem kann in den obenbeschriebenen Ausführungsformen eine andere Kombination der Wärmespeicherschichten als die in den obenbeschriebenen Ausführungsformen 5 und 6 beschriebene ver wendet werden, wobei in diesen Fällen die gleichen Wirkungen wie in den Ausführungsform 5 und 6 erhalten werden können.

Die erste Isolierschicht oder die zweite Isolierschicht kann in der Halbleitervorrichtung einen Dünnfilm-Isolierschichtab schnitt besitzen, der eine kleinere Dicke besitzt, wobei die erste Isolierschicht oder die zweite Isolierschicht mit der Widerstandsschicht in Kontakt steht, während die Wärmespei cherschicht wenigstens mit dem Dünnfilm-Isolierschichtab schnitt in Kontakt steht.

Die erste Isolierschicht kann in der Halbleitervorrichtung ein LOCOS-Oxidfilm sein, während der Dünnfilm-Isolierschicht abschnitt ein beim Ausbilden des LOCOS-Oxidfilms auf dem Sub strat ausgebildeter Unterlage-Oxidfilm sein kann.

Die Wärmespeicherschicht kann in der Halbleitervorrichtung eine Störstellendiffusionsschicht sein, die auf einem der Widerstandsschicht zugewandten Abschnitt des Substrats ausge bildet ist, wobei wenigstens eine der mehreren Verdrahtungen elektrisch an die Störstellendiffusionsschicht angeschlossen sein kann.

Die Wärmespeicherschicht in der Halbleitervorrichtung kann ein Verbundfilm sein, der einen Polysiliciumfilm und einen Silicidfilm enthält.

Der Verbundfilm, der einen Polysiliciumfilm und einen Sili cidfilm enthält, kann in der Halbleitervorrichtung auf der Widerstandsschicht mit einer dazwischenliegenden zweiten Wi derstandsschicht ausgebildet sein.

Durch eine Öffnung der zweiten Isolierschicht kann in der Halbleitervorrichtung auf dem Verbundfilm, der einen Polysi liciumfilm und einen Silicidfilm enthält, eine Metallschicht ausgebildet sein.

Der Verbundfilm, der einen Polysiliciumfilm und einen Sill cidfilm enthält, kann in der Halbleitervorrichtung unter der Widerstandsschicht zwischen der ersten Widerstandsschicht ausgebildet sein.

Ferner kann die Halbleitervorrichtung hier eine Störstellen diffusionsschicht enthalten, die auf dem Substrat unter dem Verbundfilm, der einen Polysiliciumfilm und einen Silicidfilm enthält, ausgebildet ist, wobei wenigstens eine der mehreren Verdrahtungen elektrisch an die Störstellendiffusionsschicht angeschlossen ist.

Die Wärmespeicherschicht kann in der Halbleitervorrichtung eine Metallschicht sein, die auf der zweiten Isolierschicht ausgebildet ist.

Die Widerstandsschicht kann in der Halbleitervorrichtung eine Polysilicium-Widerstandsschicht sein, die aus Polysilicium mit einem hinzugefügten Nichtleiter ausgebildet ist.

Im Licht der obenstehenden Lehre sind offensichtlich zahlrei che Abwandlungen und Veränderungen der Erfindung möglich. Selbstverständlich kann die Erfindung somit im Umfang der beigefügten Ansprüche anders als genau beschrieben verwirk licht werden.

Die gesamte Offenbarung der JP 2001-160809, eingereicht am 29. Mai 2001, einschließlich der Beschreibung, der Ansprüche, der Zeichnung und der Zusammenfassung, auf der die Priorität der Erfindung beruht, ist hiermit in ihrer Gesamtheit durch Literaturhinweis eingefügt.

Claims

1. Halbleitervorrichtung, mit:
einer ersten Isolierschicht (8, 21), die auf einem Sub strat (1) ausgebildet ist;
einer Widerstandsschicht (20), die auf der ersten Isolierschicht (8, 21) ausgebildet ist und einen vorgeschrie benen elektrischen Widerstand besitzt;
einer zweiten Isolierschicht (17), die auf der Widerstandsschicht (20) ausgebildet ist;
mehreren Verdrahtungen (19a, 19b), die über in der zwei ten Isolierschicht (17) ausgebildete Löcher (18) an auf der Widerstandsschicht (20) räumlich voneinander beabstandeten Stellen elektrisch an die Widerstandsschicht (20) angeschlos sen sind; und
einer Wärmespeicherschicht (5), die in der Nähe der Widerstandsschicht (20) ausgebildet ist und die Wärme spei chert, die erzeugt wird, wenn in der Widerstandsschicht (20) ein Strom fließt.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die erste Isolierschicht (8, 21) oder die zweite Isolier schicht (17) einen Dünnfilm-Isolierschichtabschnitt (21) be sitzt, der dort, wo die erste Isolierschicht (8, 21) oder die zweite Isolierschicht (17) mit der Widerstandsschicht (20) in Kontakt steht, eine kleinere Dicke besitzt, und
die Wärmespeicherschicht (5) wenigstens mit dem Dünnfilm- Isolierschichtabschnitt (21) in Kontakt steht.

3. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn zeichnet, daß
die erste Isolierschicht (8) ein LOCOS-Oxidfilm (8) ist, und
der Dünnfilm-Isolierschichtabschnitt (21) ein beim Aus bilden des LOCOS-Oxidfilms (8) auf dem Substrat (1) ausge bildeter Unterlage-Oxidfilm (21) ist.

4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
die Wärmespeicherschicht (5) eine Störstellendiffusions schicht (5) ist, die auf einem dem Widerstandsabschnitt (20) zugewandten Abschnitt des Substrats (1) ausgebildet ist, und
wenigstens eine der mehreren Verdrahtungen (19b) elek trisch an die Störstellendiffusionsschicht (5) angeschlossen ist.

5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Wärmespeicherschicht ein Ver bundfilm (11, 12) ist, der einen Polysiliciumfilm (11) und einen Silicidfilm (12) enthält.

6. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn zeichnet, daß der Verbundfilm (11, 12), der einen Polysili ciumfilm (11) und einen Silicidfilm (12) enthält, auf der Widerstandsschicht (20) mit einer dazwischenliegenden Iso lierschicht (10) ausgebildet ist.

7. Halbleitervorrichtung nach Anspruch 6, dadurch gekenn zeichnet, daß auf dem Verbundfilm (11, 12), der einen Polysi liciumfilm (11) und einen Silicidfilm (12) enthält, durch eine Öffnung der zweiten Isolierschicht (17) eine Metall schicht (24) ausgebildet ist.

8. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn zeichnet, daß der Verbundfilm (11, 12), der einen Polysili ciumfilm (11) und einen Silicidfilm (12) enthält, unter der Widerstandsschicht (20) mit einer dazwischenliegenden ersten Isolierschicht (22) ausgebildet ist.

9. Halbleitervorrichtung nach Anspruch 8, gekennzeichnet durch
eine Störstellendiffusionsschicht (5), die auf dem Sub strat (1) unter dem Verbundfilm (11, 12), der einen Polysili ciumfilm (11) und einen Silicidfilm (12) enthält, ausgebildet ist, wobei
wenigstens eine der mehreren Verdrahtungen (19b) elek trisch an die Störstellendiffusionsschicht (5) angeschlossen ist.

10. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Wärmespeicherschicht eine auf der zweiten Isolierschicht (17) ausgebildete Metallschicht (24) ist.

11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Widerstandsschicht (20) eine Polysilicium-Widerstandsschicht ist, die Polysilicium mit einem hinzugefügten Nichtleiter enthält.