DE10143650A1 - Halbleiterspeicher mit einen vertikalen Auswahltransistor umfassenden Speicherzellen sowie Verfahren zu seiner Herstellung - Google Patents

Halbleiterspeicher mit einen vertikalen Auswahltransistor umfassenden Speicherzellen sowie Verfahren zu seiner Herstellung

Info

Publication number
DE10143650A1
DE10143650A1 DE10143650A DE10143650A DE10143650A1 DE 10143650 A1 DE10143650 A1 DE 10143650A1 DE 10143650 A DE10143650 A DE 10143650A DE 10143650 A DE10143650 A DE 10143650A DE 10143650 A1 DE10143650 A1 DE 10143650A1
Authority
DE
Germany
Prior art keywords
trench
region
word line
spacer
longitudinal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10143650A
Other languages
English (en)
Inventor
Bernd Goebel
Werner Steinhoegl
Alfred Kersch
Martin Gutsche
Harald Seidl
Joern Luetzen
Martin Popp
Dirk Schumann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10143650A priority Critical patent/DE10143650A1/de
Priority to EP02764546A priority patent/EP1423874A2/de
Priority to JP2003531529A priority patent/JP2005504440A/ja
Priority to PCT/DE2002/002980 priority patent/WO2003028104A2/de
Priority to KR1020047003325A priority patent/KR100700365B1/ko
Priority to TW091118906A priority patent/TW556341B/zh
Publication of DE10143650A1 publication Critical patent/DE10143650A1/de
Priority to US10/792,742 priority patent/US6977405B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Zur Herstellung eines Halbleiterspeichers (5) wird in einem ersten Graben (25) ein Grabenkondensator (30) angeordnet. Neben dem ersten Graben (25) wird ein erster Längsgraben (55) und parallel auf der anderen Seite des ersten Grabens (25) ein zweiter Längsgraben (60) in dem Substrat (15) angeordnet. In dem ersten Längsgraben (55) wird eine erste Spacer-Wortleitung (70) und in dem zweiten Längsgraben (60) eine zweite Spacer-Wortleitung (75) angeordnet. In dem ersten Graben (25) werden Verbindungsstege (80) zwischen der ersten Spacer-Wortleitung (70) und der zweiten Spacer-Wortleitung (75) angeordnet, die eine Dicke (110) aufweisen, die in Richtung der ersten Spacer-Wortleitung (70) kleiner ist als die Hälfte der Breite des ersten Grabens (25) in Richtung der ersten Spacer-Wortleitung (70).

Description

  • Die vorliegende Erfindung betrifft einen Halbleiterspeicher mit einem Grabenkondensator und einem vertikalen Auswahltransistor sowie ein Verfahren zu seiner Herstellung.
  • Halbleiterspeicher, wie zum Beispiel DRAMs (Dynamic Random Access Memories) umfassen ein Zellenfeld und eine Ansteuerungsperipherie, wobei in dem Zellenfeld einzelne Speicherzellen angeordnet sind.
  • Das Zellenfeld eines DRAM-Chips enthält eine Matrix von Speicherzellen, welche in Form von Zeilen und Spalten angeordnet sind und von Wortleitungen und Bitleitungen angesteuert werden. Das Auslesen von Daten aus den Speicherzellen oder das Schreiben von Daten in die Speicherzellen wird durch die Aktivierung geeigneter Wortleitungen und Bitleitungen bewerkstelligt.
  • Üblicherweise enthält eine Speicherzelle eines DRAMs einen mit einem Kondensator verbundenen Transistor. Der Transistor besteht unter anderem aus zwei Diffusionsgebieten, welche durch einen Kanal voneinander getrennt sind, der von einem Gate gesteuert wird. Ein Diffusionsgebiet wird als Drain- Gebiet und das andere Diffusionsgebiet als Source-Gebiet bezeichnet.
  • Eines der Diffusionsgebiete ist mit einer Bitleitung, das andere Diffusionsgebiet mit einem Kondensator und das Gate mit einer Wortleitung verbunden. Durch Anlegen geeigneter Spannungen an das Gate wird der Transistor so gesteuert, daß ein Stromfluß zwischen den Diffusionsgebieten durch den Kanal ein- und ausgeschaltet wird.
  • Durch die fortschreitende Miniaturisierung von Speicherbauelementen wird die Integrationsdichte kontinuierlich erhöht. Die kontinuierliche Erhöhung der Integrationsdichte bedeutet, daß die pro Speicherzelle zur Verfügung stehende Fläche immer weiter abnimmt. Dies führt dazu, daß der Auswahltransistor und der Speicherkondensator einer Speicherzelle einer ständigen Verringerung ihrer geometrischen Abmessungen unterworfen sind.
  • Das fortwährende Bestrebung nach Verkleinerung der Speichervorrichtungen fördert den Entwurf von DRAMs mit großer Dichte und kleiner charakteristischer Größe, das heißt kleiner Fläche pro Speicherzelle. Zur Herstellung von Speicherzellen, die einen geringen Oberflächenbereich benötigen, werden kleinere Komponenten, wie beispielsweise kleinere Kondensatoren verwendet. Die Verwendung verkleinerter Kondensatoren resultiert in einer niedrigeren Speicherkapazität des Einzelkondensators, was wiederum die Funktionstüchtigkeit und Verwendbarkeit der Speichervorrichtung widrig beeinflussen kann.
  • Beispielsweise erfordern Leseverstärker einen ausreichenden Signalpegel zum zuverlässigen Auslesen der Information, die in den Speicherzellen gespeichert ist. Das Verhältnis der Speicherkapazität zur Bitleitungskapazität ist entscheidend bei der Bestimmung eines ausreichenden Signalpegels. Falls die Speicherkapazität zu gering ist, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals zur Ansteuerung des Leseverstärkers sein. Ebenfalls erfordert eine geringere Speicherkapazität eine höhere Auffrischfrequenz.
  • Weiterhin ist bekannt, den Auswahltransistor als vertikalen Auswahltransistor in dem Graben des Grabenkondensators beziehungsweise oberhalb des Grabens des Grabenkondensators anzuordnen. Hierdurch ist ebenfalls ermöglicht, die zur Verfügung stehende Substratoberfläche platzsparend für Speicherzellen auszunutzen.
  • In dynamischen Schreib-Lese-Speichern (DRAMs) werden heute vorwiegend sogenannte Ein-Transistorzellen eingesetzt. Diese umfassen einen Speicherkondensator und einen Auswahltransistor, der die Speicherelektrode mit einer Bitleitung verbindet. Der Speicherkondensator wird heute häufig als sogenannter Grabenkondensator (Trench-Kondensator) oder Stapelkondensator (Stacked-Kondensator) ausgebildet. Hierzu wird üblicherweise ein Graben in das Substrat geätzt und ein Dielektrikum sowie eine innere Speicherelektrode in den Graben eingebracht.
  • Es sind Speicherzellen bekannt, bei denen der Auswahltransistor auf der planaren Oberfläche des Substrats, neben dem Grabenkondensator angeordnet wird. Eine derartige Speicherzelle benötigt zur Realisierung eines sogenannten Folded- Bitline-Konzepts eine Chipfläche von mindestens 8 F2, wobei F die minimale periodische Strukturgröße der lithographischen Abbildung darstellt. Ein Folded-Bitline-Konzept ermöglicht es beispielsweise, sehr kleine Signalpegel auszuwerten, die aus einer Speicherzelle über eine Bitleitung einem Leseverstärker zugeführt werden.
  • Um ein Folded-Bitline-Konzept mit einer Zellfläche von höchstens 8 F2 zu gewährleisten, darf eine Wortleitung höchstens 1 F breit sein. Dies bedeutet folglich, daß ein planarer Auswahltransistor eine maximale Kanallänge von 1 F aufweisen kann. Für nachfolgende Technologiegenerationen kann das Lithographiemaß F durchaus kleiner als 100 nm sein, so daß entsprechende Auswahltransistoren eine Kanallänge von weniger als 100 nm aufweisen würden. Dies kann dazu führen, daß die entsprechenden Auswahltransistoren aufgrund ihrer kurzen Kanallänge erhöhte Leckströme aufweisen, die zu einem Verlust der in der Speicherzelle gespeicherten Information führen können.
  • Es besteht folglich das Problem, ein skalierbares Speicherzellenkonzept mit einer maximalen Zellfläche von 8 F2 anzugeben. Hierbei steht im Vordergrund, daß die elektrischen Eigenschaften des Auswahltransistors und die entsprechende Verschaltung als Folded-Bitline-Konzept nicht beeinträchtigt wird. Neben einer nicht zu kurzen Kanallänge sollte insbesondere ein Absinken der Stromtragfähigkeit des Auswahltransistors sowie die gegenseitige Beeinflussung von Speicherzellen und ein potentieller Informationsverlust vermieden werden.
  • Die Kanallänge des Auswahltransistors kann beispielsweise durch einen vertikalen Auswahltransistor so ausgeführt werden, daß Leckströme vermindert beziehungsweise vermieden werden. Hierzu sind bereits verschiedene Zellkonzepte mit vertikalen Auswahltransistoren und verschiedenen Kondensatortypen vorgeschlagen worden. Die vorliegende Erfindung bezieht sich allerdings auf Folded-Bitline-Konzepte, die einen Grabenkondensator verwenden.
  • Wird der Auswahltransistor mit einer minimalen Transistorweite von 1 F gebildet, so führt dies zwangsläufig zu einem Ansteigen des Kanalwiderstandes, wenn die Kanallänge konstant gehalten wird, da das Verhältnis von Transistorlänge zu Transistorweite mit abnehmenden F immer größer wird. Dies stellt insbesondere bei Konzepten mit einem Auswahltransistor ein Problem dar, dessen Kanalweite lediglich mit 1 F gebildet ist. Es sind beispielsweise Konzepte bekannt, die dieses Problem durch ein das aktive Gebiet umschließendes Gate lösen, wodurch die Kanalweite größer als 1 F gebildet wird. Dies ist beispielsweise in der Druckschrift US 5,519,236 der Fall, wobei die Druckschrift allerdings kein Folded-Bitline-Konzept vorsieht beziehungsweise realisieren kann.
  • Die Strukturierung und die Justierung der einzelnen Komponenten zueinander ist bei der Realisierung von entsprechenden Wortleitungen, welche die das aktive Gebiet umschließenden Gate-Elektroden miteinander verbinden, ein Problem. Da die das aktive Gebiet umschließenden Gate-Elektroden senkrecht zur Wortleitung einen ausreichenden Abstand aufweisen müssen, um gegeneinander isoliert zu sein, besteht bei bekannten Konzepten die Notwendigkeit einer lithographischen Strukturierung der Wortleitung, wie es beispielsweise in der Druckschrift US 5,519,236 durchgeführt wird. Die lithographische Strukturierung der Wortleitungen führt aufgrund der notwendigen und aufwendigen Justierung zu erhöhten Prozeßkosten und einem erhöhten Platzbedarf, da entsprechende Sicherheitsabstände bei der Justierung und Strukturierung eingehalten werden müssen.
  • Eine weitere Gruppe von Zellkonzepten verhindert den elektrischen Anschluß des aktiven Gebiets, was zu sogenannten Floating-Body-Effekten führt. Floating-Body-Effekte ergeben sich, wenn das aktive Gebiet, abgesehen von den eingebrachten Source- und Drain-Gebieten, isoliert ist und kein elektrischer Anschluß des Bodys (Substrats) vorgesehen ist. Floating-Body- Effekte bedeuten eine Einschränkung der elektrischen Eigenschaften, die gegebenenfalls ein Schließen des Auswahltransistor verhindern, wodurch ein Informationsverlust der in der Zelle gespeicherten Informationen aufgrund von Leckströmen eintreten kann.
  • Es ist die Aufgabe der Erfindung einen Halbleiterspeicher mit einer Speicherzelle, umfassend einen Grabenkondensator und einen vertikalen Auswahltransistor sowie ein Verfahren zu ihrer Herstellung anzugeben, wobei die aus dem Stand der Technik bekannten und oben genannten Nachteile vermieden werden.
  • Die Aufgabe wird erfindungsgemäß gelöst durch einen Halbleiterspeicher, umfassend:
    • - ein Substrat, das eine Substratoberfläche aufweist;
    • - einen ersten Graben, der in dem Substrat angeordnet ist und der einen unteren Bereich, einen mittleren Bereich und einen oberen Bereich aufweist, in dem ein Grabenkondensator gebildet ist;
    • - eine erste Richtung und eine zweite Richtung, welche die erste Richtung kreuzt;
    • - einen zweiten Graben, der in dem Substrat bezüglich der ersten Richtung neben dem ersten Graben angeordnet ist und in dem ebenfalls ein Grabenkondensator gebildet ist;
    • - einen ersten Längsgraben und einen zweiten Längsgraben, die im wesentlichen parallel zueinander angeordnet sind und sich entlang der ersten Richtung erstrecken, wobei der erste Längsgraben an den ersten Graben und den zweiten Graben angrenzt und der zweite Längsgraben auf der dem ersten Graben und dem zweiten Graben bezüglich des ersten Längsgrabens gegenüberliegenden Seite an den ersten Graben und den zweiten Graben angrenzt;
    • - ein aktives Gebiet, das zwischen dem ersten Längsgraben, dem zweiten Längsgraben, dem ersten Graben und dem zweiten Graben angeordnet ist;
    • - eine erste Spacer-Wortleitung, die in dem ersten Längsgraben seitlich an dem aktiven Gebiet angeordnet ist;
    • - eine zweite Spacer-Wortleitung, die in dem zweiten Längsgraben seitlich an dem aktiven Gebiet angeordnet ist;
    • - leitfähige Verbindungsstege, die in dem oberen Bereich des ersten Grabens oder des zweiten Grabens als Verbindung zwischen der ersten Spacer-Wortleitung und der zweiten Spacer- Wortleitung angeordnet sind;
    • - einen vertikalen Auswahltransistor, der ein Source-Dotiergebiet, ein Drain-Dotiergebiet und einen Kanal aufweist, wobei der Kanal zwischen dem Source-Dotiergebiet und dem Drain-Dotiergebiet in dem aktiven Gebiet angeordnet ist und wobei das Source-Dotiergebiet mit dem Grabenkondensator und das Drain-Dotiergebiet mit einer Bitleitung verbunden ist, die auf dem Substrat angeordnet ist und die erste Spacer- Wortleitung kreuzt,
    • - wobei die Dicke des Verbindungsstegs in Richtung des Verlaufs der ersten Spacer-Wortleitung kleiner ist als die Hälfte der Breite des ersten Grabens in Richtung des Verlaufs der ersten Spacer-Wortleitung.
  • Durch die erfindungsgemäße Anordnung und Zellstruktur ist eine Speicherzelle gebildet, die eine hohe Packungsdichte ermöglicht. Hierbei wird beispielsweise ein vertikaler Auswahltransistor in einer DRAM-Speicherzelle mit einer Zellfläche von 8 F2 ermöglicht. Es werden Wortleitungen verwendet, die das aktive Gebiet vollständig umschließen, wodurch das aktive Gebiet gegen benachbarte Wortleitungen und Bitleitungen abgeschirmt wird, so daß eine signifikante Beeinflussung benachbarter Speicherzellen beziehungsweise benachbarte aktive Gebiete und deren Auswahltransistoren vermindert beziehungsweise vermieden wird. Ein weiterer Vorteil besteht darin, daß ein von einer Gate-Elektrode umschlossenes aktives Gebiet nur einem Auswahltransistor zugeordnet ist. Die als Spacer ausgebildeten Spacer-Wortleitungen ermöglichen eine selbstjustierte Anordnung und Strukturierung der Wortleitungen. Zu ihrer Herstellung wird eine Schicht konform abgeschieden und anisotrop zurückgeätzt. Dabei werden die Wortleitungen als Spacer aus der Schicht gebildet. Durch die erfindungsgemäße Anordnung des aktiven Gebiets kann die Kanalweite des vertikalen Auswahltransistors beispielsweise 6,5 F statt nur 1 F betragen. Ein weiterer Vorteil besteht darin, daß das aktive Gebiet vollständig verarmt werden kann, wodurch ein vorteilhafter Auswahltransistor gebildet wird. Hierdurch ist die Skalierbarkeit des Auswahltransistors bezüglich seiner elektrischen Eigenschaften ermöglicht. Durch eine entsprechend gewählte Ausdehnung des mit dem Grabenkondensator verbundenen Source-Dotiergebiets ist ein elektrischer Anschluß an das aktive Gebiet gewährleistet, wodurch Ladungsträger abfließen können im Gegensatz zum Floating-Body-Effekt nicht akkumuliert werden.
  • Die erfindungsgemäße Anordnung ermöglicht insbesondere durch die besondere Struktur der Wortleitungen einen minimalen Pitch der Bitleitungen. Bei einem Pitch der Wortleitungen und der Bitleitungen von je 2 F wird daher eine Zellfläche von 8 F2 erreicht. Es sind größere Abstände zwischen Bitleitungen und Wortleitungen möglich, die ebenfalls für ein Folded- Bitline-Konzept verwendet werden können. Es sind sublithographische Verfahren wie Spacer-Techniken möglich, mit denen Zellflächen unterhalb von 8 F2 bei einem Folded-Bitline- Konzept erreicht werden können.
  • Eine vorteilhafte Ausgestaltung der Halbleiterspeicherzelle sieht vor, daß in dem ersten Graben ein erster Verbindungssteg und ein zweiter Verbindungssteg angeordnet sind, wobei der erste Verbindungssteg an das aktive Gebiet angrenzt und der zweite Verbindungssteg an einer dem ersten Verbindungssteg gegenüberliegenden Seitenwand des ersten Grabens in dem oberen Bereich des ersten Grabens angeordnet ist. Zwischen dem aktiven Gebiet und dem ersten Verbindungssteg ist beispielsweise noch ein Gate-Oxid angeordnet, welches den als Gate-Elektrode wirkenden ersten Verbindungssteg von dem aktiven Gebiet isoliert, in dem ein Kanal des Auswahltransistors anordnbar ist. Die Anordnung von einem ersten Verbindungssteg und einem zweiten Verbindungssteg ermöglicht es, die Verbindungsstege unterschiedlich zu gestalten, um eine optimierte Abschirmung des aktiven Gebietes gegen benachbarte aktive Gebiete beziehungsweise Speicherzellen zu erreichen. Weitere Vorteile bestehen darin, daß mit Hilfe von selbstjustierten Prozessen eine Geometrie des aktiven Gebiets erzeugt werden kann, die in den lateralen Dimensionen ein großes Aspektverhältnis aufweist (großes Verhältnis zwischen Länge zu Breite). Es wird durch den erfindungsgemäßen Prozeß gewährleistet, daß in Richtung der größeren Ausdehnung, die entlang der Wortleitung verläuft, der Abstand der aktiven Gebiete zueinander erheblich geringer ist als in der Richtung, die senkrecht dazu verläuft. Hierzu können zum Beispiel Spacer- Strukturen hergestellt werden, die eine platzsparende Erzeugung von Wortleitungen ohne eine lithographische Definition der Abmessungen der Wortleitungen vorzunehmen. Vorteilhaft ist weiterhin, daß bei der angestrebten Strukturgröße das aktive Gebiet vollständig verarmbar ist, was für die elektrischen Eigenschaften des Auswahltransistors besonders vorteilhaft ist.
  • Eine weitere vorteilhafte Ausgestaltung des Halbleiterspeichers sieht vor, daß das aktive Gebiet von Gate-Elektroden umschlossen ist, die von der Spacer-Wortleitung und dem Verbindungssteg gebildet werden. Hierdurch wird ein surrounding Gate ermöglicht, das eine gute Abschirmung des aktiven Gebiets von benachbarten Wortleitungen ermöglicht. Weiterhin ist der Auswahltransistor als double-gated ausführbar, wodurch seine elektrischen Eigenschaften in vorteilhafter Weise verbessert werden.
  • Eine weitere vorteilhafte Ausgestaltung des Halbleiterspeichers sieht vor, daß zwischen zwei aktiven Gebieten jeweils ein Verbindungssteg angeordnet ist. Hierdurch wird ein surrounding Gate ermöglicht, das eine gute Abschirmung des aktiven Gebiets von benachbarten Wortleitungen ermöglicht.
  • Eine weitere vorteilhafte Ausgestaltung des Halbleiterspeichers sieht vor, daß sich der zweite Verbindungssteg ausgehend von der Substratoberfläche tiefer in den ersten Graben erstreckt als der erste Verbindungssteg. Hierdurch ist beispielsweise eine einseitig verbesserte Abschirmung einer Speicherzelle zu benachbarten Speicherzellen realisierbar, da von der benachbarten Speicherzelle ausgehende elektrische Felder von dem tiefer in das Substrat hineinragenden zweiten Verbindungssteg aufgrund seiner Leitfähigkeit abgefangen werden. Hierdurch ist eine verbesserte Abschirmung zwischen benachbarten Speicherzellen ermöglicht, wodurch das Übersprechen zwischen benachbarten Speicherzellen und die gegenseitige Beeinflussung reduziert ist. Der zweite Verbindungssteg kann darüber hinaus auch als Gate-Elektrode wirken und zur Steuerung eines Auswahltransistors beitragen.
  • Eine weitere vorteilhafte Ausgestaltung der erfindungsgemäßen Halbleiterspeicherzelle sieht vor, daß ein Isolationskragen auf der Seitenwand des Grabens in dem mittleren Bereich des Grabens angeordnet ist. Der Isolationskragen dient zur Isolation der leitfähigen Grabenfüllung gegen das den Graben umgebende Substrat. Durch die Dicke des Isolationskragens wird darüber hinaus die Steuerwirkung der leitfähigen Grabenfüllung auf das umgebende Substrat vermindert, wodurch Leckströme vermieden werden können.
  • Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Halbleiterspeichers sieht vor, daß eine leitfähige Grabenfüllung als innere Kondensatorelektrode des Grabens in dem unteren Bereich und dem mittleren Bereich des Grabens angeordnet ist. Die leitfähige Grabenfüllung wird ebenfalls als Node- Elektrode oder Speicherknoten bezeichnet. Es handelt sich bei ihr um die innere Kondensatorelektrode, die mittels einer isolierenden Schicht, bei der es sich beispielsweise um eine dielektrische Schicht handelt, von dem den Graben umgebenden Substrat isoliert ist, in dem mittels einer eingebrachten erhöhten Dotierstoffkonzentration die äußere Kondensatorelektrode angeordnet ist.
  • Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Halbleiterspeichers sieht vor, daß auf der leitfähigen Grabenfüllung eine isolierende Schicht angeordnet ist, die sich von dem ersten Verbindungssteg zu dem zweiten Verbindungssteg erstreckt und an dem zweiten Verbindungssteg einen gewinkelten Verlauf aufweist, so daß sie den zweiten Verbindungssteg eine längere Strecke bedeckt als den ersten Verbindungssteg. Durch den gewinkelten Verlauf der isolierenden Schicht kann ein Buried Strap als leitende Verbindung zwischen der leitfähigen Grabenfüllung und dem Source-Dotiergebiet des Auswahltransistors unsymmetrisch in dem Graben angeordnet werden, wobei dieser überwiegend in der Nähe der Seitenwand ausgebildet ist, an der das Source-Dotiergebiet des Auswahltransistors angeordnet ist. Somit ist sowohl ein niederohmiger elektrischer Anschluß an das Source-Dotiergebiet des Auswahltransistors sowie eine gute Isolation zu den übrigen Bereichen des Grabenkondensators gewährleistet.
  • Eine weitere Ausgestaltung des erfindungsgemäßen Halbleiterspeichers sieht vor, daß der Isolationskragen entlang des Umfangs des ersten Grabens im wesentlichen einen gleichförmigen Abstand zu der Substratoberfläche aufweist. Der im wesentlichen gleichförmige Abstand des Isolationskragens von der Substratoberfläche bedeutet, daß der Buried Strap oberhalb des Isolationskragens angeordnet ist und mit dem gewinkelten Verlauf der isolierenden Schicht von benachbarten Strukturen isoliert ist.
  • Bezüglich des Verfahrens wird die Aufgabe gelöst durch ein Verfahren zur Herstellung eines Halbleiterspeichers mit den Schritten:
    • - Bereitstellen eines Substrats, das eine Substratoberfläche aufweist, die eine erste Richtung und eine zweite Richtung aufweist, welche die erste Richtung kreuzt;
    • - Bilden eines ersten Grabens in dem Substrat, der einen unteren Bereich, einen mittleren Bereich und einen oberen Bereich aufweist;
    • - Bilden eines zweiten Grabens in dem Substrat, der bezüglich der ersten Richtung neben dem ersten Graben angeordnet ist;
    • - Bilden eines ersten Längsgrabens und eines zweiten Längsgrabens, die im wesentlichen parallel zueinander verlaufen und sich entlang der ersten Richtung erstrecken, wobei der erste Längsgraben an den ersten Graben und den zweiten Graben angrenzt und der zweite Längsgraben auf der dem ersten Graben und dem zweiten Graben bezüglich des ersten Längsgrabens gegenüberliegenden Seite des ersten Grabens und des zweiten Grabens an den ersten Graben und den zweiten Graben angrenzt, wobei ein aktives Gebiet zwischen dem ersten Längsgraben, dem zweiten Längsgraben, dem ersten Graben und dem zweiten Graben gebildet wird;
    • - Bilden einer ersten Spacer-Wortleitung in dem ersten Längsgraben, seitlich an dem aktiven Gebiet;
    • - Bilden einer zweiten Spacer-Wortleitung in dem zweiten Längsgraben, seitlich an der der ersten Spacer-Wortleitung gegenüberliegenden Seitenwand des aktiven Gebiets;
    • - Bilden von leitfähigen Verbindungsstegen in dem oberen Bereich des ersten Grabens oder des zweiten Grabens, zwischen der ersten Spacer-Wortleitung und der zweiten Spacer-Wortleitung, so daß die erste Spacer-Wortleitung mit der zweiten Spacer-Wortleitung verbunden wird;
    • - Bilden eines Gabenkondensators in dem ersten Graben;
    • - Bilden eines vertikalen Auswahltransistors, umfassend ein Source-Dotiergebiet, ein Drain-Dotiergebiet und einen Kanal, wobei der Kanal zwischen dem Source-Dotiergebiet und dem Drain-Dotiergebiet in dem aktiven Gebiet gebildet wird und das Source-Dotiergebiet mit dem Grabenkondensator und das Drain-Dotiergebiet mit einer Bitleitung verbunden wird, die auf dem Substrat gebildet wird und die erste Spacer- Wortleitung kreuzt,
    • - wobei die Verbindungsstege in Richtung des Verlaufs der ersten Spacer-Wortleitung mit einer Dicke gebildet werden, die kleiner als die Hälfte der Breite des ersten Grabens in Richtung des Verlaufs der ersten Spacer-Wortleitung ist.
  • Das erfindungsgemäße Verfahren bildet die Verbindungsstege in Richtung der ersten Spacer-Wortleitung mit einer kleinen Dicke aus. Dies ist beispielsweise mit sublithographischen Techniken, wie Spacer-Technik möglich, wobei mittels eines Spacers eine Struktur gebildet wird, welche die Dicke der Verbindungsstege vorgibt. Die Verbindungsstege können in dem gleichen Prozeßschritt wie die Spacer-Wortleitungen gebildet werden, wodurch Prozeßkosten eingespart werden können.
  • Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß eine leitfähige Grabenfüllung als innere Kondensatorelektrode in den unteren Bereich des Grabens gefüllt wird.
  • Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß ein Isolationskragen im mittleren Bereich des ersten Grabens auf der Seitenwand des ersten Grabens gebildet wird und nachfolgend die leitfähige Grabenfüllung in den mittleren Bereich des ersten Grabens gefüllt wird.
  • Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß eine erste isolierende Schicht auf der leitfähigen Grabenfüllung angeordnet wird.
  • Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß
    • - eine erste Maskenschicht mittels gerichteter Abschaltung in dem ersten Graben auf die erste isolierende Schicht mit einem Winkel abgeschieden wird, der gegen ein senkrecht auf der Substratoberfläche stehendes Lot so verkippt ist, daß die erste isolierende Schicht teilweise mit der ersten Maskenschicht bedeckt wird und teilweise frei bleibt;
    • - eine Ätzung der mittels der ersten Maskenschicht maskierten ersten isolierenden Schicht durchgeführt wird, wobei ebenfalls ein Teil der leitfähigen Grabenfüllung entfernt wird;
    • - eine zweite isolierenden Schicht konform in den ersten Graben abgeschieden wird und der erste Graben mit einem ersten Füllmaterial gefüllt wird.
  • Die Maske kann ohne die Verwendung eines weiteren Lithographieschrittes hergestellt werden. Da die erzeugte Maske selbstjustiert zur Struktur des Grabens erzeugt wird, ist sie frei von Justagefehlern, die üblicherweise bei lithographischen Abbildungsprozessen auftreten. Ein weiterer Vorteil besteht darin, daß abgesehen von der erfindungsgemäßen Verkippung des Abscheidewinkels bekannte und etablierte sowie kostengünstige Verfahren wie PVD (Physical Vapour Deposition) und I-PVD (Ionised Physical Vapour Deposition) angewendet werden können. Die Maskenstruktur wird dabei selbstjustiert in dem Graben, einseitig auf der isolierenden Schicht abgeschieden. Gerichtete Abscheidung bedeutet dabei, daß die Winkelverteilung der abgeschiedenen Partikel kleiner als 10° ist. Die Winkelabweichung der abgeschiedenen Partikel von der Hauptrichtung der Abscheidung ist kleiner als 5°. Zur Erzeugung der Maske wird der Abschattungseffekt des Grabens ausgenutzt, der bei einer gegenüber Grabenrichtung schräg durchgeführten Abscheidung auftritt. Es werden einige der abzuscheidenden Partikel durch die geometrische Form des Grabens ausgeblendet und gelangen folglich nicht auf die isolierende Schicht.
  • Ein weiterer vorteilhafter Verfahrensschritt sieht vor, daß
    • - eine Siliziumschicht konform in dem ersten Graben abgeschieden wird und rückgeätzt wird, so daß ein rohrförmiger Silizium-Spacer auf der Seitenwand des ersten Grabens, oberhalb der ersten isolierenden Schicht gebildet wird;
    • - der Silizium-Spacer einseitig mittels einer gerichteten Implantation dotiert wird, wobei das Substrat bezüglich der Implantationsrichtung so verkippt ist, daß eine Seite des Silizium-Spacers dotiert wird und die andere im wesentlich unverändert bleibt;
    • - der Silizium-Spacer in Abhängigkeit seiner Dotierstoffkonzentration selektiv geätzt wird und dabei teilweise von der ersten isolierenden Schicht entfernt wird;
    • - die freigelegte erste isolierenden Schicht geätzt wird, wobei die leitfähige Grabenfüllung freigelegt wird und
    • - die leitfähige Grabenfüllung geätzt wird, wodurch eine Vertiefung in dem ersten Graben gebildet wird.
  • Auch hierbei wird ein selbstjustierter Prozeß verwendet, der die geometrische Anordnung des Grabenkondensators und des rohrförmigen Silizium-Spacers verwendet, um einseitig in dem Graben auf der ersten isolierenden Schicht eine Maske beziehungsweise Ätzmaske zu erzeugen. Der Silizium-Spacer kann nachfolgend zur Strukturierung des sogenannten Buried Strap verwendet werden. Durch die schräge, einseitige Implantation wird der Silizium-Spacer mit unterschiedlichen Dotierstoffkonzentrationen und -Typen versehen, wodurch ein selektiver Ätzprozeß eine selbstjustierte, einseitige Bildung des Buried Strap (leitfähiger Anschlusses) des vertikalen Zelltransistors an den Grabenkondensator ermöglicht.
  • Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen und Figuren näher erläutert.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche beziehungsweise funktionsgleiche Elemente.
  • In den Figuren zeigen:
  • Fig. 1 die Draufsicht auf ein Substrat, in dem Gräben angeordnet sind;
  • Fig. 2 ein Schnittbild entlang der Schnittlinie II aus Fig. 1;
  • Fig. 3 die Draufsicht auf das Substrat gemäß Fig. 1;
  • Fig. 4 ein Schnittbild durch das Substrat gemäß der Schnittlinie IV aus Fig. 3;
  • Fig. 5 die Draufsicht auf das Substrat gemäß Fig. 3, wobei ein rohrförmiger Silizium-Spacer in dem ersten Graben angeordnet ist;
  • Fig. 6 ein Schnittbild entlang der Schnittlinie VI aus Fig. 5;
  • Fig. 7 eine Draufsicht gemäß Fig. 5;
  • Fig. 8 ein Schnittbild entlang der Schnittlinie VIII aus Fig. 7, wobei der unterschiedlich dotierte, rohrförmige Silizium-Spacer teilweise selektiv entfernt wurde;
  • Fig. 9 die Draufsicht auf ein Substrat gemäß Fig. 7;
  • Fig. 10 ein Schnittbild entlang der Schnittlinie X aus Fig. 9;
  • Fig. 11 die Draufsicht auf ein Substrat gemäß einer weiteren Prozeßvariante, die sich an Fig. 3 anschließt;
  • Fig. 12 ein Schnittbild zu Fig. 11, entlang der Schnittlinie XII;
  • Fig. 13 die Draufsicht auf ein Substrat gemäß Fig. 11;
  • Fig. 14 ein Schnittbild des Substrats entlang der Schnittlinie XIV aus Fig. 13;
  • Fig. 15 die Draufsicht auf ein Substrat gemäß Fig. 13, wobei weitere Schichten in dem Graben gebildet sind;
  • Fig. 16 ein Schnittbild gemäß der Schnittlinie XVI aus Fig. 15;
  • Fig. 17 die Draufsicht auf ein Substrat gemäß Fig. 15, wobei zusätzlich Masken angeordnet sind;
  • Fig. 18 ein Schnittbild gemäß der Schnittlinie XVIII aus Fig. 17;
  • Fig. 19 eine Draufsicht entsprechend Fig. 17, wobei eine Ätzung mit der in Fig. 17 angeordneten Maske durchgeführt wurde;
  • Fig. 20 ein Schnittbild entlang der Schnittlinie XX aus Fig. 19;
  • Fig. 21 eine Draufsicht entsprechend Fig. 19;
  • Fig. 22 ein Schnittbild entlang der Schnittlinie XXII aus Fig. 21;
  • Fig. 23 eine Draufsicht auf ein Substrat gemäß Fig. 21, wobei zusätzlich Spacer-Wortleitungen angeordnet sind;
  • Fig. 24 ein Schnittbild entlang der Schnittlinie XXIV aus Fig. 23;
  • Fig. 25 eine Draufsicht entsprechend Fig. 23;
  • Fig. 26 ein Schnittbild entlang der Schnittlinie XXVI aus Fig. 25;
  • Fig. 27 eine Draufsicht entsprechend Fig. 25;
  • Fig. 28 ein Schnittbild entlang der Schnittlinie XXVIII aus Fig. 27.
  • In Fig. 1 ist ein Substrat 15 dargestellt, in dem ein erster Graben 25 angeordnet ist. Benachbart zu dem ersten Graben 25 ist ein zweiter Graben 50 angeordnet. Das Substrat 15 ist beispielsweise aus p- oder n-dotiertem Silizium gebildet, wobei das Substrat 15 bevorzugt p-dotiertes Silizium mit einer Dotierstoffkonzentration von zirka 1015 Dotieratomen/cm3 aufweist. Die Oberfläche des Substrats weist eine erste Richtung X und eine zweite Richtung Y auf, welche die erste Richtung X kreuzt.
  • Mit Bezug auf Fig. 2 ist ein Schnittbild entlang der Schnittlinie II aus Fig. 1 dargestellt. Das Substrat 15 weist eine Substratoberfläche 20 auf und in dem Substrat 15 sind der erste Graben 25 und der zweite Graben 50 angeordnet. Das Substrat 15 weist zusätzlich eine vergrabene n-dotierte Schicht auf. Um den ersten Graben 25 und den zweiten Graben 50 in dem Substrat 15 zu bilden, wird beispielsweise eine zirka 8 nm dicke Siliziumoxidschicht auf der Substratoberfläche 20 gebildet und nachfolgend ein etwa 200 nm dickes Siliziumnitrid 201 abgeschieden. Optional wird auf das Siliziumnitrid 201 eine zirka 800 nm dicke BPSG (Bor-Phosphor- Silikatglas)-Schicht abgeschieden und eine Lackmaske abgeschieden und mittels Fototechnik strukturiert. Nachfolgend wird mittels der strukturierten Lackmaske die Siliziumoxidschicht beispielsweise mit CHF3 und O2 und die Siliziumnitridschicht 201 mit C2F6 und O2 strukturiert. Die Lackmaske wird entfernt und der erste Graben 25 und der zweite Graben 50 werden zum Beispiel mit einer Tiefe von 10 µm unter Verwendung der Substanzen HBR + HF, mittels der strukturierten Oxidschicht und Nitridschicht, die als Padnitrid und Padoxid bezeichnet werden, geätzt. Nachfolgend wird das Padoxid beispielsweise mit Flußsäure entfernt. Es wird eine Arsenglasschicht mit einer Dicke von zirka 20 nm in den ersten Graben 25 abgeschieden. Aufgefüllt wird der Graben nachfolgend mit einer zirka 500 nm dicken Polymerschicht aus PMMA (Polymethylmethacrylat) die nachfolgend in den Graben eingesenkt wird. Die Arsenglasschicht wird nun aus dem oberen Bereich des Grabens mittels Flußsäure entfernt und das Polymer wird nachfolgend aus dem gesamten Graben mittels eines Sauerstoffplasmas entfernt. Der n-Dotierstoff wird aus der Arsenglasschicht in das Substrat ausdiffundiert und bildet eine vergrabene Platte, die als äußere Elektrode des Grabenkondensators verwendet wird. Nachfolgend wird die Arsenglasschicht mittels Flußsäure aus dem Graben entfernt. Der Grabenkondensator kann ebenfalls in einem flaschenförmigen Graben (bottle shaped trench) gebildet werden, der einen aufgeweiteten unteren Bereich aufweist, um so eine größere Kapazität zu erzielen.
  • In Fig. 3 ist eine weitere Draufsicht auf das Substrat 15 dargestellt, die den ersten Graben 25 und den zweiten Graben 50 zeigt. Der erste Graben 25 weist einen Umfang 140 auf.
  • Mit Bezug auf Fig. 4 ist ein Schnittbild entlang der Schnittlinie IV dargestellt. Der erste Graben 25 weist einen unteren Bereich 30, einen mittleren Bereich 40 und einen oberen Bereich 45 auf. Der untere Bereich 35 des ersten Grabens 25 erstreckt sich üblicherweise von dem tiefsten Punkt des ersten Grabens bis zur Unterkante eines Isolationskragens 125, der im mittleren Bereich 40 angeordnet ist. Oberhalb des mittleren Bereichs ist der obere Bereich 45 gebildet, in dem nachfolgend ein vertikaler Auswahltransistor 85 gebildet wird. Es wird ein Kondensatordielektrikum 202 mit einer Dicke von zirka 3 nm, bestehend aus der Schichtenfolge Siliziumoxid, Siliziumnitrid und Siliziumoxid, in dem unteren Bereich 35 des Grabens 25 gebildet. Nachfolgend wird eine leitfähige Grabenfüllung 130 in den unteren Bereich 35 und den mittleren Bereich 40 des Grabens 25 abgeschieden, die beispielsweise polykristallines Silizium enthält und n-dotiert ist. Nachfolgend wird die leitfähige Grabenfüllung 130 zirka 2 µm tief in den Graben 25 eingesenkt, wodurch der obere Bereich 45 des Grabens 25 von der leitfähigen Grabenfüllung 130 befreit wird.
  • Das Kondensatordielektrikum 202 wird aus dem oberen Bereich 45 und dem mittleren Bereich 40 entfernt und es wird ein Isolationskragen 125 in dem mittleren Bereich 40 und dem oberen Bereich 45 mit einer Dicke von zirka 20 nm mittels einer TEOS (Tetraethylorthosilikat) Abscheidung gebildet. Mittels einer anisotropen Ätzung wird der Isolationskragen 125 zunächst in dem oberen Bereich 45 und dem mittleren Bereich 40 als ringförmiger Spacer gebildet. Die anisotrope Ätzung ätzt beispielsweise 20 nm Siliziumoxid unter Verwendung von CHF3 und Sauerstoff als Ätzsubstanzen. Nachfolgend wird erneut polykristallines, n-dotiertes Silizium abgeschieden, welches einen weiteren Teilbereich der leitfähigen Grabenfüllung 130 bildet. Das polykristalline Silizium wird um zirka 800 nm tief in den ersten Graben 25 eingesenkt und der Isolationskragen 125 wird aus dem oberen Bereich 45 des Grabens 25 entfernt. Somit ist der Isolationskragen 125 in dem mittleren Bereich 40 des Grabens 25 gebildet.
  • Nachfolgend wird eine isolierende Schicht 135 als sogenanntes Trench-Top-Oxid mit einer Dicke von zirka 40 nm auf der leitfähigen Grabenfüllung 130 gebildet. Die isolierende Schicht 135 ist optional. Die isolierende Wirkung kann ebenfalls mit einem pn-Übergang zwischen der nachfolgend gebildeten Füllung 155 und der isolierenden Schicht 135 erreicht werden. Ebenso ist ein nachfolgend gebildetes Gate-Oxid als Isolation zwischen der leitfähigen Grabenfüllung und nachfolgenden Schichten geeignet.
  • Es wird eine zirka 20 nm dicke polykristalline und undotierte Siliziumschicht abgeschieden. Aus der abgeschiedenen Siliziumschicht wird mittels anisotroper Ätzung ein ringförmiger Silizium-Spacer 165 gebildet. Nachfolgend wird eine Implantation durchgeführt, bei der der Implantationswinkel gegen die Substratnormale verkippt ist, so daß eine einseitige Implantation des rohrförmigen Silizium-Spacers 165 erreicht wird. Nach der Implantation weist der rohrförmige Silizium-Spacer 165 einen ersten Teil 203 und einen zweiten Teil 204 auf. Beispielsweise wird der erste Teil 203 mit p-Dotierstoff implantiert oder alternativ wird der zweite Teil 204 mit n- Dotierstoff implantiert.
  • Nachfolgend wird ein erstes Füllmaterial 155 beispielsweise aus Siliziumoxid mittels einer TEOS-Abscheidung in dem rohrförmigen Silizium-Spacer 165 gebildet. Es wird eine selektive Ätzung des rohrförmigen Silizium-Spacers 165 vorgenommen, wobei - je nach Dotierung des ersten Teils 203 und des zweiten Teils 204 - der zweite Teil 204 entfernt wird. Ist beispielsweise der erste Teil 203 p-dotiert und der zweite Teil 204 intrinsisch, so wird der intrinsische zweite Teil 204 mittels der selektiven Ätzung entfernt. Ist alternativ der zweite Teil 204 n-dotiert und der erste Teil 203 intrinsisch, so kann mittels einer selektiven Ätzung der n-dotierte zweite Teil 204 entfernt werden und der intrinsisch dotierte erste Teil 203 verbleibt. In beiden Fällen wird folglich der zweite Teil 204 entfernt. Dies ist beispielsweise im Zusammenhang mit den Fig. 7 und 8 dargestellt.
  • In Fig. 7 ist eine Draufsicht dargestellt, in der der zweite Teil 204 bereits entfernt ist.
  • In Fig. 8 ist ein Schnittbild entlang der Schnittlinie VIII aus Fig. 7 dargestellt. Der zweite Teil 204 ist bereits entfernt, wobei ebenfalls ein Teil der ersten isolierenden Schicht 135 sowie ein Teil der leitfähigen Grabenfüllung 130, die jeweils unterhalb des zweiten Teils 204 angeordnet waren, entfernt ist. Hierbei ist eine Vertiefung 170 in dem Graben gebildet worden, die lediglich in einem Teilbereich des ersten Grabens 25 angeordnet ist.
  • Mit Bezug auf Fig. 9 wird ein Verfahren zur Herstellung einer Struktur dargestellt, die der in Fig. 8 entspricht. Fig. 9 schließt dabei an Fig. 4 an und zeigt eine entsprechende Draufsicht auf das Substrat 15. Beispielsweise ist der erste Graben 25, in dem der Grabenkondensator 35 angeordnet wird, abweichend von einer Rotationssymmetrie gebildet, wobei die Grabenlänge zirka 2 F und die Grabenbreite zirka 1 F beträgt. Die Abmessungen des Grabens 25 sind nicht auf diese Werte beschränkt.
  • Mit Bezug auf Fig. 10 ist ein Schnittbild entlang der Schnittlinie X aus Fig. 9 dargestellt. Im Gegensatz zu Fig. 4 ist in Fig. 10 ein Schnitt entlang der zweiten Richtung Y dargestellt.
  • In Fig. 11 ist die Draufsicht auf das Substrat 15 dargestellt, wobei eine erste Maskenschicht 145 abgeschieden wurde.
  • In Fig. 12 ist ein Schnittbild entlang der Schnittlinie XII aus Fig. 11 dargestellt. Die erste Maskenschicht 145 wird als selbstjustierte Maskenstruktur beispielsweise aus amorphem Silizium gebildet. Dazu wird ein PVD (Physical Vapour Deposition)-Verfahren verwendet, bei dem die Richtung der Abscheidung gegen die Substratnormale verkippt ist, so daß die erste Maskenschicht auf einem ersten Teil der ersten isolierenden Schicht 135 gebildet wird und einen zweiten Teil der ersten isolierenden Schicht 135 frei läßt. Bei der Abscheidung wird zusätzlich eine Maskenschicht 205 auf der Siliziumnitridschicht 201 gebildet.
  • Erfindungsgemäß können alternativ drei verschiedene PVD- Verfahren verwendet werden. Zunächst ist ein sogenanntes collimated PVD durchführbar, daß beispielsweise zur Erzeugung von Diffusionsbarrieren aus Titan oder Titannitrid bekannt ist und von Powell und Rossnagel: "Thin Films", Academic Press, ISBN: 0-12-533026-X, 1999, Seite 191 bis 195, beschrieben wird. Es wird ein Silizium-Target verwendet, welches auch zum Sputtern von amorphem Silizium geeignet ist. Zusätzlich ist ein Kollimator erforderlich, der ein Aspektverhältnis zwischen Öffnung zu Länge in der Größenordnung von 1 zu 5 aufweisen sollte, so daß die Winkelverteilung der abgeschiedenen Partikel höchstens eine Abweichung von 5° von der Abscheidungsrichtung aufweist. Hierzu kann beispielsweise ein üblicher Kollimator mit einem Aspektverhältnis von 1 bis 1,5 so modifiziert werden, daß er ein Aspektverhältnis von weniger als 0,2 aufweist.
  • Ein zweites Verfahren, die gerichtete Abscheidung mit einer geringen Winkelverteilung durchzuführen, besteht in der sogenannten Long Throw PVD, die von Powell und Rossnagel: "Thin Films", ISBN: 0-12-533026-X, 1999, Seite 195 bis 213, beschrieben wird. Auch die Veröffentlichung von Butler et al., "Long throw and ionized PVD", Solid state technology, ISSN 0038-111X, Seite 183 bis 190, beschreibt dies. Hierzu wird ebenfalls ein Silizium-Target verwendet, wobei allerdings der Abstand zwischen Sputter-Target und Oberfläche des Wafers stark vergrößert wird. Beispielsweise sind Abstände von 2 m und mehr notwendig, um die Winkelverteilung der abgeschiedenen Partikel auf eine Abweichung von höchstens 5° zur Abscheidungsrichtung zu beschränken. Standardverfahren verwenden üblicherweise Abstände von zirka 0,5 m.
  • Eine dritte Methode zur Abscheidung ist die sogenannte I-PVD (Ionised Physical Vapour Deposition), die ebenfalls ein Silizium-Target verwendet. Im Gegensatz zu normalen PVD-Verfahren sind bei der I-PVD zirka 80% der abgeschiedenen Partikel ionisiert. Wird nun zusätzlich zwischen dem Bereich des Hochfrequenzplasmas und der Oberfläche des Substrats eine Gitterelektrode eingefügt, die für die abgeschiedenen Partikel transparent ist, so kann ebenfalls eine Winkelverteilung der abgeschiedenen Partikel mit einer Verteilung von weniger als 5° Abweichung von der Abscheidungsrichtung erreicht werden. Als Gitterelektrode sind beispielsweise eine Platte mit Bohrungen oder ein Drahtnetz geeignet, deren Gitterweite zwischen 10 µm und 1 mm, bevorzugt bei 100 µm liegt. An die Gitterelektrode wird beispielsweise eine Bias-Spannung zwischen 20 V und 200 V angelegt. Hierdurch werden die abzuscheidenden Ionen in Richtung des Substrats beschleunigt und die Winkelverteilung wird entsprechend verkleinert. Standardverfahren legen die Bias-Spannung üblicherweise direkt an den Wafer an.
  • Bei allen drei Verfahren muß das Substrat in geeigneter Weise gegen die Abscheidungsrichtung verkippbar sein, so daß durch die Abschattungseffekte des ersten Grabens 25 die erste Maskenschicht 145 selbstjustiert einseitig auf der ersten isolierenden Schicht 135 gebildet wird. Der geeignete Verkippungswinkel richtet sich nach dem Aspektverhältnis des Grabens, an dessen Boden die erste Maskenschicht 145 zu bilden ist. Für Gräben mit einem Aspektverhältnis (AV) zwischen Grabentiefe zu Grabendurchmesser von zirka 5 sind Verkippungswinkel zwischen 4° und 8° geeignet, wobei bevorzugt ein Verkippungswinkel von 6° verwendet wird. Allgemein gesprochen sollte der Verkippungswinkel zirka arctan(1/(2AV)) betragen.
  • Mit den drei erfindungsgemäßen Varianten zur Bildung der ersten Maskenschicht 145 wird die erste Maskenschicht 145 aus amorphem Silizium keilförmig auf der ersten isolierenden Schicht 135 gebildet.
  • Mit Bezug auf Fig. 13 ist die Draufsicht auf das Substrat 15 dargestellt.
  • In Fig. 14 ist ein Schnittbild entlang der Schnittlinie XIV aus Fig. 13 dargestellt. Die erste Maskenschicht 145 ist als Ätzmaske bei der Strukturierung der ersten isolierenden Schicht 135 verwendet worden. Hierbei ist die Vertiefung 170 entstanden, die einen Teil der ursprünglichen ersten isolierenden Schicht 135 und einen Teil der leitfähigen Grabenfüllung 130 einnimmt. Fig. 14 entspricht strukturell der Fig. 8, unterscheidet sich allerdings im Detail durch den ersten Teil 203 des rohrförmigen Silizium-Spacers 165 und das erste Füllmaterial 155 von Fig. 14. Nachfolgend werden Prozeßschritte durchgeführt, die zunächst die Ähnlichkeit zu Fig. 8 weiter vergrößern, so daß ein Ausgangspunkt erreicht wird, von dem an die nachfolgende Strukturierung und Weiterbehandlung für beide Ausführungsbeispiele als gleichwertig angesehen wird.
  • In Fig. 15 wird die Draufsicht auf das Substrat 15 dargestellt, wobei eine zweite isolierende Schicht 150 als konforme Schicht mit einer Dicke von etwa 0,25 F mittels einer TEOS-Abscheidung abgeschieden ist. Nachfolgend wird der Graben mit dem ersten Füllmaterial 155 aufgefüllt, welches beispielsweise aus amorphem Silizium bestehen kann.
  • In Fig. 16 ist ein Schnittbild entlang der Schnittlinie XVI aus Fig. 15 dargestellt. Hierbei ist die Vertiefung 170 ebenfalls mit der zweiten isolierenden Schicht 150 gefüllt.
  • Die nachfolgenden Verfahrensschritte werden nun entsprechend für beide Ausführungsbeispiele durchgeführt. Es wird eine Hartmaske 206 streifenförmig in der ersten Richtung X über den ersten Graben 25 und den zweiten Graben 50 gelegt. Die Hartmaske 206 dient dazu, ein aktives Gebiet 65 zu strukturieren.
  • In Fig. 18 ist ein Schnittbild entlang der Schnittlinie XVIII aus Fig. 17 dargestellt. Die Hartmaske 206 weist beispielsweise eine Breite von 0,8 F und einen Abstand zueinander von zirka 1,2 F auf.
  • Mit Bezug auf Fig. 19 ist die Draufsicht auf ein mittels der Hartmaske 206 strukturiertes Substrat 15 dargestellt. Hierbei sind seitlich neben dem ersten Graben 25 und dem zweiten Graben 50 ein erster Längsgraben 55 und gegenüberliegend der Gräben 25 und 50 ein zweiter Längsgraben 60 gebildet. Ein aktives Gebiet 65 ist zwischen dem ersten Längsgraben 55, dem zweiten Längsgraben 60, dem ersten Graben 25 und dem zweiten Graben 50 gebildet.
  • In Fig. 20 ist ein Schnittbild entlang der Schnittlinie XX aus Fig. 19 dargestellt. Der erste Längsgraben 55 und der zweite Längsgraben 60 sind mit einem zweiten Füllmaterial 207 gefüllt. Das zweite Füllmaterial 207 ist beispielsweise Siliziumoxid.
  • Mit Bezug auf Fig. 21 ist das zweite Füllmaterial 207 in den ersten Längsgraben 55 und den zweiten Längsgraben 60 teilweise eingesenkt, so daß am Boden des ersten Längsgrabens 55 und am Boden des zweiten Längsgrabens 60 ein Teil des zweiten Füllmaterials 207 verbleibt.
  • In Fig. 22 ist ein Schnittbild entlang der Schnittlinie XXII aus Fig. 21 dargestellt, bei dem die Einsenkung des zweiten Füllmaterials 207 dargestellt ist.
  • In Fig. 23 ist die Draufsicht auf das Substrat 15 dargestellt, wobei in dem ersten Längsgraben 55 eine erste Spacer- Wortleitung 70 und in dem zweiten Längsgraben 60 eine zweite Spacer-Wortleitung 75 gebildet wurde.
  • In Fig. 24 ist ein Schnittbild entlang der Schnittlinie XXIV aus Fig. 23 dargestellt. Ausgehend von Fig. 22 wird zunächst ein Opferoxid gebildet und zur Reinigung des aktiven Gebietes entfernt. Nachfolgend wird ein Gate-Oxid an der Seitenwand des aktiven Gebiets 65 gebildet. Das Gate-Oxid kann thermisch in sauerstoffhaltiger Atmosphäre gewachsen werden, oder mittels eines Abscheideprozesses, wie einem CVD-Prozeß, gebildet werden. Auf dem Gate-Oxid wird in dem ersten Längsgraben 55 die erste Spacer-Wortleitung 70 beispielsweise mit einer Dicke von 0,4 F gebildet, wobei die erste Spacer- Wortleitung beispielsweise polykristallines Silizium und Wolfram umfaßt. Die erste Spacer-Wortleitung 70 wird beispielsweise zusammen mit der zweiten Spacer-Wortleitung 75 gebildet, in dem eine konforme Abscheidung von polykristallinem Silizium und Wolfram durchgeführt wird und anschließend eine anisotrope Rückätzung vorgenommen wird, so daß die erste Spacer-Wortleitung 70 und die zweite Spacer-Wortleitung 75 als Spacer gebildet werden. Nachfolgend wird beispielsweise das Drain-Dotiergebiet 95 mit einem Verkippungswinkel von +45° und -45° zur Substratnormalen und einer Beschleunigungsspannung von etwa 5 Kiloelektronenvolt implantiert.
  • In Fig. 25 ist die Draufsicht auf das Substrat 15 dargestellt, wobei zwischen der ersten Spacer-Wortleitung 70 und der zweiten Spacer-Wortleitung 75 leitfähige Verbindungsstege 80 anstelle der zweiten isolierenden Schicht 150 gebildet worden sind. Beispielsweise ist in dem ersten Graben 25 ein erster leitfähiger Verbindungssteg 115 und gegenüber dem ersten Füllmaterial 155 ein zweiter leitfähiger Verbindungssteg 120 gebildet. Die leitfähigen Verbindungsstege und die Spacer-Wortleitungen umschließen ein aktives Gebiet 65 und stellen für den im aktiven Gebiet 65 angeordneten Auswahltransistor Gate-Elektroden dar.
  • In Fig. 26 ist ein Schnittbild entlang der Schnittlinie XXVI aus Fig. 25 dargestellt. Der erste Längsgraben 55 und der zweite Längsgraben 60 sind mit einem dritten Füllmaterial 208 aufgefüllt, das beispielsweise mittels eines HDPCVD-Prozesses (High Density Plasma) aus Siliziumoxid gebildet werden kann.
  • In Fig. 27 ist eine weitere Draufsicht auf das Substrat 15 dargestellt.
  • Mit Bezug auf Fig. 28 ist ein Schnittbild entlang der Schnittlinie XXVIII aus Fig. 27 dargestellt. Es sind der erste Verbindungssteg 115 und der zweite Verbindungssteg 120 in dem Graben 25 angeordnet. Ein Kanal 100 des vertikalen Auswahltransistors 85 ist an der Seitenwand des Grabens 25 angeordnet. Das Source-Dotiergebiet 90 ist neben dem Buried Strap 209 in dem Substrat 15 angeordnet. Das Drain-Dotiergebiet 95 ist an der Substratoberfläche 20 angeordnet und mit einer Bitleitung 105 verbunden. Die Halbleiterspeicherzelle 10 umfaßt somit den Grabenkondensator 30 und den vertikalen Auswahltransistor 85. Die Halbleiterspeicherzelle 10 bildet zusammen mit benachbarten Halbleiterspeicherzellen einen Halbleiterspeicher 5.
  • Der zweite Verbindungssteg 120 ist tiefer in das Substrat 15 hinein gebildet, so daß durch die Leitfähigkeit des zweiten Verbindungsstegs 120 eine Abschirmung zu benachbarten aktiven Gebieten 65 und somit zu benachbarten Halbleiterspeicherzellen in verbesserter Weise gebildet ist.

Claims (15)

1. Halbleiterspeicher (5) mit Halbleiterspeicherzellen (10), umfassend:
ein Substrat (15), das eine Substratoberfläche (20) aufweist;
einen ersten Graben (25), der in dem Substrat (15) angeordnet ist, der einen unteren Bereich (35), einen mittleren Bereich (40) und einen oberen Bereich (45) aufweist und in dem ein Grabenkondensator (30) gebildet ist;
eine erste Richtung (X) und eine zweite Richtung (Y), welche die erste Richtung (X) kreuzt;
einen zweiten Graben (50), der in dem Substrat (50) bezüglich der ersten Richtung (X) neben dem ersten Graben angeordnet ist und in dem ebenfalls ein Grabenkondensator (30) gebildet ist;
einen ersten Längsgraben (55) und einen zweiten Längsgraben (60), die im wesentlichen parallel zueinander angeordnet sind und sich entlang der ersten Richtung (X) erstrecken, wobei der erste Längsgraben (55) an den ersten Graben (25) und den zweiten Graben (50) angrenzt und der zweite Längsgraben (60) auf der dem ersten Graben (25) und dem zweiten Graben (50) bezüglich des ersten Längsgrabens gegenüberliegenden Seite an den ersten Graben (25) und den zweiten Graben (50) angrenzt;
ein aktives Gebiet (65), das zwischen dem ersten Längsgraben (55), dem zweiten Längsgraben (60), dem ersten Graben (25) und dem zweiten Graben (50) angeordnet ist;
eine erste Spacer-Wortleitung (70), die in dem ersten Längsgraben (55) seitlich an dem aktiven Gebiet (65) angeordnet ist;
eine zweite Spacer-Wortleitung (75), die in dem zweiten Längsgraben (60) seitlich an dem aktiven Gebiet angeordnet ist;
leitfähige Verbindungsstege (80), die in dem oberen Bereich (45) des ersten Grabens (25) oder des zweiten Grabens (50) als Verbindungen zwischen der ersten Spacer-Wortleitung (70) und der zweiten Spacer-Wortleitung (75) angeordnet sind;
einen vertikalen Auswahltransistor (85), der ein Source- Dotiergebiet (90), ein Drain-Dotiergebiet (95) und einen Kanal (100) aufweist, wobei der Kanal (100) zwischen dem Source-Dotiergebiet (90) und dem Drain-Dotiergebiet (95) in dem aktiven Gebiet (65) angeordnet ist und das Source- Dotiergebiet (90) mit dem Grabenkondensator (30) und das Drain-Dotiergebiet (95) mit einer Bitleitung (105) verbunden ist, die auf dem Substrat (15) angeordnet ist und die erste Spacer-Wortleitung (70) kreuzt,
dadurch gekennzeichnet, daß
die Dicke (110) der Verbindungsstege (80) in Richtung des Verlaufs der ersten Spacer-Wortleitung (70) kleiner als die Hälfte der Breite des ersten Grabens (25) in Richtung des Verlaufs der ersten Spacer-Wortleitung (70) sind.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß in dem ersten Graben (25) ein erster Verbindungssteg (115) und ein zweiter Verbindungssteg (120) angeordnet sind, wobei der erste Verbindungssteg (115) an das aktive Gebiet (65) angrenzt und der zweite Verbindungssteg (120) an einer dem ersten Verbindungssteg (115) gegenüberliegenden Seitenwand des ersten Grabens (25) in dem oberen Bereich (45) des ersten Grabens (25) angeordnet ist.
3. Halbleiterspeicher nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das aktive Gebiet (65) von Gate-Elektroden umschlossen ist, die von der Spacer-Wortleitung und dem Verbindungssteg gebildet werden.
4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen zwei aktiven Gebieten (65) jeweils ein Verbindungssteg (115) angeordnet ist.
5. Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sich der zweite Verbindungssteg (120), ausgehend von der Substratoberfläche (20), tiefer in den ersten Graben (25) erstreckt als der erste Verbindungssteg (115).
6. Halbleiterspeicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein Isolationskragen (125) auf der Seitenwand des Grabens (25) in dem mittleren Bereich (40) des Grabens (25) angeordnet ist.
7. Halbleiterspeicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine leitfähige Grabenfüllung (130) als innere Kondensatorelektrode des Grabenkondensators (30) in dem unteren Bereich (35) und dem mittleren Bereich (40) des Grabens (25) angeordnet ist.
8. Halbleiterspeicher nach Anspruch 7, dadurch gekennzeichnet, daß auf der leitfähigen Grabenfüllung (130) eine isolierende Schicht (135) angeordnet ist, die sich von dem ersten Verbindungssteg (115) zu dem zweiten Verbindungssteg (120) erstreckt und an dem zweiten Verbindungssteg (120) einen gewinkelten Verlauf aufweist, so daß sie den zweiten Verbindungssteg (120) eine längere Strecke bedeckt als den ersten Verbindungssteg (115).
9. Halbleiterspeicher nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß der Isolationskragen (125) entlang des Umfangs (140) des ersten Grabens (25) im wesentlichen einen gleichförmigen Abstand zu der Substratoberfläche (20) aufweist.
10. Verfahren zur Herstellung eines Halbleiterspeichers mit den Schritten:
- Bereitstellen eines Substrats (15), das eine Substratoberfläche (20) aufweist, die eine erste Richtung (X) und eine zweite Richtung (Y) aufweist, welche die erste Richtung (X) kreuzt;
- Bilden eines ersten Grabens (25) in dem Substrat (15), der einen unteren Bereich (35), einen mittleren Bereich (40) und einen oberen Bereich (45) aufweist;
- Bilden eines zweiten Grabens (50) in dem Substrat (15), der bezüglich der ersten Richtung (X) neben dem ersten Graben (25) angeordnet ist;
- Bilden eines ersten Längsgrabens (55) und eines zweiten Längsgrabens (60), die im wesentlichen parallel zueinander verlaufen und sich entlang der ersten Richtung (X) erstrecken, wobei der erste Längsgraben (55) an den ersten Graben (25) und den zweiten Graben (50) angrenzt und der zweite Längsgraben (60) an der dem ersten Graben (25) und dem zweiten Graben (50) bezüglich des ersten Längsgrabens gegenüberliegenden Seite des ersten Grabens (25) und des zweiten Grabens (50) an den ersten Graben (25) und den zweiten Graben (50) angrenzt, wobei ein aktives Gebiet (65) zwischen dem ersten Längsgraben (55), dem zweiten Längsgraben (60), dem ersten Graben (25) und dem zweiten Graben (50) gebildet wird;
- Bilden einer ersten Spacer-Wortleitung (70) in dem ersten Längsgraben (55), seitlich an dem aktiven Gebiet (65);
- Bilden einer zweiten Spacer-Wortleitung (75) in dem zweiten Längsgraben (60), seitlich an der der ersten Spacer-Wortleitung (70) gegenüberliegenden Seitenwand des aktiven Gebiets (65);
- Bilden von leitfähigen Verbindungsstegen (80) in dem oberen Bereich (45) des ersten Grabens (25) oder des zweiten Grabens (50), zwischen der ersten Spacer-Wortleitung (70) und der zweiten Spacer-Wortleitung (75), so daß die erste Spacer-Wortleitung (70) mit der zweiten Spacer-Wortleitung (75) verbunden wird;
- Bilden eines Grabenkondensators (30) in dem ersten Graben (25);
- Bilden eines vertikalen Auswahltransistors (85), umfassend ein Source-Dotiergebiet (90), ein Drain-Dotiergebiet (95) und einen Kanal (100), wobei der Kanal (100) zwischen dem Source-Dotiergebiet (90) und dem Drain-Dotiergebiet (95) in dem aktiven Gebiet (65) gebildet wird und das Source- Dotiergebiet (90) mit dem Grabenkondensator (30) und das Drain-Dotiergebiet (95) mit einer Bitleitung (105) verbunden wird, die auf dem Substrat (15) gebildet wird und die erste Spacer-Wortleitung (70) kreuzt,
dadurch gekennzeichnet, daß
die Verbindungsstege (80) in Richtung der ersten Spacer-Wortleitung (70) mit einer Dicke (110) gebildet werden, die kleiner als die Hälfte der Breite des ersten Grabens (25) in Richtung der ersten Spacer-Wortleitung (70) ist.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß eine leitfähige Grabenfüllung (130) als innere Kondensatorelektrode in den unteren Bereich (35) des Grabens (25) gefüllt wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß ein Isolationskragen (125) im mittleren Bereich (40) des ersten Grabens (25) auf der Seitenwand des ersten Grabens (25) gebildet wird und nachfolgend die leitfähige Grabenfüllung (130) in den mittleren Bereich (40) des ersten Grabens (25) gefüllt wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß eine erste isolierende Schicht (135) auf der leitfähigen Grabenfüllung (130) angeordnet wird.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß
eine erste Maskenschicht (145) mittels gerichteter Abscheidung in dem ersten Graben (25) auf die leitfähige Grabenfüllung (130) mit einem Winkel abgeschieden wird, der gegen ein senkrecht auf der Substratoberfläche (20) stehendes Lot so verkippt ist, daß die leitfähige Grabenfüllung (130) teilweise mit der ersten Maskenschicht (145) bedeckt wird und teilweise frei bleibt;
eine Ätzung der mittels der ersten Maskenschicht (145) maskierten leitfähigen Grabenfüllung (130) durchgeführt wird, wobei ebenfalls ein Teil der leitfähigen Grabenfüllung (130) entfernt;
eine zweite isolierende Schicht (150) konform in dem ersten Graben (25) abgeschieden wird und der erste Graben (25) mit einem ersten Füllmaterial (155) gefüllt wird.
15. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß
eine Siliziumschicht (160) konform in dem ersten Graben (25) abgeschieden wird und rückgeätzt wird, so daß ein rohrförmiger Silizium-Spacer auf der leitfähigen Grabenfüllung (130) gebildet wird;
der Silizium-Spacer (165) einseitig mittels einer gerichteten Implantation dotiert wird, wobei das Substrat (15) bezüglich der Implantationsrichtung so verkippt ist, daß eine Seite des Silizium-Spacers (165) dotiert wird und die andere im wesentlichen unverändert bleibt;
der Silizium-Spacer (165) in Abhängigkeit seiner Dotierstoffkonzentration selektiv geätzt wird und dabei teilweise von der leitfähigen Grabenfüllung (130) entfernt wird;
die freigelegte leitfähigen Grabenfüllung (130) geätzt wird, wodurch eine Vertiefung (170) in dem ersten Graben (25) gebildet wird.
DE10143650A 2001-09-05 2001-09-05 Halbleiterspeicher mit einen vertikalen Auswahltransistor umfassenden Speicherzellen sowie Verfahren zu seiner Herstellung Ceased DE10143650A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10143650A DE10143650A1 (de) 2001-09-05 2001-09-05 Halbleiterspeicher mit einen vertikalen Auswahltransistor umfassenden Speicherzellen sowie Verfahren zu seiner Herstellung
EP02764546A EP1423874A2 (de) 2001-09-05 2002-08-14 Halbleiterspeicher mit einen vertikalen auswahltransistor umfassenden speicherzellen sowie verfahren zu seiner herstellung
JP2003531529A JP2005504440A (ja) 2001-09-05 2002-08-14 垂直選択トランジスタを含むメモリーセルを備えた半導体メモリー、および、その製造方法
PCT/DE2002/002980 WO2003028104A2 (de) 2001-09-05 2002-08-14 Halbleiterspeicher mit einen vertikalen auswahltransistor umfassenden speicherzellen sowie verfahren zu seiner herstellung
KR1020047003325A KR100700365B1 (ko) 2001-09-05 2002-08-14 수직 선택 트랜지스터를 포함하는 메모리 셀을 구비한 반도체 메모리 및 그 제조 방법
TW091118906A TW556341B (en) 2001-09-05 2002-08-21 Semiconductor memory with memory cells comprising a vertical selection transistor, and method for fabricating it
US10/792,742 US6977405B2 (en) 2001-09-05 2004-03-05 Semiconductor memory with memory cells comprising a vertical selection transistor and method for fabricating it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10143650A DE10143650A1 (de) 2001-09-05 2001-09-05 Halbleiterspeicher mit einen vertikalen Auswahltransistor umfassenden Speicherzellen sowie Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10143650A1 true DE10143650A1 (de) 2003-03-13

Family

ID=7697897

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10143650A Ceased DE10143650A1 (de) 2001-09-05 2001-09-05 Halbleiterspeicher mit einen vertikalen Auswahltransistor umfassenden Speicherzellen sowie Verfahren zu seiner Herstellung

Country Status (7)

Country Link
US (1) US6977405B2 (de)
EP (1) EP1423874A2 (de)
JP (1) JP2005504440A (de)
KR (1) KR100700365B1 (de)
DE (1) DE10143650A1 (de)
TW (1) TW556341B (de)
WO (1) WO2003028104A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318625A1 (de) * 2003-04-24 2004-11-25 Infineon Technologies Ag Vertikale Speicherzelle und Verfahren zu deren Herstellung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
US20150112623A1 (en) * 2013-10-22 2015-04-23 United Microelectronics Corp. Structure for measuring doping region resistance and method of measuring critical dimension of spacer
CN113629061B (zh) * 2021-08-02 2023-10-13 中国科学院微电子研究所 Nor型存储器件及其制造方法及包括存储器件的电子设备
CN116133375A (zh) * 2021-08-23 2023-05-16 长鑫存储技术有限公司 存储器件及其形成方法
EP4216263A1 (de) 2021-08-23 2023-07-26 Changxin Memory Technologies, Inc. Speichervorrichtung und verfahren zur herstellung davon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000033383A1 (de) * 1998-12-02 2000-06-08 Infineon Technologies Ag Dram-zellenanordnung und verfahren zur deren herstellung
DE10038728A1 (de) * 2000-07-31 2002-02-21 Infineon Technologies Ag Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793372B2 (ja) * 1985-12-16 1995-10-09 株式会社東芝 半導体記憶装置
JPH01266756A (ja) * 1988-04-18 1989-10-24 Sony Corp 半導体メモリ
JPH0214563A (ja) * 1988-07-01 1990-01-18 Matsushita Electron Corp 半導体記憶装置
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5776836A (en) * 1996-02-29 1998-07-07 Micron Technology, Inc. Self aligned method to define features smaller than the resolution limit of a photolithography system
EP0899790A3 (de) * 1997-08-27 2006-02-08 Infineon Technologies AG DRAM-Zellanordnung und Verfahren zu deren Herstellung
DE19941401C1 (de) * 1999-08-31 2001-03-08 Infineon Technologies Ag Verfahren zur Herstellung einer DRAM-Zellenanordnung
CN1692033A (zh) * 2002-06-13 2005-11-02 3M创新有限公司 生产和管理受控证书的系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000033383A1 (de) * 1998-12-02 2000-06-08 Infineon Technologies Ag Dram-zellenanordnung und verfahren zur deren herstellung
DE10038728A1 (de) * 2000-07-31 2002-02-21 Infineon Technologies Ag Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318625A1 (de) * 2003-04-24 2004-11-25 Infineon Technologies Ag Vertikale Speicherzelle und Verfahren zu deren Herstellung
US7064373B2 (en) 2003-04-24 2006-06-20 Infineon Technologies Ag Architecture and fabrication method of a vertical memory cell
DE10318625B4 (de) * 2003-04-24 2006-08-03 Infineon Technologies Ag Vertikale Speicherzelle und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
KR100700365B1 (ko) 2007-03-27
US6977405B2 (en) 2005-12-20
JP2005504440A (ja) 2005-02-10
KR20040033018A (ko) 2004-04-17
WO2003028104A3 (de) 2003-08-14
TW556341B (en) 2003-10-01
WO2003028104A2 (de) 2003-04-03
EP1423874A2 (de) 2004-06-02
US20040201055A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
DE60122656T2 (de) DRAM Speicherzelle mit Grabenkondensator und vertikalem Transistor
DE10306281B4 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE69015135T2 (de) Verfahren zum Herstellen eines Kondensators für DRAM-Zelle.
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
WO2002011200A1 (de) Halbleiterspeicher-zellenanordnung und verfahren zu deren herstellung
DE102005055853A1 (de) Transistor-Feld für Halbleiterspeicherbauelemente und Verfahren zum Herstellen eines Feldes von Transistoren mit vertikalem Kanal
DE102004043856A1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
DE3787687T2 (de) Halbleiterspeicher.
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE102005036561B3 (de) Verfahren zur Herstellung einer Verbindungsstruktur
DE102004043858A1 (de) Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19811882A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4303059B4 (de) Stapel-Graben-DRAM-Zelle
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE19929211B4 (de) Verfahren zur Herstellung eines MOS-Transistors sowie einer DRAM-Zellenanordung
EP0917203A2 (de) Gain Cell DRAM Struktur und Verfahren zu deren Herstellung
DE10260770B4 (de) DRAM-Speicher mit vertikal angeordneten Auswahltransistoren und Verfahren zur Herstellung
DE10212932B4 (de) Trenchzelle für ein DRAM-Zellenfeld
DE19843641A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10260769A1 (de) DRAM-Speicher mit vertikal angeordneten Auswahltransistoren
DE10143650A1 (de) Halbleiterspeicher mit einen vertikalen Auswahltransistor umfassenden Speicherzellen sowie Verfahren zu seiner Herstellung
DE19727436C1 (de) DRAM-Zellenanordnung mit dynamischen selbstverstärkenden Speicherzellen und Verfahren zu deren Herstellung
DE10226583A1 (de) DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff
WO1997042660A1 (de) Speicherzellenanordnung, bei der vertikale mos-transistoren je nach gespeicherter information mindestens drei unterschiedliche einsatzspannungswerte aufweisen, und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection