DE10134955C1 - Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensatoren - Google Patents

Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensatoren

Info

Publication number
DE10134955C1
DE10134955C1 DE10134955A DE10134955A DE10134955C1 DE 10134955 C1 DE10134955 C1 DE 10134955C1 DE 10134955 A DE10134955 A DE 10134955A DE 10134955 A DE10134955 A DE 10134955A DE 10134955 C1 DE10134955 C1 DE 10134955C1
Authority
DE
Germany
Prior art keywords
trenches
diameter
length
depth direction
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10134955A
Other languages
English (en)
Inventor
Wolfgang Grimm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10134955A priority Critical patent/DE10134955C1/de
Priority to US10/199,450 priority patent/US20030025141A1/en
Application granted granted Critical
Publication of DE10134955C1 publication Critical patent/DE10134955C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Erfindung schafft eine Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensatoren, mit einer Mehrzahl von regelmäßig angeordneten Gräben (G1'-G4'; G1''-G4''), welche sich, ausgehend von einer Oberfläche (O) des Halbleitersubstrats (O), in eine Tiefenrichtung (T) erstrecken; wobei die Gräben (G1'-G4'; G1''-G4'') in der Tiefenrichtung (T) jeweils mindestens einen aufgeweiteten Bereich aufweisen und aufgeweitete Bereiche benachbarter Gräben (G1'-G4'; G1''-G4'') in Tiefenrichtung gegeneinander versetzt sind.

Description

Die vorliegende Erfindung betrifft eine Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensa­ toren mit einer Mehrzahl von regelmäßig angeordneten Gräben, welche sich ausgehend von einer Oberfläche des Halbleitersub­ strats in eine Tiefenrichtung erstrecken, wobei die Gräben in der Tiefenrichtung jeweils einen mindestens einen aufgeweite­ ten Bereich aufweisen.
Obwohl prinzipiell auf beliebige Gräben in einem Halbleiter­ substrat anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik nachstehend in bezug auf ei­ nen in einer DRAM-Speicherzelle verwendeten Grabenkondensator erläutert. Solche Speicherzellen werden in integrierten Schaltungen (ICs), wie beispielsweise Speichern mit wahlfrei­ em Zugriff (RAMs), dynamischen RAMs (DRAMs), synchronen DRAMs (SDRAMs), statischen RAMs (SRAMs) und Nur-Lese-Speichern (ROMs) verwendet. Andere integrierte Schaltungen enthalten Logikvorrichtungen, wie z. B. programmierbare Logikarrays (PLAs), anwenderspezifische ICs (ASICs), Mischlogik/ Spei­ cherlos (eingebettete DRAMs) oder sonstige Schaltungsvor­ richtungen. Üblicherweise wird eine Vielzahl von ICs auf ei­ nem Halbleitersubstrat, wie z. B. einem Siliziumwafer, paral­ lel hergestellt. Nach der Verarbeitung wird der Wafer zer­ teilt, um die ICs in eine Vielzahl individueller Chips zu se­ parieren. Die Chips werden dann in Endprodukte verpackt, bei­ spielsweise zur Verwendung in Verbraucherprodukten, wie z. B. Computersystemen, zellulären Telefonen, persönlichen digita­ len Assistenten (PDAs) und weiteren Produkten. Zu Diskussi­ onszwecken wird die Erfindung hinsichtlich der Bildung einer einzelnen Speicherzelle beschrieben.
Integrierte Schaltungen (ICs) oder Chips verwenden Kondensa­ toren zum Zwecke der Ladungsspeicherung. Ein Beispiel eines IC, welcher Kondensatoren zum Speichern von Ladungen verwen­ det, ist ein Speicher-IC, wie z. B. ein Chip für einen dynami­ schen Schreib-/Lesespeicher mit wahlfreiem Zugriff (DRAM). Der Ladungszustand ("0" oder "1") in dem Kondensator reprä­ sentiert dabei ein Datenbit.
Ein DRAM-Chip enthält eine Matrix von Speicherzellen, welche in Form von Zeilen und Spalten verschaltet sind. Üblicherwei­ se werden die Zeilenverbindungen als Wortleitungen und die Spaltenverbindungen als Bitleitungen bezeichnet. Das Auslesen von Daten von den Speicherzellen oder das Schreiben von Daten in die Speicherzellen wird durch die Aktivierung geeigneter Wortleitungen und Bitleitungen bewerkstelligt.
Üblicherweise enthält eine DRAM-Speicherzelle einen mit einem Kondensator verbundenen Transistor. Der Transistor enthält zwei Diffusionsbereiche, welche durch einen Kanal getrennt sind, oberhalb dessen ein Gate angeordnet ist. Abhängig von der Richtung des Stromflusses bezeichnet man den einen Diffu­ sionsbereich als Drain und den anderen als Source. Die Be­ zeichnungen "Drain" und "Source" werden hier hinsichtlich der Diffusionsbereiche gegenseitig austauschbar verwendet. Die Gates sind mit einer Wortleitung verbunden, und einer der Diffusionsbereiche ist mit einer Bitleitung verbunden. Der andere Diffusionsbereich ist mit dem Kondensator verbunden. Das Anlegen einer geeigneten Spannung an das Gate schaltet den Transistor ein, ermöglicht einen Stromfluss zwischen den Diffusionsbereichen durch den Kanal, um so eine Verbindung zwischen dem Kondensator und der Bitleitung zu bilden. Das Ausschalten des Transistors trennt diese Verbindung, indem der Stromfluss durch den Kanal unterbrochen wird.
Die in dem Kondensator gespeicherte Ladung baut sich mit der Zeit aufgrund eines inhärenten Leckstroms ab. Bevor sich die Ladung auf einen unbestimmten Pegel (unterhalb eines Schwell­ werts) abgebaut hat, muss der Speicherkondensator aufge­ frischt werden.
Das fortlaufende Bestreben nach Verkleinerung der Speicher­ vorrichtungen fördert den Entwurf von DRAMs mit größerer Dichte und kleinerer charakteristischer Größe, d. h. kleinerer Speicherzellenfläche. Zur Herstellung von Speicherzellen, welche eine geringeren Oberflächenbereich besetzen, werden kleinere Komponenten, beispielsweise Kondensatoren, verwen­ det. Jedoch resultiert die Verwendung kleinerer Kondensatoren in einer erniedrigten Speicherkapazität, was wiederum die Funktionstüchtigkeit und Verwendbarkeit der Speichervorrich­ tung widrig beeinflussen kann. Beispielsweise erfordern Lese­ verstärker einen ausreichenden Signalpegel zum zuverlässigen Auslesen der Information in den Speicherzellen. Das Verhält­ nis der Speicherkapazität zur Bitleitungskapazität ist ent­ scheidend bei der Bestimmung des Signalpegels. Falls die Speicherkapazität zu gering wird, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals sein. Eben­ falls erfordert eine geringere Speicherkapazität eine höhere Auffrischfrequenz.
Ein Kondensatortyp, welcher üblicherweise in DRAMs verwendet wird, ist ein Grabenkondensator. Ein Grabenkondensator hat eine dreidimensionale Struktur, welche in dem Siliziumsub­ strat ausgebildet ist. Eine Erhöhung des Volumens bzw. der Kapazität des Grabenkondensators kann durch tieferes Ätzen in das Substrat erreicht werden. In diesem Fall bewirkt die Steigerung der Kapazität des Grabenkondensators keine Vergrö­ ßerung der von der Speicherzelle belegten Oberfläche.
Ein üblicher Grabenkondensator enthält einen in das Substrat geätzten Graben. Dieser Graben wird typischerweise mit p+- oder n+-dotiertem Polysilizium gefüllt, welches als eine Kon­ densatorelektrode dient (auch als Speicherkondensator be­ zeichnet). Die zweite Kondensatorelektrode ist das Substrat oder eine "vergrabene Platte". Ein Kondensatordielektrikum, welches z. B. Nitrid enthält, wird üblicherweise zur Isolation der zwei Kondensatorelektroden verwendet.
In dem oberen Bereich des Grabens wird ein dielektrischer Kragen (vorzugsweise ein Oxidbereich) erzeugt, um einen Leck­ strom zu verhindern bzw. den oberen Teil des Kondensators zu isolieren.
Das Kondensatordielektrikum wird in dem oberen Bereich des Grabens, wo der Kragen zu bilden ist, üblicherweise vor des­ sen Bildung entfernt, da dieser obere Teil des Kondensator­ dielektrikums für nachfolgende Prozessschritte hinderlich ist.
Um die Speicherdichte für zukünftige Speichertechnologie - Generationen weiter zu erhöhen, wird die Strukturgröße von Generation zu Generation verkleinert. Die immer kleiner wer­ dende Kondensatorfläche und die dadurch bedingte kleiner wer­ dende Kondensatorkapazität führt zu Problemen. Deshalb ist es eine wichtige Aufgabe, die Kondensatorkapazität trotz kleine­ rer Strukturgröße mindestens konstant zu halten. Dies kann unter anderem durch eine Erhöhung der Flächenladungsdichte des Speicherkondensators erreicht werden.
Bisher wurde dieses Problem einerseits durch eine Vergröße­ rung der zur Verfügung stehenden Kondensatorfläche bei vorge­ gebener Strukturgröße gelöst, beispielsweise durch eine Auf­ weitung des Trenches ("Wet Bottle") unterhalb des Kragens bzw. Collars. Üblicherweise weitet man die Gräben im unteren Grabenbereich bauchförmig auf, um die Reduzierung der Graben­ kapazität zu kompensieren, die durch die zunehmende Miniatu­ risierung hervorgerufen wird, vgl. z. B. U.S. 5,336,912 und U.S. 5,449,630.
Fig. 3 zeigt eine übliche Anordnung von Gräben in einem Halb­ leitersubstrat für Grabenkondensatoren.
Gemäß Fig. 3 sind in einem Halbleitersubstrat 1, beispiels­ weise einem Siliziumsubstrat, vier Gräben G1-G4 vorgesehen, welche sich ausgehend von der Oberfläche O des Halbleitersub­ strats in die Tiefenrichtung erstrecken. Die Gräben G1-G4 sind in x-Richtung mit minimalem Abstand a aneinander ge­ reiht, wobei sich der minimale Abstand a durch die jeweilige Herstellungstechnologie ergibt. Die Gräben selbst weisen in Tiefenrichtung alle dasselbe Tiefenprofil aus, nämlich ausge­ hend von der Oberfläche O über eine erste Länge ol einen ers­ ten kleineren Durchmesser d1 auf. Daran anschließend weisen die Gräben G1-G4 über eine zweite Länge ul eine Aufweitung mit einem maximalen Durchmesser d2 auf.
Wie deutlich aus Fig. 3 erkennbar, beträgt die Packungsdichte im üblichen Fall:
P = 0,5.(2.d2 + 2.a) (1)
Es ist Aufgabe der vorliegenden Erfindung, eine verbesserte Anordnung von Gräben in einem Halbleitersubstrat zu schaffen, welche eine größere Packungsdichte ermöglicht.
Erfindungsgemäß wird diese Aufgabe durch die in Anspruch 1 angegebene Anordnung von Gräben in einem Halbleitersubstrat gelöst.
Die erfindungsgemäße Anordnung von Gräben in einem Halblei­ tersubstrat weist gegenüber den bekannten Lösungsansätzen den Vorteil auf, dass eine höhere Packungsdichte dadurch erziel­ bar ist, dass aufgeweitete Bereiche benachbarter Gräben in Tiefenrichtung gegeneinander versetzt sind.
Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Un­ teransprüche.
Gemäß einer bevorzugten Weiterbildung bilden die Gräben eine erste Gruppe mit einem ersten Tiefenprofil und eine zweite Gruppe mit einem zweiten Tiefenprofil bilden, welche mindes­ tens entlang einer ersten Richtung alternierend angeordnet sind.
Gemäß einer weiteren bevorzugten Weiterbildung sind die Grä­ ben entlang einer ersten und zweiten Richtung alternierend matrixförmig angeordnet.
Gemäß einer weiteren bevorzugten Weiterbildung weist das ers­ te Tiefenprofil ausgehend von der Oberfläche in Tiefenrich­ tung auf einer ersten Länge einen ersten Durchmesser auf und auf einer daran anschließenden zweiten Länge den aufgeweite­ ten Bereich mit einem maximalen zweiten Durchmesser, wobei der zweite Durchmesser größer als der erste Durchmesser ist.
Gemäß einer weiteren bevorzugten Weiterbildung weist das zweite Tiefenprofil ausgehend von der Oberfläche in Tiefen­ richtung auf einer ersten Länge den aufgeweiteten Bereich mit dem maximalen zweiten Durchmesser aufweist und auf einer dar­ an anschließenden zweiten Länge den ersten Durchmesser auf.
Gemäß einer weiteren bevorzugten Weiterbildung weist das zweite Tiefenprofil ausgehend von der Oberfläche in Tiefen­ richtung auf einer ersten Länge den ersten Durchmesser auf, auf einer daran anschließenden zweiten Länge den aufgeweite­ ten Bereich mit dem maximalen zweiten Durchmesser und auf ei­ ner daran anschließenden dritten Länge den ersten Durchmes­ ser.
Gemäß einer weiteren bevorzugten Weiterbildung sind die auf­ geweiteten Bereiche benachbarter Gräben in Tiefenrichtung derart gegeneinander versetzt, dass ein minimaler lateraler Abstand a zwischen benachbarter Gräben vorsehbar ist, welcher mit einer Packungsdichte P' verbunden ist, die gegeben ist durch P' = 0,5.(d1 + d2 + a), wobei d1 der erste Durchmesser und d2 der zweite Durchmesser sind.
Gemäß einer weiteren bevorzugten Weiterbildung sind das Volu­ men und der Volumenanteil des aufgeweiteten Bereichs bei al­ len Gräben im wesentlichen gleich.
Ausführungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Be­ schreibung näher erläutert.
In den Figuren zeigen:
Fig. 1 eine Anordnung von Gräben in einem Halbleitersub­ strat für Grabenkondensatoren gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine Anordnung von Gräben in einem Halbleitersub­ strat für Grabenkondensatoren gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und
Fig. 3 eine übliche Anordnung von Gräben in einem Halb­ leitersubstrat für Grabenkondensatoren.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
Fig. 1 zeigt eine Anordnung von Gräben in einem Halbleiter­ substrat für Grabenkondensatoren gemäß einer ersten Ausfüh­ rungsform der vorliegenden Erfindung.
Gemäß Fig. 1 sind in dem Halbleitersubstrat 1 ebenfalls vier Gräben G1'-G4' vorgesehen, welche in x-Richtung seriell an­ einander gereiht sind. Bei dieser Ausführungsform gibt es im Gegensatz zum bekannten Stand der Technik zwei verschiedene Gruppen von Gräben, nämlich eine erste Gruppe mit den Gräben G1' und G3' und eine zweite Gruppe mit den Gräben G2' und G4'. Die Gräben G1' und G3' der ersten Gruppe sind wie beim Stand der Technik derart angeordnet, dass ausgehend von der Substratoberfläche O zunächst ein erster Durchmesser d1 über eine Länge S vorliegt und daran anschließend über eine zweite Länge A eine Aufweitung mit einem maximalen zweiten Durchmes­ ser d2.
Die Gräben der zweiten Gruppe G2', G4' sind gegenüber den Gräben G1', G3' der ersten Gruppe quasi umgedreht. Bei ihnen beginnt der aufgeweitete Bereich unmittelbar an der Oberflä­ che O und erstreckt sich über eine erste Länge A', woran sich der schmalere Bereich mit dem Durchmesser d1 über eine zweite Länge S' anschließt. Im vorliegenden Fall ist die Länge S gleich groß wie die Länge A' und die Länge A gleich groß wie die Länge S'. Durch eine derartige Anordnung lässt sich eine größere Packungsdichte erreichen, die im vorliegenden Fall gegeben ist:
P' = 0,5.(d1 + d2 + 2.a) (2)
Somit erhöht sich die Packungsdichte im gezeichneten Fall um ca. 20%. Von der Funktionalität sind die erfindungsgemäße Ge­ ometrie und die übliche Geometrie insofern gleichwertig, als sowohl das Volumen der Gräben als auch der Volumenanteil des aufgeweiteten Bereichs der beiden Gruppen gleich gestaltet werden können.
Fig. 2 zeigt eine Anordnung von Gräben in einem Halbleiter­ substrat für Grabenkondensatoren gemäß einer zweiten Ausfüh­ rungsform der vorliegenden Erfindung.
Die in Fig. 2 dargestellte zweite Ausführungsform berücksich­ tigt die Tatsache, dass es technologisch schwierig bzw. unter Umständen ungünstig sein kann, den aufgeweiteten Bereich un­ mittelbar an der Oberfläche O des Halbleitersubstrats 1 be­ ginnen zu lassen. Dementsprechend ist bei der zweiten Ausfüh­ rungsform, welche im übrigen die gleiche Packungsdichte wie die erste Ausführungsform aufweist, oberhalb des aufgeweite­ ten Bereichs ausgehend von der Oberfläche O ein zusätzlicher Bereich mit dem ersten Durchmesser d1 über eine Länge S1 bei den Gräben der zweiten Gruppe G2", G4" vorgesehen. Daran schließt sich der aufgeweitete Bereich über die Länge A" an, und daran wieder schließt sich der zweite Bereich mit dem Durchmesser d1 über eine Länge S2 an. Um identische Verhält­ nisse hinsichtlich des Grabenvolumens vorzusehen kann man die Längen S1 und S2 derart vorsehen, dass gilt:
S = S1 + S2 (3)
Obwohl die vorliegende Erfindung vorstehend anhand eines be­ vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei­ se modifizierbar.
Selbstverständlich ist es auch möglich, Gräben mit mehreren aufgeweiteten Bereichen und schmäleren Bereichen vorzusehen, welche entsprechend gegeneinander versetzt sind.

Claims (8)

1. Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensatoren, mit:
einer Mehrzahl von regelmäßig angeordneten Gräben (G1'-G4'; G1"-G4"), welche sich ausgehend von einer Oberfläche (O) des Halbleitersubstrats in eine Tiefenrichtung (T) erstre­ cken;
wobei
die Gräben (G1'-G4'; G1"-G4") in der Tiefenrichtung (T) je­ weils einen aufgeweiteten Bereich aufweisen;
dadurch gekennzeichnet,
dass aufgeweitete Bereiche benachbarter Gräben (G1'-G4'; G1"-G4") in Tiefenrichtung gegeneinander versetzt sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Gräben (G1'-G4'; G1"-G4") eine erste Gruppe (G1', G3'; G1", G3") mit einem ersten Tiefenprofil und eine zwei­ te Gruppe (G2', G4'; G2", G4") mit einem zweiten Tiefenpro­ fil bilden, welche mindestens entlang einer ersten Richtung (x) alternierend angeordnet sind.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Gräben (G1'-G4'; G1"-G4") entlang einer ersten und zweiten Richtung alternierend matrixförmig angeordnet sind.
4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass das erste Tiefenprofil ausgehend von der Oberfläche (O) in Tiefenrichtung auf einer ersten Länge (S) einen ersten Durchmesser (d1) aufweist und auf einer daran anschließenden zweiten Länge (A) den aufgeweiteten Bereich mit einem maxima­ len zweiten Durchmesser (d2) aufweist, wobei der zweite Durchmesser (d2) größer als der erste Durchmesser (d1) ist.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass das zweite Tiefenprofil ausgehend von der Oberfläche (O) in Tiefenrichtung auf einer ersten Länge (A') den aufgeweite­ ten Bereich mit dem maximalen zweiten Durchmesser (d2) auf­ weist und auf einer daran anschließenden zweiten Länge (S') den ersten Durchmesser (d1) aufweist.
6. Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass das zweite Tiefenprofil ausgehend von der Oberfläche (0) in Tiefenrichtung auf einer ersten Länge (S1) den ersten Durchmesser (d1) aufweist, auf einer daran anschließenden zweiten Länge (A") den aufgeweiteten Bereich mit dem maxima­ len zweiten Durchmesser (d2) aufweist und auf einer daran an­ schließenden dritten Länge (S2) den ersten Durchmesser (d1) aufweist.
7. Anordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die aufgeweiteten Bereiche benachbarter Gräben (G1'-G4'; G1"-G4") in Tiefenrichtung derart gegeneinander versetzt sind, dass ein minimaler lateraler Abstand a' zwischen be­ nachbarter Gräben (G1'-G4'; G1"-G4") vorsehbar ist, welcher mit einer Packungsdichte P' verbunden ist, die gegeben ist durch P' = 0,5.(d1 + d2 + a'), wobei d1 der erste Durchmesser und d2 der zweite Durchmesser sind.
8. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Volumen und der Volumenanteil des aufgeweiteten Be­ reichs bei allen Gräben (G1'-G4'; G1"-G4") im wesentlichen gleich sind.
DE10134955A 2001-07-23 2001-07-23 Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensatoren Expired - Fee Related DE10134955C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10134955A DE10134955C1 (de) 2001-07-23 2001-07-23 Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensatoren
US10/199,450 US20030025141A1 (en) 2001-07-23 2002-07-19 Arrangement of trenches in a semiconductor substrate, in particular for trench capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10134955A DE10134955C1 (de) 2001-07-23 2001-07-23 Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensatoren

Publications (1)

Publication Number Publication Date
DE10134955C1 true DE10134955C1 (de) 2003-03-06

Family

ID=7692221

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10134955A Expired - Fee Related DE10134955C1 (de) 2001-07-23 2001-07-23 Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensatoren

Country Status (2)

Country Link
US (1) US20030025141A1 (de)
DE (1) DE10134955C1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101912421A (zh) * 2002-08-12 2010-12-15 杰能斯有限公司 涉及痘病毒和癌的方法及组合物
WO2007030668A2 (en) * 2005-09-07 2007-03-15 Jennerex Biotherapeutics Ulc Systemic treatment of metastatic and/or systemically-disseminated cancers using gm-csf-expressing poxviruses
US8980246B2 (en) 2005-09-07 2015-03-17 Sillajen Biotherapeutics, Inc. Oncolytic vaccinia virus cancer therapy
KR20080084528A (ko) * 2007-03-15 2008-09-19 제네렉스 바이오테라퓨틱스 인크. 종양살상형 백시니아 바이러스 암 치료
CA2774144C (en) 2009-09-14 2018-02-13 Jennerex, Inc. Oncolytic vaccinia virus combination cancer therapy
BR112013017096A2 (pt) 2011-01-04 2020-09-01 Jennerex Inc. composição e métodos de indução de resposta citotóxica dependente de complemento mediado por anticorpo específico de tumor em animal tendo tumor, de geração de anticorpos in vivo, de inibição do crescimento ou morte de célula de câncer, para tratar indivíduo com câncer, para adaptar de terapia de câncer para indivíduo com câncer e para identificar antígeno específico de tumor
US20130187159A1 (en) 2012-01-23 2013-07-25 Infineon Technologies Ag Integrated circuit and method of forming an integrated circuit
CN107331655B (zh) * 2017-07-04 2018-06-26 睿力集成电路有限公司 半导体存储器及其电容轮廓形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336912A (en) * 1992-07-13 1994-08-09 Kabushiki Kaisha Toshiba Buried plate type DRAM
US5449630A (en) * 1994-05-03 1995-09-12 United Microelectronics Corp. Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336912A (en) * 1992-07-13 1994-08-09 Kabushiki Kaisha Toshiba Buried plate type DRAM
US5449630A (en) * 1994-05-03 1995-09-12 United Microelectronics Corp. Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit

Also Published As

Publication number Publication date
US20030025141A1 (en) 2003-02-06

Similar Documents

Publication Publication Date Title
DE3915438C2 (de)
DE3414057C2 (de)
DE4113233C2 (de) Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung
DE69105334T2 (de) Gestapelte Bitleitungs-Architektur für Speicherzellenmatrix hoher Dichte vom Typ "cross-point".
DE3217493C2 (de)
DE4430804C2 (de) Halbleiterspeichereinrichtung mit Wortleitungen und Bitleitungen
EP1170804B1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE4208694C2 (de) Halbleiter-Speicherelement
DE19746448B4 (de) DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle
DE4000429C2 (de) Dram
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE69535335T2 (de) Herstellungsverfahren für eine Grabenkondensator-DRAM-Zelle
DE10334424A1 (de) Halbleiterspeichervorrichtung mit Doppelzelleneinheiten
DE10134955C1 (de) Anordnung von Gräben in einem Halbleitersubstrat, insbesondere für Grabenkondensatoren
DE3538053C2 (de)
DE102008000893A1 (de) DRAM-Zelle mit magnetischem Kondensator
DE4312651C2 (de) Dram
DE69118436T2 (de) Halbleiterspeicheranordnung mit reduzierten parasitären Kapazitäten zwischen Bitleitungen
DE19950362C1 (de) DRAM-Zellenanordnung, Verfahren zu deren Betrieb und Verfahren zu deren Herstellung
EP0883185A1 (de) Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10328634B3 (de) Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator
DE10047221C1 (de) Graben-Kondensator mit einem Isolationskragen und Verfahren zum Herstellen eines solchen Graben-Kondensators
DE19929308C1 (de) Verfahren zur Herstellung einer ferroelektrischen Speicheranordnung
DE10022664A1 (de) Halbleiterspeichervorrichtung und zugehöriges Herstellungsverfahren
DE10125800B4 (de) Speicherbaustein mit einer Speicherzelle und Verfahren zur Herstellung eines Speicherbausteins

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee