DE10050050B4 - Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben - Google Patents

Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben Download PDF

Info

Publication number
DE10050050B4
DE10050050B4 DE10050050A DE10050050A DE10050050B4 DE 10050050 B4 DE10050050 B4 DE 10050050B4 DE 10050050 A DE10050050 A DE 10050050A DE 10050050 A DE10050050 A DE 10050050A DE 10050050 B4 DE10050050 B4 DE 10050050B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
etching
edge
bead
deep trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10050050A
Other languages
English (en)
Other versions
DE10050050A1 (de
Inventor
Ming-Hung Lin
Nien-Yu Tsai
Ray C. Lee
Yung-Ching Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10050050A priority Critical patent/DE10050050B4/de
Publication of DE10050050A1 publication Critical patent/DE10050050A1/de
Application granted granted Critical
Publication of DE10050050B4 publication Critical patent/DE10050050B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren zum Kompensieren der Ätzbelastung während der Ätzung tiefer Gräben in einen Halbleiterwafer (101), umfassend
Ausbilden einer gemusterten Photolackschicht (107) über dem Halbleiterwafer (101);
Entfernen eines Randes der Photolackschicht (107) an einem Rand des Halbleiterwafers (101);
Freilegen eines Wulstes (111) aus Substrat mit einer Breite von annähernd 1 Millimeter an dem Rand des Halbleiterwafers (101).

Description

  • Die vorliegende Erfindung betrifft das Ätzen, und insbesondere ein Verfahren zur Verringerung von Belastungseffekten während des Ätzens.
  • Das Ätzen bei der Halbleiterbearbeitung weist inhärente Einschränkungen auf. Eine dieser Einschränkungen ist die Ätzbelastung. Dieser Effekt führt zu einer ungleichmäßigen Ätzung über der gesamten Oberfläche eines Wafers. Insbesondere sind Trockenätzverfahren teilweise vom Material der Maskierungsschicht (normalerweise Photolack) abhängig, um anisotrope Profile zu erzielen. Hierbei tritt die unerwünschte Nebenwirkung auf, daß der Ätzvorgang empfindlich auf die Maskierungsmusterdichte reagiert. Daher werden dichte Bereiche weniger stark geätzt als weniger bevölkerte Bereiche.
  • Verfahren zur Entfernung von Randwulsten von Wafern sind z.B. aus der JP 62-142321A, der US 6015467 und der US 6004631 bekannt, wobei die US 6015467 die Entfernung mithilfe eines Lösungsmittels und die US 6004631 die Entfernung durch ein, durch ein Plasma aktiviertes, Gas lehrt.
  • In der japanischen Patentanmeldung JP 62-047 130 A wird eine Vorrichtung zum reaktiven Ionenätzen beschrieben, mit der eine gleichförmigen Ätzgeschwindigkeit durch das Ausbilden eines ringförmigen Wulstes aus SiC an der Peripherie eines Siliziumsubstrats erreicht werden kann.
  • Zudem ist bekannt, zur Passivierung von Grabenstrukturen einen Substratwulst, der mithilfe zuätzlichen Siliziums gebildet wurde, an der Waferkante freizulegen (Research Disclosure Nr. 346126, Februar 1993).
  • Schließlich wird in dem anonymen Research Disclosure Nr. 346126 von Februar 1993 ein Verfahren zum verstärkten reaktiven Ionenätzen gleichfförmiger Grabenstrukturen offenbart, in dem durch eine Bereitstellung zusätzlichen Siliziums an dem Waferrand während des Ätzprozesses eine erhöhte Passivierung des Seitenrands zur Kompensation einer intrinsischen nichtgleichförmigen Passivierung erreicht wird.
    •
  • Darüber hinaus wirkt sich der Ätzbelastungseffekt desto stärker aus, je größer die Menge an Material ist, die weggeätzt werden soll. Beispielsweise erfordern zahlreiche Halbleiterstrukturen die Ausbildung von Gräben. Der Ätzbelastungseffekt am Umfang des Wafers während der Grabenätzung kann dazu führen, daß einige Gräben am Umfang nicht vollständig ausgebildet werden. Im Gegensatz hierzu können Gräben im Zentrum des Wafers zu tief werden. Dieses Phänomen der nicht gleichmäßigen Ätzung wird als Belastungseffekt bezeichnet, und ist unerwünscht. Darüber hinaus tritt der Ätzbelastungseffekt noch stärker beim Ätzen tiefer Gräben auf, bei welchen eine längere Ätzzeit erforderlich ist.
    •
  • Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:
  • 1 bis 4 Querschnittsansichten eines Halbleitersubstrats zur Erläuterung des Verfahrens gemäß der vorliegenden Erfindung.
  • In 1 ist eine Querschnittsansicht eines Halbleiterwafers 101 dargestellt. Eine Nitridschicht 103 wird auf der oberen Oberfläche des Halbleiterwafers 101 ausgebildet. Dann wiederum wird eine Oxidschicht 105 oben auf der Nitridschicht 103 hergestellt. Eine Photolackschicht 107 wird auf der Oxidschicht 105 abgelagert, und unter Verwendung herkömmlicher Photolithographieverfahren mit einem Muster versehen. Das Beispiel von 1 zeigt nur ein Beispiel für eine Ausführungsform, bei welcher das erfindungsgemäße Verfahren verwendet wird. Daher können bei der vorliegenden Erfindung verschiedene Kombinationen von Nitrid, Oxid, Polysilizium und anderer herkömmlicher Materialien eingesetzt werden, die üblicherweise bei der Halbleiterherstellung verwendet werden.
  • Wie aus 1 hervorgeht, umfaßt das Beispiel für ein Muster, das auf dem Photolack ausgebildet wird, einen eng gemusterten Bereich 109 und einen spärlich gemusterten Bereich 113. Der eng gemusterte Bereich 109 zeichnet sich dadurch aus, daß er eine beträchtliche Anzahl an Öffnungen aufweist, die geätzt werden müssen. Der spärlich gemusterte Bereich 113 zeichnet sich dadurch aus, daß bei ihm eine geringe Anzahl an Öffnungen vorhanden ist, die geätzt werden müssen.
  • Weiterhin weist der Halbleiterwafer 101 einen Umfangsbereich 115 auf. Der Umfangsbereich 115 verläuft entlang des Außenrandes des Halbleiterwafers 101. In diesem Zusammenhang ist wesentlich, daß das auf die Photolackschicht 107 gedruckte Muster sich nicht über den gesamten Weg bis zum Rand des Halbleiterwafers 101 erstreckt. Ein Randwulst 111 wird am Umfangsbereich 115 des Halbleiterwafers 101 freigelegt, und dies kann entweder über einen Vorgang der Randwulstentfernung (EBR) oder der Waferrandfreilegung (WEE) erfolgen.
  • Die in 1 dargestellte Anordnung ist nur ein Beispiel zur Erläuterung einer Struktur, mit welcher ein Photolithographieprozeß und ein Ätzprozeß durchgeführt werden. Die vorliegende Erfindung wird in dem Zusammenhang der Ausbildung tiefer Gräben in dem Halbleiterwafer 101 beschrieben. Allerdings hat sich herausgestellt, daß die vorliegende Erfindung bei der Photolithographie und dem Ätzen jeglicher darunterliegender Halbleiterstrukturen verwendet werden kann. Die spezielle Ausbildung der Nitridschicht 103 und der Oxidschicht 105 ist daher nur als Beispiel zu verstehen, und wird zur Erläuterung einer tatsächlichen Vorgehensweise verwendet, die zum Ausbilden von Strukturen mit tiefen Gräben verwendet wird.
  • Allgemein gesprochen schlägt die vorliegende Erfindung vor, daß die Ausbildung eines Randwulstes 111 entlang dem Umfangsbereich 115 des Halbleiterwafers 101 den Belastungseffekt verringert. Die Breite in Querrichtung des Randwulstes 110 liegt in der Größenordnung von 1 Millimeter. Die Querbreite des Randwulstes 111 kann je nach Erfordernis abgeändert werden, entsprechend unterschiedlichen, speziellen Ätzrezepten, bei denen unterschiedliche Ausmaße der Ätzbelastung auftreten. Die optimale Breite in Querrichtung kann experimentell für jedes spezielle Ätzrezept ermittelt werden, wobei sich jedoch herausgestellt hat, daß eine Breite in Querrichtung von 1 Millimeter einen guten Anhaltspunkt liefert.
  • Daraufhin werden, unter Verwendung des Photolacks 107 als Maske, die Oxidschicht 105 und die Nitridschicht 103 geätzt, bis der Halbleiterwafer 101 erreicht wird. Das Ergebnis ist in 2 dargestellt. Nach dem Ätzen der Oxidschicht 105 und der Nitridschicht 103 wird die Photolackschicht 107 unter Einsatz herkömmlicher Verfahren entfernt. Die sich daraus ergebende Struktur ist in 3 dargestellt.
  • Daraufhin werden, unter Verwendung der Oxidschicht 105 und der Nitridschicht 103 als harte Maske, tiefe Gräben 403 in dem Halbleiterwafer 101 unter Verwendung von Ätzverfahren ausgebildet. Infolge des Vorhandenseins des Randwulstes 111 wird ein Randgraben 401 während des Ätzvorgangs in dem Halbleiterwafer 101 um den Umfangsbereich 115 des Wafers 101 herum ausgebildet. Die Dauer der Ätzzeit liegt vorzugsweise in der Größenordnung von 10 Minuten, und die Tiefe des Randgrabens 401 ist im wesentlichen ebenso groß wie jene der tiefen Gräben 403, die in dem Halbleiterwafer 101 ausgebildet werden, und liegt in der Größenordnung von 7 bis 8 Mikrometer. Der freigelegte Randwulst 111 von 3 ist in der Hinsicht wirksam, daß er einige der Plasmabestandteile während des Ätzens tiefer Gräben ablenkt, und es hat sich herausgestellt, daß hierdurch der Ätzbelastungseffekt während des Ätzens tiefer Gräben verringert wird.
  • Wie wiederum aus 4 hervorgeht, ergeben sich daher während des Ätzens tiefer Gräben gleichmäßigere Ätzeigenschaften über das gesamte Muster tiefer Gräben. Dies erfolgt infolge einer gleichmäßigeren Verteilung des Plasmas über der Waferoberfläche, wodurch wiederum eine bessere Gleichförmigkeit der Profile erreicht wird. Hierdurch wiederum werden Herstellungsdefekte ausgeschaltet, beispielsweise Kurzschlüsse zwischen tiefen Gräben am Waferrand.
  • Zwar wurde eine bevorzugte Ausführungsform der Erfindung dargestellt und beschrieben, jedoch wird darauf hingewiesen, daß sich in diesem Zusammenhang verschiedene Änderungen vornehmen lassen, ohne vom Wesen und Umfang der Erfindung abzuweichen, die sich aus der Gesamtheit der vorliegenden Anmeldeunterlagen ergeben und von den beigefügten Patentansprüchen umfaßt sein sollen.

Claims (6)

  1. Verfahren zum Kompensieren der Ätzbelastung während der Ätzung tiefer Gräben in einen Halbleiterwafer (101), umfassend Ausbilden einer gemusterten Photolackschicht (107) über dem Halbleiterwafer (101); Entfernen eines Randes der Photolackschicht (107) an einem Rand des Halbleiterwafers (101); Freilegen eines Wulstes (111) aus Substrat mit einer Breite von annähernd 1 Millimeter an dem Rand des Halbleiterwafers (101).
  2. Verfahren nach Anspruch 1, wobei der Rand der Photolackschicht durch einen Randwulstentfernungsvorgang (EBR) oder einen Waferrandfreilegungsvorgang (WEE) entfernt wird.
  3. Verfahren nach Anspruch 1, wobei der Wulst (111) aus Substrat im wesentlichen entlang des gesamten Umfangs des Halbleiterwafers (101) freigelegt wird.
  4. Verfahren nach Anspruch 1 bis 3, wobei der Wulst (111) aus Substrat gleichzeitig mit der Ausbildung tiefer Gräben (403) in dem Halbleiterwafer (101) geätzt wird.
  5. Verfahren nach Anspruch 4, wobei der Wulst (111) aus Substrat bis zu einer Tiefe von annähernd 7 μm bis 8 μm geätzt wird.
  6. Verfahren nach Anspruch 1 bis 5, wobei die Ätzzeit in der Größenordnung von 10 Minuten liegt.
DE10050050A 2000-10-10 2000-10-10 Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben Expired - Lifetime DE10050050B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10050050A DE10050050B4 (de) 2000-10-10 2000-10-10 Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10050050A DE10050050B4 (de) 2000-10-10 2000-10-10 Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben

Publications (2)

Publication Number Publication Date
DE10050050A1 DE10050050A1 (de) 2002-04-25
DE10050050B4 true DE10050050B4 (de) 2006-06-14

Family

ID=7659214

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10050050A Expired - Lifetime DE10050050B4 (de) 2000-10-10 2000-10-10 Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben

Country Status (1)

Country Link
DE (1) DE10050050B4 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128121A (ja) * 1985-11-28 1987-06-10 Fujitsu Ltd 半導体装置の製造方法
JPS62142321A (ja) * 1985-12-17 1987-06-25 Matsushita Electronics Corp ウエハ−処理装置
JPH06159734A (ja) * 1992-11-30 1994-06-07 Hitachi Ltd 製品分解順序表示方式
US5330607A (en) * 1990-10-23 1994-07-19 Genus, Inc. Sacrificial metal etchback system
JPH06247130A (ja) * 1993-02-24 1994-09-06 Tokico Ltd サスペンション制御装置
JPH09306896A (ja) * 1996-03-15 1997-11-28 Sumitomo Metal Ind Ltd プラズマ処理装置およびプラズマ処理方法
US6004631A (en) * 1995-02-07 1999-12-21 Seiko Epson Corporation Apparatus and method of removing unnecessary matter and coating process using such method
US6015467A (en) * 1996-03-08 2000-01-18 Tokyo Ohka Kogyo Co., Ltd. Method of removing coating from edge of substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128121A (ja) * 1985-11-28 1987-06-10 Fujitsu Ltd 半導体装置の製造方法
JPS62142321A (ja) * 1985-12-17 1987-06-25 Matsushita Electronics Corp ウエハ−処理装置
US5330607A (en) * 1990-10-23 1994-07-19 Genus, Inc. Sacrificial metal etchback system
JPH06159734A (ja) * 1992-11-30 1994-06-07 Hitachi Ltd 製品分解順序表示方式
JPH06247130A (ja) * 1993-02-24 1994-09-06 Tokico Ltd サスペンション制御装置
US6004631A (en) * 1995-02-07 1999-12-21 Seiko Epson Corporation Apparatus and method of removing unnecessary matter and coating process using such method
US6015467A (en) * 1996-03-08 2000-01-18 Tokyo Ohka Kogyo Co., Ltd. Method of removing coating from edge of substrate
JPH09306896A (ja) * 1996-03-15 1997-11-28 Sumitomo Metal Ind Ltd プラズマ処理装置およびプラズマ処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Methods for Magnetic Enhanced Ion Etch of Uniform Trench Structures on VLSI Circuits. In: Research Disclosure, Feb. 1993, Nr. 346126 *

Also Published As

Publication number Publication date
DE10050050A1 (de) 2002-04-25

Similar Documents

Publication Publication Date Title
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE112004001441B4 (de) Verfahren zur Herstellung Asymmetrischer Seitenwand-Abstandshalter eines Halbleiterbauelements
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE102012109355A1 (de) Prüfprozess für Halbleiterbauelemente
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE2624832A1 (de) Verfahren zum herstellen von lackmustern
EP0369053B1 (de) Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich
DE102005021048A1 (de) Vorrichtung zum Stabilisieren eines Werkstücks bei einer Bearbeitung
DE4118593A1 (de) Verfahren zur herstellung integrierter halbleitervorrichtungen aus silizium und anderen stoffen
DE102007026879A1 (de) Verfahren zum Herstellen einer Struktur auf oder in einem Substrat, Abbildungsschicht zum Erzeugen sublithographischer Strukturen, Verfahren zum Invertieren eines sublithographischen Musters, durch Herstellung einer Struktur erhältliche Einrichtung
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
DE102014112690A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006007431A1 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger
DE4106287A1 (de) Verfahren zum anisotropen aetzen von monokristallinen, scheibenfoermigen traegern
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE102004007105B4 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE1589920B2 (de) Verfahren zum herstellen einer integrierten halbleiter schaltung
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE10050050B4 (de) Verfahren zur Verringerung des Belastungseffekts beim Ätzen tiefer Gräben
DE60102376T2 (de) Verfahren zur herstellung einer schicht in einem integrierten schaltkreis mit feinen und breiten strukturen
DE102004009336A1 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE2535156C3 (de) Verfahren zur Herstellung einer Schicht mit vorgegebenem Muster von Bereichen geringerer Schichtdicke und Verwendung der Schicht als Maske bei der Dotierung
DE19945170B4 (de) Verfahren zur Herstellung einer Schablonenmaske
DE102017216214B4 (de) Verfahren zur Herstellung eines kombinierten Halbleiterbauelements
DE102008060275B4 (de) Verfahren zum Strukturieren eines gebondeten Wafers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right