DE10031649A1 - Can-Controller und Einchip-Computer mit einem eingebauten Can-Controller - Google Patents
Can-Controller und Einchip-Computer mit einem eingebauten Can-ControllerInfo
- Publication number
- DE10031649A1 DE10031649A1 DE10031649A DE10031649A DE10031649A1 DE 10031649 A1 DE10031649 A1 DE 10031649A1 DE 10031649 A DE10031649 A DE 10031649A DE 10031649 A DE10031649 A DE 10031649A DE 10031649 A1 DE10031649 A1 DE 10031649A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- input
- controller
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25032—CAN, canbus, controller area network bus
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Tests Of Electronic Circuits (AREA)
- Small-Scale Networks (AREA)
Abstract
Ein CAN-Controller ist mit einer Steuerschaltung (13) ausgestattet, die steuern kann, ob ein Flankenerfassungssignal eines seriellen Signals, das von einer Flankenerfassungsschaltung (12) erfaßt wird, in eine Wiedersynchronisierungsschaltung (14), die das Ausführen einer Wiedersynchronisierungsfunktion bewirkt, die in Übereinstimmung mit einem CAN-Protokoll vorbereitet ist, einzugeben ist oder nicht. Die Wiedersynchronisierungsfunktion kann durch Eingeben eines Steuersignals (A) von der Steuerschaltung (13) in diese unwirksam gemacht werden. Als Ergebnis hört der Zustand einer Synchronisation des seriellen Signals, die aufgrund der Wiedersynchronisierungsfunktion auftritt, auf, zu schwanken. Deshalb kann in dem CAN-Controller ein Test mit einer hohen Geschwindigkeit und stabil durchgeführt werden, ohne durch das Ausführen der Wiedersynchronisierungsfunktion beeinflußt zu werden.
Description
Die vorliegende Erfindung betrifft einen CAN-Con
troller und einen Einchip-Computer mit dem eingebauten
CAN-Controller, von denen jeder zuläßt, daß ihr Testbe
trieb stabil mit einer hohen Geschwindigkeit ausgeführt
wird. Genauer gesagt betrifft die vorliegende Erfindung
einen CAN-Controller und einen Einchip-Computer mit dem
eingebauten CAN-Controller, von denen jeder lediglich
dann, wenn der Betriebstest von ihm durchgeführt wird,
daran gehindert wird, durch den Betrieb ihrer Wiedersyn
chronisierungsfunktion beeinflußt zu werden.
Mit der jüngsten Verbreitung von Personalcomputern,
einer Einführung einer Netzwerkaufbautechnologie, wie zum
Beispiel eines Client-Server-Systems, und einer vollstän
digen Verwirklichung und Anpassung einer Kommunikations
infrastruktur ist die Einführung von Network-Computing
nicht nur auf einem Unternehmensniveau, sondern ebenso
auf einem Personenniveau fortgeschritten. Das Network-
Computing, das durch das Internet oder ein LAN bzw. Local
Area Network bereitgestellt wird, ist im allgemeinen
hauptsächlich dazu gedacht, den Austausch einer Informa
tion zwischen Leuten reibungslos und über einen großen
Bereich durchzuführen.
Ebenso werden in dem Gebiet der Industrie in einer FA
bzw. Factory Automation usw. die Teile einer Steueraus
stattung, die funktionell verteilt gewesen sind und ver
teilte Positionen aufweisen, im allgemeinen durch ein
Netzwerk einheitlich gesteuert und verwaltet, um dadurch
die Optimierung der Produktionsaktivität zu erzielen. Zum
Beispiel hat sich die Aufmerksamkeit auf ein CIM bzw.
Computer Integrated Manufacturing System als ein Compu
tersystem gerichtet, das einschließlich einzelne techni
sche Datenteile und Produktionsdatenteile, wie zum Bei
spiel CAD bzw. Computer Aided Design, CAM bzw. Computer
Aided Manufacturing, CAE bzw. Computer Aided Engineering,
Montage und Prüfung und weiterhin auch eine Produktions
planung und eine Produktionsverwaltung vereinheitlicht.
Es ist sehr nützlich, Network-Computing auf diese
Weise bezüglich den Vorgängen, die hinsichtlich einer ge
meinsamen Aufgabe oder gemeinsamen Umständen durchzufüh
ren sind, insbesondere bezüglich der Verarbeitungsform
einzuführen, in welcher die zusammenwirkenden Vorgänge
zwischen einer Mehrzahl von Ausstattungsteilen erforder
lich sind. In dieser Hinsicht ist auch in dem Fall der
Kraftfahrzeuge, deren Wertschöpfung und Funktion jährlich
angestiegen ist, ein System gefordert worden, das ein
heitlich jeweilige elektrisch betriebene Einheiten über
ein Netzwerk steuert und verwaltet, welche elektronisch
gesteuert worden sind. Insbesondere die Einführung eines
CAN bzw. Controller Area Network, das ein kraftfahrzeug
seitiger LAN-Standard ist, ist fortgeschritten.
Das CAN ist ein Protokoll, das international als ISO
11898 standardisiert worden ist. Es verwendet ein seriel
les Kommunikationssystem, das eine Differenzspannung zwi
schen zwei Leitungen, die als "CAN-Busse" bezeichnet wer
den, durch einen digitalen Wert von 0/1 ersetzt und das
sich ergebende Signal als ein Sende- und Empfangssignal
verwendet. Es weist daher eine hohe Beständigkeit bezüg
lich Rauschen auf und ermöglicht es, die Übertragungsge
schwindigkeit bis auf maximal 1 Mbps festzulegen. Es läßt
daher typischerweise zu, daß ein höchst zuverlässiges und
schnelles Steuern eines Netzwerks auch dann durchgeführt
wird, wenn es mit dem herkömmlichen Kommunikationssystem
verglichen wird.
Üblicherweise ist ein CAN-Controller bei jeder der
zuvor beschriebenen jeweiligen elektrisch betriebenen
Einheiten (die alle hier im weiteren Verlauf als ein
"CAN-Knoten" bezeichnet werden) vorhanden, die mit den
CAN-Bussen verbunden sind. Das Senden und Empfangen von
Daten zwischen den CAN-Knoten, das durch die Verwendung
der CAN-Busse als ein Zwischenmedium durchgeführt wird,
kann mit diesen CAN-Controllern durchgeführt werden. Ge
nauer gesagt weist der CAN-Controller typischerweise eine
Abnormalitäts-Erfassungsfunktion bezüglich des Netzwerks
und eine Wiedersynchronisierungsfunktion bezüglich diesem
auf, um dadurch die Stabilisierung der Kommunikation zu
erzielen.
Weiterhin ist das CAN ein Bussystem, das eine Multi
master-Fähigkeit aufweist. Deshalb kann jeder CAN-Knoten
Daten auf den CAN-Bussen senden und kann eine Mehrzahl
von CAN-Knoten das Signal auf den CAN-Bussen gleichzeitig
empfangen. In diesem CAN-Netzwerk ist es im allgemeinen
nicht notwendig, eine sogenannte "Geräteadresse" bzw.
"Station-ID" festzulegen. Anstatt dessen wird der Inhalt
der Nachricht durch eine ID bzw. eine Nachrichten-ID dar
gestellt, die zu jedem Teil von Nachrichtendaten hinzuge
fügt worden ist, die zu senden sind.
Auf diese Nachrichten-ID wird ebenso verwiesen, wenn
die Wertigkeit bestimmt wird, wenn Buszugriffe von einer
Mehrzahl von CAN-Knoten miteinander konkurrieren. Ledig
lich die Nachricht von dem CAN-Knoten, der als Ergebnis
der Leitungsverschlüsselung einen Sieg aus der Kommunika
tionsvermittlung errungen hat, erscheint auf den Bussen.
Weiterhin bestimmt der CAN-Controller, der bei jedem CAN-
Knoten vorhanden ist, in Übereinstimmung mit dieser Nach
richten-ID, ob die Nachricht formell aufgenommen werden
sollte oder nicht.
Im allgemeinen ist der CAN-Controller in der Form ei
nes Chip ausgeführt, um die Funktion auszuführen, die in
ihn in Übereinstimmung mit den CAN-Protokoll eingeschlos
sen worden ist. Er dient daher als eine Schnittstelle
zwischen der CPU, die bei dem CAN-Knoten vorhanden ist,
und den CAN-Bussen. Weiterhin ist der CAN-Controller
durch Herstellen dieses CAN-Controllers in einem Modul
tatsächlich in der Form eines Einchip-Mikrocomputers aus
geführt, der den eingebauten CAN-Controller aufweist.
Das CAN ist ursprünglich für die Zwecke einer Verwen
dung in einem Kraftfahrzeug entwickelt worden, wie es zu
vor erwähnt worden ist. Jedoch kann durch Ausnutzen der
typischen Merkmale von ihm, daß eine Verdrahtungsmenge
verringert ist, das Gewicht und die Kosten als Ergebnis
verringert sind; eine Echtzeit-Leistungsfähigkeit hoch
ist und die Beständigkeit gegenüber einer elektrischen
Beeinflussung hoch ist, das CAN bei dem Aufbauen der zu
vor beschriebenen FA, von medizinischen Geräten oder
Schiffen angewendet werden.
In dem zuvor erwähnten CAN-Controller oder Einchip-
Mikrocomputer (hier im weiteren Verlauf als ein "CAN-
Chip" bezeichnet) mit dem eingebauten CAN-Controller wird
das Signal aufgrund von Signalverarbeitungsschaltungen
verzögert, die zwischen einem Eingangsanschlußanschluß,
der ein serielles Signal von den CAN-Bussen aufnimmt, und
dem CAN-Modul angeordnet sind, das tatsächlich verschie
dene Arten von seinen Funktionen ausführt, die in es in
Übereinstimmung mit dem CAN-Protokoll eingeschlossen wor
den sind. Deshalb wird das Signal, das von dem CAN-Modul
empfangen wird, bezüglich des Signals verzögert, das bei
den CAN-Bussen empfangen wird. Außerdem gibt es eine Ver
zögerung, die aufgrund des Übertragungskabels von dem
Sendeknoten zu dem Empfangsknoten auftritt. Die zuvor be
schriebene Wiedersynchronisierungsfunktion dient dazu,
diese Signalübertragungsverzögerung zu kompensieren.
Jedoch schwankt bei dem Herstellungsverfahren des zu
vor beschriebenen CAN-Chip, wenn der Betrieb des CAN-Mo
dulbereichs getestet wird, die zuvor beschriebene Verzö
gerung der Signalübertragung abhängig von den Testbedin
gungen, wie zum Beispiel der Umgebungstemperatur und der
angelegten Spannung, und in Übereinstimmung mit diesen
Schwankungen wird die Wiedersynchronisierungsfunktion un
zulänglich ausgeführt. Deshalb gibt es das Problem, daß
der stabile und schnelle Test in einem stationären Zu
stand einer Synchronisation unzulänglich behindert wird.
Dieses Problem birgt in sich die Möglichkeit, daß
insbesondere bezüglich eines normalen CAN-Chip das Test
ergebnis, das anzeigt, daß ein CAN-Chip defekt ist, auch
in dem Fall unzulänglich ausgegeben werden kann, in dem
ein serielles Testsignal in einen Eingangsanschluß (hier
im weiteren Verlauf als ein "CRX-Eingangsanschluß" be
zeichnet), in den ein serielles Signal von den CAN-Bussen
eingegeben wird, zu einem Zeitpunkt eingegeben wird, der
auf der Grundlage von zum Beispiel einem internen Takt
signal bestimmt wird.
Es ist tatsächlich möglich, Testvektoren für jede
schwankende Testbedingung vorzubereiten und einen Test zu
wiederholen, der jedem von derartigen Testvektoren ent
spricht. Jedoch können derartige Testvektoren in einer
gewaltigen Anzahl vorliegen. Andererseits ist es schwie
rig, die Schwankung der Testbedingungen vorherzusagen
oder zu schätzen. Deshalb ist diese Lösung nicht reali
stisch.
Das zuvor beschriebene Problem wird unter Bezugnahme
auf die Zeichnung erläutert. Die Fig. 5A und 5B sind
erläuternde Ansichten, die das Auftreten eine Bittakts in
dem herkömmlichen CAN-Controller darstellen. Insbesondere
stellt Fig. 5A das Ausführen der Wiedersynchronisierungs
funktion bezüglich ersten Testbedingungen dar, während
Fig. 5B das Ausführen der Wiedersynchronisierungsfunktion
bezüglich zweiten Testbedingungen darstellt.
Bei dem CAN ist eine Zeitdauer, die als "Bitzeit" be
zeichnet ist, jedem der jeweiligen Bits zugewiesen, die
die zuvor beschriebene Nachricht (einen Nachrichtenrah
men) bilden. Diese Bitzeit ist aus vier Segmenten eines
Synchronisationssegments (hier im weiteren Verlauf als
"SyncSeg" bezeichnet), eines Übertragungssegments (hier
im weiteren Verlauf als "PrSeg" bezeichnet), eines Pha
sensegments 1 (hier im weiteren Verlauf als "PhSeg1" be
zeichnet) und eines Phasensegments 2 (hier im weiteren
Verlauf als "PhSeg2" bezeichnet) aufgebaut. Weiterhin ist
jedes Segment aus einer vorgeschriebenen Anzahl von zeit
teilenden Einheiten aufgebaut. Diese zeitteilende Einheit
wird hier im weiteren Verlauf durch Tq bzw. einen Zeitan
teil dargestellt.
Es ist anzumerken, daß 1 Tq durch einen Takt erzeugt
wird, der von außerhalb des CAN-Chip gegeben ist, und bei
der Spezifikation des CAN-Protokolls derart definiert
ist, daß SyncSeg = 1 Tq ist.
Bei dem Bittakt, der in den Fig. 5A und 5B darge
stellt ist, ist es festgelegt, daß PrSeg = 3 Tq ist,
PhSeg1 = 2 Tq ist und PhSeg2 = 2 Tq ist, wodurch eine
Darstellung eines Falls gemacht wird, in dem jedes Bit,
das heißt 1 Bit, aus der Gesamtsumme von 8 Tqs aufgebaut
ist, die aus diesen 7 Tqs + 1 Tq besteht, das SyncSeg
ist.
In einem Fall, in dem die Bitflanke eines seriellen
Signals (hier im weiteren Verlauf als "CRX-Eingangs
signal" bezeichnet), das von dem CRX-Anschluß eingegeben
wird, innerhalb der SyncSeg-Zeitdauer oder einer Zeit
dauer (Tq [P2] von PrSeg in Fig. 5A), die durch Addieren
einer SJW bzw. Synchronisationssprungbreite, die als 1 Tq
festgelegt ist, zu diesem SyncSeg addiert wird, erfaßt
wird, das heißt in einem Fall, in dem eine ideale Bit
flanke erfaßt wird, die in sich keine Verzögerung ent
hält, wird eine Synchronisation gestartet, die Tq, das
der Stelle dieser Bitflanke entspricht, als SyncSeg be
stimmt. Danach wird der Wert, der durch das CRX-Eingangs
signal zu einem Zeitpunkt, wenn 3 Tqs vom PrSeg + 2 Tqs
von PhSeg1 verstrichen sind, das heißt zu einem Grenz
zeitpunkt ([Abtastpunkt] in der Figur) zwischen PhSeg1
und PhSeg2 angezeigt wird, als Bitdaten erfaßt.
Ebenso wird in einem Fall, in dem, wie es in Fig. 5A
dargestellt ist, aufgrund der Verzögerung des CRX-Ein
gangssignals unter den ersten Testbedingungen die Bit
flanke des CRX-Eingangssignals während Tq [P1] von PrSeg
erfaßt wird, das unmittelbar der Zeitdauer nachfolgt, die
aus SyncSeg und dem dazu addierten SJW besteht, das heißt
in einem Fall, in dem eine interne Verzögerung D1 aufge
treten ist, die Wiedersynchronisierungsfunktion des CAN-
Controllers automatisch ausgeführt. Als Ergebnis wird Tq,
das am nächsten zu Tq [P1] von PrSeg ist, das der Stelle
der erfaßten Bitflanke entspricht, neu als das Start-Tq
[P2] von PrSeg festgelegt, wodurch die Synchronisation
fortdauernd durchgeführt wird.
Das heißt, als Ergebnis von diesem wird eine Wieder
synchronisation erzielt. Weiterhin wird der Wert, der von
dem CRX-Eingangssignal an dem Abtastpunkt angezeigt wird,
der danach kommt, als Bitdaten erfaßt. Demgemäß ist in
diesem Fall das Ergebnis, daß PrSeg von dem anfänglichen
SyncSeg um 2 Tq verlängert wird.
Als nächstes wir in einem Fall, in dem, wie es in
Fig. 5B dargestellt ist, aufgrund der Verzögerung des
CRX-Eingangssignals unter den zweiten Testbedingungen die
Bitflanke des CRX-Eingangssignals während Tq [P0] von
PrSeg erfaßt wird, das unmittelbar der Zeitdauer nach
folgt, die aus SyncSeg und dem dazu addierten SJW be
steht, das heißt in einem Fall, in dem eine interne Ver
zögerung D2 aufgetreten ist, ebenso wie in dem vorherge
henden Fall, durch die Wiedersynchronisierungsfunktion
des CAN-Controllers ein Tq, das am nächsten zu Tq [P0]
von PrSeg ist, neu als Start-Tg [P2] von PrSeg festge
legt, wodurch eine Wiedersynchronisation erzielt wird.
Demgemäß ist in diesem Fall das Ergebnis, daß PrSeg von
dem anfänglichen SyncSeg um 3 Tq verlängert wird.
In den Fig. 5A und 5B, die zuvor erläutert worden
sind, tritt abhängig von den Testbedingungen eine Diffe
renz der internen Verzögerungen unter den jeweiligen
Testbedingungen auf. Als Ergebnis tritt durch die Lei
stungsfähigkeit der Wiedersynchronisierungsfunktion eine
Verzögerungsdifferenz DE, die der Differenzbereich zwi
schen diesen internen Verzögerungen ist, als die Diffe
renz der verlängerten Höhe von Tq zwischen diesen inter
nen Verzögerungen auf.
Bei der tatsächlichen Verwendungsform des CAN-Con
trollers wird das Ausführen der Wiedersynchronisierungs
funktion aufgrund von derartigen internen Verzögerungen
tatsächlich als eine Leistungsfähigkeit einer Verbesse
rung der Zuverlässigkeit bei der Kommunikation bewirkt.
Jedoch wird, wie es zuvor erwähnt worden ist, während ein
CAN-Chip getestet wird, die zuvor beschriebene Änderung
eines Zustands einer Synchronisation des CRX-Eingangs
signals unzulänglich als eine Verzögerung einer Ack-Sig
nalübertragung oder eines Fehlermerkers überwacht. Diese
behindert ungünstig das Ausführen des Tests. Weiterhin
wird, je kürzer der Zeitanteil Tq wird, das heißt je
schneller der Test ausgeführt wird, desto größer der
nachteilige Effekt der Verzögerung im Verhältnis. Deshalb
wird das stabile Ausführen des Tests schwierig.
Die vorliegende Erfindung ist geschaffen worden, um
die zuvor beschriebenen Probleme zu lösen. Es ist eine
Aufgabe der vorliegenden Erfindung, einen CAN-Controller
und einen Einchip-Computer mit dem eingebauten CAN-Con
troller zu schaffen, welche während eines Testens zulas
sen, daß der Test mit einer hohen Geschwindigkeit und
stabil durchgeführt wird, ohne durch das Ausführen der
Wiedersynchronisierungsfunktion beeinflußt zu werden.
Diese Aufgabe wird mit den in Anspruch 1, 4, 7 und 10
angegebenen Maßnahmen gelöst.
Weitere vorteilhafte Ausgestaltungen der vorliegenden
Erfindung sind Gegenstand der abhängigen Ansprüche.
Gemäß der vorliegenden Erfindung wird eine Steuerein
heit geschaffen, die Steuern kann, ob ein Flankenerfas
sungssignal eines seriellen Signals, das von einer Flan
kenerfassungseinheit erfaßt wird, in eine Wiedersynchro
nisierungseinheit zum Bewirken, daß eine Wiedersynchroni
sierungsfunktion ausgeführt wird, die in Übereinstimmung
mit einem CAN-Protokoll vorbereitet ist, einzugeben ist
oder nicht. Deshalb ist es möglich, die Wiedersynchroni
sierungsfunktion, die von der Wiedersynchronisierungsein
heit durchgeführt wird, in Übereinstimmung mit dem Einge
ben des Steuersignals, das diesen Steuervorgang durch
führt, unwirksam zu machen.
Gemäß einer Ausgestaltung der vorliegenden Erfindung
wird, wenn in die Steuereinheit ein Steuersignal eingege
ben wird, das einen Testbetrieb anzeigt, das Flankener
fassungssignal, das aus der Flankenerfassungseinheit aus
gegeben wird, nicht aus der Wiedersynchronisierungsein
heit ausgegeben. Deshalb ist es möglich, wenn der Be
triebstest des CAN-Controllers durchgeführt wird, die
Wiedersynchronisierungsfunktion unwirksam zu machen.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung ist die Steuereinheit aus lediglich einem ne
gierten UND-Gatter und lediglich einem Inverter aufge
baut. Deshalb ist es möglich, den Schaltungsaufbau zu
vereinfachen.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung wird zwischen einem CAN-Modul und einer Signal
verarbeitungseinheit zum Durchführen von verschiedenen
Verarbeitungen, wie zum Beispiel eines Beseitigens von
Rauschen, bezüglich eines seriellen Signals, das über
CAN-Busse eingegeben wird, eine Auswahleinheit vorgese
hen, die ein erstes Signal, das von der Signalverarbei
tungseinheit ausgegeben wird, und das serielle Signal als
ein zweites Signal aufnimmt, das die Signalverarbeitungs
einheit umgeht, und die entweder das erste Signal oder
das zweite Signal in das CAN-Modul eingibt. Es ist des
halb möglich, das serielle Signal auszuwählen, das in
Übereinstimmung mit dem Eingeben des Steuersignals zum
Durchführen einer derartigen Auswahl in das CAN-Modul
eingegeben wird.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung kann, wenn die Auswahleinheit das Steuersignal
aufnimmt, das einen Testbetrieb anzeigt, die Auswahlein
heit das serielle Signal, das nicht durch die Signalver
arbeitungseinheit geht, direkt an einem Eingangsanschluß
aufnehmen. Deshalb ist es möglich, wenn der Betriebstest
des CAN-Controllers durchgeführt wird, die Übertragungs
verzögerung des seriellen Signals zu verringern, die auf
grund der Signalverarbeitungseinheit bewirkt wird, aufzu
treten.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung ist die Auswahleinheit lediglich aus einem In
verter und lediglich zwei getakteten Invertern aufgebaut.
Es ist deshalb möglich, den Schaltungsaufbau zu vereinfa
chen.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung ist es auch dann, wenn die Übertragungsverzöge
rung während einer Zeitdauer aufgetreten ist, die ver
streicht, bis das serielle Signal, das von dem Eingangs
anschluß eingegeben wird, tatsächlich das CAN-Modul er
reicht, wenn die Frequenz eines zweiten Taktsignals klein
genug ist, um diese Übertragungsverzögerung zu absorbie
ren, durch Auswählen dieses Takts möglich, zu verhindern,
daß die Änderung der Übertragungsverzögerung, die abhän
gig von den Testbedingungen auftritt, einen Effekt auf
das CAN-Modul aufweist.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung wird, wenn eine Taktschalteinheit das Steuer
signal aufnimmt, das einen Testbetrieb anzeigt, das se
rielle Signal, das an dem Eingangsanschluß aufgenommen
wird, in Übereinstimmung mit einem zweiten Taktsignal
synchronisiert, dessen Frequenz kleiner als die eines er
sten Taktsignals ist, das bei dem herkömmlichen Betrieb
verwendet wird, und wird dieses serielle Signal zu dem
CAN-Modul gesendet. Deshalb ist es möglich, zu verhin
dern, daß die Übertragungsverzögerung einen Effekt auf
das CAN-Modul aufweist.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung ist die Auswahleinheit lediglich aus einem In
verter, zwei getakteten Invertern und einem D-Flipflop
aufgebaut. Deshalb ist es möglich, den Schaltungsaufbau
zu vereinfachen.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung wird eine interne Kommunikationseinheit vorge
sehen, die zwischen mindestens zwei CAN-Modulen einer
Mehrzahl von CAN-Modulen Signale, die seriellen Signalen
entsprechen, die von einem CAN-Bus aufgenommen werden,
auf der Grundlage der seriellen Signale erzeugt, die aus
den jeweiligen CAN-Modulen zu dem CAN-Bus ausgegeben wer
den, und die die erzeugten Signale als das serielle Sig
nal, das von den CAN-Bussen eingegeben wird, in die je
weiligen CAN-Module eingibt. Deshalb ist es möglich, die
Kommunikation zwischen den CAN-Modulen in dem Inneren des
CAN-Controllers ohne Verwendung der CAN-Busse als ein
Zwischenmedium durchzuführen.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung ist es möglich, wenn die interne Kommunika
tionseinheit das Steuersignal eingibt, welches einen
Testbetrieb anzeigt, die Kommunikation zwischen den CAN-
Modulen in dem Inneren des CAN-Controllers ohne Verwen
dung der CAN-Busse als ein Zwischenmedium durchzuführen.
Deshalb ist es möglich, wenn der Betriebstest des CAN-
Controllers durchgeführt wird, anstelle des seriellen
Signals, das in dem normalen Betrieb von den CAN-Bussen
aufgenommen wird, das Signal, das in Übereinstimmung mit
den jeweiligen seriellen Signalen erzeugt wird, die aus
den jeweiligen CAN-Modulen ausgegeben werden, in diese
jeweiligen CAN-Module einzugeben.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung ist die interne Kommunikationseinheit lediglich
aus einem negierten UND-Gatter, einem Inverter und einem
Tristate-Puffer aufgebaut. Deshalb ist möglich, den
Schaltungsaufbau zu vereinfachen. Auf ähnliche Weise ist
es bezüglich des CAN-Controllers möglich, dessen vorherr
schender Pegel auf der Grundlage des CAN-Protokolls als
ein logischer Pegel von "L" festgelegt ist, die Kommuni
kation zwischen den CAN-Modulen innerhalb dieses CAN-Con
trollers in Übereinstimmung mit dem Steuersignal durchzu
führen.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung ist die interne Kommunikationseinheit lediglich
aus einem negierten ODER-Gatter, einem Inverter und einem
Tristate-Puffer aufgebaut. Deshalb ist es möglich, den
Schaltungsaufbau zu vereinfachen. Auf eine ähnliche Weise
ist es bezüglich des CAN-Controllers möglich, dessen vor
herrschender Pegel auf der Grundlage des CAN-Protokolls
als ein logischer Pegel von "H" festgelegt ist, die Kom
munikation zwischen den CAN-Modulen innerhalb dieses CAN-
Controllers in Übereinstimmung mit dem Steuersignal
durchzuführen.
Gemäß einer weiteren Ausgestaltung der vorliegenden
Erfindung kann in dem Einchip-Computer, der den eigebau
ten CAN-Controller gemäß einer der vorhergehenden Ausge
staltungen der vorliegenden Erfindung als eine On-Chip-
Form hinzugefügt aufweist, ebenso die Funktion gegeben
sein, die durch diesen CAN-Controller hervorgebracht
wird.
Die vorliegende Erfindung wird nachstehend anhand von
Ausführungsbeispielen unter Bezugnahme auf die beilie
gende Zeichnung näher erläutert.
Es zeigen:
Fig. 1 ein Blockschaltbild eines schematischen
Aufbaus eines Teils eines CAN-Moduls in
nerhalb eines CAN-Controllers gemäß einem
ersten Ausführungsbeispiel der vorliegen
den Erfindung;
Fig. 2 ein Blockschaltbild eines schematischen
Aufbaus eines Teils des Inneren eines
CAN-Controllers gemäß einem zweiten Aus
führungsbeispiel der vorliegenden Erfin
dung;
Fig. 3 ein Blockschaltbild eines schematischen
Aufbaus eines Teils des Inneren eines
CAN-Controllers gemäß einem dritten Aus
führungsbeipiel der vorliegenden Erfin
dung;
Fig. 4 ein Blockschaltbild eines schematischen
Aufbaus eines Teils des Inneren eines
CAN-Controllers gemäß einem vierten Aus
führungsbeispiel der vorliegenden Erfin
dung; und
Fig. 5A und 5B erläuternde Ansichten des Bittakts, der
in einem herkömmlichen CAN-Controller
vorherrscht.
Ausführungsbeispiele eines CAN-Controllers und eines
Einchip-Computers mit einem eingebauten CAN-Controller
gemäß der vorliegenden Erfindung werden nun im Detail un
ter Bezugnahme auf die Zeichnungen erläutert. Es ist an
zumerken, daß die vorliegende Erfindung nicht auf diese
Ausführungsbeispiele beschränkt ist.
Nachstehend erfolgt die Beschreibung eines ersten
Ausführungsbeispiels der vorliegenden Erfindung.
Als erstes werden ein CAN-Controller und ein Einchip-
Computer mit einem eingebauten CAN-Controller gemäß dem
ersten Ausführungsbeispiel der vorliegenden Erfindung
hier im weiteren Verlauf im Detail beschrieben. Fig. 1
zeigt ein Blockschaltbild, das einen schematischen Aufbau
eines Teils eines CAN-Moduls innerhalb des CAN-Control
lers gemäß dem ersten Ausführungsbeipiel der vorliegenden
Erfindung darstellt.
Genauer gesagt stellt Fig. 1 einen Abschnitt des CAN-
Moduls des CAN-Controllers dar, welcher aus einer Wieder
synchronisierungsschaltung 14, die die Wiedersynchroni
sierungsfunktion hervorbringt, und einer Flankenerfas
sungsschaltung 12 zum Erfassen der Bitflanke eines CRX-
Eingangssignals besteht, die bei der Wiedersynchronisie
rungsschaltung 14 erforderlich ist. Verschiedene Arten
von anderen funktionalen Schaltungen in Übereinstimmung
mit dem CAN-Protokoll sind in dieser Figur nicht darge
stellt.
Das kennzeichnende Merkmal des CAN-Controllers gemäß
diesem ersten Ausführungsbeispiel der vorliegenden Erfin
dung ist, daß, wie es in Fig. 1 dargestellt ist, zwischen
der Flankenerfassungsschaltung 12 und der Wiedersynchro
nisierungsschaltung 14 eine Steuerschaltung 13 vorgesehen
ist, die ein Steuern durchführen kann, ob das Flankener
fassungssignal, das aus der Flankenerfassungsschaltung 12
ausgegeben wird, in die Wiedersynchronisierungsschaltung
14 einzugeben ist oder nicht.
Hierbei wird ein UND-Gatter als die Steuerschaltung
13 verwendet. Das Flankenerfassungssignal, das aus der
Flankenerfassungsschaltung 12 ausgegeben wird, wird in
einen Eingangsanschluß dieses UND-Gatters eingegeben.
Weiterhin wird ein Signal, das aus dem UND-Gatter ausge
geben wird, in die Wiedersynchronisierungsschaltung 14
eingegeben. Demgemäß ist es in Übereinstimmung mit dem
Pegel eines Steuersignals A, das in den anderen Eingangs
anschluß des UND-Gatters eingegeben wird, möglich, zu
steuern, ob das Flankenerfassungssignal, das aus der
Flankenerfassungsschaltung 12 ausgegeben wird, in die
Wiedersynchronisierungsschaltung 14 einzugeben ist wie es
ist oder nicht.
Genauer gesagt wird, wenn ein Signal, das einen logi
schen Pegel von "H" aufweist, als das Steuersignal A ein
gegeben wird, ein Signal, das den gleichen logischen Pe
gel wie den des Flankenerfassungssignals aufweist, das
aus der Flankenerfassungsschaltung 12 ausgegeben wird,
aus dem UND-Gatter ausgegeben. Deshalb wird diese Vorge
hensweise äquivalent zu der in einem Zustand, in dem wie
bei der normalen Vorgehensweise der Ausgang der Flan
kenerfassungsschaltung 12 direkt mit dem Eingang der Wie
dersynchronisierungsschaltung 14 verbunden ist.
Andererseits wird, wenn ein Signal, das einen logi
schen Pegel von "L" aufweist, als das Steuersignal A ein
gegeben wird, ein Signal, das einen logischen Pegel von
"L" aufweist, unabhängig von dem Flankenerfassungssignal,
das aus der Flankenerfassungsschaltung 12 ausgegeben
wird, immer aus dem Ausgangsanschluß des UND-Gatters aus
gegeben. Deshalb kann die Wiedersynchronisierungsschal
tung 14 das Erzeugen einer Bitflanke des CRX-Eingangs
signals nicht erkennen. Es ist anzumerken, daß angenommen
wird, daß die Flankenerfassungsschaltung 12 in diesem
Fall eine stabile Kippschaltung ist, die einen Puls als
das Flankenerfassungssignal ausgibt.
Demgemäß ist es, wenn der Test dieses CAN-Controllers
durchgeführt wird, durch Eingeben eines Signals, das ei
nen logischen Pegel von "L" aufweist, in das UND-Gatter,
das die Steuerschaltung 13 bildet, als das Steuersignal A
möglich, die Wiedersynchronisierungsfunktion unwirksam zu
machen. Das heißt, es wird unmöglich, daß der Zustand ei
ner Synchronisation des CRX-Eingangssignals aufgrund der
Wiedersynchronisierungsfunktion in Einheiten von Testbe
dingungen schwanken wird. Es ist daher möglich, den Test
mit einer hohen Geschwindigkeit und stabil durchzuführen.
Im übrigen ist das zuvor erwähnte UND-Gatter in vie
len Fällen durch direktes Verbinden eines negierten UND-
Gatters und eines Inverters tatsächlich als eine CMOS-Lo
gikschaltung aufgebaut. Ebenso kann der in Fig. 1 ge
zeigte Aufbau nicht nur an dem CAN-Controller angewendet
werden, sondern kann ebenso ähnlich an einem Einchip-Com
puter mit einem eingebauten CAN-Controller angewendet
werden. Genauer gesagt wird, je höher die Leistungsfähig
keit des Chip aufgrund des Vorsehens von verschiedenen
Arten von Signalverarbeitungsschaltungen zwischen dem
CAN-Modul und dem CRX-Eingangsnschluß 11 wird, desto be
trächtlicher der Effekt.
Wie es zuvor erwähnt worden ist, ist in dem CAN-Con
troller und dem Einchip-Computer mit dem eingebauten CAN-
Controller gemäß dem ersten Ausführungsbeispiel der vor
liegenden Erfindung innerhalb des CAN-Moduls zwischen der
Flankenerfassungsschaltung 12 und der Wiedersynchronisie
rungsschaltung 14 die Steuerschaltung 13 vorgesehen, die
steuert, ob das Flankenerfassungssignal, das aus der
Flankenerfassungsschaltung 12 ausgegeben wird, zu der
Wiedersynchronisierungsschaltung 14 zu senden ist oder
nicht. Deshalb ist es möglich, wenn der Betriebstest des
CAN-Moduls (ausgenommen des Tests der Wiedersynchronisie
rungsfunktion) durchgeführt wird, die Wiedersynchronisie
rungsfunktion durch Eingeben des Steuersignals A, das das
Unterbrechen des Eingebens des Flankenerfassungssignals
in die Wiedersynchronisierungsschaltung 14 anzeigt, die
Wiedersynchronisierungsfunktion unwirksam zu machen. Es
ist daher möglich, den Test stabil und höchst schnell
auszuführen.
Nachstehend erfolgt die Beschreibung eines zweiten
Ausführungsbeispiels der vorliegende Erfindung.
Als nächstes wird ein CAN-Controller und ein Einchip-
Computer mit einem eingebauten CAN-Controller gemäß dem
zweiten Ausführungsbeispiel der vorliegenden Erfindung
erläutert. Fig. 2 zeigt ein Blockschaltbild, das einen
schematischen Aufbau eines Teils des Inneren des CAN-Con
trollers gemäß dem zweiten Ausführungsbeispiel der vor
liegenden Erfindung darstellt.
Genauer gesagt stellt Fig. 2 einen Abschnitt des in
ternen Aufbaus des CAN-Controllers dar, welcher aus einem
CAN-Modul 24 und einer Rauschbeseitigungsschaltung 22 be
steht, die zwischen dem CRX-Eingangsanschluß und dem CAN-
Modul 24 angeordnet ist. Andere Schaltungen des CAN-Con
trollers sind weggelassen worden.
Das kennzeichnende Merkmal des CAN-Controllers gemäß
diesem zweiten Ausführungsbeispiel der vorliegenden Er
findung ist, daß, wie es in Fig. 2 dargestellt ist, zwi
schen der Rauschbeseitigungsschaltung 22 und dem CAN-Mo
dul 24 eine Auswahlschaltung 23 vorgesehen ist, die ein
Steuern durchführen kann, ob bezüglich des Signals, das
in das CAN-Modul eingegeben wird, das CRX-Eingangssignal,
das aus der Rauschbeseitigungsschaltung 22 ausgegeben
wird, in das CAN-Modul 24 einzugeben ist oder nicht oder
ob das CRX-Eingangssignal, das in den CRX-Eingangsan
schluß 21 eingegeben wird, direkt in das CAN-Modul 24
einzugeben ist oder nicht.
Wie es in Fig. 2 gezeigt ist, ist die Auswahlschal
tung 23 aus einem Inverter G11 und zwei getakteten Inver
tern G12 und G13 aufgebaut. Ein Eingangsanschluß des In
verters G11 nimmt ein Steuersignal B auf, das das Aus
wahlsteuern anzeigt, das in dieser Auswahlschaltung 23
durchgeführt wird. Der Eingangsanschluß von diesem ist
ebenso mit einem zweiten Takteingangsanschluß des getak
teten Inverters G12 und einem ersten Takteingangsanschluß
des getakteten Inverters G13 verbunden.
Ebenso ist ein Ausgangsanschluß des Inverters G11 mit
einem ersten Takteingangsanschluß des getakteten Inver
ters G12 und einem zweiten Takteingangsanschluß des ge
takteten Inverters G13 verbunden. Weiterhin wird in einen
Eingangsanschluß des getakteten Inverters G12 ein Signal
eingegeben, das aus der Rauschbeseitigungsschaltung 22
ausgegeben wird. In einen Eingangsanschluß des getakteten
Inverters G13 wird direkt das CRX-Eingangssignal eingege
ben, das in den CRX-Eingansganschluß 21 eingegeben wird.
Andererseits sind Ausgangsanschlüsse der getakteten In
verter G12 und G13 miteinander verbunden und geben ein
Signal, das aus diesen Ausgangsanschlüssen ausgegeben
wird, in das CAN-Modul 24 ein.
Als nächstes wird die Funktionsweise dieser Auswahl
schaltung 23 erläutert. Als erstes wird nach einem Einge
ben eines Signals, das einen logischen Pegel von "L" auf
weist, als das Steuersignal B ein Signal, das einen logi
schen Pegel von "H" aufweist, aus dem Inverter G11 ausge
geben. In diesem Zustand wirkt der getaktete Inverter G12
als ein herkömmlicher Inverter und wird der Ausgangsan
schluß des getakteten Inverters G13 zu einem Zustand ei
ner hohen Impedanz gebracht. Deshalb wird lediglich das
Signal aus der Rauschbeseitigungsschaltung 22, das in den
getakteten Inverter G12 eingegeben wird, in das CAN-Modul
24 eingegeben.
Andererseits wird nach einem Eingeben eines Signals,
das einen logischen Pegel von "H" aufweist, als das Steu
ersignal B ein Signal, das einen logischen Pegel von "L"
aufweist, aus dem Inverter G11 ausgegeben. In diesem Zu
stand wird der Ausgangsanschluß des getakteten Inverters
G12 zu einem Zustand einer hohen Impedanz gebracht und
wirkt der getaktete Inverter G13 als ein herkömmlicher
Inverter. Deshalb wird lediglich das CRX-Eingangssignal,
das direkt in den getakteten Inverter G13 eingegeben
wird, in das CAN-Modul 24 eingegeben.
Jedoch wird aus der zuvor beschriebenen Auswahlschal
tung 23 ein Signal, dessen Phase bezüglich der Phase des
CRX-Eingangssignals invertiert ist, ausgegeben. Deshalb
kann sie derart angeordnet sein, daß sie weiterhin einen
Inverter in dem Ausgangsabschnitt der Auswahlschaltung 23
vorsieht und das Ausgangssignal dieses Inverters in das
CAN-Modul 24 eingibt.
Im übrigen ist in Fig. 2 lediglich eine Darstellung
der Rauschbeseitigungsschaltung 22, die allein bewirkt,
daß eine relativ große Höhe einer Übertragungsverzögerung
auftritt, als die Signalverarbeitungsschaltung gemacht
worden, die zwischen dem CRX-Eingangsnschluß 21 und der
Auswahlschaltung 23 angeordnet ist. Jedoch ist es auch
dann, wenn andere Signalverarbeitungsschaltungen, wie zum
Beispiel eine Schmidt-Schaltung oder verschiedene Schal
tungen, dazwischen angeordnet sind, möglich, den gleichen
Effekt zu erzielen.
Weiterhin ist es überflüssig zu sagen, daß der Auf
bau, der in Fig. 2 dargestellt ist, natürlich nicht nur
an dem CAN-Controller, sondern ebenso an dem Einchip-Com
puter mit dem eingebauten CAN-Controller angewendet wer
den kann.
Wie es zuvor erläutert worden ist, wird in dem CAN-
Controller und dem Einchip-Computer mit dem eingebauten
CAN-Controller gemäß dem zweiten Ausführungsbeispiel der
vorliegenden Erfindung in einem Fall, in dem in dem Sig
nalpfad, der von dem CRX-Eingangsanschluß 21 bis zu dem
CAN-Modul 24 geht, andere Schaltungen, wie zum Beispiel
die Rauschbeseitigungsschaltung 22 vorgesehen sind, die
Auswahlschaltung 23 in diesem Signalpfad vorgesehen, die
in das CAN-Modul 24 lediglich entweder ein letztliches
Ausgangssignal von derartigen anderen Schaltungen, das
heißt das Signal, das in das in das CAN-Modul 24 eingege
ben wird, oder das CRX-Eingangssignal eingibt, das in den
CRX-Eingangsanschluß 21 eingegeben wird. Deshalb ist es,
wenn der Betriebstest (ausschließlich des Tests der Wie
dersynchronisierungsfunktion) des CAN-Moduls 24 durchge
führt wird, durch Eingeben des Steuersignals B, das den
Testbetrieb anzeigt, in diese Auswahlschaltung 23 mög
lich, das CRX-Eingangssignal direkt in das CAN-Modul ein
zugeben. Als Ergebnis wird das Auftreten der internen
Verzögerung aufgrund der zuvor beschriebenen Schaltungen
mit dem Ergebnis verringert, daß es möglich wird, den
stabilen und höchst schnellen Test auszuführen.
Nachstehend erfolgt die Beschreibung eines dritten
Ausführungsbeispiels der vorliegenden Erfindung.
Als nächstes wird ein CAN-Controller und ein Einchip-
Computer mit einem eingebauten CAN-Controller gemäß dem
dritten Ausführungsbeipiel der vorliegenden Erfindung er
läutert. Fig. 3 zeigt ein Blockschaltbild, das einen
schematischen Aufbau eines Teils des Inneren des CAN-Con
trollers gemäß dem dritten Ausführungsbeispiel der vor
liegenden Erfindung darstellt.
Das kennzeichnende Merkmal des CAN-Controllers gemäß
dem dritten Ausführungsbeispiel der vorliegenden Erfin
dung ist, daß, wie es in Fig. 3 dargestellt ist, in dem
Inneren des CAN-Moduls 30 zwischen einem CRX-Eingangsan
schluß 31 und einem CAN-Steuerbereich 33 ein Taktschalt
netz 32 vorgesehen ist. Das Taktschaltnetz 32 wählt eines
zwischen einem Taktsignal CLK1, das als ein Synchronisie
rungstaktsignal verwendet wird, wenn der normale Betrieb
durchgeführt wird, und einem Taktsignal CLK2 aus, das
eine ausreichend niedrigere Frequenz als das Taktsignal
CLK1 aufweist. Eine Synchronisation des CRX-Eingangs
signals wird in Übereinstimmung mit der Geschwindigkeit
des derart ausgewählten Taktsignals durchgeführt und das
sich ergebende synchronisierte Signal wird in den CAN-
Steuerbereich 33 eingegeben.
Wie es in Fig. 3 gezeigt ist, ist das Taktschaltnetz
32 aus einem D-Flipflop F31, einem Inverter G31 und zwei
getakteten Invertern G32 und G33 aufgebaut. Der Eingangs
anschluß des Inverters G31 nimmt ein Steuersignal C auf,
das die Auswahl eines Taktsignals anweist, das in das D-
Flipflop F31 eingegeben wird. Dieser Eingangsanschluß ist
ebenso mit einem zweiten Takteingangsanschluß des getak
teten Inverters G32 und einem ersten Takteingangsanschluß
des getakteten Inverters G33 verbunden.
Weiterhin ist der Ausgangsanschluß des Inverters G31
mit einem ersten Takteingangsanschluß des getakteten In
verters G32 und einem zweiten Takteingangsanschluß des
getakteten Inverters G33 verbunden. Weiterhin wird in den
Eingangsanschluß des getakteten Inverters G32 ein Takt
signal CLK1 eingegeben, das als ein normaler Synchroni
sierungstakt zum Synchronisieren des CRX-Eingangssignals
verwendet wird. In den Eingangsanschluß des getakteten
Inverters G33 wird ein Taktsignal CLK2 eingegeben, das
als ein Synchronisierungstakt zum Synchronisieren des
CRX-Eingangssignals in dem Testbetrieb verwendet wird. Es
ist anzumerken, daß es angenommen wird, daß dieser Takt
CLK2 mit einer Frequenz erzeugt wird, die niedriger als
die ist, mit welcher der Takt CLK1 erzeugt wird.
Andererseits sind die Ausgangsanschlüsse der getakte
ten Inverter G32 und G33 miteinander verbunden. Die Sig
nale, die aus diesen Ausgangsanschlüssen ausgegeben wer
den, werden als ein Takt CLK in das D-Flipflop F31 einge
geben. Der Dateneingangsanschluß D des D-Flipflops F31
ist mit dem CRX-Eingangsanschluß 31 verbunden und nimmt
das CRX-Eingangssignal auf, welches aus einem Datenaus
gangsanschluß Q in Übereinstimmung mit der Geschwindig
keit des Takts CLK ausgegeben wird. Weiterhin wird das
Signal, das aus dem Datenausgangsanschluß Q des D-Flip
flops F31 ausgegeben wird, in den CAN-Steuerbreich 33
eingegeben.
Als nächstes wird die Funktionsweise dieses Takt
schaltnetzes 32 erläutert. Als erstes wird nach einem
Eingeben eines Signals, das einen logischen Pegel von "L"
aufweist, als das Steuersignal ein Signal, das einen lo
gischen Pegel von "H" aufweist, aus dem Inverter G31 aus
gegeben. In diesem Zustand wirkt der getaktete Inverter
G32 als ein herkömmlicher Inverter und wird der Ausgangs
anschluß des getakteten Inverter G33 zu einem Zustand ei
ner hohen Impedanz gebracht. Deshalb wird der Takt CLK1,
der in den getakteten Inverter G32 eingegeben wird, als
der Takt CLK in das D-Flipflop F31 eingegeben.
Andererseits wird nach einem Eingeben eines Signals,
das einen logischen Pegel von "H" aufweist, als das Steu
ersignal C ein Signal, das einen logischen Pegel von "L"
aufweist, aus dem Inverter G31 ausgegeben. In diesem Zu
stand wird der Ausgangsanschluß des getakteten Inverters
G32 zu einem Zustand einer hohen Impedanz gebracht und
wirkt der getaktete Inverter G33 als ein herkömmlicher
Inverter. Deshalb wird der Takt CLK2, der direkt in den
getakteten Inverter G33 eingegeben wird, als der Takt CLK
in das D-Flipflop F31 eingegeben.
Es ist anzumerken, daß es überflüssig ist, zu sagen,
daß der in Fig. 3 dargestellte Aufbau natürlich nicht nur
an dem CAN-Controller, sondern ebenso an dem Einchip-Com
puter mit dem eingebauten CAN-Controller angewendet wer
den kann.
Wie es zuvor erläutert worden ist, wird in dem CAN-
Controller und dem Einchip-Computer mit dem eingebauten
CAN-Controller gemäß dem dritten Ausführungsbeispiel der
vorliegenden Erfindung das Taktschaltnetz 32 vorgesehen,
bei dem das CRX-Eingangssignal, das in den CRX-Eingangs
anschluß 31 eingegeben wird, in den Dateneingangsanschluß
D des D-Flipflops F31 eingegeben; wird das Signal, das
aus dem Datenausgangsanschluß Q von diesem ausgegeben
wird, erneut als das CRX-Eingangssignal in den CAN-Steu
erbereich 33 eingegeben; und wird entweder der Takt CLK1,
der normalerweise verwendet wird, oder der Takt CLK2,
dessen Frequenz niedriger (dessen Geschwindigkeit niedri
ger) als die des Takts CLK1 ist, als der Takt CLK des D-
Flipflops F31 ausgewählt. Deshalb ist es, wenn der Be
triebstest (ausschließlich des Tests der Wiedersynchroni
sierungsfunktion) des CAN-Moduls durchgeführt wird, durch
Eingeben des Steuersignals C, das den Testbetrieb an
zeigt, in dieses Taktschaltnetz 32 möglich, die Geschwin
digkeit einer Änderung (die Geschwindigkeit einer Über
tragung) des CRX-Eingangssignals zu verlangsamen. Genauer
gesagt kann durch vorhergehendes Festlegen des Takts CLK2
als ein Taktsignal, das langsam genug ist, um die Über
tragungsverzögerung aufgrund der zuvor beschriebenen ver
schiedenen Schaltungen zu absorbieren, der Test auch dann
stabil durchgeführt werden, wenn das Innere des CAN-Mo
duls 30 mit einer hohen Geschwindigkeit arbeitet.
Nachstehend erfolgt die Beschreibung eines vierten
Ausführungsbeispiels der vorliegenden Erfindung.
Als nächstes wird ein CAN-Controller und ein Einchip-
Computer mit einem eingebauten CAN-Controller gemäß dem
vierten Ausführungsbeispiel der vorliegenden Erfindung
erläutert. Genauer gesagt wird angenommen, daß sowohl der
CAN-Controller als auch der Einchip-Computer mit dem ein
gebauten CAN-Controller gemäß dem vierten Ausführungsbei
spiel der vorliegenden Erfindung derartige sind, die mit
einer Mehrzahl von CAN-Modulen ausgestattet sind. Fig. 4
zeigt ein Blockschaltbild, das einen schematischen Aufbau
eines Teils des Inneren des CAN-Controllers gemäß dem
vierten Ausführungsbeispiel der vorliegenden Erfindung
darstellt.
Genauer gesagt stellt Fig. 4 einen Abschnitt der in
neren Struktur des CAN-Controllers dar, welcher aus einem
CAN-Modul 46, das als ein erster Kanal bezeichnet wird,
einem CAN-Modul 47, das als ein zweiter Kanal bezeichnet
wird, einem CTX0-Anschluß 41 und einem CRX0-Eingangsan
schluß 42 des CAN-Moduls 46 und einem CTX1-Anschluß 43
und einem CRX1-Eingangsanschluß 44 des CAN-Moduls 47 be
steht. Andere herkömmliche Schaltungen, die bei dem CAN-
Controller vorgesehen sind, sind in Fig. 4 weggelassen.
Hierbei sind der CTX0-Anschluß 41 und der CTX1-An
schluß 43 jeweils diejenigen, die verwendet werden, um
erwünschte Nachrichten, bezüglich welchen eine geeignete
Verarbeitung durch die CAN-Module 46 und 47 durchgeführt
worden ist, zu den nicht dargestellten CAN-Bussen auszu
geben. Ebenso sind der CRX0-Anschluß 42 und der CRX1-An
schluß 44 jeweils die Anschlüsse, die verwendet werden,
um serielle Signale über die CAN-Busse in die CAN-Module
46 und 47 einzugeben.
Das kennzeichnende Merkmal des CAN-Controllers gemäß
diesem vierten Ausführungsbeispiel der vorliegenden Er
findung ist, daß, wie es in Fig. 4 dargestellt ist, zwi
schen den CAN-Modulen 46 und 47 und den vier Anschlüssen
des CTX0-Anschlusses 41, des CRX0-Anschlusses 42, des
CTX1-Anschlusses 43 und des CTX1-Anschlusses 44 eine in
terne Kommunikationsschaltung 45 vorgesehen ist, die der
art verbunden ist, daß sie zuläßt, daß eine CAN-Kommuni
kation direkt zwischen dem CAN-Modul 46 und dem CAN-Modul
47 durchgeführt wird.
Wie es in Fig. 4 gezeigt ist, ist die interne Kommu
nikationsschaltung 45 aus einem negierten UND-Gatter G41,
einem Inverter G42 und Puffern G43 und G44 aufgebaut. Ein
Eingangsanschluß des negierten UND-Gatters G41 ist mit
dem CTX0-Anschluß 41 verbunden und der andere Eingangsan
schluß von diesem ist mit dem CTX1-Anschluß 43 verbunden.
Ein Ausgangsanschluß des negierten UND-Gatters G41 ist
mit einem Eingangsanschluß des Inverters G42 verbunden.
Ein UND-Gatter wird durch das negierte UND-Gatter G41 und
den Inverter G42 gebildet.
Ein Ausgangsanschluß des Inverters G42 ist mit den
Eingangsanschlüssen der Puffer G43 und G44 verbunden. Das
Puffer G43 gibt das Signal, das aus dem Inverter G42 aus
gegeben wird, als ein CRX0-Eingangssignal in das CAN-Mo
dul 46 ein. Das Puffer G44 gibt das Signal, das aus dem
Inverter G42 ausgegeben wird, als ein CRX1-Eingangssignal
in das CAN-Modul 47 ein.
Hierbei sind die Puffer G43 und G44 jeweils ein Tri
state-Puffer und können durch ein Eingeben eines Steuer
signals D in sie steuern, ob das Signal, daß aus dem In
verter G42 ausgegeben wird, in die jeweiligen CAN-Module
46 bzw. 47 eingegeben wird oder nicht.
Als nächstes wird die Funktionsweise dieser internen
Kommunikationsschaltung 45 erläutert. Zuerst werden nach
eines Eingebens eines Signals, das einen logischen Pegel
von "L" aufweist, als das Steuersignal D die Ausgangsan
schlüsse der Puffer G43 und G44 jeweils zu einem Zustand
einer hohen Impedanz gebracht. Deshalb wird das Ausgangs
signal des Inverters G42 nicht in die CAN-Module 46 und
47 eingegeben. Das heißt, wie in dem Fall des herkömmli
chen Betriebs arbeiten die CAN-Module 46 und 47 jeweils
unabhängig.
Andererseits werden nach einem Eingeben eines Sig
nals, das einen logischen Pegel von "H" aufweist, als das
Steuersignal D die Puffer G43 und G44 mit dem Ergebnis
aktiv, daß das Ausgangssignal des Inverters G42 in jedes
der CAN-Module 46 und 47 eingegeben wird. Das heißt, das
Ergebnis der UND-Verknüpfung, die zwischen dem Signalpe
gel, der durch das CTX0-Ausgangssignal angezeigt wird,
das aus dem CAN-Modul 46 ausgegeben wird, und dem Signal
pegel, der durch das CTX1-Ausgangssignal angezeigt wird,
das aus dem CAN-Modul 47 ausgegeben wird, wird direkt als
das CRX0-Eingangssignal in das CAN-Modul 46 eingegeben
und ebenso als das CRX1-Eingangssignal in das CAN-Modul
47 eingegeben.
Dies bedeutet, daß es durch Eingeben des Signals, das
einen logischen Pegel von "H" aufweist, als das Steuer
signal D, wenn der Betriebstest durchgeführt wird, mög
lich ist, den Test bei den CAN-Modulen 46 und 47 inner
halb des CAN-Controllers ohne die Verwendung der CAN-
Busse als ein Zwischenmedium auszuführen.
Im übrigen ist die interne Kommunikationsschaltung
45, die in Fig. 4 dargestellt ist, die Schaltung, die in
einem Fall so aufgebaut ist, in dem jedes CAN-Modul durch
Festlegen des vorherrschenden Pegels auf der Grundlage
des CAN-Protokolls auf einen logischen Pegel von "L" auf
gebaut ist. In einem Fall, in dem jedes CAN-Modul durch
Festlegen des vorherrschenden Pegels auf der Grundlage
des CAN-Protokolls auf einen logischen Pegel von "H" auf
gebaut ist, ist es notwendig, ein negiertes ODER-Gatter
anstelle des negierten UND-Gatters G41 zu verwenden.
Weiterhin kann die interne Kommunikationsschaltung
45, wie zum Beispiel die, die in Fig. 4 dargestellt ist,
ebenso einfach an einem CAN-Controller, der mit drei oder
mehr CAN-Modulen ausgestattet ist, oder dem Einchip-Com
puter mit dem derartigen eingebauten CAN-Controller ange
wendet werden.
Wie es zuvor erläutert worden ist, wird in dem CAN-
Controller und dem Einchip-Computer mit dem eingebauten
CAN-Controller gemäß dem vierten Ausführungsbeispiel der
vorliegenden Erfindung zwischen einer Mehrzahl von CAN-
Modulen (46 und 47) und den CTX-Anschlüssen und CRX-An
schlüssen (dem CTX0-Anschluß und dem CRX0-Anschluß und
dem CTX1-Anschluß und dem CRX1-Anschluß) der jeweiligen
CAN-Module die interne Kommunikationsschaltung 45 vorge
sehen, bei der die Signale die in Übereinstimmung mit den
CTX-Ausgangssignalen erzeugt worden sind, die aus den
CTX-Anschlüssen (CTX0-Anschluß, CTX1-Anschluß) der jewei
ligen CAN-Module auszugeben sind, direkt in die CRX-An
schlüsse (CRX0-Anschluß, CRX1-Anschluß) der jeweiligen
CAN-Module eingegeben. Deshalb ist es möglich, wenn der
Betriebstest jedes CAN-Moduls durchgeführt wird, die je
weiligen CAN-Module innerhalb des CAN-Controllers durch
Eingeben des Steuersignals D, das den Testbetrieb an
zeigt, in diese interne Kommunikationsschaltung 45 mit
einander zu verbinden und ist es dadurch möglich, eine
Mehrzahl von CAN-Modulen gleichzeitig mit einer hohen Ge
schwindigkeit zu testen.
Im übrigen können in den ersten bis vierten Ausfüh
rungsbeispielen der vorliegenden Erfindung, die zuvor er
läutert worden sind, die Steuersignale A bis D von einem
Testbetriebseingangsanschluß, der auf einem Chipgehäuse
vorgesehen ist, das mit dem CAN-Controller ausgestattet
ist, in die relevante Schaltung eingegeben werden. Wei
terhin ist es möglich, eines der Signale, das aus einem
Decoder ausgegeben wird, als das Steuersignal A bis D in
Übereinstimmung mit der Kombination von Signalen zu ver
wenden, die in mehrere Chipbetriebseingangsanschlüsse
eingegeben werden, mit welchen das Chipgehäuse vorherge
hend ausgestattet worden ist.
Weiterhin ist es bei der zuvor beschriebenen Form ei
nes Einchip-Computers ebenso möglich, den Pegel des Steu
ersignals A bis D hinsichtlich einer Software in dem
Steuerprogramm auszuwählen, das auf einer CPU läuft, und
dadurch einen Übergang von dem Betrieb zu dem Testbetrieb
durchzuführen. In diesem Fall ist es zum Beispiel durch
Vorsehen eines Registers zu Verwendung bezüglich des
Steuersignals A bis D und Eingeben des Werts, der in die
sem Register gespeichert ist, als das Steuersignal A bis
D möglich, damit fertig zu werden.
Wie es zuvor beschrieben worden ist, wird gemäß der
vorliegenden Erfindung die Steuereinheit geschaffen, die
steuern kann, ob das Flankenerfassungssignal des seriel
len Signals, das von der Flankenerfassungseinheit erfaßt
wird, in die Wiedersynchronisierungseinheit zum Bewirken,
daß eine Wiedersynchronisierungsfunktion ausgeführt wird,
die in Übereinstimmung mit einem CAN-Protokoll vorberei
tet ist, einzugeben ist oder nicht. Dadurch ist es mög
lich, die Wiedersynchronisierungsfunktion unwirksam zu
machen, die von der Wiedersynchronisierungseinheit in
Übereinstimmung mit dem Eingeben des Steuersignals durch
geführt wird, die diesen Steuervorgang durchführt. Als
Ergebnis hört der Zustand der Synchronisation des seriel
len Signals, die aufgrund der Wiedersynchronisierungs
funktion auftritt, auf, zu schwanken. Als Ergebnis ist es
möglich, stabil den Betrieb von anderen weiteren Funktio
nen des CAN-Moduls als der Wiedersynchronisierungsfunk
tion zu festigen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung wird, wenn die Steuereinheit das Steuersignal auf
nimmt, das einen Testbetrieb anzeigt, das Flankenerfas
sungssignal, das aus der Flankenerfassungseinheit ausge
geben wird, nicht zu der Wiedersynchronisierungseinheit
ausgegeben. Deshalb ist es möglich, wenn der Betriebstest
des CAN-Controllers durchgeführt wird, die Wiedersynchro
nisierungsfunktion unwirksam zu machen. Als Ergebnis hört
der Zustand einer Synchronisation des seriellen Signals,
die aufgrund der Wiedersynchronisierungsfunktion auf
tritt, auf, zu schwanken. Als Ergebnis ist es möglich,
stabil den Betriebstest des CAN-Moduls mit einer hohen
Geschwindigkeit durchzuführen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung ist die Steuereinheit lediglich aus einem negierten
UND-Gatter und lediglich einem Inverter aufgebaut. Des
halb ist es möglich, den Schaltungsaufbau zu vereinfa
chen. Es ist dadurch möglich, die Verringerung einer Ab
messung des CAN-Controllers und die Verringerung von Ko
sten zu erzielen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung wird zwischen dem CAN-Modul und der Signalverarbei
tungsschaltung zum Durchführen von verschiedenen Verar
beitungen, wie zum Beispiel eines Beseitigens von Rau
schen, bezüglich des seriellen Signals, das über die CAN-
Busse eingegeben wird, die Auswahleinheit vorgesehen, die
ein erstes Signal, das aus der Signalverarbeitungseinheit
ausgegeben wird, und das serielle Signal, das die Signal
verarbeitungseinheit umgeht, als ein zweites Signal auf
nimmt und die in das CAN-Modul entweder das erste Signal
oder das zweite Signal eingibt. Es ist deshalb möglich,
das serielle Signal, das in das CAN-Modul eingegeben
wird, in Übereinstimmung mit dem Eingeben des Steuersi
gnals zum Durchführen einer derartigen Auswahl auszuwäh
len. Deshalb wird der Effekt der Übertragungsverzögerung,
die aufgrund des Gehens des zweiten Signals durch die
Signalverarbeitungsschaltung auftritt, daran gehindert,
sich wie in dem Fall des ersten Signals zu dem CAN-Modul
auszuweiten. Das heißt, die Wiedersynchronisierungsfunk
tion des CAN-Moduls wird aufgrund dieser Übertragungsver
zögerung gehindert, ausgeführt zu werden. Als Ergebnis
ist es möglich, stabil den Betrieb der verschiedenen
Funktionen des CAN-Moduls zu festigen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung ist es möglich, wenn die Auswahleinheit das Steuer
signal aufnimmt, das einen Testbetrieb anzeigt, das seri
elle Signal, das nicht durch die Signalverarbeitungsein
heit geht, direkt von den CAN-Bussen aufzunehmen. Deshalb
ist es möglich, wenn der Betriebstest des CAN-Controllers
durchgeführt wird, die Übertragungsverzögerung des se
riellen Signals zu verringern, die aufgrund der Signal
verarbeitungseinheit bewirkt wird, aufzutreten. Als Er
gebnis hört der Zustand einer Synchronisation des seriel
len Signals, die aufgrund der Wiedersynchronisierungs
funktion auftritt, auf, zu schwanken. Als Ergebnis ist es
möglich, den Betriebstest des CAN-Moduls stabil mit einer
hohen Geschwindigkeit durchzuführen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung ist die Auswahleinheit lediglich aus einem Inverter
und lediglich zwei getakteten Invertern aufgebaut. Es ist
deshalb möglich, den Schaltungsaufbau zu vereinfachen.
Als Ergebnis ist es dadurch möglich, die Verringerung ei
ner Abmessung des CAN-Controllers und die Verringerung
von Kosten zu erzielen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung wird die Taktschalteinheit vorgesehen, die als den
Takt zum Synchronisieren des seriellen Signals, das von
dem CRX-Anschluß eingegeben wird, entweder ein erstes
Taktsignal oder ein zweites Taktsignal festlegt, dessen
Frequenz kleiner als die des ersten Taktsignals ist, und
die neu das sich ergebende synchronisierte Signal als ein
serielles Signal in das CAN-Modul eingibt. Deshalb ist es
insbesondere durch Festlegen des Taktsignals als das
zweite Taktsignal, das langsam genug ist, um die Übertra
gungsverzögerung zu absorbieren, die aufgrund des Gehens
des seriellen Taktsignals durch verschiedene Schaltungen
auftritt, die vor der Stufe des Taktschaltnetzes angeord
net sind, möglich, die Schwankung der Übertragungsverzö
gerung aufgrund der Testbedingungen daran zu hindern,
sich auf das CAN-Modul auszuweiten. Es ist dadurch mög
lich, den Betrieb von verschiedenen Funktionen des CAN-
Moduls stabil zu festigen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung ist es möglich, wenn die Taktschalteinheit das Steu
ersignal aufnimmt, das einen Testbetrieb anzeigt, die
Übertragungsverzögerung, die abhängig von den Testbedin
gungen schwankt, in Übereinstimmung mit dem zweiten Takt
signal, dessen Frequenz kleiner als die des ersten Takt
signals ist, das in dem normalen Betrieb verwendet wird,
daran zu hindern, einen nachteiligen Effekt auf den CAN-
Controller aufzuweisen. Als Ergebnis ist es auch unter
verschiedenen Testbedingungen möglich, eine Schwankung in
dem Synchronisierungszustand des seriellen Signals zu un
terdrücken, die aufgrund der Wiedersynchronisierungsfunk
tion auftritt. Deshalb ist es möglich, stabil den Be
triebstest des CAN-Moduls mit einer hohen Geschwindigkeit
durchzuführen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung ist die Auswahleinheit lediglich aus einem Inverter,
zweigetakteten Invertern und einem D-Flipflop aufgebaut.
Deshalb ist es möglich, den Schaltungsaufbau zu vereinfa
chen. Als Ergebnis ist es möglich, die Verringerung einer
Abmessung des CAN-Controllers und die Verringerung der
Kosten zu erzielen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung wird eine interne Kommunikationseinheit vorgesehen,
die zwischen mindestens zwei CAN-Modulen der Mehrzahl von
CAN-Modulen Signale, die seriellen Signalen entsprechen,
die von einem CAN-Bus aufgenommen werden, auf der Grund
lage der seriellen Signale erzeugt, die aus den jeweili
gen CAN-Modulen zu dem CAN-Bus ausgegeben werden, und die
das erzeugte Signal als das serielle Signal, das von den
CAN-Bussen aufgenommen wird, in die jeweiligen CAN-Module
eingibt. Deshalb ist es möglich, die Kommunikation zwi
schen den CAN-Modulen in dem Inneren des CAN-Controllers
ohne Verwendung der CAN-Busse als ein Zwischenmedium
durchzuführen. Es ist dadurch möglich, gleichzeitig den
Betrieb von verschiedenen Funktionen der Mehrzahl von
CAN-Modulen mit einer hohen Geschwindigkeit zu festigen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung ist es möglich, wenn die interne Kommunikationsein
heit das Steuersignal aufnimmt, das einen Testbetrieb an
zeigt, die Kommunikation zwischen den CAN-Modulen in dem
Inneren des CAN-Controllers ohne Verwendung der CAN-Busse
als ein Zwischenmedium durchzuführen. Deshalb ist es mög
lich, wenn der Betriebstest des CAN-Controllers durchge
führt wird, anstelle des seriellen Signals, das in dem
normalen Betrieb von den CAN-Bussen aufgenommen wird, das
Signal, das in Übereinstimmung mit den jeweiligen seriel
len Signalen erzeugt wird, die aus den jeweiligen CAN-Mo
dulen ausgegeben werden, in diese jeweiligen CAN-Module
einzugeben. Als Ergebnis ist es möglich, die Mehrzahl von
CAN-Modulen gleichzeitig mit einer hohen Geschwindigkeit
zu testen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung ist die Kommunikationseinheit aus lediglich einem
negierten UND-Gatter, einem Inverter und einem Tristate-
Puffer aufgebaut. Bezüglich des CAN-Controllers, dessen
vorherrschender Pegel auf der Grundlage des CAN-Proto
kolls als ein logischer Pegel von "L" festgelegt ist,
dient dies zu dem Zweck eines Durchführens der Kommunika
tion zwischen den CAN-Modulen innerhalb dieses CAN-Con
trollers in Übereinstimmung mit dem Steuersignal. Deshalb
ist es möglich, den Schaltungsaufbau zu vereinfachen und
daher die Verringerung einer Abmessung und von Kosten des
CAN-Controllers zu erzielen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung ist die interne Kommunikationseinheit aus einem ne
gierten ODER-Gatter, einem Inverter und einem Tristate-
Puffer aufgebaut. Bezüglich des CAN-Controllers, dessen
vorherrschender Pegel auf der Grundlage des CAN-Proto
kolls als ein logischer Pegel von "H" festgelegt ist,
dient dies zu dem Zweck eines Durchführens der Kommunika
tion zwischen den CAN-Modulen innerhalb dieses CAN-Con
tollers in Übereinstimmung mit dem Steuersignal. Deshalb
ist es möglich, den Schaltungsaufbau zu vereinfachen und
daher die Verringerung einer Abmessung und von Kosten des
CAN-Controllers zu erzielen.
Gemäß einem weiteren Aspekt der vorliegenden Erfin
dung kann in dem Einchip-Computer mit dem eingebauten
CAN-Controller gemäß einem der vorhergehenden Aspekte der
vorliegenden Erfindung, durch den CAN-Controller, der in
einer On-Chip-Form hinzugefügt ist, ebenso der Effekt er
zielt werden, der durch diesen CAN-Controller hervorge
bracht wird.
Obgleich die vorliegende Erfindung bezüglich spezifi
schen Ausführungsbeispielen für eine vollständige und
klare Offenbarung beschrieben worden ist, sind die bei
liegenden Ansprüche nicht auf diese beschränkt, sondern
werden derart erachtet, daß sie alle Ausgestaltungen und
alternativen Aufbauten einschließen, die für einen Fach
mann auf dem einschlägigen Gebiet deutlich werden.
Claims (13)
1. CAN-Controller, der aufweist:
eine Flankenerfassungseinheit (12) zum Erfassen einer Flanke eines seriellen Signals, das an einem seriel len CAN-Eingangsanschluß eingegeben wird;
eine Steuereinheit (13) zum Aufnehmen eines Flanken erfassungssignals, das aus der Flankenerfassungsein heit (12) ausgegeben wird, und zum Steuern, ob das Flankenerfassungssignal, das in diese eingegeben wird, aus dieser auszugeben ist oder nicht, in Über einstimmung mit einem Eingeben eines Steuersignals (A); und
eine Wiedersynchronisierungseinheit (14) zum Bewir ken, daß eine Wiedersynchronisierungsfunktion, die in Übereinstimmung mit einem CAN-Protokoll vorbereitet ist, bezüglich des seriellen Signals in Übereinstim mung mit dem Ausgangssignal der Steuereinheit (13) ausgeführt wird.
eine Flankenerfassungseinheit (12) zum Erfassen einer Flanke eines seriellen Signals, das an einem seriel len CAN-Eingangsanschluß eingegeben wird;
eine Steuereinheit (13) zum Aufnehmen eines Flanken erfassungssignals, das aus der Flankenerfassungsein heit (12) ausgegeben wird, und zum Steuern, ob das Flankenerfassungssignal, das in diese eingegeben wird, aus dieser auszugeben ist oder nicht, in Über einstimmung mit einem Eingeben eines Steuersignals (A); und
eine Wiedersynchronisierungseinheit (14) zum Bewir ken, daß eine Wiedersynchronisierungsfunktion, die in Übereinstimmung mit einem CAN-Protokoll vorbereitet ist, bezüglich des seriellen Signals in Übereinstim mung mit dem Ausgangssignal der Steuereinheit (13) ausgeführt wird.
2. CAN-Controller nach Anspruch 1, bei dem die Steuer
einheit (13) das in diese eingegebene Flankenerfas
sungssignal nicht ausgibt, wenn das Steuersignal (A)
einen Testbetrieb anzeigt.
3. CAN-Controller nach Anspruch 1, bei dem die Steuer
einheit aus einem negierten UND-Gatter, in dessen ei
nen Eingangsanschluß das Flankenerfassungssignal ein
gegeben wird und in dessen anderen Eingangsanschluß
das Steuersignal (A) eingegeben wird, und einem In
verter zum Aufnehmen eines Ausgangssignals des ne
gierten UND-Gatters und zum Bewirken, daß ein inver
tiertes Signal dieses Ausgangssignals in die Wieder
synchronisierungseinheit (14) eingegeben wird, aufge
baut ist.
4. CAN-Controller, der aufweist:
ein CAN-Modul (24) zum Ausführen von verschiedenen Arten von Funktionen, die in Übereinstimmung mit ei nem CAN-Protokoll vorbereitet sind;
eine Signalverarbeitungseinheit (22) zum Durchführen von verschiedenen Verarbeitungen, wie zum Beispiel eines Beseitigens von Rauschen, bezüglich eines se riellen Signals, das an einem seriellen Eingangsan schluß (21) eingegeben wird, zu dem Zeitpunkt, zu dem das serielle Signal in das CAN-Modul (24) eingegeben wird; und
ein Auswahlschaltung (23), die zwischen der Signal verarbeitungseinheit (22) und dem CAN-Modul (24) vor gesehen ist, um ein erstes Signal, das aus der Sig nalverarbeitungseinheit (22) ausgegeben wird, und das serielle Signal, das in die Signalverarbeitungsein heit (22) eingegeben wird, als ein zweites Signal aufzunehmen und um entweder das erste Signal oder das zweite Signal in Übereinstimmung mit dem Aufnehmen eines Steuersignals (B) auszugeben und das aus dieser ausgegebene Signal in das CAN-Modul (24) einzugeben.
ein CAN-Modul (24) zum Ausführen von verschiedenen Arten von Funktionen, die in Übereinstimmung mit ei nem CAN-Protokoll vorbereitet sind;
eine Signalverarbeitungseinheit (22) zum Durchführen von verschiedenen Verarbeitungen, wie zum Beispiel eines Beseitigens von Rauschen, bezüglich eines se riellen Signals, das an einem seriellen Eingangsan schluß (21) eingegeben wird, zu dem Zeitpunkt, zu dem das serielle Signal in das CAN-Modul (24) eingegeben wird; und
ein Auswahlschaltung (23), die zwischen der Signal verarbeitungseinheit (22) und dem CAN-Modul (24) vor gesehen ist, um ein erstes Signal, das aus der Sig nalverarbeitungseinheit (22) ausgegeben wird, und das serielle Signal, das in die Signalverarbeitungsein heit (22) eingegeben wird, als ein zweites Signal aufzunehmen und um entweder das erste Signal oder das zweite Signal in Übereinstimmung mit dem Aufnehmen eines Steuersignals (B) auszugeben und das aus dieser ausgegebene Signal in das CAN-Modul (24) einzugeben.
5. CAN-Controller nach Anspruch 4, bei dem die Auswahl
einheit (23) das zweite Signal in das CAN-Modul (24)
eingibt, wenn das Steuersignal (B) einen Testbetrieb
anzeigt.
6. CAN-Controller nach Anspruch 4, bei dem die Auswahl
einheit (23) aufweist:
einen Inverter (G11), in dessen Eingangsanschluß das Steuersignal (B) eingegeben wird;
einen ersten getakteten Inverter (G12), der das erste Signal an einem Eingangsanschluß von ihm aufnimmt, ein Ausgangssignal des Inverters (G11) an einem er sten Takteingangsanschluß von ihm aufnimmt und das Steuersignal (B) an einem zweiten Takteingangsan schluß von ihm aufnimmt; und
einen zweiten getakteten Inverter (G12), der das zweite Signal an einem Eingangsanschluß von ihm auf nimmt, das Steuersignal (B) an einem ersten Taktein gangsanschluß von ihm aufnimmt und ein Ausgangssignal des Inverters (G11) an einem zweiten Takteingangsan schluß von ihm aufnimmt, wobei
Ausgangsanschlüsse der ersten und zweiten getakteten Inverter (G12, G13) miteinander verbunden sind und ein Signal, das aus diesen Ausgangsanschlüssen ausge geben wird, in das CAN-Modul (24) eingegeben wird.
einen Inverter (G11), in dessen Eingangsanschluß das Steuersignal (B) eingegeben wird;
einen ersten getakteten Inverter (G12), der das erste Signal an einem Eingangsanschluß von ihm aufnimmt, ein Ausgangssignal des Inverters (G11) an einem er sten Takteingangsanschluß von ihm aufnimmt und das Steuersignal (B) an einem zweiten Takteingangsan schluß von ihm aufnimmt; und
einen zweiten getakteten Inverter (G12), der das zweite Signal an einem Eingangsanschluß von ihm auf nimmt, das Steuersignal (B) an einem ersten Taktein gangsanschluß von ihm aufnimmt und ein Ausgangssignal des Inverters (G11) an einem zweiten Takteingangsan schluß von ihm aufnimmt, wobei
Ausgangsanschlüsse der ersten und zweiten getakteten Inverter (G12, G13) miteinander verbunden sind und ein Signal, das aus diesen Ausgangsanschlüssen ausge geben wird, in das CAN-Modul (24) eingegeben wird.
7. CAN-Controller, der aufweist:
ein CAN-Modul (30), das das Ausführen von verschiede nen Funktionen bewirkt, die in Übereinstimmung mit einem CAN-Protokoll vorbereitet sind; und
eine Taktschalteinheit (32), die das serielle Signal an einem seriellen Eingangsanschluß (31) aufnimmt, die ein erstes Taktsignal (CLK1) und ein zweites Taktsignal (CLK2) aufnimmt, dessen Frequenz niedriger als die des ersten Taktsignals (CLK1) ist, und die entweder das erste Taktsignal (CLK1) oder das zweite Taktsignal (CLK2) in Übereinstimmung mit dem Aufneh men eines Steuersignals (C) auswählt, um dadurch die Takte zum Synchronisieren des seriellen Signals zu schalten.
ein CAN-Modul (30), das das Ausführen von verschiede nen Funktionen bewirkt, die in Übereinstimmung mit einem CAN-Protokoll vorbereitet sind; und
eine Taktschalteinheit (32), die das serielle Signal an einem seriellen Eingangsanschluß (31) aufnimmt, die ein erstes Taktsignal (CLK1) und ein zweites Taktsignal (CLK2) aufnimmt, dessen Frequenz niedriger als die des ersten Taktsignals (CLK1) ist, und die entweder das erste Taktsignal (CLK1) oder das zweite Taktsignal (CLK2) in Übereinstimmung mit dem Aufneh men eines Steuersignals (C) auswählt, um dadurch die Takte zum Synchronisieren des seriellen Signals zu schalten.
8. CAN-Controller nach Anspruch 7, bei dem die Takt
schalteinheit (32) das zweite Taktsignal (CLK2) aus
wählt, wenn das Steuersignal (C) einen Testbetrieb
anzeigt.
9. CAN-Controller nach Anspruch 7, bei dem die Takt
schalteinheit (32) aufweist:
einen Inverter (G31), der das Steuersignal (C) an ei nem Eingangsanschluß von ihm aufnimmt;
einen ersten getakteten Inverter (G32), der das erste Taktsignal (CLK1) an einem Eingangsanschluß von ihm aufnimmt, das Ausgangssignal des Inverters (G31) an einem ersten Takteingangsanschluß von ihm aufnimmt und das Steuersignal (C) an einem zweiten Taktein gangsanschluß von ihm aufnimmt; und
einen zweiten getakteten Inverter (G33), der das zweite Taktsignal (CLK2) an einem Eingangsanschluß von ihm aufnimmt, das Steuersignal (C) an einem er sten Takteingangsanschluß von ihm aufnimmt und ein Ausgangssignal des Inverters (G31) an einem zweiten Takteingangsanschluß von ihm aufnimmt; und
ein D-Flipflop (F31), das das serielle Signal an ei nem Dateneingangsanschluß von ihm aufnimmt und in das CAN-Modul (30) ein Signal eingibt, das aus dem Daten ausgangsanschluß von ihm ausgegeben wird, wobei
Ausgangsanschlüsse der ersten und zweiten getakteten Inverter (G32, G33) miteinander verbunden sind und ein Signal, das aus diesen Ausgangsanschlüssen ausge geben wird, in einen Takteingangsanschluß des D- Flipflops (F31) eingegeben wird.
einen Inverter (G31), der das Steuersignal (C) an ei nem Eingangsanschluß von ihm aufnimmt;
einen ersten getakteten Inverter (G32), der das erste Taktsignal (CLK1) an einem Eingangsanschluß von ihm aufnimmt, das Ausgangssignal des Inverters (G31) an einem ersten Takteingangsanschluß von ihm aufnimmt und das Steuersignal (C) an einem zweiten Taktein gangsanschluß von ihm aufnimmt; und
einen zweiten getakteten Inverter (G33), der das zweite Taktsignal (CLK2) an einem Eingangsanschluß von ihm aufnimmt, das Steuersignal (C) an einem er sten Takteingangsanschluß von ihm aufnimmt und ein Ausgangssignal des Inverters (G31) an einem zweiten Takteingangsanschluß von ihm aufnimmt; und
ein D-Flipflop (F31), das das serielle Signal an ei nem Dateneingangsanschluß von ihm aufnimmt und in das CAN-Modul (30) ein Signal eingibt, das aus dem Daten ausgangsanschluß von ihm ausgegeben wird, wobei
Ausgangsanschlüsse der ersten und zweiten getakteten Inverter (G32, G33) miteinander verbunden sind und ein Signal, das aus diesen Ausgangsanschlüssen ausge geben wird, in einen Takteingangsanschluß des D- Flipflops (F31) eingegeben wird.
10. CAN-Controller, der aufweist:
eine Mehrzahl von CAN-Modulen (46, 47), von denen je des das Ausführen von verschiedenen Funktionen be wirkt, die in Übereinstimmung mit einem CAN-Protokoll vorbereitet sind; und
eine interne Kommunikationseinheit (45), die zwischen mindestens zwei CAN-Modulen der Mehrzahl von CAN-Mo dulen (46, 47) vorgesehen ist, die Signale, die se riellen Signalen entsprechen, die von einem CAN-Bus aufgenommen werden, auf der Grundlage der seriellen Signale erzeugt, die aus den jeweiligen CAN-Modulen (46, 47) zu dem CAN-Bus ausgegeben werden, und die das erzeugte Signal in Übereinstimmung mit dem Auf nehmen eines Steuersignals (D) in die jeweiligen CAN- Module (46, 47) eingibt.
eine Mehrzahl von CAN-Modulen (46, 47), von denen je des das Ausführen von verschiedenen Funktionen be wirkt, die in Übereinstimmung mit einem CAN-Protokoll vorbereitet sind; und
eine interne Kommunikationseinheit (45), die zwischen mindestens zwei CAN-Modulen der Mehrzahl von CAN-Mo dulen (46, 47) vorgesehen ist, die Signale, die se riellen Signalen entsprechen, die von einem CAN-Bus aufgenommen werden, auf der Grundlage der seriellen Signale erzeugt, die aus den jeweiligen CAN-Modulen (46, 47) zu dem CAN-Bus ausgegeben werden, und die das erzeugte Signal in Übereinstimmung mit dem Auf nehmen eines Steuersignals (D) in die jeweiligen CAN- Module (46, 47) eingibt.
11. CAN-Controller nach Anspruch 10, bei dem die interne
Kommunikationseinheit (45) das erzeugte Signal in je
des CAN-Modul (46, 47) eingibt, wenn das Steuersignal
einen Testbetrieb anzeigt.
12. CAN-Controller nach Anspruch 10, bei dem die interne
Kommunikationseinheit (45) aufweist:
ein negiertes UND-Gatter (G41), das die seriellen Signale, die aus der Mehrzahl von CAN-Modulen (46, 47) zu den CAN-Bussen ausgegeben werden, an einem je weiligen Eingangsanschluß aufnimmt;
einen Inverter (G42), der ein Ausgangssignal des ne gierten UND-Gatters (G41) aufnimmt und ein invertier tes Signal dieses Ausgangssignals ausgibt; und
einen Tristate-Puffer (G43, G44), der das invertierte Signal, das aus dem Inverter (G41) ausgegeben wird, an einem Eingangsanschluß von ihm aufnimmt und ein Signal, das aus einem Datenausgangsanschluß von ihm ausgegeben wird, in Übereinstimmung mit dem Steuer signal (D) in jedes CAN-Modul /$&; $/) eingibt.
ein negiertes UND-Gatter (G41), das die seriellen Signale, die aus der Mehrzahl von CAN-Modulen (46, 47) zu den CAN-Bussen ausgegeben werden, an einem je weiligen Eingangsanschluß aufnimmt;
einen Inverter (G42), der ein Ausgangssignal des ne gierten UND-Gatters (G41) aufnimmt und ein invertier tes Signal dieses Ausgangssignals ausgibt; und
einen Tristate-Puffer (G43, G44), der das invertierte Signal, das aus dem Inverter (G41) ausgegeben wird, an einem Eingangsanschluß von ihm aufnimmt und ein Signal, das aus einem Datenausgangsanschluß von ihm ausgegeben wird, in Übereinstimmung mit dem Steuer signal (D) in jedes CAN-Modul /$&; $/) eingibt.
13. CAN-Controller nach Anspruch 12, bei dem die interne
Kommunikationseinheit (45) mit einem negierten ODER-
Gatter anstelle des negierten UND-Gatters (G41) aus
gestattet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11184291A JP2001016234A (ja) | 1999-06-29 | 1999-06-29 | Canコントローラおよびcanコントローラを内蔵したワンチップ・コンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10031649A1 true DE10031649A1 (de) | 2001-01-18 |
Family
ID=16150768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10031649A Ceased DE10031649A1 (de) | 1999-06-29 | 2000-06-29 | Can-Controller und Einchip-Computer mit einem eingebauten Can-Controller |
Country Status (3)
Country | Link |
---|---|
US (1) | US6636100B1 (de) |
JP (1) | JP2001016234A (de) |
DE (1) | DE10031649A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102937791A (zh) * | 2012-10-26 | 2013-02-20 | 广东志高空调有限公司 | 一种空调器的高效复用电路及其控制方法 |
CN104460413A (zh) * | 2014-10-28 | 2015-03-25 | 宁夏天纵泓光余热发电技术有限公司 | 隧道安全控制系统 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7296312B2 (en) * | 2002-09-06 | 2007-11-20 | Hill-Rom Services, Inc. | Hospital bed |
AU2744701A (en) | 1999-12-29 | 2001-07-09 | Hill-Rom Services, Inc. | Hospital bed |
JP4803891B2 (ja) * | 2001-03-09 | 2011-10-26 | キヤノン株式会社 | シリアル通信装置,シリアル通信方法,シリアル通信のための記憶媒体およびプログラム |
EP1251530A3 (de) * | 2001-04-16 | 2004-12-29 | Shipley Company LLC | Dielektrisches Laminat für einen Kondensator |
JP2003098044A (ja) * | 2001-09-25 | 2003-04-03 | Sanshin Ind Co Ltd | 船舶の検査装置、船舶の検査システム |
US9098816B2 (en) * | 2009-01-14 | 2015-08-04 | GM Global Technology Operations LLC | Message loss prevention in can systems |
JP2012235427A (ja) * | 2011-05-09 | 2012-11-29 | Denso Corp | バスコントローラの接続方法および通信システム |
US8737426B1 (en) * | 2013-03-15 | 2014-05-27 | Concio Holdings LLC | High speed embedded protocol for distributed control system |
US9432488B2 (en) | 2013-03-15 | 2016-08-30 | Concio Holdings LLC | High speed embedded protocol for distributed control systems |
US9419737B2 (en) | 2013-03-15 | 2016-08-16 | Concio Holdings LLC | High speed embedded protocol for distributed control systems |
EP2873400B1 (de) | 2013-11-18 | 2018-01-31 | Völker GmbH | Personentragevorrichtung |
CN104360610A (zh) * | 2014-08-15 | 2015-02-18 | 杭州可靠性仪器厂 | 基于avr单片机的多功能测试系统的控制平台 |
DE112015004473T5 (de) | 2014-09-30 | 2017-07-06 | Concio Holdings LLC | Bestätigen der datengenauigkeit in einem verteilten steuerungssystem |
US9892073B1 (en) | 2014-10-06 | 2018-02-13 | Master Lock Company Llc | Bus addressing systems and methods using repurposed bits |
US10326865B2 (en) | 2015-03-24 | 2019-06-18 | Concio Holdings LLC | Filter or bridge for communications between CAN and CAN-FD protocol modules |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3546662C3 (de) | 1985-02-22 | 1997-04-03 | Bosch Gmbh Robert | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
DE3719283A1 (de) | 1987-06-10 | 1988-12-22 | Bosch Gmbh Robert | Verfahren zur lokalisierung defekter stationen in lokalen netzwerken und dazugehoeriger schnittstellencontroller |
DE3722415A1 (de) | 1987-07-07 | 1989-01-19 | Bosch Gmbh Robert | Einrichtung zur potentialfreien uebertragung von informationen |
DE3826774A1 (de) | 1988-08-06 | 1990-02-08 | Bosch Gmbh Robert | Netzwerkschnittstelle |
JP2677693B2 (ja) | 1989-02-17 | 1997-11-17 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | コンピュータネットワークの監視方法 |
US5216674A (en) | 1989-02-17 | 1993-06-01 | Robert Bosch Gmbh | Method of and device for bringing a network interface out of a sleep mode into a wake-up state |
DE3927968A1 (de) | 1989-08-24 | 1991-02-28 | Bosch Gmbh Robert | Verfahren zur datenuebertragung ueber einen seriellen datenbus in verteilten systemen |
DE3928537A1 (de) | 1989-08-29 | 1991-03-07 | Bosch Gmbh Robert | Verfahren zur fehlererkennung und/oder fehlerlokalisation bei datenuebertragungen |
JPH03171234A (ja) | 1989-11-30 | 1991-07-24 | Seiko Epson Corp | クロック同期式記憶回路 |
DE4108709B4 (de) | 1991-03-16 | 2007-02-22 | Robert Bosch Gmbh | Empfangskomparator |
DE4108610A1 (de) | 1991-03-16 | 1992-09-17 | Bosch Gmbh Robert | Senderendstufe |
DE4129205A1 (de) | 1991-03-28 | 1992-10-01 | Bosch Gmbh Robert | Verfahren zum aufbau von botschaften fuer den datenaustausch und/oder fuer die synchronisation von prozessen in datenverarbeitungsanlagen |
JP2705709B2 (ja) * | 1991-06-17 | 1998-01-28 | 大日本スクリーン製造株式会社 | データの時分割転送装置 |
US5499336A (en) | 1991-08-16 | 1996-03-12 | Robert Bosch Gmbh | Monitoring a computer network |
DE4131133B4 (de) | 1991-09-19 | 2005-09-08 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Austausch von Daten in Datenverarbeitungsanlagen |
DE4213134B4 (de) | 1992-04-21 | 2006-03-02 | Robert Bosch Gmbh | Netzwerkschnittstelle mit Wiederzuschaltvorrichtung zum schnelleren Verlassen eines passiven Zustandes |
US5412663A (en) | 1993-08-20 | 1995-05-02 | Advanced Micro Devices, Inc. | Apparatus for synchronizing asynchronous circuits for testing operations |
US5553070A (en) * | 1994-09-13 | 1996-09-03 | Riley; Robert E. | Data link module for time division multiplexing control systems |
US6072796A (en) * | 1995-06-14 | 2000-06-06 | Avid Technology, Inc. | Apparatus and method for accessing memory in a TDM network |
-
1999
- 1999-06-29 JP JP11184291A patent/JP2001016234A/ja active Pending
- 1999-11-29 US US09/449,476 patent/US6636100B1/en not_active Expired - Fee Related
-
2000
- 2000-06-29 DE DE10031649A patent/DE10031649A1/de not_active Ceased
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102937791A (zh) * | 2012-10-26 | 2013-02-20 | 广东志高空调有限公司 | 一种空调器的高效复用电路及其控制方法 |
CN104460413A (zh) * | 2014-10-28 | 2015-03-25 | 宁夏天纵泓光余热发电技术有限公司 | 隧道安全控制系统 |
Also Published As
Publication number | Publication date |
---|---|
JP2001016234A (ja) | 2001-01-19 |
US6636100B1 (en) | 2003-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10031649A1 (de) | Can-Controller und Einchip-Computer mit einem eingebauten Can-Controller | |
DE69432587T2 (de) | Verzögerungsleitungsseparator für datenbus | |
DE3709032C2 (de) | ||
DE2349377C2 (de) | Schaltwerk zur Durchführung von Datenverarbeitungsoperationen | |
EP0190554B1 (de) | Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen | |
DE112006002097T5 (de) | Vorsehen genauer Zeitsteuerung zwischen mehreren standardisierten Prüfinstrumentenchassis | |
DE10349600A1 (de) | Verfahren zur Überprüfung von Leitungsfehlern in einem Bussystem und Bussystem | |
DE19808988B4 (de) | Target-Eingabe/Ausgabesystem zum Koppeln eines auf Hardwarelogik basierenden Emulators an ein Target-System | |
DE10346559A1 (de) | Dateninvertierungsschaltung und Halbleitervorrichtung | |
DE2914678C2 (de) | Verfahren zum Prüfen einer asynchron arbeitenden digitalen Schaltung und Prüfgerät zur Durchführung des Verfahrens | |
DE19957613B4 (de) | Synchronisierungsschaltung zum Konvertieren eines asynchronen Impulssignals in ein synchrones Impulssignal | |
DE602004008080T2 (de) | Mit einer Quelle synchrone Abtastung | |
DE4344294A1 (de) | Vorrichtung und Verfahren zum Testen der Funktion einer integrierten Schaltung | |
DE3123448A1 (de) | Anordnung zur steuerung des buszugriffs einer vielzahl von einen bus benutzenden einrichtungen in einem mit zumindest einem optischen mischer als passives bussystem aufgebauten netzwerk, insbesondere fuer mehrrechnersysteme | |
DE3237221A1 (de) | Logikanalysator | |
DE19718467A1 (de) | Frequenzunabhängige Abtastkette | |
DE19811591C2 (de) | Taktsignal modellierende Schaltung mit negativer Verzögerung | |
DE102014101141A1 (de) | Empfängerarchitektur | |
DE112008001143T5 (de) | Serialisierung von Daten in einer Multi-Chip-Busimplementierung | |
EP1148647A2 (de) | Schaltungsanordnung zum Empfang von wenigstens zwei digitalen Signalen | |
DE2423195A1 (de) | Wartungsvorrichtung | |
DE19948904C1 (de) | Schaltungszelle mit eingebauter Selbsttestfunktion und Verfahren zum Testen hierfür | |
EP1430320A2 (de) | Elektronischer baustein und verfahren zu dessen qualifizierungsmessung | |
DE10122702C2 (de) | Verfahren und Vorrichtung zum Erzeugen eines zweiten Signals mit einem auf einem zweiten Takt basierenden Takt aus einem ersten Signal mit einem ersten Takt | |
DE19521404A1 (de) | Mikrocomputer mit eingebauter serieller Eingabe-Ausgabe-Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |