CS245686B1 - Aktivní jednotka mezisbšrnicového styku - Google Patents

Abstract

Řešeni se týká aktivní jednotky uskutečňující provozní spojení mezi dvěma sběrnicemi, jez přísluší bud jedinému velkému počítači, nebo dvěma počítačům. Tohoto cíle se dosahuje aplikací samostatného procesoru k tomuto účelu kromě standardní přizpůsobovací logiky, jež realizuje u každé sběrnice, jíž přísluší, převod signálů sběenice na vstupní, výstupní a řídící signály spojovací cesty mezi přizpůsobovacími obvody a procesorem. Podstata řešení je v přihlášce definována ve čtyřech bodech definice doplněných šesti obrázky. Z těchto obrázků řešení tfejlépe charakterizuji obr. 2 a 4. Zapojení může být využito ka spojení střediskového počítače se satelitními minipočítači nebo mikropočítači, ve funkci mezikanálového adaptéru jednoho nebo dvou střediskových počítačů a ke spojení mezi některou ze standardních vstupních/výs- tupních sběrníc a vnitřní sběrnicí počítače.

Description

Vynález se týká aktivní jednotky mezisběrnicového styku umožňující spojení mezi vstupními/výstupními a jinými sběrnicemi dvou počítačů, nebo mezi dvěma vstupními/výstupními sběrnicemi - kanály jediného velkého počítače.

Dosud známá uspořádání a zapojení jednotek mezisběrnicového styku, jako je např. adaptér kanál-kanál střediskových počítačů, jsou řečeny na principech pevně zapojené logiky, tj. hradlových polí, klopných obvodů a registrů, rozdělených případně na několik relativně samostatných částí vykonávajících předepsané styčné i řídicí operace obou sběrnic podlá navržených pevně stanovených logických schémat. Nedostatkem tohoto řešení je jednak ýelká složitost dosud užívaných pasivních jednotek mezisběrnicového styku, potíže s variabilitou j§jich funkcí a nedostatek prostředků k zabezpečení detekce poruch.

Tyto nedostatky jsou odstraněny aktivní jednotkou mezisběrnicového styku podle vynálezu obsahující přizpůsobovací logiku první sběrnice a přizpůsobovací logiku druhé sběrnice, jehož podstata spočívá v tom, že jednotka obsahuje dále procesor spojený prostřednictvím první spojovací cesty s přizpůsobovací logikou první sběrnice a prostřednictvím druhé spojovací cesty s přizpůsobovací logikou druhé sběrnice.

Podle jedné z možných variant aktivní jednotky mezisběrnicového styku podle vynálezu je součástí řídicích obvodů procesoru logika sběrnicového řízení připojená svými sběrnicovýei vstupy k vstupnímu řídicímu vedeni spojovacích cest mezi přizpůsobovací logikou první sběrnice a druhé sběrnice a procesorem, svými řídícími vstupy k řídicímu programovému vedení, jehož zdrojem je řídicí paměí procesoru, svými sběrnicovými výstupy k řídicímu vedení spojovacích cest mezi přizpůsobovací logikou první sběrnice a druhé sběrnice a svým řídicím výstupem k adresovým obvodům řídicích obvodů procesoru a k adresovým obvodům ari.tmetickopaměíové části procesoru.

V jiné variantě jsou součástí řídicích obvodů procesoru pamětové obvody sběrnicové volby připojené svým řídicím vstupem k řídicímu programovému vedení, svým prvním adresovým výstupem k výstupnímu řídicímu vedení přizpůsobovací logiky první sběrnice a svým druhým adresovým výstupem k výstupnímu řídicímu vedení druhé sběrnice.

V další variantě jsou součástí řídicích obvodů procesoru přepínací obvody připojené svými prvními přepínacími vstupy k spojovací cestě mezi přizpůsobovací logikou první sběrnice a procesorem, svými druhými přepínanými vstupy k spojovací cestě mezi přizpůsobovací logikou druhé sběrnice a procesorem, svými řídicími vstupy k řídicímu programovému vedení a svými výstupy k informačním vstupům aritmetickopaměíové části procesoru.

Předností uvedeného uspořádáni a zapojení aktivní jednotky mezieběrnicového styku, docílené uplatněním procesorové techniky, jsou kromě podstatně zjednodušené struktury obvodů umožněné použitím mikroprocesorových integrovaných obvodů v procesoru všechny známé výhody vyplývající z možnosti zaprogramování většiny požadovaných spojovacích a řídicích akcí relativně snadná realizace podstatných změn v průběhu, podmínkách a parametrech těchto akcí, využití jednotného obvodového řešení pro různé typy sběrnic a možnost doplnit požadované funkce jednotky důležitými pomocnými funkcemi usnadňujícími detekci a lokalizaci poruch.

Přiklad možného provedení vynálezu je znázorněn na připojených výkresech, kde obr. 1 znázorňuje blokové schéma pasivní jednotky mezisběrnicového styku řešené známým a běžně používaným způsobem, obr.2 představuje základní blokové schéma aktivní jednotky mezisběrnlcového styku podle vynálezu, obr. 3 znázorňuje spojení přizpůsobovacích logik obou sběrnic a procesorem a základní části procesoru, obr. 4 znázorňuje uspořádání řídicí části procesoru a její spojení se vstupním a výstupním vedením přizpůsobovacích logik obou sběrnic, na obr. 5 je znázorněno zapojení pamáíových obvodů sběrnicové volby a na obr. 6 je znázorněno zapojení přepínacích obvodů, jež mohou být podle některých variant vynálezu součástí řídicích obvodů procesoru.

Na obr. 1 je blokové schéma pasivní jednotky mezisběrnicového styku řešené známým a běžně používaným způsobem. Jednotka je řešena formou pevně zapojené logické soustavy složené ze tří částí: z přizpůsobovacích logik 1 0. 20 obou sběrnic J, 2, jejichž spojení je základní funkcí jednotky a ze styčné logiky J.

Příklad základního uspořádání aktivní jednotky mezisběrnicového styku podle vynálezu na obr. 2 ukazuje, že při tomto uspořádání je styčná logika X jednotky nahražena procesorem i připojeným k přizpůsobovací logice 10 první sběrnice i prostřednictvím první spojovací cesty 11 a k přizpůsobovací logice 20 druhé sběrnice 2 prostřednictvím druhé spojovací cesty 21.

Složení obou spojovacích cest 11 a 21 je znázorněno na obr. 3 spolu s jejich připojením k základním částem procesoru 4 - aritmetickopamětové části 41 a k řídicím obvodům 42. Obě spojovací cesty JJ, 21 jsou podle příkladu na obr.4 složeny ze vstupního informačního vedení 1_2, 22, ^ze vstupního řídicího vedeni JJ, 23. z výstupního informačního vedení 1 5. 25 a z výstupního řídicího vedeni Ji, 24. Všechna vstupní vedení 12. Ji, 22. 23 jsou podle tohoto příkladu připojena k informačním vstupům 411 aritmetickopamětové části 41 procesoru 1 a vstupní řídicí vedení Ji, 23 navíc k vstupům 51 řídicích obvodů 42 procesoru £.

Zdrojem výstupních informačních vedeni Ji, 25 obou spojovacích cest JJ, 21 jsou informač ní výstupy 412 aritmetickopamětové čésti 41 procesoru £. Tyto informační výstupy jsou navíc připojeny i k vstupům 53 řídicích obvodů 42 procesoru 4. Tyto řídicí obvody £2 jsou navíc na svých výstupech 52 zdrojem výstupních řídicích vedení J£, 24 obou spojovacích cest.

«

Základní strukturu řídicích obvodů 42 procesoru £ a způsob jejich připojení k aritaetickopaměíové části 41 procesoru Jak oběma spojovacím cestám JJ, 21 znázorňuje obr. 4.

Podle uvedeného příkladu jednoho provedení vynálezu je součástí řídicích obvodů 42 procesoru 4 řídicí pamět 422. jež je zdrojem pro řídicí programové vedení 40, adresové obvody 421 a logika 43 sběrnicového řízení připojená svými sběrnicovými vstupy 431 k vstupnímu řídicímu vedení JJ, 23 obou spojovacích cest JJ, 21, svými řídicími vstupy 432 k řídicímu programovému vedení 40, svými sběrnicovými výstupy 434 k řídicímu vedení J£, 2i obou spojovacích cest JJ, 21 a svým řídicím výstupem 433 k adresovým obvodům 421 řídicích obvodů 42 procesoru 40 a k adresovým obvodům 411 aritmetickopamětové části 41 procesoru £.

Podle příkladu na obr. 5 mohou být podle jedné varianty aktivní jednotky mezisběrnicového styku podle vynálezu součástí řídicích obvodů 42 procesoru J pamětové obvody 44 sběrnicové volby. Jejich řídicí vstup 440 je připojen k řídicímu programovému vedení £J>, a svými adresovými výstupy 441. 442 k výstupním řídicím vedením 14, 2£ spojovacích cest JJ, 21.

Další součástí řídicích obvodů procesoru J mohou být podle obr. 6 přepínací obvody 45 uplatněné k přepínaní výstupů 452 mezi vstup^ 451 připojenými k spojovací cestě JJ a vstupy 452 připojenými k spojovací cestě 21 na základě signálů z řídicího programového vedení £0 připojeného k řídicím vstupům 450. Výstupy 452 jsou připojeny k informačním vstupům 411 aritmetickopamětové části 41 procesoru £.

Uspořádání a zapojení aktivní jednotky meziprocesorového styku podle vynálezu je možno s výše uvedenými výhodami uplatnit ke styku mezi vstupními/výstupními sběrnicemi stejného typu jednoho nebo dvou počítačů, dále k přizpůsobení mezi sběrnicemi různého druhu a ke spojení dvou počítačů stejného nebo různého typu.

Claims (4)

1. Aktivní jednotka mezisběrnicového styku obsahující přizpůsobovací logiku první sběrnice a přizpůsobovací logiku druné sběrnice, vyznačující se tím, že obsahuje procesor (4) spojený prostřednictvím první spojovací eesty (11) s přizpůsobovací logikou (10) první sběrnice (1) a prostřednictvím druhé spojovací eesty (21) s přizpůsobovací logikou (20) druhé sběrnice (2).

2. Aktivní jednotka podle bodu 1 vyznačují se tím, že součástí řídicích obvodů (42) procesoru (4) ja logika (43) sběrnicového řízení připojené svými sběrnicovými vstupy (431) k vstupnímu řídicímu vedení (13,' 23) spojovacích cest (11, 12) mezi přizpůsobovací logikou (10, 20) první sběrnice (1) a druhé sběrnice (2) a procesorem (4), svými řídicími vstupy (432) k řídicímu programovému vedení (40), jehož zdrojem je řídicí paměí (422) procesoru (4), svými sběrnicovými výstupy (434) k výstupnímu řídicímu vedení (14, 24) spojovacích cest (11, 12) mezi přizpůsobovací logikou (10, 20) první sběrnice (1) a druhé sběrnice (2) a svým řídicím výstupem (433) k adresovým obvodem (431) řídicích obvodů (42) procesoru (40) a kaadresovýa obvodům (411) aritmetickopamělové části (41) procesoru (4).

3. Aktivní jednotka podle bodů 1 a 2, vyznačující se tím, že součásti řídicích obvodů (42) procesoru (4) jsou pamělové obvody (44) sběrnicové volby připojené svým řídicím vstupe· (440) k řídicímu programovému vedení (40), svým prvním adresovým výstupem (441) k výstupnímu řídicímu vedení (14) přizpůsobovací logiky (10) první sběrnice (1) a svým druhým adresovým výstupem (442) k výstupnímu řídicímu vedení (24) přizpůsobovací logiky (20) druhé sběrnice (2).

4. Aktivní jednotka podle bodů 1 až 3, vyznačující ee tím, že součástí řídicích obvodů (42) procesoru (4) jsou dále přepínací obvody (45) připojené svými prvními přepínací vstupy (451) k spojovací cestě (11) mezi přizpůsobovací logikou (10) první sběrnice (1), a procesorem (4) svými druhými přepínacími vstupy (452) k spojovací cestě (21) mezi přizpůsobovací logikou (20) druhé sběrnice (2) a procesorem (4), svými řldiclmá vstupy (450) k řídicímu programovému vedení (40), a svými výstupy (452) k informačním vstupům (411) aritmeticko pamělové části (41) procesoru (4).