JPH0277986A - 半導体集積回路及びエミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明はマイクロコンピュータのような半導体集積回路
及びエミュレータに関し、例えばターゲットシステムに
実装されたターゲットマイクロコンピュータをそのまま
にした状態での当該ターゲットシステムの検査や修理に
適用して有効な技術に関するものである。

〔従来技術〕

マイクロコンピュータ応用機器（以下単にターゲットシ
ステムとも記す）の開発において、そのシステムデバッ
グやシステム評価を行うためのエミュレータは、ターゲ
ットシステムのためのマイクロコンピュータもしくマイ
クロプロセッサ（以下単にターゲットマイクロコンピュ
ータとも記す）の機能を代行しながらソフトウェアデバ
ッグもしくはシステムデバッグを支援する。

エミュレータは、ターゲットマイクロコンピュータと同
等のマイクロコンピュータやプロセッサ（エミュレーシ
ョンプロセッサ）を備え、ターゲットシステムにおける
ターゲットマイクロコンピュータ搭載領域にコネクタや
ケーブルを介してインタフェースされ、このターゲット
マイクロコンピュータにソフトウェアデバッグ対象とさ
れるプログラムを実行させてターゲットシスムを代行制
御する。このとき、デバッグ対象プログラムの内容を任
意に変更したりして、その制御状態をトレースし、所定
のブレークポイントでそのトレース結果を確認可能にし
ながらターゲットシステムのソフトウェアデバッグを支
援する。

尚、エミュレータについて記載された文献の例としては
１９８７年６月に日経マグロウヒル社発行の「日経デー
タプロマイコンＪＭＣ２−３１０−００１〜０１２のｒ
マイコン開発用システムＪがある。

〔発明が解決しようとする課題〕 本発明者は完成されたマイクロコンピュータシステムの
検査や修理にエミュレータを利用することについて検討
した。エミュレータをシステムの修理や検査に利用する
ことができれば、テスタやシンクロスコープによりパス
や信号線の状態をモニタして調べたりするよりも、エミ
ュレータが持つエミュレーション機能やトレース機能さ
らにはブレークポイント制御機能により、異常や故障個
所の発見を容易且つ確実に行うことができる。

ところで、エミュレータはマイクロコンピュータシステ
ムに含まれるターゲットマイクロコンピュータの代わり
に当該システムを代行制御しながらシステムデバッグを
可能とするものであるから、エミュレータを用いる場合
には一般的にターゲットマイクロコンピュータをシステ
ムの配線基板から取り外さなければならない。−旦配線
基板に実装されたマイクロコンピュータを取り外すこと
は容易ではなく、仮りに当該マイクロコンピュータに異
常がなければ再びそのマイクロコンピュータを実装し直
さなければならず、その操作には手間がかかる。そこで
、本発明者はターゲットマイクロコンピュータの外部端
子に直接結合可能なコネクタをインタフェースケーブル
の先端部に取付けることを検討したが、単にそれだけで
は、エミュレーション動作に際してターゲットマイクロ
コンピュータから出力される信号とエミュレータから出
力される信号が競合して、実質的にシステムデバッグを
行うことができないという問題点のあることを見出した
。

本発明の目的は、コンピュータシステムの検査や修理に
際して当該システムの配線基板から取り外すことなくエ
ミュレータなどのシステム開発支援装置を利用可能とす
るデータ処理用の半導体集積回路を提供することにある
。さらに本発明の別の目的はそのような半導体集積回路
を含むマイクロコンピュータシステムの検査や修理に最
適なエミュレータを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、外部出力端子を選択的に高出力インピーダン
ス状態に制御し得る論理ゲート部と、これら全ての論理
ゲート部を共通に制御し得る外部制御端子を設けて半導
体集積回路を構成する。

また、そのような半導体集積回路によってマイクロコン
ピュータを構成するとき、当該マイクロコンピュータを
含むシステムのデバッグに利用しえるエミュレータに、
斯るマイクロコンピュータの外部端子に着脱可能なコネ
クタを備えたインタフェースケーブルと、上記マイクロ
コンピュータの上記外部制御端子に対し全ての外部出力
端子を高出力インピーダンス状態に制御する制御信号出
力機能を設けるものである。

〔作　用〕

上記した手段によれば、マイクロコンピュータのような
上記半導体集積回路がシステムに実装されているとき上
記外部制御端子には内部動作に従って全ての外部出力端
子の信号出力動作を制御可能にするレベルの制御信号が
システム側から供給される。エミュレータを利用してシ
ステムを検査したり修理するに当っては、その半導体集
積回路を配線基板に実装したままエミュレータのインタ
フェースケーブルを当該半導体集積回路の外部端子に結
合する。このとき上記外部制御端子には、システム上に
おいて、もしくはエミュレータから、最初のレベルとは
逆の論理レベルが与えられ、上記半導体集積回路の外部
出力端子は高出力インピーダンス状態に制御される。こ
れにより、マイクロコンピュータをシステムの配線基板
から取り外さずに、しかも、エミュレーション動作に際
してターゲットマイクロコンピュータから出力される信
号とエミュレータから出力される信号の競合を回避して
、完成されたマイクロコンピュータシステムに対し、エ
ミュレータを利用した検査や修理を可能とする。

〔実施例〕

第１図には本発明の一実施例に係るエミュレータの要部
とマイクロコンピュータの外観が示される。第１図にお
いて２０は適宜のマイクロコンピュータシステムであり
、このマイクロコンピュータシステムは、図示しない配
線基板にマイクロコンピュータ２１が搭載されて完成さ
れたものとされる。

先ず、上記マイクロコンピュータ２１は、特に制限され
ないが、デュアル・イン・ライン・パッケージ２２を備
え、このパッケージ２２から複数の外部端子Ｐ１〜Ｐｎ
が外に露出されている。このマイクロコンピュータ２１
は、外部出力端子（外部入出力端子を含む）を選択的に
高出力インピーダンス状態に制御し得る論理ゲート部を
内蔵すると供に、全ての論理ゲート部を共通に制御し得
る信号を外部から与えるための外部制御端子Ｐｉを有す
る。

上記論理ゲート部は、特に制限されないが、第２図に示
されるトライステート型の出力バッファ２３に含まれて
いる。第２図には、１つの外部出力端子ＰＯに対応する
構成例が示されている。この出力バッファ２３は、特に
制限されないが、回路の電源端子Ｖｄｄと接地端子Ｖｓ
ｓとの間に直列接続された１対のｎチャンネル型ＭＯ８
ＦＥＴＱｌ、Ｑ２を出力段として備え、斯るＭＯ３ＦＥ
ＴＱＩ、Ｑ２の結合ノードが外部出力端子Ｐａに接続さ
れている。上記ＭＯ５ＦＥＴＱＩ、Ｑ２に対するスイッ
チ制御論理は、特に制限されないが。

各ＭＯ８ＦＥＴＱＩ、Ｑ２のゲート電極に出力端子が結
合された３人力型のノアゲート２４，２５が行う。本実
施例ではそれらノアゲート２４，２５が上記論理ゲート
部を兼ねる。ノアゲート２４の第１の入力端子には出力
すべき内部データＤの反転レベルがインバータ２６を介
して供給され、ノアゲート２５の第１の入力端子には上
記内部データＤが供給される。そしてノアゲート２４．
２５の夫々の第２の入力端子には、マイクロコンピュー
タ２１の内部動作に従ってデータを出力させるか或いは
高出力インピーダンス状態にするかの制御を行う制御信
号φ０が供給される。さらに、ノアゲート２４．２５の
夫々の第３の入力端子は上記外部制御端子Ｐｉに結合さ
れている。尚、図示しないその他の出カバソファや人出
力バッファにおける出力部も第２図と同様に構成するこ
とができ、その場合に外部制御端子Ｐｉは夫々の出力バ
ッファや入出力バッファにおける出力部に共通利用され
る。

第１図に示されるようにマイクロコンピュータ２１がマ
イクロコンピュータシステム２０に実装された状態にお
いて、上記外部制御端子Ｐｉは、高抵抗２７を介して接
地端子Ｖｓｓに接続され、ローレベルの信号が供給され
ている。この状態において、第２図に示される出力バッ
ファ２３によって代表される全ての出力バッファや入出
力バッファにおける出力部は、制御信号φ０によって代
表される各種内部制御信号によりその出力動作が制御さ
れる０例えば制御信号φ０がローレベルにされると、内
部データＤのレベルに呼応する論理の出力信号が外部出
力端子Ｐｏに与えられ、また。

制御信号φ０がハイレベルにされると、内部データＤの
レベルに拘りなく外部出力端子ＰＯは高出力インピーダ
ンス状態に制御される。

第１図に要部が示されるエミュレータは、マイクロコン
ピュータ２１をシステム２０に実装したままでエミュレ
ーションを可能とするものである。

このエミュレータは、開発段階のシステムデバッグもし
くはソフトウェアデバッグを行うエミュレータと基本的
に変わるものではなく、第１図に示されるように、上記
マイクロコンピュータ２１の外部端子Ｐ工〜Ｐｎに着脱
可能なコネクタ３０が、エミュレーションボッド３から
引き出されたインタフェースケーブル２の先端部に設け
られると供に、上記マイクロコンピュータ２１の外部制
御端子Ｐｉに対し全ての外部出力端子を高出力インピー
ダンス状態に制御するための電源端子Ｖｄｄレベルに呼
応するようなハイレベルの制御信号φｈ２を出力する機
能がエミュレーションボッド３に設けられている。

上記コネクタ３０は、特に制限されないが、ベース３１
の長手方向両側に、マイクロコンピュータ２１の外部端
子Ｐ１〜Ｐｎと１対１対応される接続リードＣＲ１〜Ｃ
Ｒｎを電気的に夫々絶縁して回動自在に枢支し、左右の
接続リード群を、その上端部に介在させた圧縮コイルス
プリング３２の弾発力にて拡開する方向に付勢して成る
。上記各接続リードＣＲ１〜ＣＲｎの先端部には外部端
子Ｐ１〜Ｐｎを外側から挾み込み可能な２股の切欠部３
３が形成され、これら切欠部３３で外部端子Ｐ１〜Ｐｎ
を挾み込んだ接続リードＣＲ工〜ＣＲｎが圧縮コイルス
プリング３２の作用で互いに対向する方向に弾発付勢さ
れることにより、接続リードＣＲ，〜ＣＲｎが外部端子
Ｐ１〜Ｐｎに１対１対応で電気的に接続される。コネク
タ３ｏを外部端子Ｐ工〜Ｐｎから離脱させるときには圧
縮コイルスプリング３２の弾発力に抗する力を左右の接
続リード群に与えてやればよい。尚、上記各接続リード
ＣＲ１〜ＣＲｎはインタフェースケーブル２の信号線に
個別的に結合されている。

第３図にはエミュレータ全体の構成が概略的に示されて
いる。

第３図に示されるエミュレータは、特に制限されないが
、インタフェースケーブル２の中間に配置したエミュレ
ーションボッド３に、ターゲットマイクロコンピュータ
即ち本実施例に従えばマイクロコンピュータ２１と同等
の制御機能や周辺機能を持つエミュレーションプロセッ
サ４を備え、そのインタフェースケーブル２の先端部に
は上記コネクタ３０が設けられている。このエミュレー
ションプロセッサ４は、特に制限されないが、ターゲッ
トマイクロコンピュータとしてのマイクロコンピュータ
２１の論理を所望に追加変更してエミュレータ本体６と
信号をやりとりしながらターゲットシステムとしてのマ
イクロコンピュータシステム２０を代行制御可能に構成
されている。

上記エミュレータ本体６にはターゲットシステムとして
のマイクロコンピュ−タシステム２０とエミュレーショ
ンプロセッサ４とがやりとりする情報やエミュレーショ
ンプロセッサ４の内部状態に応する情報がインタフ血−
スケーブル２を介してエミュレーションバス１ｏに与え
られ、また、このエミュレーションバス１ｏを介してエ
ミュレーションのための各種制御信号や情報がエミュレ
ーションプロセッサ４に与えられるようになっている。

エミュレーションバス１０には、マイクロコンピュータ
システム２０におけるデータメモリやプログラムメモリ
を代行するためのＲＡＭで成るエミュレーションメモリ
１１と、エミュレーションプロセッサ４の制御状態やエ
ミュレーションバス１０の状態を監視してその状態が予
め設定されている状態に到達したときにエミュレーショ
ン動作をブレークするためのブレークコントロール回路
１２と、エミュレーションバス１０に与えられるデータ
やアドレスさらには制御情報を逐次トレースして蓄える
トレース回路１３などが夫々結合される。上記エミュレ
ーションメモリ１１、ブレークコントロール回路１２．
及びトレース回路１３は、コントロールバス１５を通じ
てコントロールプロセッサ１６の制御を受けるようにな
っている。

上記コントロールバス１５は、ホストインタフエ−ス回
路１７を介してシステム開発装置１８と接続される。

次に上記実施例の動作を説明する。

マイクロコンピュータシステム２０が正規に動作される
ときには上記外部制御端子Ｐｉは高抵抗２７を介して接
地端子Ｖｓｓからローレベルの信号が与えられる。この
状態において、マイクロコンピュータ２１に含まれる出
力バッファ２３によって代表される全ての出力バッファ
や入出力バッファの出力部は制御信号φ０によって代表
される内部制御信号によりその出力動作が制御され、マ
イクロコンピータ２１はプログラムに従った正規の出力
動作を行う。

また、完成された上記マイクロコンピュータシステム２
０を製造過程において検査したり、稼働後の不調により
マイクロコンピュータシステム２０を修理する場合には
、コネクタ３０の接続り−ドＣＲ，〜ＣＲｎをマイクロ
コンピュータ２１の外部端子Ｐ１〜ｐｎに結合する。こ
れにより、マイクロコンピュータ２１の外部制御端子Ｐ
ｉにはエミュレーションボッド３からハイレベルの信号
φｈｚが供給されることにより、マイクロコンピュータ
２１に含まれる出力バッファ２３によって代表される全
ての出力バッファや人出カバソファの出力部は高出力イ
ンピーダンス状態に制御される。このとき、マイクロコ
ンピュータシステム２０において外部制御端子Ｐｉと接
地端子Ｖｓｓとの結合状態はそのままにしておいてもよ
いが、ハイレベルの制御信号φｈｚによる電流供給能力
が低い場合や低消費電力化の観点からするとその接続を
断つこともできる。これにより、エミュレータから出力
される信号がマイクロコンピュータ２１の出力によって
競合することはなく、マイクロコンピュータ２１をシス
テム２０の配線基板に実装したままでも、エミュレータ
を利用して効率的にマイクロコンピュータシステム２０
を検査したり修理することができるようになる。

上記実施例によれば以下の作用効果を得るものである。

（１）マイクロコンピュータ２１は外部出力端子を選択
的に高出力インピーダンス状態に制御し得る論理ゲート
部とこれら全ての論理ゲート部を共通に制御し得る信号
を外部から与えるための外部制御端子を備えるから、マ
イクロコンピュータ２１をシステム２０に実装したまま
マイクロコンピュータ２１の全ての外部出力端子を高出
力インピーダンス状態にすることができ、これにより、
マイクロコンピュータシステム２０の検査や修理にエミ
ュレータを利用する場合、システム２０の配線基板から
マイクロコンピュータ２１を取り外さなくても、エミュ
レータから出力される信号がマイクロコンピュータ２１
の出力と競合する事態を簡単に回避させることができる
。

（２）マイクロコンピュータ２１を含むシステム２０の
デバッグに利用し得るエミュレータに、斯るマイクロコ
ンピュータ２１の外部端子に着脱可能なコネクタ３０を
備えたインタフェースケーブルと、上記マイクロコンピ
ュータ２１の全ての外部出力端子を高出力インピーダン
ス状態に制御する制御信号φｈｚを上記外部制御端子Ｐ
ｉに出力する機能を設けることにより、システム２ｏの
配線基板からマイクロコンピュータ２１を取り外すこと
なくそのシステムを検査したり修理するためのエミュレ
ータを簡単に得ることができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明は上記実施例に限定されるも
のではなくその要旨を逸脱しない範囲において種々変更
することができる。

例えば上記実施例ではマイクロコンピュータ２１の外部
出力端子を全て高出力インピーダンス状態に制御する信
号をエミュレータから受けるようにしたがシステム２０
内部の切換構成によって与えるようにしてもよい、また
１選択的に高出力インピーダンス状態に制御される対象
に外部入力端子を含めてもよい、また、高出力インピー
ダンス状態を選択的に採り得る論理ゲート部はトライス
テート型の出力バッファに含まれるノアゲートで成るよ
うな出力論理に限定されず、選択的にスイッチ制御し得
るトランスファゲートであってもよい。なお、出力バッ
ファに含まれる出力論理はノアゲートに限定されず、ナ
ントゲート又は両者の組合せ、さらにはその他の論理ゲ
ートを採用することもでき、そして出力段はｎチャンネ
ル型ＭＯ３ＦＥＴに限定されず、相補型ＭＯ８（０ＭＯ
８）回路やＢｉＣＭＯ８回路、さらにはバイポーラトラ
ンジスタで構成してもよい。

また、コネクタの着脱自在、な構成は上記実施例に限定
されず適宜変更することができる。

また、エミュレータはエミュレーションボッドとエミュ
レータ本体に分離される構造のものに限定されない。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロコンピュー
タシステムに着目した場合について説明したが、本発明
はマイクロコンピュータ以外のデータ処理用半導体集積
回路やそれを含むシステムのためのエミュレータにも適
用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、外部出力端子を選択的に高出力インピーダン
ス状態に制御し得る論理ゲート部と、これら全ての論理
ゲート部を共通に制御し得る外部制御端子を設けてデー
タ処理用半導体集積回路を構成するから、適宜のシステ
ムに実装したままでその半導体集積口゛路の全ての外部
出力端子を高出力インピーダンス状態にすることができ
、これにより、コンピュータシステムの検査や修理に際
してシステムに実装されているその半導体集積回路を取
り外さなくても当該半導体集積回路の信号出力機能は強
制的に停止される結果、コンピュータシステムの検査や
修理にエミュレータなどのシステム開発支援装置を簡単
に利用可能にすることができるという効果がある。

また、そのような半導体集積回路によって構成されるマ
イクロコンピュータの外部端子に着脱可能なコネクタを
備えたインタフェースケーブルと、上記マイクロコンピ
ュータの上記外部制御端子に対し全ての外部出力端子を
高出力インピーダンス状態に制御する制御信号出力機能
をエミュレータに設けることにより、マイクロコンピュ
ータを含むシステムに実装されているマイクロコンピュ
ータを取り外すことなくそのシステムを検査したり修理
するためのエミュレータを簡単に得ることができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るエミュレータの要部と
マイクロコンピュータの外観を示す斜視図、 第２図はマイクロコンピュータに含まれるトライステー
ト型出力バッファの一例を示す論理回路図、 第３図はエミュレータ全体の構成を概略的に示すブロッ
ク図である。 ２・・・インタフェースケーブル、３・・・エミュレー
ションボッド、４・・・エミュレーションマイクロプロ
セッサ、２０・・・マイクロコンピュータシステム、２
上・・・マイクロコンピュータ、Ｐ１〜Ｐｎ・・・外部
端子、Ｐａ・・・外部出力端子、Ｐｉ・・・外部制御端
子、２３・・・出力バッファ、２４．２５・・・ノアゲ
ート、３０・・・コネクタ、ＣＲ１〜ＣＲｎ・・・接続
リード、φｈｚ・・・制御信号。

Claims (1)

1. 【特許請求の範囲】 １、外部端子がパッケージの外に露出された半導体集積
   回路において、外部出力端子を選択的に高出力インピー
   ダンス状態に制御し得る論理ゲート部と、これら全ての
   論理ゲート部を共通に制御し得る外部制御端子を設けた
   半導体集積回路。 ２、上記論理ゲート部はトライステート型出力バッファ
   に含まれるものである請求項１記載のエミュレータ。 ３、ターゲットシステムを代行制御しながらシステムデ
   バッグを支援するエミュレータにおいて、外部出力端子
   を選択的に高出力インピーダンス状態に制御し得る論理
   ゲート部を内蔵すると供にそれら全ての論理ゲート部を
   共通に制御するための外部制御端子を備えたターゲット
   マイクロコンピュータの外部端子に着脱可能なコネクタ
   を、インタフェースケーブルの先端部に備え、ターゲッ
   トマイクロコンピュータの上記外部制御端子に対し全て
   の外部出力端子を高出力インピーダンス状態に制御する
   ための制御信号出力機能を設けたエミュレータ。