KR900008796B1 - 반주문형 시스템 lsi - Google Patents

반주문형 시스템 lsi Download PDF

Info

Publication number
KR900008796B1
KR900008796B1 KR1019850006832A KR850006832A KR900008796B1 KR 900008796 B1 KR900008796 B1 KR 900008796B1 KR 1019850006832 A KR1019850006832 A KR 1019850006832A KR 850006832 A KR850006832 A KR 850006832A KR 900008796 B1 KR900008796 B1 KR 900008796B1
Authority
KR
South Korea
Prior art keywords
lsi
standard
circuit
logic
semi
Prior art date
Application number
KR1019850006832A
Other languages
English (en)
Other versions
KR860002876A (ko
Inventor
가즈유끼 사또
Original Assignee
가부시끼가이샤 도오시바
사바 쇼오이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도오시바, 사바 쇼오이찌 filed Critical 가부시끼가이샤 도오시바
Publication of KR860002876A publication Critical patent/KR860002876A/ko
Application granted granted Critical
Publication of KR900008796B1 publication Critical patent/KR900008796B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

반주문형 시스템 LSI
제1도는 본 발명의 1실시예에 따른 회로구성을 도시해 놓은 블록도.
제2도는 제1도에 도시된 실시예의 배치구성을 도시해 놓은 블록도.
제3도는 종래의 회로구성을 도시해 놓은 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 클록발생회로 2 : 버스제어회로
3 : DMA제어회로 4 : 타이머회로
5 : 인터럽트제어회로 6 : CRT제어회로
7 : 쌍방향 인터페이스회로 8 : 플로피디스크제어회로
9 : 어드레스래치회로 10 : 어드레스버퍼
11 : 데이터버스 구동회로/수신회로 12 : DMA버스/CPU버스 타이밍제어부
13 : 주변 LSI·메모리칩 선택로직 14 : DMA인터페이스부
15 : FDC인터페이스부 16 : 패리티발생검사회로
17 : 키보드·스피커 인터페이스회로 30∼60 : 각 기능회로
1 ∼8 : 표준 LSI로직부 A∼C : 주변회로부
D : 패드영역
[산업상의 이용분야]
본 발명은 단일물품의 LSI로서 동작하도록 이미 완성되어 있는 논리구성부분과 배선패턴을 갖춘 복수종류의 표준 LSI로직부와, 이들 표준 LSI로직부의 주변회로를 구성하는 표준기능회로부를 구비하고 있는 모놀리딕-반주문형 시스템 LSI(monolithic semi-custom system LSI)에 관한 것이다.
[종래의 기술 및 그 문제점]
근래의 LSI설계기술은 게이트어레이(gate array)를 정점으로 하여 간단화 및 용이화가 진척되고 있는바, 이러한 기법을 이용함으로써 종래에는 반도체기술자만이 할 수 있었던 LSI설계를 시스템기술자도 비교적 용이하게 실시할 수 있게 되었고, 그 결과 시스템의 LSI화가 추진되어, 기기를 가벼우면서도 얇고 작게 만드는데 기여하게 되었다.
한편, 근자에는 마이크로컴퓨터와 그 주변 LSI패밀리의 사용이 성행하고 있는데, 이 경우 LSI화의 대상은 마이크로컴퓨터와 주변 LSI패밀리 이외의 글루우회로(Glue Circuit)라 칭하는 잡다한 회로(雜回路)가 해당되게 된다. 왜냐하면 게이트어레이나 표준셀에서는 마이크로컴퓨터나 주변 LSI패밀리회로와 같은 대규모회로를 수용할 수 없기 때문이다. 따라서, 현재 가장 콤팩트한 형태로 하드웨어논리회로를 구성하는 경우에는 그 소형화는 「마이크로컴퓨터+주변패밀리칩+게이트어레이 또는 표준셀」에 그치고 그 이상의 소형화와 고집적화를 도모하는 것을 곤란하였다.
제3도는 종래의 LSI기법에 따른 시스템의 구성예를 도시해 놓은 블록도로서, 제3도에서 참조부호 30∼69는 각각 독립된 논리회로소자(반도체칩)로 구성된 기능블록이다.
또, 여기서 참조부호 30은 CPU이고, 31A와 50A는 발진기(OSC)이며, 31B는 클록발생회로(C-G), 32는 버스제어회로(BUS-CONT), 33과 34는 DMA제어회로(DMA-CONT), 35와 40, 47, 48 및 54는 래치회로(LATCH), 36은 타이머회로(TMR), 37은 인터럽트 제어회로(PIC), 38과 45는 마스크롬(MROM), 39는 램(RAM), 41과 46은 다이내믹램(D-RAM), 42는 다이내믹램 제어회로(DRAM-CONT)이다.
또한, 참조부호 43과 49는 각각 게이트어레이(GA)로 구성된 글루우회로로서, 43은 CRT잡회로(GA-CRT), 49는 CPU잡회로(GA-CPU)이다. 그리고, 참조부호 44는 CRT제어회로(CRTC), 50B는 PLL회로(PLL), 51은 플로피디스크제어회로(FDC), 52는 플로피디스크인터페이스회로(FDD-IF), 53은 레지스터(REG), 55는 비디오구동회로(VIDEO-OUTPUT), 56-60과 63은 구동회로(DRV), 61은 패리티발생회로(PAG-G), 62와 64, 65, 66 및 67은 구동회로/수신회로(D/R), 68은 키보드·스피커인터페이스회로(KB-SPK-SW), 69는 수치데이터프로세서, PJ1과 PJ2, PJ4∼PJ11은 커넥터의 핀접합부이다. 단, 상기한 회로 요소에서 도면의 괄호안에 표기된 기호[예컨대, (8088)과 같은]은 대표적인 소자의 형명(type)을 나타낸 것이다.
상기한 바와 같이, 종래에는 상기 각 기능회로(30∼69)가 각각 독립된 논리회로소자(반도체칩)로 구성되어 있기 때문에 회로설계상에 있어서 어느 정도의 자유도를 갖춘 반면에 시스템하드웨어를 소형화하거나 간소화하는데 어려움이 있다는 결점이 있었다.
[발명의 목적]
이에, 본 발명은 상기한 실정을 감안하여 발명된 것으로서, 마이크로컴퓨터 및 그 주변회로를 보다 더 고집적화하여 시스템구성의 간소화와 소형화 및 저가격화를 도모함과 더불어, 임의의 기능회로구성을 용이하게 실현할 수 있도록 된 모놀리딕-반주문형 시스템 LSI를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 실현하기 위한 본 발명은 단일물품의 LSI로서 기능하는 이미 완성된 논리구성 및 배선패턴을 갖춘 복수종류의 표준 LSI로직부와, 이들 표준 LSI로직부와 동일한 공정조건에 따른 설계기준을 갖추고 상기 표준 LSI로직부의 주변회로부를 이루는 SSI, MSI등의 주변회로부 및, 상기 표준 LSI로직부 및 주변회로부의 각 단자 상호간을 임의로 접속시키기 위한 배선 영역을 구비하고 있는 마스크패턴부와, 상기 표준 LSI로직부와 주변회로부를 에워싸도록 설치된 리이드단자접속용 본딩패트부를 칩의 크기가 최소로 되도록 배치하여, 이들 각 구성요소가 마스터로서 공통 하드웨어화를 이루는 구성으로 하고, 상기 각 구성요소사이를 1층 내지 다층의 임의의 패턴배선으로 상호 접속함으로써 고집적도의 모놀리딕-반주문형 시스템 LSI를 구현하도록 한 것이다.
[작용]
상기한 구성으로 된 본 발명에 따른 반주문형 시스템 LSI를 이용하여 시스템을 구성하게 되면, 시스템구성을 간단화 및 소형화함은 물론 가격을 낮출 수 있게 되고, 또한 1층 내지 복수층의 Al배선을 자유화함으로써 시스템설계자가 임의의 시스템을 용이하게 구성할 수 있게 된다.
[실시예]
이하, 도면을 참조하여 본 발명의 1실시예를 설명한다.
제1도 및 제2도는 본 발명의 1실시예를 설명하기 위한 것으로서, 제1도는 회로블록도이고, 제2도는 회로배치도(평면도)이다.
제1도에 있어서, 점선으로 둘러싸인 부분이 본 발명에서 LSI화의 대상으로 되는 내부 하드웨어블록으로, 이는 마이크로컴퓨터 주변 LSI와, 버스제어블록, 인터페이스로직, 어드레스래치, 데이터구동회로/수신회로등으로 구성된다.
또한, 상기 마이크로컴퓨터 주변 LSI로서는 클록발생회로(C-G ; 8284에 해당)(1)와, 버스제어회로(BUS CONT ; 8288에 해당)(2), DMA제어회로(DMA ; 8237에 해당)(3), 타이머회로(TMR ; 8253에 해당)(4), 인터럽트제어회로(PIC ; 8259에 해당)(5), CRT제어회로(CRTC ; 505S에 해당)(6), 쌍방향 인터페이스회로(PPI ; 82 55에 해당)(7) 및, 플로피디스크제어회로(FDC ; 765A에 해당)(8)등이 설치되어 있고, 또 그 주변회로로서 어드레스래치회로(LATCH)(9)와 어드레스버퍼(ADRS BUF)(10), 데이터버스 구동회로/수신회로(DATA BUF)(11), DMA버스/CPU버스 타이밍제어부(DMA READY·CPU WAIT)(12), 주변 LSI·메모리칩 선택로직(CHIP SEL)(13), DMA 인터페이스부(DMA PAGE REG, GATE, LATCH)(14), FDC인터페이스부(FDC COM REG, FDC INTERFACE)(15), 패리티발생검사회로(PG ＆ PC)(16), 키보드·스피커인터페이스부(KB·SPK DSW)(17)등이 설치되어 있다.
제2도는 상기 제1도에 도시된 LSI화 대상부분에 대한 실제의 LSI평면도로, 여기서 참조부호 1∼8 는 제1도에 도시된 블록 1∼8에 대응되는 것으로서, 단일물품 LSI로서 기능하는 이미 완성된 논리구성 및 배선패턴을 갖춘 표준 LSI로직부이다. 또한, 참조부호 A, B, C는 각각 상기 제3도의 SSI, MSI에 해당되는 상기 제1도에서의 SSI, MSI 상당부분과 동일한 게이트, 플립플롭, 레지스터 및 저항등의 조합으로 이루어진 논리회로를 갖춘 주변회로부(SSI/MSI로직부)로서, 여기서 A는 제1도에 있어서의 키보드·스피커인터페이스회로(17) 및 클록분주회로에 상당하는 주변회로부이고, B는 상기 제1도에서의 어드레스래치회로(9)와 어드레스버퍼(10), 데이터버스구동회로/수신회로(11), DMA버스/CPU버스타이밍제어부(12), 주변 LSI·메모리칩 선택로직(13) 및 패리티발생검사회로(16)에 상당하는 주변회로부이며, C는 상기 제1도에서의 DMA인터페이스부(14) 및 FDC인터페이스부(15)에 상당하는 주변회로부이다. 또, 참조부호 D는 외부접속을 위한 패드(PAD)영역이다.
또한, 여기서 상기 제2도에서의 표준 LSI로직부(1'∼8')는 이미 단일물품 LSI로서 사용되고 있는 것과 완전히 동일한 패턴과 논리기능을 갖는 것으로서 성능도 변함이 없는 것이다. 그리고, 이들 각 LSI로직부(1'∼8')는 각각 동일한 설계기준으로 규격화되는 바, 즉 게이트의 길이, 선의 폭, 게이트산화막의 두께등은 각각 동일한 프로세스파라미터에 적합한 것이다. 또한, 종래의 각각의 LSI의 패드에 해당되는 부분 및 외부단자에 해당되는 부분은 배선이 인출될 만한 정도로 작게 되어 있고, 또 상기 각 LSI로직부(1 ∼8 )의 기존 배선층의 수는 동일하며 Al으로 이루어진 1층이 사용되게 된다.
또한, 상기 주변회로부(A, B, C)에는 제1도 및 제3도의 SSI, MSI와 동일한 게이트, 플립플롭, 레지스터 및 저항등이 종래의 표준 IC(SSI/MSI)와 동일한 패턴, 논리기능 및 성능을 갖추어 배치되어 있는데, 이들도 상술한 LSI로직부(1'∼8')와 동일한 설계기준을 갖춘 것으로, 패드부는 배선이 인출될 정도로 작게 되어 있다. 또 각각의 SSI, MSI의 기존 배선층의 수는 동일하고, Al의 1층이 사용되게 된다.
그리고, 패드영역(D)에는 필요한 수의 외부접속용 패드가 설치되어 있다.
이상의 각 기능블록(1'∼8', A∼D)을 칩의 크기가 최소로 되도록 제2도에 도시된 바와 같이 배치하여 공통 마스터로서 한장의 웨이퍼상에 구성해 놓는다.
상기한 LSI를 사용하는 시스템기술자는 소망하는 시스템에 따라 1층째의 Al배선영역(각 칩의 사이부분)과 2층째의 Al배선 영역(칩전체영역)을 이용하여 LSI(1'∼8') 및 SSI, MSI의 각 패턴간을 상호 접속함으로써 종래의 프린트기판설계와 동일레벨로 임의의 시스템구성의 모놀리딕 LSI를 실현할 수 있게 된다.
상술한 바와 같이 이미 성능이 확인되어 있고, 또 동일 설계기준이 적용되어 있는 복수의 LSI, SSI, MSI의 각 블록을 한장의 웨이퍼상에 가장 적당하게 배치하고, 이들 부분을 마스터로서 공통으로 하드웨어화한후, 1층과 2층의 Al배선층을 설계자가 자유롭게 이용하도록 함으로써, 칩의 크기를 최소화하고, 각종 시스템의 상위성(相違性)에 대응할 수 있도록 된 반주문형 LSI를 제공할 수 있게 된다.
또한, 상기 공정에서 세롭게 발생되는 공정은 Al의 배선뿐이므로 제조기간이 대폭 단축화되고, 또 게이트어레이와 달리 이미 특성을 알고 있는 개별소자마스크를 사용하므로 타이밍설계등을 용이하게 행할 수 있게된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 단일물품 LSI로서 기능하는 이미 완성되어 있는 논리구성 및 배선패턴을 구비하고 있는 복수종류의 표준 LSI로직부와, 이들 표준 LSI로직부와 동일 프로세스조건에 따른 설계기준을 갖추고 상기 표준 LSI로직부의 주변회로부를 이르는 SSI, MSI등의 주변회로부 및, 상기 표준 LSI로직부와 상기 각 표준 LSI로직부의 각 단자 및 주변회로부의 각 단자 상호간을 임의로 접속시키기 위한 배선영역을 구비하고 있는 마스크패턴부와, 상기 각 표준 LSI로직부 및 주변회로부를 에워싸도록 설치된 리이드단자접속용 본딩패드부를 칩의 크기가 최소로 되도록 설치해서, 이들 각 구성요소를 마스터로서 공통 하드웨어화하고 ; 상기 각 구성요소사이를 1층 내지 다층의 패턴배선으로 상호 접속할 수 있도록 된 구성으로 함으로써 시스템의 구성을 간소화하고 소형화할 수 있음은 물론 저가격화를 실현할 수 있게 된다. 또한 1층 내지 복수층의 Al배선을 자유함으로써 시스템기술자가 임의의 기능회로구성을 용이하게 실현할 수 있도록 하는 모놀리딕-반주문형 시스템 LSI를 제공할 수 있게 된다.

Claims (3)

  1. 필요한 시스템을 구성할 수 있는 여러종류의 독립된 LSI에 대응하여 배선되어 있는 여러종류의 마크로 셀(Macro cell)로 구성되어 있는 모놀리딕-반주문형 시스템 LSI에 있어서, 이미 완성되어 있는 논리구성 및, 배선패턴을 갖춘 여러종류의 표준 LSI로직부(1'∼8')와, 이들 표준 LSI로직부(1'∼8')와 동일한 공정조건에 적응되는 설계기준을 갖춘 상기 표준 LSI로직부(1'∼8')의 주변회로부(A∼C) 및, 상기 각 표준 LSI로직부(1'∼8')의 각 단자 및 주변회로부(A∼C)의 각 단자 상호간을 임의로 접속시키기 위한 배선영역을 구비하고 있는 마스크패턴부와, 상기 각 표준 LSI로직부(1'∼8') 및 주변회로부(A∼C)를 에워싸도록 설치된 리이드단자접속용 본딩패드부(D)를 구비하고, 상기 각 구성요소가 마스터로서 공통의 하드웨어구성을 이루고, 상기 각 구성요소사이가 적어도 1층의 패턴배선에 의해 상호 접속되어 있는 것을 특징으로 하는 반주문형 시스템 LSI.
  2. 제1항에 있어서, 상기 주변회로부(A∼C)가 표준구성의 SSI나 MSI, 또는 저항패턴으로 이루어진 것을 특징으로 하는 반주문형 시스템 LSI.
  3. 제1항에 있어서, 상기 주변회로부(A∼C)가 표준구성의 SSI나 MSI, 또는 저항패턴의 임의의 조합으로 이루어진 것을 특징으로 하는 반주문형 시스템 LSI.
KR1019850006832A 1984-09-29 1985-09-18 반주문형 시스템 lsi KR900008796B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP204462 1984-09-29
JP59204462A JPS6182445A (ja) 1984-09-29 1984-09-29 モノリシツクセミカスタムシステムｌｓｉ
JP59-204462 1984-09-29

Publications (2)

Publication Number Publication Date
KR860002876A KR860002876A (ko) 1986-04-30
KR900008796B1 true KR900008796B1 (ko) 1990-11-29

Family

ID=16490931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006832A KR900008796B1 (ko) 1984-09-29 1985-09-18 반주문형 시스템 lsi

Country Status (2)

Country Link
JP (1) JPS6182445A (ko)
KR (1) KR900008796B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100758A (en) * 1980-12-16 1982-06-23 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
KR860002876A (ko) 1986-04-30
JPS6182445A (ja) 1986-04-26

Similar Documents

Publication Publication Date Title
US4631686A (en) Semiconductor integrated circuit device
KR20040023493A (ko) 반도체장치
JPH0695568B2 (ja) ゲートアレイ集積回路デバイスの製造方法
KR900000177B1 (ko) 모놀로딕 세미-커미텀 lsi
US4833620A (en) Method for fabricating a 1-chip microcomputer
US4858175A (en) Monolithic semi-custom IC having standard LSI sections and coupling gate array sections
KR900008796B1 (ko) 반주문형 시스템 lsi
KR900008795B1 (ko) 반주문형 시스템 lsi
KR900000563B1 (ko) 반주문형 시스템 lsi
JPH0221145B2 (ko)
JPS61225845A (ja) 半導体装置
JPH03203363A (ja) 半導体装置
JPS60177650A (ja) 半導体装置およびその製造方法
JPS62107362A (ja) システム構成用ｌｓｉ
JPH058576B2 (ko)
JPH04246857A (ja) 半導体集積回路装置
JPS60175438A (ja) 半導体集積回路装置
JPS61198751A (ja) 半導体集積回路
JPH04291743A (ja) 半導体集積回路の設計支援装置
JPS6132456A (ja) スタンダ−ド・セル集積回路の製造方法
JPH01243166A (ja) 半導体装置
JPH0536945A (ja) マスタスライス型半導体集積回路装置
JPH02164051A (ja) 半導体装置
JPH04290438A (ja) Ｌｓｉ装置
JPH04360554A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991019

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee