CN2899114Y - 叠置式芯片封装结构 - Google Patents

叠置式芯片封装结构 Download PDF

Info

Publication number
CN2899114Y
CN2899114Y CNU2006200071099U CN200620007109U CN2899114Y CN 2899114 Y CN2899114 Y CN 2899114Y CN U2006200071099 U CNU2006200071099 U CN U2006200071099U CN 200620007109 U CN200620007109 U CN 200620007109U CN 2899114 Y CN2899114 Y CN 2899114Y
Authority
CN
China
Prior art keywords
chip
mentioned
stacked
packaging structure
feet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2006200071099U
Other languages
English (en)
Inventor
邱政贤
洪嘉鍮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CNU2006200071099U priority Critical patent/CN2899114Y/zh
Application granted granted Critical
Publication of CN2899114Y publication Critical patent/CN2899114Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

一种叠置式芯片封装结构，包括：一导线架，其由数个支撑脚与数个引脚构成；第一芯片，利用第一接合件设置于导线架的一侧上，并部分覆盖支撑脚，其中支撑脚由第一芯片周缘向内延伸用以提供第一芯片支撑；第二芯片，利用第二接合件设置于导线架的另一侧相对于第一芯片的位置上，并部分覆盖支撑脚，其中第一芯片、第二芯片与被覆盖的部分支撑脚共同定义出开放式模流槽；电性连接元件，电性连接第一芯片、第二芯片与引脚；以及封装胶体，用以包覆第一芯片、第二芯片、电性连接元件与部分导线架，其中封装胶体经由开放式模流槽充分包覆第一芯片、第二芯片与部分支撑脚。利用支撑脚代替芯片座，灌模时，模流较好进而使制程信赖度提高。

Description

叠置式芯片封装结构
技术领域
本实用新型涉及一种芯片封装结构，特别是一种叠置式芯片封装结构。
背景技术
随着半导体制造技术的进步与集成电路的密度不断增加，构装元件的引脚愈来愈多，对速度的要求亦愈来愈快，使得制作体积小、速度快及高密度的构装元件已成为一种趋势。
一般堆叠式芯片封装结构10，如图1所示，主要包括芯片11、芯片12、一接着垫13、多数导线14、多数接脚15以及一胶体16。其中芯片11、12依序堆叠设置于接着垫13上方，导线14连接芯片11、12上各焊垫17与接脚15，而胶体16包覆芯片11、12及部分接脚15，使得堆叠式芯片封装结构10可通过外露的接脚15焊接于电路板上，进而进行各芯片11、12所预定的功能。
有时需要装设多个相同尺寸的芯片，如图2所示，图2所示具有相同尺寸的堆叠式芯片封装结构20，其包括芯片21、芯片22、镀层23、导线24及接脚25。其中芯片21先利用导线24与接脚25电性连接，于芯片21顶面上设置镀层23包覆部分导线24，芯片22设置于其上，并利用导线24与接脚25电性连接。但于此封装结构20中，由于镀层23的增加使得整体结构的厚度也因此增加，有违于电子产品须轻薄短小的趋势。一种改善方法，如图3所示，此芯片封装结构30，主要将两相同面积的芯片31、32分别贴附于接着垫33的顶面与底面，再利用导线34电性连接芯片31、32上的焊垫与接脚35，藉此减少封装结构厚度。然而于此种封装结构30中，由于必须将设于接着垫33顶面的芯片32与导线34封装后，再进行接着垫33底面的芯片31与导线34的设置，使得封装须两次模压才能完成，造成时间成本增加，也亦增加产品不良率。
发明内容
为了解决上述问题，本实用新型目的之一是提供一种叠置式芯片封装结构，利用支撑脚取代芯片座，可减少导线架与封装体的接触面积，用以避免因热应力(thermal stress)造成的脱层(delamination)现象。
本实用新型目的之一是提供一种叠置式芯片封装结构，利用支撑脚与芯片共同定义出开放式模流槽，使得灌模时模流良好，可简化制造过程、提高制造过程信赖度并降低生产成本。
本实用新型目的之一是提供一种叠置式芯片封装结构，利用粘贴方式设置芯片于叠置式封装结构，其制造过程较简便，可提升制作效率、增加产品良率以及有效减少封装结构厚度。
为了达到上述目的，本实用新型的一实施例叠置式芯片封装结构，包括：一导线架，其由数个支撑脚与数个引脚构成；一第一芯片，具有一第一接合件设置于导线架之一侧上，并部分覆盖支撑脚，其中支撑脚由第一芯片周缘向第一芯片内延伸用以提供支撑；一第二芯片，具有一第二接合件设置于导线架的另一侧相对于第一芯片的位置上，并部分覆盖支撑脚，其中第一芯片、第二芯片与被覆盖的部分支撑脚共同定义出一开放式模流槽；一电性连接元件，电性连接第一芯片、第二芯片与引脚；以及一封装胶体，包覆第一芯片、第二芯片、电性连接元件与部分导线架，其中封装胶体通过开放式模流槽充分包覆第一芯片、第二芯片与部分支撑脚。
通过上述技术特征，本实用新型具有如下有益效果：
该叠置式芯片封装结构利用支撑脚取代芯片座，使得芯片通过支撑脚的支撑而承载于导线架上，可大幅减少导线架与封装胶体的接触面积；又利用芯片与支撑脚定义出的开放式模流槽，致使灌模时模流良好，并有效降低因导线架与封装胶体材质热膨胀数(coefficient ofthermal expansion)差异而产生热应力(thermal stress)，以避免导线架与封装胶体的脱层(delamination)，以确保成品信赖度。此外，于叠置式封装结构中，利用粘贴方式设置芯片，其制造过程较简便，可提升制作效率、增加产品良率以及有效减少封装结构厚度。
附图说明
图1所示为现有技术的芯片封装结构剖视图。
图2所示为另一现有技术的芯片封装结构剖视图。
图3所示为又一现有技术的芯片封装结构剖视图。
图4A所示为依据本实用新型之一实施例的叠置式芯片封装结构的俯视图。
图4B为依据图4A叠置式芯片封装结构A-A’线段剖视图。
图5A为依据本实用新型的又一实施例的叠置式芯片封装结构的俯视图。
图5B为依据图5A叠置式芯片封装结构B-B’线段剖视图。
图中符号说明：
10，20，30，100，200                    封装结构
11，12，21，22，31，32                  芯片
13，33                                  接着垫
14，24，34                              导线
15，25，35                              接脚
16                                      胶体
17，36，124，124’，224，224’          焊垫
23                                      镀层
110                                     导线架
112，212                                支撑脚
114，214                              引脚
120，220                              第一芯片
122，222                              第二芯片
130，130’，230，230’                电性连接元件
140                                   第一接合件
142                                   第二接合件
150                                   封装胶体
160，162                              开放式模流槽
具体实施方式
图4A及图4B所示为本实用新型之一实施例的叠置式芯片封装结构的俯视图及其剖视图。于本实施例中，叠置式芯片封装结构100，如图4A所示，包括一第一芯片120、一第二芯片122、一导线架110、一电性连接元件130、130’及一封装胶体(molding compound)150(绘示于图4B中)。如图所示，导线架110具有数个支撑脚112及数个引脚114；第一芯片120利用一第一接合件，以已知的适当方式，例如粘贴方式，设置于导线架110的一侧上，如第一芯片120与支撑脚112之一侧间，并覆盖部分支撑脚112，其中支撑脚112由第一芯片120周缘向第一芯片120延伸以提供支撑；而第二芯片122利用一第二接合件，以已知适当方式，例如粘贴方式，设置于导线架110的另一侧上，如相对于第一芯片120的位置，并部分覆盖支撑脚112，其中第一芯片120、第二芯片122与被覆盖的部分支撑脚112共同定义出-开放式模流槽160，以方便其后灌模制造过程中使用。又，利用接合件贴附的方式可减少封装结构100的厚度及制程难度。于一实施例中，第一接合件、第二接合件可以是胶带(tape)与粘着剂的其中之一，亦可为环氧树脂(epoxy)。引脚114位于相对第一芯片120与第二芯片122的周缘，更者，第一芯片120、第二芯片122上可设置数个焊垫124、124’(绘示于图4B中)方便电性连接元件130、130’电性连接至引脚114上，意即电性连接元件130电性连接第一芯片120上的焊垫124与引脚114；电性连接元件130’电性连接第二芯片122上的焊垫124’与引脚114。于一实施例中，电性连接元件130、130’可以是由数个引线所构成，以打线(wirebonding)的方式电性连接第一芯片120、第二芯片122与引脚114。于一实施例中，引线可以是金(Au)金属、铜(Cu)质或铝(Al)质材质所构成。其中支撑脚112与焊垫的位置、尺寸、数目皆不以图中绘示者为限，其它任何可达成上述功效致使导线架110的支撑脚112稳固承载第一芯片120、第二芯片122的支撑装置，亦为本实用新型范畴所在。
接续上述说明，图4B绘示图4A叠置式芯片封装元件A-A’线段剖视图。如图所示，支撑脚112的两侧分别利用第一接合件140与第二接合件142将第一芯片120与第二芯片122以已知的适当方法设置于其上。其中电性连接元件130、130’，例如数个引线，电性连接第一芯片120、第二芯片122上的焊垫124、124’与导线架110上的引脚114。利用已知的适当方式，例如灌模方式，将封装胶体150，例如由环氧树脂(epoxy)所构成，包覆第一芯片120、第二芯片122、电性连接元件130、130’与部分导线架110，其中封装胶体150流经开放式模流槽160可充分包覆第一芯片120、第二芯片122与部分支撑脚112。由于开放式模流槽160的设计，使得于灌模时，空气容易排出、模流较好，致使封装结构100的内部元件与外界气密隔离以避免受到外界冲击或污染。而外露的导线架110，如部分引脚114，则焊接于电路板上，进而进行第一芯片120、第二芯片122所预定的功能。
图5A及图5B为本实用新型的又一实施例的叠置式芯片封装结构的俯视图及其剖视图。此封装结构200与上一实施例不同的是焊垫于芯片上的设置位置与相对应支撑脚的形式。依据不同芯片功能，其焊垫设置的位置会有所不同，于此实施例中，焊垫224、224’分别设置于第一芯片220、第二芯片222同一侧的两端，其中支撑脚212为条状支脚设计，例如梳状结构，并从芯片上没有设置焊垫224、224’的两端从第一芯片220周缘延伸至第一芯片220内用以提供支撑；电性连接元件230用以电性连接第一芯片220上的焊垫224与引脚214；电性连接元件230’则用以电性连接第二芯片222上的焊垫224’与引脚214；其中第一芯片220、第二芯片222与部分支撑脚212定义出开放式模流槽162，方便其后灌模使用，其灌模封装的方式与上一实施例大致相同，此处便不再累述。图5B为图5A的B-B’线段剖视图。
根据上述，本实用新型特征之一是依据不同功能的芯片上焊垫设置的位置不同，支撑脚设置的方式亦有所不同，但皆由芯片周缘延伸至芯片的数个支撑脚以提供承载。另外，本实用新型的特征之一为两芯片可以是相同功能或是不同功能的芯片，且两芯片大小的差异并无太大限制。本实用新型的特征之一是利用粘贴方式将欲堆叠的芯片设置于支撑脚的两侧，大幅降低制造过程中的复杂度及封装结构厚度。
以上所述的实施例仅为说明本实用新型的技术思想及特点，其目的在使熟习此项技术的人士能够了解本实用新型的内容并据以实施，当不能以的限定本实用新型的专利范围，即大凡依本实用新型所揭示的精神所作的均等变化或修饰，仍应涵盖在本实用新型的专利范围内。

Claims (14)

1.一种叠置式芯片封装结构，其特征是，包含：
一导线架，由数个支撑脚与数个引脚构成；
一第一芯片，具有一第一接合件设置于上述导线架的一侧上，并部分覆盖上述的支撑脚，其中上述的支撑脚由该第一芯片周缘向该第一芯片内延伸；
一第二芯片，具有一第二接合件设置于该导线架的另一侧相对于该第一芯片的位置上，并部分覆盖所述的支撑脚，其中该第一芯片、该第二芯片与被覆盖的部分所述的支撑脚共同定义出一开放式模流槽；
一电性连接元件，电性连接该第一芯片、该第二芯片与上述的引脚；以及
一封装胶体，包覆上述第一芯片、上述第二芯片、上述电性连接元件与上述部分导线架，其中该封装胶体通过上述开放式模流槽充分包覆上述第一芯片、上述第二芯片与部分上述部分的支撑脚。
2.如权利要求1所述的叠置式芯片封装结构，其特征是，所述的第一接合件设置于上述第一芯片与上述支撑脚的一侧之间。
3.如权利要求1所述的叠置式芯片封装结构，其特征是，所述的第二接合件设置于上述第二芯片与上述支撑脚的另一侧之间。
4.如权利要求1所述的叠置式芯片封装结构，其特征是，所述的第一接合件为胶带或粘着剂其中之一。
5.如权利要求1所述叠置式芯片封装结构，其特征是，所述的第二接合件为胶带或粘着剂其中之一。
6.如权利要求1所述叠置式芯片封装结构，其特征是，所述的第一接合件为环氧树脂。
7.如权利要求1所述叠置式芯片封装结构，其特征是，所述的第二接合件为环氧树脂。
8.如权利要求1所述的叠置式芯片封装结构，其特征是，所述的电性连接元件为数个引线。
9.如权利要求8所述的叠置式芯片封装结构，其特征是，所述的引线为金、铜或铝质的材质所构成。
10.如权利要求1所述的叠置式芯片封装结构，其特征是，更包含数个焊垫设置于上述第一芯片上及上述第二芯片上。
11.如权利要求10所述的叠置式芯片封装结构，其特征是，所述的电性连接元件电性连接至上述第一芯片及上述第二芯片的上述数个焊垫。
12.如权利要求1所述的叠置式芯片封装结构，其特征是，所述的封装胶体为环氧树脂。
13.如权利要求1所述的叠置式芯片封装结构，其特征是，所述的引脚位于相对该第一芯片与该第二芯片之周缘。
14.如权利要求1所述的叠置式芯片封装结构，其特征是，所述的支撑脚由该第一芯片的周缘向内延伸形成梳状结构。
CNU2006200071099U 2006-04-07 2006-04-07 叠置式芯片封装结构 Expired - Lifetime CN2899114Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2006200071099U CN2899114Y (zh) 2006-04-07 2006-04-07 叠置式芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2006200071099U CN2899114Y (zh) 2006-04-07 2006-04-07 叠置式芯片封装结构

Publications (1)

Publication Number Publication Date
CN2899114Y true CN2899114Y (zh) 2007-05-09

Family

ID=38074446

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2006200071099U Expired - Lifetime CN2899114Y (zh) 2006-04-07 2006-04-07 叠置式芯片封装结构

Country Status (1)

Country Link
CN (1) CN2899114Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579198A (zh) * 2012-08-08 2014-02-12 扬智科技股份有限公司 芯片封装结构与导线架

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579198A (zh) * 2012-08-08 2014-02-12 扬智科技股份有限公司 芯片封装结构与导线架
CN103579198B (zh) * 2012-08-08 2016-03-30 扬智科技股份有限公司 芯片封装结构与导线架

Similar Documents

Publication Publication Date Title
US6459148B1 (en) QFN semiconductor package
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
TW200924147A (en) Stackable integrated circuit package
US20150348801A1 (en) Stack frame for electrical connections and the method to fabricate thereof
CN1751390A (zh) 包括无源器件的引线框架
US10636735B2 (en) Package structure and the method to fabricate thereof
US6670707B2 (en) Integrated circuit chip
CN2899114Y (zh) 叠置式芯片封装结构
CN110301042A (zh) 带有导线键合网的半导体封装
CN213878086U (zh) 一种能增强芯片封装稳定性的局部区域粗化的引线框架
US6921967B2 (en) Reinforced die pad support structure
CN1197149C (zh) 具有下弯部扰流板结构的封装构件
JPH07161910A (ja) 樹脂封止型半導体装置
TWI294680B (zh)
JP3404438B2 (ja) 半導体装置及びその製造方法
CN206282839U (zh) 一种薄型阵列塑料封装件
WO2006096718A1 (en) Leadframe, coining tool, and method
CN1755908A (zh) 一种提高塑料封装集成电路合格率的方法
JP3122586U (ja) 積層チップパッケージ構造
JP2555931B2 (ja) 半導体装置の製造方法
CN1284231C (zh) 感光式半导体封装件及其制法以及其导线架
CN2619367Y (zh) 应用于高频ic的导线架
CN1549341A (zh) 由导线架建构的无管脚式半导体封装件及工序

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070509

EXPY Termination of patent right or utility model