JP3122586U - 積層チップパッケージ構造 - Google Patents

積層チップパッケージ構造 Download PDF

Info

Publication number
JP3122586U
JP3122586U JP2006002607U JP2006002607U JP3122586U JP 3122586 U JP3122586 U JP 3122586U JP 2006002607 U JP2006002607 U JP 2006002607U JP 2006002607 U JP2006002607 U JP 2006002607U JP 3122586 U JP3122586 U JP 3122586U
Authority
JP
Japan
Prior art keywords
chip
package structure
structure according
chip package
layered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006002607U
Other languages
English (en)
Inventor
政賢 邱
嘉鍮 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2006002607U priority Critical patent/JP3122586U/ja
Application granted granted Critical
Publication of JP3122586U publication Critical patent/JP3122586U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】積層チップパッケージ構造を提供する。
【解決手段】積層チップパッケージ構造は、リードフレームと、第一チップと、第二チップと、電気的接続素子と、成形材料と、からなる。リードフレームは、複数の支承脚と複数のリードからなる。第一チップは、第一接合素子によりリードフレームの一側に配置され、支承脚を部分的に覆蓋し、これらの支承脚は、第一チップ周縁から第一チップに延伸し、第一チップの支承となる。第二チップは、第二接合素子により、リードフレームの第一チップの反対側に配置され、支承脚を部分的に覆蓋し、第一チップ、第二チップ、及び、一部が覆蓋された支承脚は、共同で開放式の型流れトレンチを定義する。電気的接続素子は、リードにより第一、第二チップに電気的に接続される。成形材料は、第一、第二チップ、電気的接続素子、及び、一部のリードフレームを被覆し、成形材料は型流れトレンチに流れて、第一、第二チップ、及び、一部の支承脚を充分に覆蓋する。支承脚は、ダイパッドの代わりとなり、成形工程時の好ましい型流れが得られ、高い信頼度を得る。
【選択図】図4B

Description

本考案は、チップパッケージ構造に関するものであって、特に、積層チップパッケージ構造に関するものである。
半導体製造工程技術の進歩と集積回路の密度の不断の増加に伴って、パッケージ素子のリードも次第に多くなり、速度も速さが求められ、体積が小さく、速度が速く、高密度のパッケージ素子を製作する趨勢にある。
一般の積層チップパッケージ構造10は、図1で示されるように、主に、チップ11、チップ12、接着パッド13、複数のリード14、複数のピン15、及び、ゲル体16、からなる。チップ11、チップ12は、接着パッド13上方に順に畳置され、リード14はチップ11、チップ12上の各ボンディングパッド17とピン15に連接され、ゲル体16はチップ11、12、及び、一部のピン15を包覆し、積層チップパッケージ構造10は、露出したピン15により、回路板上に溶接され、各チップ11は所定の功能を実行する。
必要時、複数の相同尺寸のチップを設置し、図2は、相同尺寸の積層チップパッケージ構造20を示す図であり、チップ21、チップ22、めっき層23、リード24、及び、ピン25、からなる。チップ21は、リード24によりピン25と電気的に接続し、チップ21頂面上に、一部のリード24を包覆するめっき層23を設置する。チップ22はその上に設置されると共に、リード24によりピン25と電気的に接続する。但し、このパッケージ構造20中、めっき層23の増加により、構造全体の厚さも増加し、電子製品の軽薄短小の趨勢に反する。改善方法として、図3で示されるように、パッケージ構造30は、主に、相同面積のチップ31、32をそれぞれ接着パッド33の頂面と底面に貼設し、リード34により、チップ31、32上のボンディングパッドとピン35を電気的に接続して、パッケージ構造の厚さを減少させる。しかし、このパッケージ構造30中、接着パッド33頂面のチップ32とリード34のパッケージ後、更に、接着パッド33底面のチップ31とリード34の設置が必要であり、パッケージは二回の成形でやっと完成するので、時間コストが増加し、また、製品の歩留まり率も悪い。
上述の問題を解決するため、本考案は、積層チップパッケージ構造を提供し、支承脚によりダイパッドを代替し、リードフレームとパッケージ体の接触面積を減少させ、熱応力(thermal stress)による層間剥離(delamination)現象を防止することを目的とする。
本考案は、積層チップパッケージ構造を提供し、支承脚とチップが共同で開放式の型流れトレンチを定義し、成形工程時の好ましい型流れが得られ、工程が簡潔になり、信頼度を向上させる、生産コストを減少させることをもう一つの目的とする。
本考案は、積層チップパッケージ構造を提供し、粘着方式を利用して、チップを積層パッケージ構造に設置し、製造工程が簡単で、製造効率を増加させ、製品歩留まり率を向上し、パッケージ構造の厚さを効果的に減少させることを更なる目的とする。
上述の目的を達成するために、本考案の実施例による積層チップパッケージ構造は、リードフレームと、第一チップと、第二チップと、電気的接続素子と、成形材料と、からなる。リードフレームは、複数の支承脚と複数のリードからなる。第一チップは、第一接合素子によりリードフレームの一側に配置され、支承脚を部分的に覆蓋し、これらの支承脚は、第一チップ周縁から第一チップに延伸し、第一チップの支承となる。第二チップは、第二接合素子により、リードフレームの第一チップの反対側に配置され、支承脚を部分的に覆蓋し、第一チップ、第二チップ、及び、一部が覆蓋された支承脚は、共同で開放式の型流れトレンチを定義する。電気的接続素子は、リードにより第一、第二チップに電気的に接続される。成形材料は、第一、第二チップ、電気的接続素子、及び、一部のリードフレームを被覆し、成形材料は型流れトレンチに流れて、第一、第二チップ、及び、一部の支承脚を充分に覆蓋する。
本考案の積層チップパッケージ構造は、熱応力による層間剥離現象を防止する、成形工程時の好ましい型流れが得られる、工程が簡潔になる、信頼度が向上する、生産コストが減少する、製造効率が増加する、パッケージ構造の厚さが効果的に減少する、という利点がある。
図4A、及び、図4Bは、本考案の積層チップパッケージ構造の上視図、及び、断面図である。本実施例中、積層チップパッケージ構造100は、図4Aで示されるように、第一チップ120、第二チップ122、リードフレーム110、電気的接続素子130、130’、及び、成形材料(molding compound)150(図4Bで示される)、からなる。図で示されるように、リードフレーム110は複数の支承脚112、及び、複数のリード114を有する。第一チップ120は、第一接合素子を利用し、公知の適当な方式、例えば、粘貼方式により、リードフレーム110の一側上に設置され、例えば、第一チップ120と支承脚112の一側間で、一部の支承脚112を覆蓋し、支承脚112は、第一チップ120周縁から第一チップ120に延伸して支承となる。第二チップ122は第二接合素子を利用し、公知の適当な方式、例えば、粘貼方式により、リードフレーム110のもう一側上に設置され、例えば、第一チップ120の相対位置で、一部の支承脚112を覆蓋し、第一チップ120、第二チップ122と一部が覆蓋された支承脚112は、共同で、開放式の型流れトレンチ160を定義して、成形工程で使用する。また、接合素子を利用した貼設方式は、パッケージ構造100の厚さと製造工程の複雑さを減少させることができる。実施例中、第一接合素子、第二接合素子はテープ(tape)と粘着剤のどちらかで、エポキシ(epoxy)でもよい。リード114は第一チップ120と第二チップ122に相対する周縁に位置し、更に、第一チップ120と第二チップ122上に、複数のボンディングパッド124、124’を設置し(図4Bで示される)、電気的接続素子130、130’がリード114上に電気的に接続しやすい。つまり、電気的接続素子130は、第一チップ120上のボンディングパッド124とリード114に電気的に接続する。電気的接続素子130’は、第二チップ122上のボンディングパッド124’とリード114と電気的に接続する。実施例中、電気的接続素子130、130’は、複数のリード線からなり、ワイヤーボンディング(wire bonding)の方式で、第一チップ120、第二チップ122、及び、リード114に電気的に接続する。実施例中、リード線は金(Au)、銅(Cu)、或いは、アルミ(Al)材質からなる。支承脚112とボンディングパッドの位置、尺寸、数目は図示したものに制限されず、上述の効果を得て、リードフレーム110の支承脚112を第一チップ120、第二チップ122の支承脚112に安定して承載できるメカニズムであればよい。
図4Bは、図4Aで示される積層チップパッケージ構造のAA’の断面図である。図で示されるように、支承脚112の両側はそれぞれ、第一接合素子140と第二接合素子142を利用し、第一チップ120と第二チップ122を公知の適当な方式でその上に設置する。電気的接続素子130、130’、例えば、複数のリード線は、第一チップ120、第二チップ122上のボンディングパッド124、124’とリードフレーム110上のリード114を電気的に接続する。公知の適当な方式、例えば、成形により、例えば、エポキシにより構成される成形材料150は、第一チップ120、第二チップ122、電気的接続素子130、130’と一部のリードフレーム110を包覆し、成形材料150は開放式の型流れトレンチ160に流れ、第一チップ110、第二チップ122、及び、一部の支承脚112を充分に包覆する。開放式の型流れトレンチ160の設計により、成形時、空気が容易に排出でき、型流れがよく、パッケージ構造100の内部素子と外界の気密隔離して、外界の衝撃や汚染から防止する。露出したリードフレーム110、例えば、リード114の部分は、回路板に溶接され、第一チップ120、第二チップ122の所定の功能を実行する。
図5Aと図5Bは、本考案のもう一つの実施例による積層チップパッケージ構造の上視図と断面図である。このパッケージ構造200と上述の構造が異なるのは、ボンディングパッドのチップ上の設置位置と対応する支承脚の形式である。異なるチップの功能によって、ボンディングパッドの設置位置が異なり、本実施例中、ボンディングパッド224、224’は、それぞれ、第一チップ220、第二チップ222の同一側の両端に設置され、支承脚212は棒状の設計、例えば、櫛状構造で、チップ上のボンディングパッド224、224’を設置しない両端は、第一チップ220周縁から、第一チップ220に延伸して支承となる。電気的接続素子230は、第一チップ220上のボンディングパッド224とリード214を電気的に接続する。電気的接続素子230’は、第二チップ222上のボンディングパッド224’とリード214を電気的に接続する。第一チップ220、第二チップ222と一部の支承脚212は、開放式の型流れトレンチ162を定義し、成形時に使用する。パッケージの方式は前の実施例とほぼ相同であり、ここに詳述しない。図5Bは、図5AのBB’の断面図である。
上述のように、本考案の特徴は、異なる功能のチップ上のボンディングパッドの設置位置の違い、支承脚の設置方式が異なるが、どれも、チップ周縁からチップの複数の支承脚に延伸して承載を提供する。この他、本考案の特徴は、二チップは相同の功能、或いは、異なる功能のチップで、二チップの大小の差異も特に制限を受けない。本考案の特徴は、粘着方式により、積層したいチップを支承脚の両側に設置し、製造工程の複雑さとパッケージ構造の厚さを大幅に減少させる。
上述のように、本考案の積層チップパッケージ構造は、支承脚によりダイパッドを代替し、チップは、支承脚の支承により、リードフレーム上に承載され、リードフレームと成形材料の接触面積を大幅に減少させる。また、チップと支承脚により、開放式の型流れトレンチを定義し、成形時の型流れが好ましく、また、効果的に、リードフレームと成形材料の熱膨張係数(coefficient of thermal expansion)の差異により生じる熱応力(thermal stress)を低下させ、リードフレームと成形材料の層間剥離(delamination)現象を防止して、製品の信頼度を確保する。この他、積層チップパッケージ構造中、粘着方式によりチップを設置し、その製造工程は簡単で、製造効率を上昇させ、製品の歩留まりを増加し、パッケージ構造の厚さを効果的に減少させる。
本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本考案の保護範囲は、実用新案請求の範囲で指定した内容を基準とする。
公知技術によるチップパッケージ構造を示した断面図である。 公知技術によるチップパッケージ構造を示した断面図である。 公知技術によるチップパッケージ構造を示した断面図である。 本考案の実施例による積層チップパッケージ構造の上視図である。 図4AのAA’による断面図である。 本考案の実施例による積層チップパッケージ構造の上視図である。 図5AのBB’による断面図である。
符号の説明
10、20、30、100、200…パッケージ構造
11、12、21、22、31、32…チップ
13、33…接着パッド
14、24、34…リード
15、25、35…ピン
16…ゲル体
17、36、124、124’、224、224’…ボンディングパッド
23…めっき層
110…リードフレーム
112、212…支承脚
114、214…リード
120、220…第一チップ
122、222…第二チップ
130、130’、230、230’…電気的接続素子
140…第一接合素子
142…第二接合素子
150…成形材料
160、162…開放式の型流れトレンチ

Claims (14)

  1. 積層チップパッケージ構造であって、リードフレームと、第一チップと、第二チップと、電気的接続素子と、成形材料とからなり、
    前記リードフレームは、複数の支承脚と複数のリードからなり、
    前記第一チップは、第一接合素子により、前記リードフレームの一側に配置され、前記支承脚を部分的に覆蓋し、これらの支承脚は、前記第一チップ周縁から第一チップに延伸し、前記第一チップの支承となり、
    前記第二チップは、第二接合素子により、前記リードフレームの前記第一チップの反対側に配置され、前記支承脚を部分的に覆蓋し、前記第一チップ、前記第二チップ、及び、前記の一部が覆蓋された支承脚は、共同で開放式の型流れトレンチを定義し、
    前記電気的接続素子は、前記リードにより前記第一、第二チップに電気的に接続され、
    前記成形材料は、前記第一、第二チップ、前記電気的接続素子、及び、前記一部のリードフレームを被覆し、前記成形材料は前記型流れトレンチに流れて、前記第一、第二チップ、及び、前記一部の支承脚を充分に覆蓋することを特徴とする積層チップパッケージ構造。
  2. 前記第一接合素子は、前記第一チップと前記支承脚の一側間に設置されることを特徴とする請求項1に記載の積層チップパッケージ構造。
  3. 前記第二接合素子は、前記第二チップと前記支承脚のもう一側間に設置されることを特徴とする請求項1に記載の積層チップパッケージ構造。
  4. 前記第一接合素子は、テープと粘着剤のどちらかであることを特徴とする請求項1に記載の積層チップパッケージ構造。
  5. 前記第二接合素子は、テープと粘着剤のどちらかであることを特徴とする請求項1に記載の積層チップパッケージ構造。
  6. 前記第一接合素子は、エポキシであることを特徴とする請求項1に記載の積層チップパッケージ構造。
  7. 前記第二接合素子は、エポキシであることを特徴とする請求項1に記載の積層チップパッケージ構造。
  8. 前記電気的接続素子は、複数のリードであることを特徴とする請求項1に記載の積層チップパッケージ構造。
  9. 前記リード線は、金(Au)、銅(Cu)、或いは、アルミ(Al)材質からなることを特徴とする請求項8に記載の積層チップパッケージ構造。
  10. 更に、前記第一チップ上、及び、前記第二チップ上に設置される複数のボンディングパッドを有することを特徴とする請求項1に記載の積層チップパッケージ構造。
  11. 前記電気的接続素子は、前記第一チップ、及び、前記第二チップ上のこれらのボンディングパッドに電気的に接続されることを特徴とする請求項10に記載の積層チップパッケージ構造。
  12. 前記成形材料は、エポキシであることを特徴とする請求項1に記載の積層チップパッケージ構造。
  13. 前記リードは、前記第一チップと前記第二チップの周縁に相対して位置することを特徴とする請求項1に記載の積層チップパッケージ構造。
  14. 前記支承脚は、前記第一チップの周縁から内に延伸して櫛形状を形成することを特徴とする請求項1に記載の積層チップパッケージ構造。
JP2006002607U 2006-04-07 2006-04-07 積層チップパッケージ構造 Expired - Fee Related JP3122586U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006002607U JP3122586U (ja) 2006-04-07 2006-04-07 積層チップパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006002607U JP3122586U (ja) 2006-04-07 2006-04-07 積層チップパッケージ構造

Publications (1)

Publication Number Publication Date
JP3122586U true JP3122586U (ja) 2006-06-15

Family

ID=43472642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002607U Expired - Fee Related JP3122586U (ja) 2006-04-07 2006-04-07 積層チップパッケージ構造

Country Status (1)

Country Link
JP (1) JP3122586U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129848A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129848A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP4676640B2 (ja) インテリジェントパワーモジュールパッケージ
KR100285664B1 (ko) 스택패키지및그제조방법
US6459148B1 (en) QFN semiconductor package
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6723585B1 (en) Leadless package
JP4195804B2 (ja) デュアルダイパッケージ
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
US6781243B1 (en) Leadless leadframe package substitute and stack package
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
TW404030B (en) Dual-chip semiconductor package device having malposition and the manufacture method thereof
KR20110039299A (ko) 반도체 디바이스에서의 와이어온와이어 스티치 본딩
JPH06209069A (ja) 半導体パッケージおよびその製造方法
CN1937194A (zh) 制作叠层小片封装的方法
US10636735B2 (en) Package structure and the method to fabricate thereof
US20140061953A1 (en) Semiconductor device and manufacturing method of the same
CN101673790A (zh) 发光二极管及其制造方法
JP2006516832A (ja) 薄い多重半導体ダイ・パッケージ
US20020130400A1 (en) Semiconductor package with lead frame
JP3638750B2 (ja) 半導体装置
US7667306B1 (en) Leadframe-based semiconductor package
JPS60167454A (ja) 半導体装置
JP3122586U (ja) 積層チップパッケージ構造
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JP2001177007A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees