CN2691057Y - 光感测芯片的封装结构 - Google Patents
光感测芯片的封装结构 Download PDFInfo
- Publication number
- CN2691057Y CN2691057Y CN 200420006424 CN200420006424U CN2691057Y CN 2691057 Y CN2691057 Y CN 2691057Y CN 200420006424 CN200420006424 CN 200420006424 CN 200420006424 U CN200420006424 U CN 200420006424U CN 2691057 Y CN2691057 Y CN 2691057Y
- Authority
- CN
- China
- Prior art keywords
- chip
- optical sensing
- printing
- encapsulating structure
- trace layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 33
- 238000004026 adhesive bonding Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 230000003749 cleanliness Effects 0.000 abstract description 4
- 238000007639 printing Methods 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract 2
- 229920000297 Rayon Polymers 0.000 abstract 1
- 238000002360 preparation method Methods 0.000 description 12
- 238000004806 packaging method and process Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000004568 cement Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000006059 cover glass Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本实用新型涉及一种光感测芯片的封装结构，其包括：一透光基板；一印刷式电路迹线层，其附着于该透光基板的一侧；及一感光芯片，其具有至少一感光区及多个电连接部，且位于该感光芯片的同一侧，所述电连接部电连接于该印刷式电路迹线层。从而使所述感光芯片连接于所述透光基板上，且使感光区相邻于该透光基板。并且，电连接凸块连接于光感测芯片周缘的透光基板上，以连接印刷电路板；同时保护胶黏着于光感测芯片周缘及透光基板上，以封装光感测芯片。这样，本实用新型能够减小封装结构体积及其设置位置，同时降低芯片封装环境的洁净度要求。
Description
技术领域
本实用新型涉及一种光感测芯片的封装结构，特别是涉及一种利用封装的制造方法以制作光感测芯片的封装结构。
背景技术
公知的光感测芯片封装结构如图1所示，先在大晶片上制造多个光感测芯片(图未示)，且采用切割工艺以分离成个别的光感测芯片10a，再提供印刷电路板基板20a，以承载该光感测芯片10a，并黏置支撑部30a于该印刷电路板基板20a上以形成一凹部21a，再利用接合剂将该光感测芯片10a黏于该基板20a的凹部21a内，并加热使其固化，再进行打线，接着在该支撑部30a上点接合剂，再在其上封一玻璃上盖40a。
公知的光感测芯片具有下列缺点：
1.公知的工艺是切割大晶片以形成个别的光感测芯片后，再胶黏于该基板上，且该光感测芯片的感光区朝上，再进行打线及封装等芯片封装工艺，因此容易因微粒沾附该芯片的感光区，而影响光感测效果，以至于必须提高制备环境的洁净度要求，所以增加制备成本。
2.公知的光感测芯片封装结构，其支撑部体积大，增大该光感测芯片封装结构体积，因此增加材料成本，并且减小运用于体积小的装置上的机会。
发明内容
本实用新型的其一目的，在于提供一种光感测芯片的封装结构，由此减小封装结构体积及其设置位置。
本实用新型的其二目的，在于提供一种光感测芯片的封装结构，通过翻转芯片以黏接该感光芯片于该透光基板上的印刷式电路迹线层上，因此使该感光芯片上的感光区朝下以相邻于该透光基板，使得在制备过程中可避免微粒掉落于该感光芯片的感光区内，且同时降低芯片封装环境的洁净度要求，所以减少制备成本。
为达到上述目的，本实用新型提供了一种光感测芯片的封装结构，其包括一透光基板、一印刷式电路迹线层及一感光芯片，其中该印刷式电路迹线层附着于该透光基板的一侧，该感光芯片具有至少一感光区及多个电连接部，且位于该感光芯片的同一侧，所述电连接部电连接于该印刷式电路迹线层。
根据上述构想，该光感测芯片的封装结构还包括至少一保护胶，其黏着于该感光芯片的周围及该透明基板上，以密封该感光区于该透明基板上。
根据上述构想，该光感测芯片的封装结构还包括多个电连接凸块黏着于该感光芯片周围的印刷式电路迹线层上。
根据上述构想，该光感测芯片的封装结构还包括一印刷电路板，其电黏接于该电连接凸块，且相邻于该感光芯片。
根据上述构想，该感光芯片的电连接部为电连接凸起，且电连接于该印刷式电路迹线层上。
根据上述构想，所述电连接凸起为金及锡的一种制成。
根据上述构想，该透光基板对应于该感光区的部位无附着印刷式电路迹线层。
根据上述构想，该透光基板为玻璃板。
这样，本实用新型能够减小封装结构体积及其设置位置，且进一步提供翻转芯片以黏接该感光芯片于该透光基板上的印刷式电路迹线层上，以使该感光区朝下，因此在制备中可避免微粒掉入感光区内，且还可因此降低芯片封装环境的快捷方式度要求，所以减少制备成本。
附图说明
图1是公知的光感测芯片的封装结构侧视图；
图2是本实用新型的光感测芯片的封装结构侧视图；
图3是本实用新型的透光基板附着有印刷式电路迹线层的俯视示意图；
图4A是本实用新型的大晶片内具有多个光感测芯片俯视示意图；
图4B是本实用新型的光感测芯片俯视示意图；
图5是本实用新型的一感光芯片倒装黏接于透光基板上的印刷式电路迹线层上侧视图；
图6是本实用新型利用保护胶密封感光芯片的感测区及电连接凸块于透光基板示意图；
图7是本实用新型的光感测芯片的封装结构侧视图；
图8是本实用新型的一玻璃基板具有多个光感测芯片的封装结构俯视示意图。
其中，附图标记说明如下：
10a-光感测芯片；20a-印刷电路板基板；21a-凹部；30a-支撑部；
40a-玻璃上盖；10-透光基板；20-印刷式电路迹线层；
30-感光芯片；31-电连接部；32-感光区；40-保护胶；
50-电连接凸块；60-印刷电路板；70-大晶片。
具体实施方式
请参阅图2所示，本实用新型为一种光感测芯片的封装结构，其包括有透光基板10及印刷式电路迹线层20附着于该透光基板10的一侧面，并使感光芯片30的电连接部31电连接于该印刷式电路迹线层20上，且该感光芯片30上的电连接部31与感光区32位于同一侧面，还有保护胶40黏着于该感光芯片30及该透明基板10上，以密封该感光芯片30于该透明基板10上，且利用多个电连接凸块50形成于该印刷式电路迹线层20上的光感测芯片30周缘，以电连接于该印刷电路板60。
请参阅图3所示，其中先提供一透明基板10，该透明基板10可为不特定形状的玻璃基板，再利用印刷或黏贴方式使多个印刷式电路迹线层20附着于该透明基板10的一侧面，以形成印刷玻璃基板。
请参阅图4A及图4B所示，其中再提供一大晶片(wafer)70，其中该大晶片70上具有多个感光芯片30，且每一感光芯片30具有一感光区32及多个电连接部31形成于该感光芯片30的同一侧面，且所述电连接部31位于该感光区32的周围，所述多个电连接部31为该感光芯片焊垫上的电连接凸起(bump)，再切割该大晶片70以形成个别的感光芯片30，该电连接凸起可为金材或高温型锡材制成。
请参阅图5所示，其中再切割大晶片以形成单个的感光芯片30，并翻转该感光芯片30以反盖于该透明基板10上，以使电连接凸起当作支撑部，以支撑于该印刷式电路迹线层20上，并使用热超声波加工方式将该感光芯片30上的金电连接部31连接于该印刷式电路迹线层20的电信号传输点上，以产生共金结合，并使该感光区32相邻于该透光基板10，因此该透光基板10相对应该感光区32处并无该印刷式电路迹线层20覆盖，借以使该透光基板10保护该感光芯片30，以使光透过该透光基板10而被该感光区32检测，另外，当该感光芯片30上的电连接凸起为高温型锡材时，通过熔焊(reflow)的方式使所述感光芯片30的电连接凸起熔焊(reflow)于所述印刷式电路迹线层20的电信号传输点上。此制备过程通过翻转该感光芯片30，所以使该感光芯片30上的感光区32朝下以相邻于该透光基板10，以使此制备过程中或其后的制备过程可避免微粒掉落于该感光芯片30的感光区32内，因此降低芯片封装中环境的洁净度要求，进而减少制备成本。
请参阅图6所示，其中利用保护胶40黏着于该感光芯片30周缘及该透光基板10上，以使所述电连接凸起及该感光区32被密封于该透光基板10上，因此可避免水气及微粒(Particle)进入。
请参阅图7所示，其更进一步利用熔焊(reflow)工艺再使该感光芯片30周缘的印刷式电路迹线层20的多个预定部位形成有电连接凸块50，所述电连接凸块50可为低温型锡材制成。
请参阅图8及图2所示，切割该透光基板10以形成单个状，再一一地利用所述电连接凸块50连接该印刷电路板60，使印刷电路板60相邻于该感光芯片30的无感光区32的一侧，因此通过光透过该透光基板10以被该感光区32所检测，并通过该感光芯片30上的电连接凸起传递电信号至该印刷式电路迹线层20，再通过该电连接凸块50将该印刷式电路迹线层20传递电信号至该印刷电路板60上。
综上所述，通过本实用新型的光感测芯片的封装结构，即可通过减小封装结构体积及其设置位置，同时可通过翻转芯片以黏接该感光芯片于该透光基板上的印刷式电路迹线层上，因此使该感光芯片上的感光区朝下以相邻于该透光基板，以使制备中可避免微粒掉落于该感光芯片的感光区内，且同时降低芯片封装环境的快捷方式度要求，所以减少制备成本。
以上所述仅为本实用新型的较佳可行实施例，非因此局限本实用新型的专利范围，故凡运用本实用新型的说明书及附图内容所做的等效结构变化，均应包含于本实用新型的保护范围内。
Claims (8)
1.一种光感测芯片的封装结构，其特征是包括：
一透光基板；
一印刷式电路迹线层，其附着于该透光基板的一侧；及
一感光芯片，其具有至少一感光区及多个电连接部，且位于该感光芯片的同一侧，所述电连接部电连接于该印刷式电路迹线层。
2.如权利要求1所述的光感测芯片的封装结构，其特征是还包括至少一用以密封该感光区于该透明基板上的保护胶，其黏着于该感光芯片的周围及该透明基板上。
3.如权利要求1所述的光感测芯片的封装结构，其特征是还包括多个电连接凸块黏着于该感光芯片周围的印刷式电路迹线层上。
4.如权利要求3所述的光感测芯片的封装结构，其特征是还包括一印刷电路板，其电黏接于该电连接凸块，且相邻于该感光芯片。
5.如权利要求1所述的光感测芯片的封装结构，其特征是该感光芯片的电连接部为电连接凸起，且电连接于该印刷式电路迹线层上。
6.如权利要求5所述的光感测芯片的封装结构，其特征是所述电连接凸起为金及锡的一种制成。
7.如权利要求1所述的光感测芯片的封装结构，其特征是该透光基板对应于该感光区的部位无附着印刷式电路迹线层。
8.如权利要求1所述的光感测芯片的封装结构，其特征是该透光基板为玻璃板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200420006424 CN2691057Y (zh) | 2004-03-24 | 2004-03-24 | 光感测芯片的封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200420006424 CN2691057Y (zh) | 2004-03-24 | 2004-03-24 | 光感测芯片的封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2691057Y true CN2691057Y (zh) | 2005-04-06 |
Family
ID=34668067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200420006424 Expired - Fee Related CN2691057Y (zh) | 2004-03-24 | 2004-03-24 | 光感测芯片的封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2691057Y (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100362666C (zh) * | 2004-03-24 | 2008-01-16 | 宏齐科技股份有限公司 | 光感测芯片的封装结构及其制造方法 |
| CN108519794A (zh) * | 2018-03-23 | 2018-09-11 | 维沃移动通信有限公司 | 一种移动终端 |
| CN113132586A (zh) * | 2020-01-10 | 2021-07-16 | 宁波舜宇光电信息有限公司 | 感光芯片组件、摄像模组及电子设备 |
-
2004
- 2004-03-24 CN CN 200420006424 patent/CN2691057Y/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100362666C (zh) * | 2004-03-24 | 2008-01-16 | 宏齐科技股份有限公司 | 光感测芯片的封装结构及其制造方法 |
| CN108519794A (zh) * | 2018-03-23 | 2018-09-11 | 维沃移动通信有限公司 | 一种移动终端 |
| CN108519794B (zh) * | 2018-03-23 | 2023-01-03 | 维沃移动通信有限公司 | 一种移动终端 |
| CN113132586A (zh) * | 2020-01-10 | 2021-07-16 | 宁波舜宇光电信息有限公司 | 感光芯片组件、摄像模组及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1835195A (zh) | 具有层合晶穴的半导体封装构造的制造方法 | |
| US7791181B2 (en) | Device structure with preformed ring and method therefor | |
| TWI697990B (zh) | 感測器封裝結構及其感測模組 | |
| CN1873992A (zh) | 影像感测器封装和封装制程 | |
| CN105355641A (zh) | 高像素影像传感芯片的封装结构及封装方法 | |
| CN2691057Y (zh) | 光感测芯片的封装结构 | |
| CN202977376U (zh) | 传感器封装模块 | |
| CN2459831Y (zh) | 一种影像感测器 | |
| CN105405777A (zh) | 一种大面积平行堆栈式封装结构和封装方法 | |
| CN1674294A (zh) | 光感测芯片的封装结构及其制造方法 | |
| CN2535926Y (zh) | 发光二极管封装结构 | |
| CN101188202A (zh) | 感测式封装件及其制造方法 | |
| US20020096758A1 (en) | Packaging structure of image sensor and method for packaging the same | |
| CN1921128A (zh) | 光感测芯片的封装结构 | |
| JPH02126685A (ja) | 固体イメージセンサー | |
| CN2678142Y (zh) | 光感测芯片的封装结构 | |
| CN1661814A (zh) | 具有支撑体的感光半导体封装件及其制法 | |
| CN205303419U (zh) | 一种大面积平行堆栈式封装结构 | |
| CN200962417Y (zh) | 封装盖板与芯片封装结构 | |
| CN2461227Y (zh) | 一种影像感测器 | |
| CN100394607C (zh) | 光感测芯片的封装方法 | |
| CN2641822Y (zh) | 积体电路封装组件 | |
| CN2465329Y (zh) | 一种影像感测器 | |
| CN1184867C (zh) | 影像感测器的封装构造及其封装方法 | |
| CN2745221Y (zh) | 覆晶构装装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050406 |