CN219718659U - 一种降低芯片波峰焊接连锡短路现象的装置 - Google Patents

Abstract

本实用新型公开了一种降低芯片波峰焊接连锡短路现象的装置，包括印刷网版，所述印刷网版上设有与贴片元件焊盘适配的印刷区域，所述印刷区域的对角线与PCB电路板过波峰焊方向一致，所述印刷区域与PCB电路板过波峰焊方向一致的尾部开设有防连锡孔，所述防连锡孔相对于贴片元件焊盘与PCB电路板过波峰焊方向一致的尾部同侧的两两PIN引脚焊盘之间设置。本实用新型通过在印刷网版上相对贴片元件尾部两两PIN引脚之间的位置处开设防连锡孔，红胶通过防连锡孔印刷至PCB电路板上对应的贴片元件引脚焊盘处，经过高温回流固化后，形成红胶条区域，阻碍贴片元件过波峰焊接时尾部引脚发生连锡短路。

Description

一种降低芯片波峰焊接连锡短路现象的装置

技术领域

本实用新型涉及印刷电路板技术领域，特别是一种降低芯片波峰焊接连锡短路现象的装置。

背景技术

目前带有表面贴装器件和通孔插装器件的单面线路板，其在生产制造过程中，一般采用红胶工艺，即：贴片元件借助红胶黏附在有线路和焊盘的一面，再通过回流炉高温固化，通孔插装器件插装在没有线路的另一面，两类器件再一起通过波峰焊接炉完成最终的焊接方式。

底面贴片器件通过红胶工艺+波峰焊接的方式，其中一些QFP芯片，尤其是本体比较厚的QFP芯片在波峰焊接过程中极易连锡短路，虽然行业内对QFP芯片过波峰焊的方向、QFP芯片的焊盘设计作了很多改善， QFP芯片45°过波峰焊接炉，且尾部均增加了偷锡焊盘，但因锡液受厚本体芯片的影响，导致在尾部仍有一定比例的连锡短路现象。

实用新型内容

为了克服现有技术的针对本体较厚的芯片，如QFP芯片，在采用红胶工艺过波峰焊接炉时尾部连锡短路的缺陷，本实用新型的目的是提供一种降低芯片波峰焊接连锡短路现象的装置，有效解决厚芯片采用红胶工艺过波峰焊时的连锡短路问题。

本实用新型解决其技术问题所采用的技术方案是：一种降低芯片波峰焊接连锡短路现象的装置，包括印刷网版，所述印刷网版上设有与贴片元件焊盘适配的印刷区域，所述印刷区域的对角线与PCB电路板过波峰焊方向一致，所述印刷区域与PCB电路板过波峰焊方向一致的尾部开设有防连锡孔，所述防连锡孔相对于贴片元件焊盘与PCB电路板过波峰焊方向一致的尾部同侧的两两PIN引脚焊盘之间设置。

作为本实用新型的进一步改进：所述印刷区域的中心部分开设有若干刷胶定位孔。

作为本实用新型的进一步改进：所述PCB电路板上贴片元件焊盘的尾部两两PIN引脚之间形成有经过高温回流固化的红胶条区域，所述红胶条区域与所述防连锡孔形状相同。

作为本实用新型的进一步改进：所述红胶条区域的高度大于所述贴片元件PIN引脚过波峰焊后的厚度。

作为本实用新型的进一步改进：所述防连锡孔为长条形孔。

作为本实用新型的进一步改进：所述若干刷胶定位孔为圆形孔或方形孔。

作为本实用新型的进一步改进：所述若干刷胶定位孔呈矩阵排列设置。

作为本实用新型的进一步改进：所述PCB电路板贴片元件焊盘的尾部设有尾部偷锡焊盘。

作为本实用新型的进一步改进：所述印刷区域相对所述尾部偷锡焊盘两侧的第一PIN引脚焊盘与第二PIN引脚焊盘之间、第二PIN引脚焊盘与第三PIN引脚焊盘之间和第三PIN引脚焊盘与第四PIN引脚焊盘之间均开设有防连锡孔。

与现有技术相比，本实用新型的有益效果是：

本实用新型通过将印刷网版上与贴片元件焊盘适配的印刷区域设置成与PCB电路板过波峰焊方向一致，印刷区域相对贴片元件焊盘与PCB电路板过波峰焊方向一致的尾部同侧的两两PIN引脚焊盘之间设置防连锡孔，将红胶通过防连锡孔印刷至贴片元件焊盘尾部的两两PIN引脚焊盘之间经过高温回流固化后形成凸起的红胶条区域，有效解决过波峰焊时可贴片元件尾部PIN引脚的连锡短路问题。

附图说明

图1为现有印刷网版的结构示意图。

图2为本实用新型印刷网版的结构示意图。

图3为PCB电路上贴片元件焊盘采用本实用新型印刷网版印刷后的结构示意图。

图4为本实用新型过波峰焊方向的示意图。

实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合本实用新型具体实施例及相应的附图对本实用新型技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为了解决现有技术中的技术问题，现结合附图说明与实施例对本实用新型进一步说明：

如图1至图4所示，本实用新型公开了一种降低芯片波峰焊接连锡短路现象的装置，包括印刷网版1，所述印刷网版1设有与贴片元件焊盘5适配的印刷区域11，所述印刷区域11的中心部分开设有若干刷胶定位孔12，所述印刷区域11的对角线与PCB电路板过波峰焊方向一致，所述印刷区域11的尾部开设有防连锡孔13，所述防连锡孔13相对于贴片元件焊盘5与PCB电路板过波峰焊方向一致的尾部同侧的两两PIN引脚焊盘2之间设置。

所述印刷区域11用于定位贴片元件在PCB电路板上的焊盘位置和刷胶位置，将所述印刷区域11的对角线与PCB电路板过波峰焊方向保持一致，即贴片元件引脚焊盘2与过波峰焊方向呈45°，改善贴片元件过波峰焊的方向。

也就是说，贴片元件的对角线与PCB电路板过波峰焊方向一致。降低贴片元件在波峰焊接过程中发生连锡短路的风险，贴片元件为QFP芯片，或与QFP芯片类似的，尤其是本体比较厚的QFP芯片，采用红胶工艺+波峰焊接的方式固定在PCB电路板有线路和焊盘的一面上。

由于行业内现有的内的QFP芯片当采用bottom红胶工艺时，在PCB板上布局如下：贴片元件引脚与过波峰焊接炉的方向呈45°，且两侧及尾部均增加了偷锡焊盘，防止两两相连的PIN脚连锡短路，但是对比本体比较厚的QFP芯片，受“阴影效应”的影响，尾部附近的两两PIN脚之间仍有一定的比例的连锡短路。

对此，在现有网版的基础上增加开制所述防连锡孔13，在红胶印刷阶段，将红胶印刷至QFP芯片易连锡短路的两个PIN引脚焊盘2中间，尤其是尾部的几个PIN引脚焊盘2中间。

需要说明的是，本实用新型的所述防连锡孔13不局限应用于QFP芯片，还能应用于其他本体较厚、采用红胶印刷工艺+波峰焊接方式的贴片元件。

还有，在本实用新型中，所述若干刷胶定位孔12和防连锡孔13的形状不做具体限制。所述若干刷胶定位孔12可以为圆孔或矩形孔，所述防连锡孔13可以为长条形孔。

进一步的，通过印刷区域11中心部分的若干刷胶定位孔12，红胶被印刷至PCB电路板上，QFP芯片按照一定的坐标贴在红胶上，高温回流固化后，QFP芯片被固化在PCB电路板上。

更进一步的，通过印刷区域11尾部的防连锡孔13，红胶被印刷至PCB电路板两两PIN引脚焊盘2之间的位置（如对应QFP芯片尾部两两PIN引脚焊盘之间的位置）上，高温回流固化后，芯片尾部两两PIN引脚焊盘之间形成一定高度、一定宽度、一定长度的红胶条区域,可以有利于阻碍尾部两两引脚的连锡短路。

更进一步的，所述防连锡孔13位于PCB电路板尾部的偷锡焊盘附近，每一个防连锡孔13位于PCB电路板上两两PIN引脚焊盘2之间的位置，优选正中间的位置。

优选的，一般在倒数第一PIN引脚焊盘2与第二PIN引脚焊盘2中间、第二PIN引脚焊盘2与第三PIN引脚焊盘2中间、第三PIN引脚焊盘2与第四PIN引脚焊盘2中间对应的印刷网版1处开制所述防连锡孔13。

示例性的，以QFP芯片对角线作为轴线上下对称，即共有6处所述防连锡孔13，可根据实际生产情况调整数量。

更进一步的，所述防连锡孔13的长度可略短于PIN引脚焊盘2长度，该防连锡孔13的宽度既要保证一定的阻焊作用，又要提放溢胶的风险。

在增加防连锡孔13的基础上，所述PCB电路板上相对贴片元件焊盘5的尾部（过波峰焊接炉方向的末端）保留开设有尾部偷锡焊盘3。

进一步的，所述若干刷胶定位孔12呈阵列分布于所述印刷区域11的中心部分上。

更进一步的，所述若干刷胶定位孔12呈矩阵排列设置。

进一步的，所述尾部偷锡焊盘3相对印刷区域11的对角线方向（贴片元件焊盘5的对角线方向）一分为二，形成第一尾部偷锡焊盘3和第二尾部偷锡焊盘3。

所述PCB 电路板上的贴片元件焊盘5相对尾部偷锡焊盘3的上侧设有上偷锡焊盘6和下侧设有下偷锡焊盘7。

实施例

本实施例公开了一种降低芯片波峰焊接连锡短路现象的装置，包括印刷网版1，所述印刷网版1上设有与贴片元件焊盘5适配的印刷区域11，所述印刷区域11的对角线与PCB电路板过波峰焊方向一致，所述印刷区域11的中心部分开设有若干刷胶定位孔12，所述印刷区域11的尾部开设有防连锡孔13，所述防连锡孔13相对贴片元件焊盘5尾部同侧的两两PIN引脚之间开制。

将印刷网版1的印刷区域11与PCB电路板上贴片元件焊盘5位置对准，通过印刷区域11上的若干刷胶定位孔12将红胶印刷至PCB电路板的贴片元件焊盘5的中心区域，及通过印刷区域11增设的防连锡孔13将红胶印刷至贴片元件焊盘5尾部两两PIN引脚之间的位置上，将芯片按照一定的坐标贴在红胶上，高温回流固化后，芯片被固化在PCB电路板上，同时芯片尾部两两PIN引脚之间形成一定高度、一定宽度、一定长度的红胶条区域,可以有利于阻碍尾部两两引脚的连锡短路。

需要说明的是，该贴片元件为芯片，优选应用于QFP芯片。尾部指过波峰焊接方向的末端。

也就是说，防止本体较厚、采用红胶印刷工艺+波峰焊接方式的贴片元件发生连锡短路，在PCB电路板对应的贴片元件焊盘5上，针对容易发生连锡短路的PIN引脚，在两两PIN引脚之间增加凸起的红胶条区域4，通过在印刷网版1上开设对应的防连锡孔13，将红胶印刷到对应的两两引脚之间，过回流炉后，形成阻碍尾部两两PIN引脚发生连锡短路的红胶条区域4。

优选的，所述若干刷胶定位孔12为圆孔、矩形孔、菱形孔，在此不一一列举，该刷胶定位孔12用于将贴片元件定位固定在PCB电路板对应的焊盘位置上，便于焊锡固定。

优选的，所述防连锡孔13为长条形孔。可以为矩形孔、椭圆形孔、波纹孔等，在此不一一列举。

优选的，PCB电路板上贴片元件焊盘5的尾部两两PIN引脚之间形成有向上凸起的红胶条区域4，该红胶条区域4的高度高于相邻PIN引脚波峰焊接形成后的高度，以防止红胶条区域的高度过低，不能克服过波峰焊接时尾部PIN引脚连锡短路。

优选的，在开设防连锡孔13和形成红胶条区域4的基础上，在PCB电路板上的贴片元件焊盘5尾部处设置尾部偷锡焊盘3，结合所述印刷区域11的对角线与PCB电路板过波峰焊方向一致，即贴片元件引脚与呈过波峰焊方向呈45°，进一步降低较厚的贴片元件（芯片）在波峰焊接过程中发生连锡短路的风险。

实施例

本实施例公开了一种降低芯片波峰焊接连锡短路现象的装置，应用于QFP芯片，包括印刷网版1，所述印刷网版1上设有与QFP芯片焊盘适配的印刷区域11，所述印刷区域11的对角线与PCB电路板过波峰焊方向一致，所述印刷区域11的中心部分开设有若干刷胶定位孔12，所述印刷区域11的尾部开设有防连锡孔13，所述防连锡孔13相对QFP芯片尾部（过波峰焊方向的末端）同侧的两两PIN引脚焊盘2之间间隔设置。

由于本体比较厚的QFP芯片，受“阴影效应”的影响，尾部附近的两两PIN脚之间仍有一定的比例的连锡短路。对此，在印刷网版1上增加开制防连锡孔13，在红胶印刷阶段将印刷红胶至QFP芯片易连锡短路的两个PIN引脚焊盘2中间，尤其是尾部的几个PIN引脚焊盘2中间。

优选的，所述防连锡孔13为长条形孔。红胶通过尾部的长方形孔被印刷至PCB电路板上对应的两两PIN引脚焊盘2之间的位置，经过高温回流固化后，对应的在QFP芯片的尾部两两PIN引脚焊盘2之间形成一定高度、一定宽度、一定长度的红胶条区域4,可以有利于阻碍贴片元件尾部两两PIN引脚的连锡短路。

优选的，所述若干刷胶定位孔12圆形孔或方形孔，并呈矩阵排列设置，红胶通过若干刷胶定位孔12印刷至电路板上后，高温回流固化后，QFP芯片被固化在PCB电路板上。

优选的，PCB电路板上相对贴片元件的尾部引脚处设有偷锡焊盘。

更优选的，长方形孔的防连锡孔13设于尾部偷锡焊盘3的附近，一般在倒数第一PIN引脚焊盘2与第二PIN引脚焊盘2中间、第二PIN引脚焊盘2与第三PIN引脚焊盘2中间、第三PIN引脚焊盘2与第四PIN引脚焊盘2中间对应的网版处开制长方形孔，以QFP芯片对角线作为轴线上下对称，即共有6处长方形孔，可根据实际生产情况调整数量。每一个长方形孔位于两两PIN脚正中间的位置，长方形孔的长度可略短于PIN引脚焊盘2长度，长方形孔的宽度既要保证一定的阻焊作用，又要提放溢胶的风险。

本实用新型的主要功能：本实用新型通过在印刷网版1上相对贴片元件尾部两两PIN引脚之间的位置处开设防连锡孔13，红胶通过防连锡孔13印刷至PCB电路板上对应的贴片元件引脚焊盘处，经过高温回流固化后，形成红胶条区域，阻碍贴片元件过波峰焊接时尾部引脚发生连锡短路。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

以上所述仅是本实用新型的具体实施例，使本领域技术人员能够理解或实现本实用新型。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种降低芯片波峰焊接连锡短路现象的装置，其特征在于，包括印刷网版，所述印刷网版上设有与贴片元件焊盘适配的印刷区域，所述印刷区域的对角线与PCB电路板过波峰焊方向一致，所述印刷区域与PCB电路板过波峰焊方向一致的尾部开设有防连锡孔，所述防连锡孔相对于贴片元件焊盘与PCB电路板过波峰焊方向一致的尾部同侧的两两PIN引脚焊盘之间设置，所述PCB电路板上贴片元件焊盘的尾部两两PIN引脚之间形成有经过高温回流固化的红胶条区域，所述红胶条区域与所述防连锡孔形状相同。

2.根据权利要求1所述的一种降低芯片波峰焊接连锡短路现象的装置，其特征在于，所述印刷区域的中心部分开设有若干刷胶定位孔。

3.根据权利要求1所述的一种降低芯片波峰焊接连锡短路现象的装置，其特征在于，所述红胶条区域的高度大于所述贴片元件PIN引脚过波峰焊后的厚度。

4.根据权利要求2或1所述的一种降低芯片波峰焊接连锡短路现象的装置，其特征在于，所述防连锡孔为长条形孔。

5.根据权利要求2所述的一种降低芯片波峰焊接连锡短路现象的装置，其特征在于，所述若干刷胶定位孔为圆形孔或方形孔。

6.根据权利要求2或5所述的一种降低芯片波峰焊接连锡短路现象的装置，其特征在于，所述若干刷胶定位孔呈矩阵排列设置。

7.根据权利要求6所述的一种降低芯片波峰焊接连锡短路现象的装置，其特征在于，所述PCB电路板贴片元件焊盘的尾部设有尾部偷锡焊盘。

8.根据权利要求7所述的一种降低芯片波峰焊接连锡短路现象的装置，其特征在于，所述印刷区域相对所述尾部偷锡焊盘两侧的第一PIN引脚焊盘与第二PIN引脚焊盘之间、第二PIN引脚焊盘与第三PIN引脚焊盘之间和第三PIN引脚焊盘与第四PIN引脚焊盘之间均开设有防连锡孔。