CN203722928U - 印制电路板的集成电路芯片封装结构 - Google Patents

Abstract

本实用新型公开一种印制电路板的集成电路芯片封装结构，该封装结构包括印制电路板以及安装在印制电路板上的方形贴片集成电路芯片，方形贴片集成电路芯片的引脚与印制电路板通过波峰焊方式焊接，且该方形贴片集成电路芯片的四条边的其中一条边与波峰焊链条移动方向形成的夹角为30°至60°；此外，在方形贴片集成电路芯片四个对角的第一对角、第三对角和第四对角分别设置拖锡焊盘，避免了方形贴片芯片波峰焊接时经常出现的连锡、空焊、虚焊、拖尾桥连等焊接不良问题，有效了提升方形贴片芯片波峰焊接良率和可靠性。

Description

印制电路板的集成电路芯片封装结构

技术领域

本实用新型涉及微电子技术领域，尤其涉及一种印制电路板的集成电路芯片封装结构。 

背景技术

在电子行业中，为了实现电路板的功能，通常将带有电路的印制电路板PCB与各种电子元器件进行电气焊接，形成带有功能的电路板PCBA。焊接是电路板PCBA的重要工序，焊接的可靠性对电路板的品质非常重要。 

其中，作为电路板的核心元件的集成电路芯片，其焊接可靠性尤为重要。目前，在集成电路封装中，对于方形的贴片封装芯片(四面有引脚，如QFP44封装芯片)的焊接，通常采用波峰焊接。波峰焊是让插件板的焊接面直接与高温液态锡接触达到焊接目的，其高温液态锡保持一个斜面，并由特殊装置使液态锡形成一道道类似波浪的现象，由此称为波峰焊。 

如图1所示，现有的印制电路板(PCB)100的方形贴片集成电路芯片封装设计方案中，方形贴片集成电路芯片200其中一条边与波峰焊链条传送方向(图1中在印制电路板100上标识的箭头方向)垂直(即两者夹角为90°)，由于方形贴片集成电路芯片200在印制电路板100上的封装没有拖锡焊盘来解决连焊问题，导致波峰焊接不良率很高，会出现空焊、连焊不良现象，严重时每一块印制电路板100波峰焊接完后都会出现空焊、连焊情况。 

因此，现有的方形贴片封装芯片因为外形体积原因，在波峰焊接制程中，经常出现连锡、虚焊等不良情况，影响了电路板PCBA的品质和生产效率。 

实用新型内容

本实用新型的主要目的在于提供一种印制电路板的集成电路芯片封装结构，旨在提升方形贴片芯片波峰焊接良率和可靠性。 

为了达到上述目的，本实用新型提出一种印制电路板的集成电路芯片封装结构，包括印制电路板以及安装在所述印制电路板上的方形贴片集成电路 芯片，所述方形贴片集成电路芯片封装的四条边的其中一条边与波峰焊链条移动方向形成的夹角为30°至60°；所述方形贴片集成电路芯片具有四个对角，分别为沿着波峰焊链条移动方向前后对称排列的第一对角和第二对角，以及位于所述第一对角和第二对角之间且对称的第三对角和第四对角，所述第一对角上设有第一拖锡焊盘；所述第三对角和第四对角上分别设有第二拖锡焊盘和第三拖锡焊盘。 

优选地，所述方形贴片集成电路芯片的四侧均设有引脚；所述方形贴片集成电路芯片封装的四条边的其中一条边与波峰焊链条移动方向形成的夹角为45°。 

优选地，所述方形贴片集成电路芯片封装的长宽比为1:1至2:1之间；所述方形贴片集成电路芯片的引脚数量为20-160脚；相邻的两个引脚的中心间距为0.5mm-2.54mm。 

优选地，所述方形贴片集成电路芯片的引脚数量为44-128脚；相邻的两个引脚的中心间距为0.8mm-2.54mm。 

优选地，所述第一拖锡焊盘的面积是所述方形贴片集成电路芯片的引脚焊盘面积的3-30倍；所述第二拖锡焊盘和第三拖锡焊盘的面积是所述方形贴片集成电路芯片的引脚焊盘面积的3-30倍。 

优选地，所述第一拖锡焊盘与相邻的方形贴片集成电路芯片的引脚焊盘之间的距离大于该芯片的各引脚焊盘之间的距离；所述第二拖锡焊盘和第三拖锡焊盘与相邻的方形贴片集成电路芯片的引脚焊盘之间的距离大于该芯片的各引脚焊盘之间的距离。 

优选地，所述第二对角上设有第四拖锡焊盘。 

优选地，所述第一拖锡焊盘、第二拖锡焊盘、第三拖锡焊盘和第四拖锡焊盘为三角形、四边形或圆形。 

优选地，所述第一拖锡焊盘由至少两子拖锡焊盘构成。 

优选地，所述方形贴片集成电路芯片的本体与印制电路板粘接。 

本实用新型提出的一种印制电路板的集成电路芯片封装结构，避免了方形贴片芯片波峰焊接时经常出现的连锡、空焊、虚焊、拖尾桥连等焊接不良问题，有效提升了方形贴片芯片波峰焊接良率和可靠性。 

附图说明

图1是现有的印制电路板的方形贴片集成电路芯片封装设计示意图； 

图2是本实用新型印制电路板的集成电路芯片封装结构第一实施例的结构示意图； 

图3是本实用新型印制电路板的集成电路芯片封装结构第一实施例中第一种方形贴片集成电路芯片示意图； 

图4是本实用新型印制电路板的集成电路芯片封装结构第一实施例中第二种方形贴片集成电路芯片示意图； 

图5是本实用新型印制电路板的集成电路芯片封装结构第一实施例中第三种方形贴片集成电路芯片示意图； 

图6是本实用新型印制电路板的集成电路芯片封装结构第二实施例的结构示意图。 

为了使本实用新型的技术方案更加清楚、明了，下面将结合附图作进一步详述。 

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。 

如图2所示，本实用新型第一实施例提出一种印制电路板的集成电路芯片封装结构，包括印制电路板100以及安装在所述印制电路板100上的方形贴片集成电路芯片200，所述方形贴片集成电路芯片200的引脚与所述印制电路板100通过波峰焊方式焊接，且该方形贴片集成电路芯片200封装的四条边的其中一条边与波峰焊链条移动方向形成的夹角为30°至60°，作为一种较佳实施方式，所述方形贴片集成电路芯片200封装的四条边的其中一条边与波峰焊链条移动方向形成的夹角为45°。 

在波峰焊接前，使用红胶工艺将方形贴片集成电路芯片200固定在印制电路板100上。红胶是固定贴片元件的粘合胶，在固定时，将印制电路板上的贴片元件位置印上红胶，用贴片机将细小的贴片元件放置在红胶上，最后 将贴上元件的印制电路板过一遍高温炉，红胶由糊状变成固态，紧紧将贴片元件粘贴在印制电路板上。经过红胶固定贴片元件后，采用本实用新型的波峰焊方式将方形贴片集成电路芯片200的引脚与印制电路板100焊接，可以有效提升方形贴片芯片波峰焊接良率和可靠性。 

具体地，为了解决方形贴片集成电路芯片200在波峰焊接经常出现焊接不良，影响焊接可靠性的问题，在波峰焊接方形贴片封装时，必须要考虑以下两个因素： 

一、波峰焊接特性，阴影效应。在波峰焊接过程中，有吸热量大、散热快的物件(如芯片)，使PCB局部温度降低，形成温度阴影，导致PCB局部上锡不良。双列引脚的芯片过波峰时，需要平行传送波峰焊链条方向，如果垂直将出现大批虚焊、连焊。但方形贴片封装时，若采用垂直或平行波峰方向都不能解决阴影效应对四个方向引脚焊接的影响。 

二、波峰焊接时会对连排焊盘引起桥连现象。同在一排的焊盘过波峰焊时，先过波峰的焊盘焊接良好，而在最末尾几个焊盘经常会出现连锡现象。 

为了解决以上两点，本实施例在设计印制电路板100时，将方形贴片焊盘在印制电路板100上的封装按如图3所示进行设计： 

其中，方形贴片集成电路芯片200的四侧均设有引脚；通常设置方形贴片集成电路芯片的引脚数量为20-160脚，引脚的数量可以根据实际需要选择设置，作为一种较佳实施方式，该方形贴片集成电路芯片200的引脚数量可以设置为44-128脚。相邻两个引脚的中心间距的选择不宜过小，因液态的锡水有一定的粘性，两引脚的中心间距过小，容易引起连锡，因此，相邻的两个引脚的中心间距通常设置为0.5mm-2.54mm，优选为0.8mm-2.54mm。本实施例以44脚QFP(QuadFlatPackage，小型方块平面封装，也叫方形扁平封装)贴片封装方形集成电路芯片的印制电路板100设计进行举例说明。 

方形贴片集成电路芯片200的封装外形，可以为正方形封装，也可以为长方形封装。作为一种较佳实施方式，方形贴片集成电路芯片200封装的长宽比为1:1至2:1之间。 

如图2及3所示，在图2及图3中，箭头为波峰焊接链条传送方向，方形贴片集成电路芯片200的其中一条边与波峰链条传送方向形成夹角，该夹角在30°至60°之间，最优的夹角角度为45°，图3中以45°夹角进行举例。 

方形贴片集成电路芯片200具有四个对角，分别为沿着波峰焊链条移动方向前后(箭尾至箭头方向)对称排列的第一对角和第二对角，以及位于所述第一对角和第二对角之间且对称的第三对角和第四对角，本实施例在第一对角上设有第一拖锡焊盘201；在第三对角和第四对角上分别设有第二拖锡焊盘202和第三拖锡焊盘203，用于克服拖尾桥连现象。 

其中，第一拖锡焊盘201可以为一个整体，也可以由多个子拖锡焊盘构成，本实施例以第一拖锡焊盘201包括两个对称设置的子拖锡焊盘进行举例。 

第一拖锡焊盘201可以为四边形，比如梯形(如图2及图3所示)，或者正方形(如图5所示)，也可以为三角形(如图4所示)，或圆形等任意形状；此外，设置第一拖锡焊盘201的面积是方形贴片集成电路芯片200的引脚焊盘面积的3-30倍，优选为5-20倍；第一拖锡焊盘201与相邻的方形贴片集成电路芯片200的引脚焊盘之间的距离大于该芯片的各引脚焊盘之间的距离，以防止第一拖锡焊盘201与相邻的方形贴片集成电路芯片200的引脚焊盘之间的距离过大起不到克服拖尾桥连问题的作用，以及防止第一拖锡焊盘201与相邻的方形贴片集成电路芯片200的引脚焊盘之间的距离过小而造成粘连现象。 

第二拖锡焊盘202和第三拖锡焊盘203可以为梯形(如图2及图3所示)以及正方形(如图4所示)等四边形，也可以为圆形(如图5所示)，或者为三角形等任意形状；此外，设置第二拖锡焊盘202和第三拖锡焊盘203的面积为方形贴片集成电路芯片200的引脚焊盘面积的3-30倍，优选为5-20倍；设置第二拖锡焊盘202和第三拖锡焊盘203与相邻的方形贴片集成电路芯片200的引脚焊盘之间的距离大于该芯片的各引脚焊盘之间的距离，以防止第二拖锡焊盘202和第三拖锡焊盘203与相邻的方形贴片集成电路芯片200的引脚焊盘之间的距离过大起不到克服拖尾桥连问题的作用，以及防止第二拖锡焊盘202和第三拖锡焊盘203与相邻的方形贴片集成电路芯片200的引脚焊盘之间的距离过小而造成粘连现象。 

上述第一拖锡焊盘201、第二拖锡焊盘202和第三拖锡焊盘203的面积选择应适中，拖锡焊盘面积过小不能解决焊盘的桥连作用，焊盘过大则不利于印制电路板100的布线。 

更为具体地，如图2及图3所示，方形贴片集成电路芯片200的引脚数 量为44脚，每一边各有11个引脚，为QFP44贴片封装。印制电路板100过波峰焊接链条运动方向为箭头所示方向，方形贴片集成电路芯片200的一条边与箭头方向夹角成45°。过波峰焊接时，首先焊接的引脚是23脚至33脚，以及22脚至12脚，由于芯片与波峰链条移动方向成45°夹角，23脚至33脚，以及22脚至12脚能同时接触到焊锡水，从而克服了传统焊接芯片与波峰方向成0°或者90°产生的阴影效应，大大降低空焊不良问题。另外，第二拖锡焊盘202和第三拖锡焊盘203两个拖锡焊盘解决了23脚至33脚，以及22脚至12脚产生的拖尾连桥问题；两个子拖锡焊盘构成的第一拖锡焊盘201，解决了34脚至44脚，以及11脚至1脚所产生的拖尾连桥问题。 

经过产线对比，现有的方形贴片集成电路芯片200波峰焊接，由于集成电路芯片在印制电路板100的封装没有拖锡焊盘来解决连焊问题，这样的工艺设计，波峰焊接不良率很高，会出现空焊、连焊不良现象，在情况严重时100％的引脚焊盘都需要工人进行补锡作业，极大的影响了电路板PCBA的品质和生产效率；而采用本实施例方案进行方形贴片集成电路芯片200波峰焊接作业，则在调整好波峰各参数及使用标准纯度焊锡时，以图2中封装是QFP44的方形贴片集成电路芯片200为例子，焊接良率可达到90％以上，大大减少了后段工序补锡工人的劳动强度。 

如图6所示，本实用新型第二实施例提出一种印制电路板的集成电路芯片封装结构，与上述第一实施例的区别在于，本实施例中，方形贴片集成电路芯片200引脚数量为64脚，且在方形贴片集成电路芯片200的第二对角上设有第四拖锡焊盘204，该第四拖锡焊盘204为圆形，当然在其他实施例中，还可以为三角形或四边形等任意形状。 

具体地，如图6所示，方形贴片集成电路芯片200引脚数量为64脚，每一边各有16个引脚，为QFP64封装。印制电路板100过波峰焊接方向为箭头所示方向，方形贴片集成电路芯片200的一条边与箭头方向夹角成45°，第二拖锡焊盘202和第二拖锡焊盘2022焊盘为正方形，第一拖锡焊盘201设计成一个大焊盘，成箭头形。过波峰焊接时，首先焊接的引脚是1脚至16脚，以及64脚至49脚，由于芯片与波峰方向成45°夹角，1脚至16脚，以及64脚至49脚能同时接触到焊锡水，从而克服了传统焊接芯片与波峰链条方向成0° 或者90°产生的阴影效应，大大降低空焊不良问题。另外，第二拖锡焊盘202和第三拖锡焊盘203两个拖锡焊盘解决了1脚至16脚，以及64脚至49脚产生的拖尾桥连问题；第一拖锡焊盘201解决了17脚至32脚，以及48脚至33脚产生的拖尾连桥问题。 

本实施例通过上述方案，避免了方形贴片芯片波峰焊接时经常出现的连锡、空焊、虚焊、拖尾桥连等焊接不良问题，有效了提升方形贴片芯片波峰焊接良率和可靠性。 

本实用新型实施例印制电路板的集成电路芯片封装结构，避免了方形贴片芯片波峰焊接时经常出现的连锡、空焊、虚焊、拖尾桥连等焊接不良问题，有效了提升方形贴片芯片波峰焊接良率和可靠性。 

上述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本实用新型的专利保护范围内。 

Claims (9)

1.一种印制电路板的集成电路芯片封装结构，包括印制电路板以及安装在所述印制电路板上的方形贴片集成电路芯片，其特征在于，所述方形贴片集成电路芯片的四条边的其中一条边与波峰焊链条移动方向形成的夹角为30°至60°；所述方形贴片集成电路芯片具有四个对角，分别为沿着波峰焊链条移动方向前后对称排列的第一对角和第二对角，以及位于所述第一对角和第二对角之间且对称的第三对角和第四对角，所述第一对角上设有第一拖锡焊盘；所述第三对角和第四对角上分别设有第二拖锡焊盘和第三拖锡焊盘。

2.根据权利要求1所述的印制电路板的集成电路芯片封装结构，其特征在于，所述方形贴片集成电路芯片的四侧均设有引脚；所述方形贴片集成电路芯片封装的四条边的其中一条边与波峰焊链条移动方向形成的夹角为45°。

3.根据权利要求1所述的印制电路板的集成电路芯片封装结构，其特征在于，所述方形贴片集成电路芯片封装的长宽比为1:1至2:1之间；所述方形贴片集成电路芯片的引脚数量为20-160脚；相邻的两个引脚的中心间距为0.5mm-2.54mm。

4.根据权利要求1、2或3所述的印制电路板的集成电路芯片封装结构，其特征在于，所述第一拖锡焊盘的面积是所述方形贴片集成电路芯片的引脚焊盘面积的3-30倍；所述第二拖锡焊盘和第三拖锡焊盘的面积是所述方形贴片集成电路芯片的引脚焊盘面积的3-30倍。

5.根据权利要求4所述的印制电路板的集成电路芯片封装结构，其特征在于，所述第一拖锡焊盘与相邻的方形贴片集成电路芯片的引脚焊盘之间的距离大于该芯片的各引脚焊盘之间的距离；所述第二拖锡焊盘和第三拖锡焊盘与相邻的方形贴片集成电路芯片的引脚焊盘之间的距离大于该芯片的各引脚焊盘之间的距离。

6.根据权利要求1、2或3所述的印制电路板的集成电路芯片封装结构，其特征在于，所述第二对角上设有第四拖锡焊盘。

7.根据权利要求6所述的印制电路板的集成电路芯片封装结构，其特征在于，所述第一拖锡焊盘、第二拖锡焊盘、第三拖锡焊盘和第四拖锡焊盘为三角形、四边形或圆形。

8.根据权利要求1、2或3所述的印制电路板的集成电路芯片封装结构，其特征在于，所述第一拖锡焊盘由至少两子拖锡焊盘构成。

9.根据权利要求1、2或3所述的印制电路板的集成电路芯片封装结构，其特征在于，所述方形贴片集成电路芯片的本体与印制电路板粘接。