CN203721684U - 双列引脚集成电路芯片封装结构 - Google Patents

Abstract

本实用新型公开一种双列引脚集成电路芯片封装结构，该封装结构包括印制电路板以及安装在印制电路板上的双列引脚集成电路芯片，双列引脚集成电路芯片在每一列引脚所在的边与波峰焊链条移动方向平行，相对波峰焊链条移动方向，双列引脚集成电路芯片在每一列引脚所在边的末端，分别设有一拖锡焊盘，由此避免了双列引脚集成电路芯片波峰焊接时经常出现的连锡、空焊、虚焊、拖尾桥连等焊接不良问题，有效提升了双列引脚集成电路芯片波峰焊接良率和可靠性。

Description

双列引脚集成电路芯片封装结构

技术领域

本实用新型涉及微电子技术领域，尤其涉及一种双列引脚集成电路芯片封装结构。 

背景技术

在电子行业中，为了实现电路板的功能，通常将带有电路的印制电路板(PCB)与各种电子元器件进行电气焊接，形成带有功能的电路板PCBA。焊接是电路板PCBA的重要工序，焊接的可靠性对电路板的品质非常重要。 

其中，作为电路板的核心元件的集成电路芯片，其焊接可靠性尤为重要。目前，在集成电路封装中，对于双列引脚集成电路芯片的封装焊接，通常采用波峰焊接。波峰焊是让插件板的焊接面直接与高温液态锡接触达到焊接目的，其高温液态锡保持一个斜面，并由特殊装置使液态锡形成一道道类似波浪的现象，由此称为波峰焊。 

如图1所示，现有的印制电路板100的双列引脚集成电路芯片200的封装设计方案中，双列引脚集成电路芯片200其中一条边(如图1中B箭头方向所示)与波峰焊传送方向(图1中在印制电路板100上标识的A箭头方向所示)垂直(即两者夹角为90°)，由于双列引脚集成电路芯片200在印制电路板100的封装没有拖锡焊盘来解决连焊问题，导致波峰焊接不良率很高，会出现空焊、连焊不良现象，严重时每一块印制电路板100波峰焊接完后都会出现空焊、连焊情况。 

因此，现有的双列引脚集成电路芯片因为外形体积原因，在波峰焊接制程中，经常出现连锡、虚焊等不良情况，影响了电路板PCBA的品质和生产效率。 

实用新型内容

本实用新型的主要目的在于提供一种双列引脚集成电路芯片封装结构，旨在提升双列引脚集成电路芯片波峰焊接良率和可靠性。 

为了达到上述目的，本实用新型提出一种双列引脚集成电路芯片封装结构，包括印制电路板以及安装在所述印制电路板上的双列引脚集成电路芯片，双列引脚集成电路芯片在每一列引脚所在的边与波峰焊链条移动方向平行；相对所述波峰焊链条移动方向，所述双列引脚集成电路芯片在每一列引脚所在边的末端，分别设有一拖锡焊盘。 

优选地，所述双列引脚为贴片式封装结构或者直插式封装结构。 

优选地，所述双列引脚集成电路芯片的引脚数量为4-100脚；相邻的两个引脚的中心间距为0.5mm-2.54mm。 

优选地，所述拖锡焊盘为所述双列引脚集成电路芯片的引脚焊盘。 

优选地，所述拖锡焊盘的面积是所述双列引脚集成电路芯片的引脚焊盘面积的1-20倍。 

优选地，所述拖锡焊盘为多边形或圆形。 

本实用新型提出的一种双列引脚集成电路芯片封装结构，在波峰焊接时，使双列引脚集成电路芯片的每一列引脚所在的边与波峰焊链条移动方向平行，相对所述波峰焊链条移动方向，所述双列引脚集成电路芯片在每一列引脚所在边的末端，分别设有一拖锡焊盘，避免了双列引脚集成电路芯片波峰焊接时经常出现的连锡、空焊、虚焊、拖尾桥连等焊接不良问题，有效提升了双列引脚集成电路芯片波峰焊接良率和可靠性。 

附图说明

图1是现有的印制电路板的双列引脚集成电路芯片封装设计示意图； 

图2是本实用新型双列引脚集成电路芯片封装结构第一实施例的结构示意图； 

图3是本实用新型双列引脚集成电路芯片封装结构第一实施例中第一种双列引脚集成电路芯片示意图； 

图4是本实用新型双列引脚集成电路芯片封装结构第一实施例中第二种双列引脚集成电路芯片示意图； 

图5是本实用新型双列引脚集成电路芯片封装结构第一实施例中第三种双列引脚集成电路芯片示意图； 

图6是本实用新型双列引脚集成电路芯片封装结构第一实施例中第四种 双列引脚集成电路芯片示意图； 

图7是本实用新型双列引脚集成电路芯片封装结构第一实施例中第五种双列引脚集成电路芯片示意图； 

图8是本实用新型双列引脚集成电路芯片封装结构第一实施例中第六种双列引脚集成电路芯片示意图； 

图9是本实用新型双列引脚集成电路芯片封装结构第一实施例中第七种双列引脚集成电路芯片示意图； 

图10是本实用新型双列引脚集成电路芯片封装结构第二实施例的结构示意图。 

为了使本实用新型的技术方案更加清楚、明了，下面将结合附图作进一步详述。 

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。 

如图2所示，本实用新型第一实施例提出一种双列引脚集成电路芯片封装结构，包括印制电路板100以及安装在所述印制电路板100上的双列引脚集成电路芯片200，所述双列引脚集成电路芯片200的引脚与所述印制电路板100通过波峰焊方式焊接，且该双列引脚集成电路芯片200的每一列引脚所在的边(如图2中箭头B所示)与波峰焊链条移动方向(如图2中箭头A所示)平行。 

其中，双列引脚集成电路芯片200的双列引脚可以为贴片式封装结构，如图2、图3、图4、图5、图6及图7所示，对应的芯片可以称为双列引脚贴片集成电路芯片；此外，双列引脚集成电路芯片200的双列引脚也可以为直插式封装结构，如图8、图9所示，对应的芯片可以称为双列引脚直插集成电路芯片。 

对于贴片式封装结构，具体可以采用红胶工艺粘贴，在波峰焊接前，使用红胶工艺将双列引脚集成电路芯片200固定在印制电路板100上。红胶是固定贴片元件的粘合胶，在固定时，将印制电路板100上的贴片元件位置印 上红胶，用贴片机将细小的贴片元件放置在红胶上，最后将贴上元件的印制电路板100过一遍高温炉，红胶由糊状变成固态，紧紧将贴片元件粘贴在印制电路板100上。经过红胶固定贴片元件后，采用本实用新型的波峰焊方式将双列引脚集成电路芯片200的引脚与印制电路板100焊接，可以有效提升双列引脚集成电路芯片200的波峰焊接良率和可靠性。 

具体地，为了解决双列引脚集成电路芯片200在波峰焊接经常出现焊接不良，影响焊接可靠性的问题，在波峰焊接双列引脚集成电路芯片200时，必须要考虑以下两个因素： 

一、波峰焊接特性，阴影效应。在波峰焊接过程中，有吸热量大、散热快的物件(如芯片)，使PCB局部温度降低，形成温度阴影，导致PCB局部上锡不良。双列引脚集成电路芯片200会受到阴影效应影响，部分焊盘空焊、连锡。 

二、波峰焊接时会对连排焊盘引起桥连现象。同在一排的焊盘过波峰焊时，先过波峰的焊盘焊接良好，而在最末尾几个焊盘经常会出现连锡现象。 

为了解决以上两点，本实施例在设计印制电路板100时，将双列引脚集成电路芯片200的焊盘在印制电路板100的封装按如图3所示进行设计： 

其中，双列引脚集成电路芯片200的上下两侧各设有一列引脚，引脚的数量可以根据实际需要选择设置，作为一种实施方式，双列引脚集成电路芯片200的引脚数量可以设置为4-100脚，优选为8-64脚；相邻两个引脚的中心间距的选择不宜过小，因液态的锡水有一定的粘性，两引脚的中心间距过小，容易引起连锡，因此，相邻的两个引脚的中心间距为0.5mm-2.54mm，优选为0.8mm-2.54mm。 

本实施例以SOP-8封装(即具有16引脚，每列各8引脚)的双列引脚集成电路芯片200进行举例说明。 

如图2及图3所示，箭头A为波峰焊接链条传送方向，双列引脚集成电路芯片200的第1脚至第8脚形成的直线，与波峰焊接链条传送方向A平行。 

进一步地，在本实施例中，相对所述波峰焊链条移动方向，所述双列引脚集成电路芯片200在每一列引脚所在边的末端(即箭头A反方向端)，分别设有一拖锡焊盘201、202，用于克服拖尾桥连现象。 

其中，拖锡焊盘201、202可以属于所述双列引脚集成电路芯片200的引 脚焊盘，如图2、图4、图6所示，两拖锡焊盘201、202分别为第8引脚焊盘和第9引脚焊盘；此外，拖锡焊盘201、202也可以不属于双列引脚集成电路芯片200的引脚焊盘，如图3、图5、图7所示，两拖锡焊盘201、202分别位于第8引脚焊盘和第9引脚焊盘外。 

所述拖锡焊盘201、202可以为三角形(如图5所示)、四边形(如图6所示的长方形)、五边形(如图2、图3、图4所示)等多边形，或者为圆形(如图7所示)等任意形状。 

此外，作为一种实施方式，可以设置拖锡焊盘201、202的面积是所述双列引脚集成电路芯片200的引脚焊盘面积的1-20倍，优选为2-10倍。该拖锡焊盘201、202的面积选择应适中，拖锡焊盘201、202面积过小不能解决焊盘的桥连作用，焊盘过大则不利于印制电路板100的布线。 

更为具体地，如图2及图3所示，以双列引脚集成电路芯片200封装为SOP-8进行举例，由于芯片引脚排列方向与波峰焊链条移动方向平行，同一列的引脚如第1脚至第8脚，沿波峰焊链条移动方向没有受到双列引脚集成电路芯片200本体的遮挡，阴影效应变小。故过波峰焊接时，最初接触到锡水的是第1脚和第16脚焊盘，由于阴影效应变小，波峰链条继续移动时，两列的引脚焊盘焊接依然效果良好。等锡水接触到双列引脚集成电路芯片200末尾的几个焊盘6、7、8脚和11、10、9脚时，由于在两列引脚的末端分别增加了拖锡焊盘201、202，从而解决了双列引脚集成电路芯片200末尾几个引脚焊盘的桥连现象，使得双列引脚集成电路芯片200共16个引脚焊盘均能良好焊接，大大减少连锡、空焊问题。 

经过在产线对比，传统的双列引脚集成电路芯片200波峰焊接时，波峰焊接不良率很高，会出现空焊、连焊等不良现象，在情况严重时100％的引脚焊盘都需要工人进行补锡作业，极大的影响了电路板PCBA的品质和生产效率；而采用本实施例方案进行双列引脚集成电路芯片200波峰焊接作业，则在调整好波峰各参数及使用标准纯度焊锡时，基本不需要工人补锡作业，从而可以减少后段工序补锡工人的人数，提高生产效率。 

如图10所示，本实用新型第二实施例提出一种双列引脚集成电路芯片封装结构，与上述第一实施例的区别在于，本实施例中，双列引脚集成电路芯 片200封装为直插的SDIP-28(即具有28引脚，每列各14引脚)。 

具体地，印制电路板100过波峰焊接方向为箭头A所示方向，本实施例设置在两列引脚末端的拖锡焊盘201、202呈箭头形，且属于双列引脚集成电路芯片200的引脚焊盘，即第14、15引脚焊盘。 

在过波峰焊接时，最初接触到锡水的是第1脚和第28脚焊盘，由于双列引脚集成电路芯片200引脚方向与波峰焊链条移动方向平行，同一列引脚的拖锡效果良好；且双列引脚集成电路芯片200的引脚为直插封装，双列引脚集成电路芯片200本体与焊盘不在同一面，阴影效应忽略。在波峰焊链条继续移动时，两列的引脚焊盘焊接依然效果良好。等锡水接触到双列引脚集成电路芯片200末尾的几个焊盘17、16、15脚和12、13、14脚时，由于增加了拖锡焊盘201、202，解决了双列引脚集成电路芯片200末尾几个引脚焊盘的桥连现象，从而使得双列引脚集成电路芯片200共28个引脚焊盘均能良好焊接，大大减少连锡、空焊问题。 

本实施例通过上述方案，避免了双列引脚集成电路芯片200波峰焊接时经常出现的连锡、空焊、虚焊、拖尾桥连等焊接不良问题，有效了提升双列引脚集成电路芯片200波峰焊接良率和可靠性。 

本实用新型实施例双列引脚集成电路芯片封装结构，在波峰焊接时，使双列引脚集成电路芯片的每一列引脚所在的边与波峰焊链条移动方向平行，避免了双列引脚集成电路芯片波峰焊接时经常出现的连锡、空焊、虚焊等焊接不良问题；此外，在双列引脚集成电路芯片每一列引脚所在边的末端，分别设有一拖锡焊盘，避免了双列引脚集成电路芯片波峰焊接时出现的拖尾桥连等焊接不良问题，有效提升了双列引脚集成电路芯片波峰焊接良率和可靠性。 

上述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本实用新型的专利保护范围内。 

Claims (6)

1.一种双列引脚集成电路芯片封装结构，包括印制电路板以及安装在所述印制电路板上的双列引脚集成电路芯片，其特征在于，所述双列引脚集成电路芯片在每一列引脚所在的边与波峰焊链条移动方向平行；相对所述波峰焊链条移动方向，所述双列引脚集成电路芯片在每一列引脚所在边的末端，分别设有一拖锡焊盘。 

2.根据权利要求1所述的双列引脚集成电路芯片封装结构，其特征在于，所述双列引脚为贴片式封装结构或者直插式封装结构。 

3.根据权利要求1所述的双列引脚集成电路芯片封装结构，其特征在于，所述双列引脚集成电路芯片的引脚数量为4-100脚；相邻的两个引脚的中心间距为0.5mm-2.54mm。 

4.根据权利要求1、2或3所述的双列引脚集成电路芯片封装结构，其特征在于，所述拖锡焊盘为所述双列引脚集成电路芯片的引脚焊盘。 

5.根据权利要求1、2或3所述的双列引脚集成电路芯片封装结构，其特征在于，所述拖锡焊盘的面积是所述双列引脚集成电路芯片的引脚焊盘面积的1-20倍。 

6.根据权利要求1、2或3所述的双列引脚集成电路芯片封装结构，其特征在于，所述拖锡焊盘为多边形或圆形。