CN111601456A - 一种印刷电路板及电路的制造方法 - Google Patents

一种印刷电路板及电路的制造方法 Download PDF

Info

Publication number
CN111601456A
CN111601456A CN202010377923.4A CN202010377923A CN111601456A CN 111601456 A CN111601456 A CN 111601456A CN 202010377923 A CN202010377923 A CN 202010377923A CN 111601456 A CN111601456 A CN 111601456A
Authority
CN
China
Prior art keywords
bonding pad
pad
welding
radiating
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010377923.4A
Other languages
English (en)
Other versions
CN111601456B (zh
Inventor
刘艳萍
戚立峰
周志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Lianbao Information Technology Co Ltd
Original Assignee
Hefei Lianbao Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Lianbao Information Technology Co Ltd filed Critical Hefei Lianbao Information Technology Co Ltd
Priority to CN202010377923.4A priority Critical patent/CN111601456B/zh
Publication of CN111601456A publication Critical patent/CN111601456A/zh
Application granted granted Critical
Publication of CN111601456B publication Critical patent/CN111601456B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明公开一种印刷电路板及电路的制造方法。印刷电路板包括：芯片封装组件，所述芯片封装组件包括散热焊盘以及分布在散热焊盘外围的外层管脚焊盘，其中，所述散热焊盘被分隔成两个以上呈间隔排列状的子散热焊盘，所述外层管脚焊盘包含信号焊盘；短接焊盘组件，所述短接焊盘组件包括第一焊盘和第二焊盘，所述第一焊盘和第二焊盘之间存在间隙，所述第一焊盘和第二焊盘通过所述间隙短接在一起，所述第一焊盘和所述信号焊盘采用叠焊盘设计叠焊在一起。本发明的优点在于，信号走线不需要额外增加过孔，大大缩短信号走线长度，减少或不产生线桩，从而改善信号的质量。

Description

一种印刷电路板及电路的制造方法
技术领域[H05K]
本发明涉及印刷电路板封装技术领域，尤其涉及一种印刷电路板及电路的制造方法。
背景技术
印刷电路板，又称印制电路板(Printed circuit board，简称PCB)，是电子元器件电气连接的提供者。印刷电路板的表面印刷有待封装的电子元器件的封装图，按照所述封装图可以将待封装的电子元器件封装到印刷电路板上。在制造印刷电路板时，通常需要对印刷电路板的布线进行设计。在线路设计中(例如SATA、USB3.0等)，信号常常会遇到因PCB走线过长而超出设计规范的要求，为避免信号测试不通过，通常需要预留功能芯片(例如redriver芯片)。
现有技术采用了常规零欧姆电阻与功能芯片并排叠焊(co-lay)的设计，但是常规的零欧姆电阻会导致信号走线过长，并且容易有线桩，也增加了信号过孔的数量，从而引起信号质量不佳，此时无法根据信号测试的结果确定是否可以省掉功能芯片。
图1示出了当前常规的采用零欧姆电阻与redriver芯片叠焊在一起后的PCB版图，其中由数个直线线段组成的曲折线段即是信号走线，显然，这种常规的设计增加了走线长度，增加了线桩，增加了过孔的数量，从而影响了信号的质量。
发明内容
本发明为了解决以上问题中的至少一个，创造性地提供一种印刷电路板及电路的制造方法。
根据本发明实施例的第一方面，提供一种印刷电路板，包括：芯片封装组件，所述芯片封装组件包括散热焊盘以及分布在散热焊盘外围的外层管脚焊盘，其中，所述散热焊盘被分隔成两个以上呈间隔排列状的子散热焊盘，所述外层管脚焊盘包含信号焊盘；短接焊盘组件，所述短接焊盘组件包括第一焊盘和第二焊盘，所述第一焊盘和第二焊盘之间存在间隙，所述第一焊盘和第二焊盘通过所述间隙短接在一起，所述第一焊盘和所述信号焊盘采用叠焊盘设计叠焊在一起。
可选的，所述第一焊盘的尺寸不超过所述信号焊盘的尺寸。
可选的，所述短接焊盘组件分布在所述子散热焊盘之间的间隔区域的上下两端，使得信号在所述子散热焊盘之间的间隔区域直线传输。
可选的，所述散热焊盘被分割成三个呈间隔排列状的子散热焊盘。
可选的，所述第一焊盘和第二焊盘之间的间隙的长度为4mil。
可选的，所述第一焊盘的尺寸为8mil×24mil，所述第二焊盘的尺寸为8mil×12mil。
可选的，所述芯片封装组件为re-driver芯片封装组件。
根据本发明实施例的第二方面，提供一种电路的制造方法，所述方法包括下述步骤：分割工艺，将芯片封装组件的散热焊盘分割成两个以上呈间隔排列状的子散热焊盘，其中，所述芯片封装组件包括散热焊盘以及分布在散热焊盘外围的外层管脚焊盘，所述外层管脚焊盘包含信号焊盘；叠焊工艺，将短接焊盘组件中的第一焊盘与所述信号焊盘叠焊在一起，其中，所述短接焊盘组件包括第一焊盘和第二焊盘，所述第一焊盘和第二焊盘之间存在间隙，所述第一焊盘和第二焊盘通过所述间隙短接在一起。
可选的，所述分割工艺包括：将所述散热焊盘分割成两个以上呈间隔排列状的子散热焊盘使得所述短接焊盘组件分布在所述子散热焊盘之间的间隔区域的上下两端，进而信号得以在所述子散热焊盘之间的间隔区域直线传输。
可选的，所述叠焊工艺包括：所述第一焊盘和第二焊盘作为一个整体进行开钢网。
可选的，所述叠焊工艺包括：所述第一焊盘的尺寸不超过所述信号焊盘的尺寸。
相较于现有技术，本发明实施例通过将短接焊盘组件的第一焊盘与芯片的信号焊盘叠焊在一起，可使得信号走线不需要额外增加过孔，大大缩短信号走线长度，减少或不产生线桩，从而改善信号的质量。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了采用零欧姆电阻与redriver芯片叠焊在一起后的PCB版图；
图2示出了一个常规的芯片封装组件的结构示意图；
图3示出了本发明实施例提供的一种印刷电路板中短接焊盘组件的结构示意图；
图4示出了本发明实施例提供的一种印刷电路板中芯片封装组件的结构示意图；
图5示出了本发明实施例提供的一种印刷电路板的结构示意图；
图6示出了采用本发明实施例中的短接焊盘组件与redriver芯片叠焊在一起后的PCB版图；
图7示出了USB3.2采用了本发明实施例提供的印刷电路板的GEN2波形图；
图8示出了USB3.2采用本发明实施例提供的印刷电路板后，去掉功能芯片的GEN2波形；
图9示出了USB3.2采用了本发明实施例提供的印刷电路板的DP波形图；
图10示出了USB3.2采用本发明实施例提供的印刷电路板后，去掉功能芯片的DP波形；
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种印刷电路板，如图5所示，包括：芯片封装组件，所述芯片封装组件包括散热焊盘以及分布在散热焊盘外围的外层管脚焊盘(12、12’)，其中，所述散热焊盘被分隔成两个以上呈间隔排列状的子散热焊盘11’，外层管脚焊盘(12、12’)包含信号焊盘12’；短接焊盘组件，所述短接焊盘组件包括第一焊盘21和第二焊盘22，第一焊盘21和第二焊盘22之间存在间隙，第一焊盘21和第二焊盘22通过所述间隙短接在一起，第一焊盘21和信号焊盘12’采用叠焊盘设计叠焊在一起。
常规的芯片封装组件如图2所示，包括：散热焊盘11、分布在散热焊盘外围的外层管脚焊盘12、用于限定位置的丝印框13。应用到本发明实施例的芯片封装组件如图4所示，即将图2中常规的散热焊盘11分隔成多个(大于等于2)子散热焊盘11’。同时，本发明实施例创造性地提出了短接焊盘组件用来替代传统的零欧姆电阻，所述短接焊盘组件，如图3所示，包括：第一焊盘21和第二焊盘22以及第一焊盘21和第二焊盘22之间存在的间隙23，第一焊盘21和第二焊盘22通过间隙23短接在一起。图6示出了采用所述短接焊盘组件与redriver芯片叠焊在一起后的PCB版图，其中，中间的白色线段代表了信号的走线。需要说明的是，此处的redriver芯片采用了本发明实施例中的芯片封装组件的结构(见图4)，并且此处的redriver芯片只是示例性的，其他诸如控制芯片、存储芯片等也可适用，本发明实施例对此不做限定。
将图6与图1进行对比可以看出，通过将新设计的短接焊盘组件与芯片叠焊在一起，可使得信号走线不需要额外增加过孔，大大缩短信号走线长度，从而改善了信号质量。另外，相较于现有技术，因为不再使用大量的零欧姆电阻，所以节省了成本，减少了PCB的面积。同时，信号质量因采用本发明实施例的印刷电路板而得到大大改善，所以可以评估出省掉功能芯片实际的信号质量。
参考图5所示，第一焊盘21的尺寸不超过信号焊盘12’的尺寸。由于信号焊盘12’的尺寸比第一焊盘21大，因此在叠焊时不会发生偏移，从而提高了SMT(表面贴装技术)的生产良率。
进一步的，参考图5所示，所述短接焊盘组件分布在子散热焊盘11’之间的间隔区域的上下两端，使得信号在子散热焊盘11’之间的间隔区域直线传输。由于与第一焊盘21叠焊在一起的信号焊盘12’位于子散热焊盘11’之间的间隔区域的上下两端，可以使得信号在PCB版图上的作直线传输，进而做到了信号走线最短化，明显改善信号质量。
进一步的，参考图5所示，芯片封装组件里的散热焊盘被分割成三个呈间隔排列状的子散热焊盘11’。
进一步的，参考图3所示，第一焊盘21和第二焊盘22之间的间隙23的长度为4mil。PCB厂商制造PCB版的最小尺寸要求是4mil，因此可以使线段做到最短，进而缩短信号走线长度。
进一步的，参考图3所示，第一焊盘21的尺寸为8mil×24mil，第二焊盘22的尺寸为8mil×12mil。采用该尺寸的目的是为了和功能芯片(尤其是redriver芯片)的管脚焊盘的尺寸保持一致，这样钢网、阻焊、管脚焊盘的开窗尺寸便保持一致，提高了生产效率。
进一步的，芯片封装组件为re-driver芯片封装组件，redriver芯片常常用在高速信号领域。图7、图8、图9、图10示出了将第一焊盘21、第二焊盘22的尺寸分别设计为8mil×24mil、8mil×12mil并且采用redriver芯片封装组件的实验数据结果。参考图7和图8可知，对于USB3.2而言，采用本发明实施例提供的印刷电路板，其使用redriver芯片和不使用redriver芯片的GEN2波形基本一致，因此本发明实施例明显改善了信号质量。另外，参考图9和图10可知，对于USB3.2而言，采用本发明实施例提供的印刷电路板，其使用redriver芯片和不使用redriver芯片的DP波形也是基本一致，这也进一步佐证了本发明实施例可以明显改善信号质量。采用本发明实施例的印刷电路板可以评估出省掉功能芯片的实际信号质量。
本发明另一实施例提供一种电路的制造方法，包括下述步骤：分割工艺，将芯片封装组件的散热焊盘分割成两个以上呈间隔排列状的子散热焊盘，其中，所述芯片封装组件包括散热焊盘以及分布在散热焊盘外围的外层管脚焊盘，所述外层管脚焊盘包含信号焊盘；叠焊工艺，将短接焊盘组件中的第一焊盘与所述信号焊盘叠焊在一起，其中，所述短接焊盘组件包括第一焊盘和第二焊盘，所述第一焊盘和第二焊盘之间存在间隙，所述第一焊盘和第二焊盘通过所述间隙短接在一起。
进一步的，所述分割工艺包括：将所述散热焊盘分割成两个以上呈间隔排列状的子散热焊盘使得所述短接焊盘组件分布在所述子散热焊盘之间的间隔区域的上下两端，进而信号得以在所述子散热焊盘之间的间隔区域直线传输。
进一步的，所述叠焊工艺包括：所述第一焊盘和第二焊盘作为一个整体进行开钢网。作为一个整体开钢网，可以使得锡膏在融化的时候可以更好地将第一焊盘和第二焊盘短接在一起。
进一步的，所述叠焊工艺包括：所述第一焊盘的尺寸不超过所述信号焊盘的尺寸。
这里需要指出的是：以上对针对电路的制造方法实施例的描述，与前述图5所示的印刷电路板实施例的描述是类似的，具有同前述图5所示的印刷电路板实施例相似的有益效果，因此不做赘述。
前述描述旨在使得任何本领域的技术人员能够实现和使用本公开内容，并且在特定应用及其要求的上下文中提供。此外，仅出于例证和描述的目的，给出本公开的实施例的前述描述。它们并非旨在为详尽的或将本公开限制于所公开的形式。因此，许多修改和变型对于本领域熟练的从业者将显而易见，并且本文所定义的一般性原理可在不脱离本公开的实质和范围的前提下应用于其他实施例和应用。此外，前述实施例的论述并非旨在限制本公开。因此，本公开并非旨在限于所示出的实施例，而是将被赋予与本文所公开的原理和特征一致的最宽范围。

Claims (11)

1.一种印刷电路板，其特征在于，包括：
芯片封装组件，所述芯片封装组件包括散热焊盘以及分布在散热焊盘外围的外层管脚焊盘，其中，所述散热焊盘被分隔成两个以上呈间隔排列状的子散热焊盘，所述外层管脚焊盘包含信号焊盘；
短接焊盘组件，所述短接焊盘组件包括第一焊盘和第二焊盘，所述第一焊盘和第二焊盘之间存在间隙，所述第一焊盘和第二焊盘通过所述间隙短接在一起，所述第一焊盘和所述信号焊盘采用叠焊盘设计叠焊在一起。
2.根据权利要求1所述的印刷电路板，其特征在于，所述第一焊盘的尺寸不超过所述信号焊盘的尺寸。
3.根据权利要求1所述的印刷电路板，其特征在于，所述短接焊盘组件分布在所述子散热焊盘之间的间隔区域的上下两端，使得信号在所述子散热焊盘之间的间隔区域直线传输。
4.根据权利要求1所述的印刷电路板，其特征在于，所述散热焊盘被分割成三个呈间隔排列状的子散热焊盘。
5.根据权利要求1所述的印刷电路板，其特征在于，所述第一焊盘和第二焊盘之间的间隙的长度为4mil。
6.根据权利要求4所述的印刷电路板，其特征在于，所述第一焊盘的尺寸为8mil×24mil，所述第二焊盘的尺寸为8mil×12mil。
7.根据权利要求1所述的印刷电路板，其特征在于，所述芯片封装组件为re-driver芯片封装组件。
8.一种电路的制造方法，所述方法包括下述步骤：
分割工艺，将芯片封装组件的散热焊盘分割成两个以上呈间隔排列状的子散热焊盘，其中，所述芯片封装组件包括散热焊盘以及分布在散热焊盘外围的外层管脚焊盘，所述外层管脚焊盘包含信号焊盘；
叠焊工艺，将短接焊盘组件中的第一焊盘与所述信号焊盘叠焊在一起，其中，所述短接焊盘组件包括第一焊盘和第二焊盘，所述第一焊盘和第二焊盘之间存在间隙，所述第一焊盘和第二焊盘通过所述间隙短接在一起。
9.根据权利要求8所述的制造方法，其中，所述分割工艺包括：将所述散热焊盘分割成两个以上呈间隔排列状的子散热焊盘使得所述短接焊盘组件分布在所述子散热焊盘之间的间隔区域的上下两端，进而信号得以在所述子散热焊盘之间的间隔区域直线传输。
10.根据权利要求8所述的制造方法，其中，所述叠焊工艺包括：所述第一焊盘和第二焊盘作为一个整体进行开钢网。
11.根据权利要求8所述的制造方法，其中，所述叠焊工艺包括：所述第一焊盘的尺寸不超过所述信号焊盘的尺寸。
CN202010377923.4A 2020-05-07 2020-05-07 一种印刷电路板及电路的制造方法 Active CN111601456B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010377923.4A CN111601456B (zh) 2020-05-07 2020-05-07 一种印刷电路板及电路的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010377923.4A CN111601456B (zh) 2020-05-07 2020-05-07 一种印刷电路板及电路的制造方法

Publications (2)

Publication Number Publication Date
CN111601456A true CN111601456A (zh) 2020-08-28
CN111601456B CN111601456B (zh) 2021-11-19

Family

ID=72191030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010377923.4A Active CN111601456B (zh) 2020-05-07 2020-05-07 一种印刷电路板及电路的制造方法

Country Status (1)

Country Link
CN (1) CN111601456B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056089A (zh) * 2021-03-11 2021-06-29 Oppo广东移动通信有限公司 Pcb板及元器件
CN114552249A (zh) * 2022-01-17 2022-05-27 广东机电职业技术学院 调试转接板和连接器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806327A (zh) * 2003-11-19 2006-07-19 三洋电机株式会社 连接盘栅格阵列型封装
US20060214285A1 (en) * 2005-03-23 2006-09-28 Texas Instruments, Inc. Integrated circuit package
CN101075567A (zh) * 2006-05-16 2007-11-21 矽统科技股份有限公司 一种设置在电子装置表面的电路连接结构
US20110241221A1 (en) * 2004-08-23 2011-10-06 Seiko Epson Corporation Semiconductor device with improved resin configuration
CN102256442A (zh) * 2011-06-17 2011-11-23 惠州Tcl移动通信有限公司 球栅阵列封装芯片的焊盘结构和手机的多层印刷线路板
CN104797091A (zh) * 2014-01-17 2015-07-22 富士通株式会社 印刷配线板和信息处理装置
CN205622982U (zh) * 2016-05-26 2016-10-05 京东方科技集团股份有限公司 一种封装图案及印刷电路板
CN107872922A (zh) * 2016-09-27 2018-04-03 佳能株式会社 印刷电路板、电子设备以及印刷电路板的制造方法
US20180332699A1 (en) * 2017-02-21 2018-11-15 Unlimiter Mfa Co., Ltd. Printed circuit board
CN108882519A (zh) * 2018-08-27 2018-11-23 惠科股份有限公司 电路板及其制造方法、驱动电路板、显示设备、显示系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806327A (zh) * 2003-11-19 2006-07-19 三洋电机株式会社 连接盘栅格阵列型封装
US20110241221A1 (en) * 2004-08-23 2011-10-06 Seiko Epson Corporation Semiconductor device with improved resin configuration
US20060214285A1 (en) * 2005-03-23 2006-09-28 Texas Instruments, Inc. Integrated circuit package
CN101075567A (zh) * 2006-05-16 2007-11-21 矽统科技股份有限公司 一种设置在电子装置表面的电路连接结构
CN102256442A (zh) * 2011-06-17 2011-11-23 惠州Tcl移动通信有限公司 球栅阵列封装芯片的焊盘结构和手机的多层印刷线路板
CN104797091A (zh) * 2014-01-17 2015-07-22 富士通株式会社 印刷配线板和信息处理装置
CN205622982U (zh) * 2016-05-26 2016-10-05 京东方科技集团股份有限公司 一种封装图案及印刷电路板
CN107872922A (zh) * 2016-09-27 2018-04-03 佳能株式会社 印刷电路板、电子设备以及印刷电路板的制造方法
US20180332699A1 (en) * 2017-02-21 2018-11-15 Unlimiter Mfa Co., Ltd. Printed circuit board
CN108882519A (zh) * 2018-08-27 2018-11-23 惠科股份有限公司 电路板及其制造方法、驱动电路板、显示设备、显示系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056089A (zh) * 2021-03-11 2021-06-29 Oppo广东移动通信有限公司 Pcb板及元器件
CN114552249A (zh) * 2022-01-17 2022-05-27 广东机电职业技术学院 调试转接板和连接器

Also Published As

Publication number Publication date
CN111601456B (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
CN111601456B (zh) 一种印刷电路板及电路的制造方法
US9554453B2 (en) Printed circuit board structure with heat dissipation function
JP2509027B2 (ja) 半導体装置
KR20010029892A (ko) 에리어 어레이형 반도체 장치
CN108012405B (zh) 柔性电路板及显示装置
CN209804149U (zh) 驱动芯片及显示面板
CN112770492B (zh) 一种高速信号过孔的设计方法、系统及存储介质
JP2014060244A (ja) 多層プリント配線基板
JP2011023528A (ja) 半導体装置
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
WO2016107143A1 (zh) 电路板及其制造方法，和显示装置
JP3166490B2 (ja) Ｂｇａ型半導体装置
CN103929876A (zh) 一种印制电路板组合焊盘
CN104363698B (zh) 线路板的列引脚封装结构及封装设计方法和线路板
US7414321B2 (en) Wiring configuration for semiconductor component
US6320758B1 (en) Integrated circuit mounting board with bypass capacitors
CN216013569U (zh) Led测试板及测试装置
CN217444383U (zh) 单层基板的芯片封装结构及其电子电路
JP2006100710A (ja) 電子部品の実装構造及び、該実装構造を備えた記録装置
JP4640950B2 (ja) 半導体装置
JP2004273475A (ja) 半導体装置
JP2021185589A (ja) 配線基板
JP6487315B2 (ja) 電子制御装置
JP2010245180A (ja) 半導体装置及びパッケージ基板
JP6298630B2 (ja) 部品実装モジュールおよび部品実装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant