CN219514456U - 电路板和工作组件 - Google Patents

Abstract

本申请实施例提供一种电路板和工作组件，电路板上设置有芯片阵列，芯片阵列包括多个串联连接的取电单元，取电单元中的各芯片并联连接，其中，至少部分相邻取电单元之间的距离不相等。本申请实施例的技术方案有利于电路板的散热、均温。

Description

电路板和工作组件

本申请要求于2022年10月20日提交至国家知识产权局、申请号为202211291965.1、发明名称为“工作组件和电子设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及散热技术领域，尤其涉及一种电路板和工作组件。

背景技术

通常，现有技术的电路板上仅设置单颗或较少数量的芯片，此时对于整个电路板的芯片散热性能和均温性能要求不高。且通常多颗芯片的情况下，芯片排布方式也不具备规律性。而对于具有较多芯片的电路板，需要具有较高的散热性能和均温性能。

实用新型内容

本申请实施例提供一种电路板和工作组件，以解决或缓解现有技术中的一项或更多项技术问题。

作为本申请实施例的一个方面，本申请实施例提供一种电路板，所述电路板上设置有芯片阵列，所述芯片阵列包括多个串联连接的取电单元，所述取电单元中的各芯片并联连接，其中，至少部分相邻取电单元之间的距离不相等。

作为本申请实施例的二个方面，本申请实施例提供一种工作组件，包括：电路板和散热器，所述散热器包括散热主体和散热鳍片，所述散热主体包括相对的第一面和第二面，所述第一面与所述散热鳍片连接。

作为本申请实施例的三个方面，本申请实施例提供一种电路板，所述电路板设置有芯片阵列，所述芯片阵列包括多个芯片及至少一个空缺位。

作为本申请实施例的四个方面，本申请实施例提供一种电路板，所述电路板上设置有多个芯片组，至少部分芯片间并联连接，各所述芯片组包括至少一行芯片和/或至少一列芯片，垂直所述芯片的并联方向上，相邻两个所述芯片组之间的组间间距，与任一所述芯片组内相邻芯片间距不相等。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本申请进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本申请公开的一些实施方式，而不应将其视为是对本申请范围的限制。

图1A示出根据本申请一种实施例的电路板的结构示意图。

图1B示出根据本申请实施例一的电路板的结构示意图。

图2A示出根据本申请实施例二的电路板的结构示意图。

图2B示出了图2A所示的电路板的电流图。

图2C示出了图2A所示的电路板的信号图。

图3示出根据本申请实施例三的电路板的结构示意图。

图4示出根据本申请实施例四的电路板的结构示意图。

图5示出根据本申请实施例五的电路板的结构示意图。

图6A示出根据本申请实施例六的电路板的结构示意图。

图6B示出根据本申请实施例六的电路板的另一个结构示意图。

图7示出根据本申请实施例七的电路板的结构示意图。

图8示出根据本申请实施例八的电路板的结构示意图。

图9示出根据本申请实施例九的电路板的结构示意图。

图10示出根据本申请实施例十的电路板的结构示意图。

图11示出根据本申请实施例十一的电路板的结构示意图。

图12示出根据本申请实施例十二的电路板的结构示意图。

图13示出根据本申请实施例十三的电路板的结构示意图。

图14示出根据本申请实施例十四的电路板的结构示意图。

图15示出根据本申请实施例十五的电路板的结构示意图。

图16示出根据本申请实施例十六的电路板的结构示意图。

图17示出根据本申请实施例十七的电路板的结构示意图。

图18示出根据本申请实施例十八的电路板的结构示意图。

图19A示出根据本申请实施例十九的电路板的结构示意图。

图19B示出图19A所示的电路板的电流图。

图20示出根据本申请实施例二十的电路板的结构示意图。

图21A示出根据本申请实施例二十一的电路板的结构示意图。

图21B示出图21A所示的电路板的电流图；

图22示出根据本申请实施例的电子设备的结构示意图。

图23示出根据本申请实施例的工作组件的结构示意图。

附图标记：

110：电路板；111：芯片；113：空缺位；114：取电单元；115：电源线；116：信号线；117：焊接盘；118：芯片组；119：第一电连接件；119’：第二电连接件；

2100：工作组件；2110：散热器；

3100：电子设备。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本申请的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

现有技术中，芯片在电路板上的布置方案为单颗芯片布置或多颗芯片不均匀或不规则布置，其散热均温性不好。

图1A为本申请涉及的电路板110的结构示意图。如图1A所示，电路板110上的多个芯片阵列排布，且多个芯片111的行间距均相同，多个芯片111的列间距均相同。芯片阵列中的芯片总数较多，可以提升电路板110的计算能力，从而提升电路板110的整体性能，且阵列排布的方式能提升多个芯片111的散热均温性。

为了进一步提升多个芯片111的散热均温性，本申请公开以下实施例。

本申请实施例提供一种电路板110，电路板110上设置有芯片111阵列，芯片111阵列包括多个串联连接的取电单元114，取电单元114中的各芯片111并联连接，其中，至少部分相邻取电单元114之间的距离不相等。在本申请的描述中，“多个”的含义是两个或两个以上。

例如，如图1B所示，芯片阵列包括40个串联连接的取电单元114，40个取电单元114串联连接。每个取电单元114中包括3个并联连接的芯片111，从而左边有21个取电单元114，右边有19个取电单元114。其中，从上到下数右边的第9个和第10个取电单元114之间的距离与其他相邻取电单元114之间的距离不相等。

也就是说，在图1B中，至少部分相邻取电单元114之间的距离不相等，类似情况也存在于图2A至图17以及图19A至图21B的电路板110中。

由此，距离不相等的相邻取电单元114之间形成了散热通道，有利于电路板110的散热。

在一种实施方式中，芯片阵列中的芯片尺寸相同，芯片阵列中芯片总数大于等于20个或50个。例如，在图1B的示例中，各芯片均为矩形，芯片阵列中的芯片总数为120个。因此，图1B中，芯片阵列中的芯片尺寸相同，芯片阵列中芯片总数大于等于20个或50个。类似情况也存在于图2A至图21B的电路板110中。

本实施例中，通过使芯片阵列中的芯片尺寸相同，可以提升芯片的通用性，方便加工；通过使芯片阵列中芯片总数大于等于20个或50个，芯片阵列中的芯片总数较多，可以提升电路板110的计算能力，从而提升电路板110的整体性能。

在一种实施方式中，沿垂直于并联方向的方向(例如，图1B中的上下方向)，至少部分相邻取电单元114之间的距离大于其他相邻取电单元114之间的距离。例如，在图1B的示例中，左3列即第一分布区的21个取电单元114均匀间隔设置，右3列即第二分布区从上到下数第9个和第10个取电单元114之间的距离大于其他相邻取电单元114之间的距离。这样，在上下方向上，可以根据相邻取电单元114之间的间距对第二分布区中的19个取电单元114进行分割，将19个取电单元114分为两个子区域，各子区域中的取电单元114可以等间距排布，两个子区域之间的间距可以大于各子区域中相邻取电单元114的间距，从而使得各子区域内位于串联方向两端的芯片111与中心位置的芯片111之间的距离较小，有效降低各子区域内位于中心位置的芯片111的温度，进而减小子区域内多个芯片111之间的温差。

在一种实施方式中，参照图2A-图2C，沿垂直于并联方向的方向，至少部分相邻取电单元114之间的电连接线长度长于其他相邻取电单元114之间的电连接线长度，其中，长度方向垂直于取电单元114的并联方向。其中，电连接线可以包括电源线115和/或信号线116。示例性地，结合图2A-图2C，在上下方向上，右侧第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距可以大于其他相邻取电单元114的间距，因而在上下方向上，右侧第7个取电单元114和第8个取电单元114之间的电连接线长度以及第12个取电单元114和第13个取电单元114之间的电连接线长度长于其他相邻取电单元114之间的电连接线长度；即代表相邻取电单元114之间存在较大的空缺以形成散热通道，形成了散热通道，有利于电路板110的散热。类似情况也存在于图1B、图3至图17以及图19A至图21B的电路板110中。

进一步地，上述其他相邻取电单元114为同一行或同一列的相邻取电单元114。例如，在图2A-图2C的示例中，上述其他相邻取电单元114可以为芯片阵列中在垂直于取电单元114的并联方向上非边缘的取电单元114。例如，可以为右侧同一列设置的第1至7个取电单元114中相邻的取电单元114、右侧同一列设置的第8至12个取电单元114中相邻的取电单元114以及右侧同一列设置的第13至19个取电单元114中相邻的取电单元114。类似情况也存在于图1B、图3至图17以及图19A至图21B的电路板110中。

在一种实施方式中，沿散热方向，相邻取电单元114之间的距离增加，和/或相邻芯片111之间的距离增加。示例性地，电路板110可以应用于电子设备3100例如计算设备中。电子设备3100内限定出散热风道，电路板110可以工作在散热风道内。电路板110的散热方向为散热风道的入风口到出风口的方向。其中，电路板110的散热源可以为风冷散热源(例如风扇)或液冷散热源。例如，散热方向为从左至右的方向。沿左右方向，左右两侧取电单元114之间的距离可以大于各取电单元114内相邻两列芯片之间的距离。当然，沿左右方向，左右两侧取电单元114之间的距离可以等于各取电单元114内相邻两列芯片之间的距离；又或者，沿左右方向，左右两侧取电单元114之间的距离可以小于各取电单元114内相邻两列芯片之间的距离；再或者，沿左右方向，沿左右方向，多列芯片之间的距离可以逐渐增大或逐渐减小。

在一种实施方式中，在散热方向上，芯片阵列所占电路板110的矩形区域划分为多个分布区，至少两个分布区内的取电单元114数量不相等。

示例性地，结合图1B，在左右方向上，芯片阵列所占电路板110的矩形区域划分为两个分布区，即行芯片数最大的数值Y将芯片阵列等分为两个分布区，两个分布区分别为第一分布区(例如，图1B中的左三列芯片)和第二分布区(例如，图1B中的右三列芯片)，第一分布区和第二分布区内的取电单元114数量不相等。具体地，第一分布区包括呈21行3列排布的63个芯片，第一分布区中每行的3个芯片并联连接，构成1个取电单元114，因而第一分布区包括21个取电单元114。第二分布区包括呈19行3列排布的57个芯片，第二分布区中每行的3个芯片并联连接，构成1个取电单元114，因而第二分布区包括19个取电单元114。当然，行芯片最大的数值Y还可以将芯片阵列划分为大于两个分布区。本申请对分布区的数量不作限定。

进一步地，当芯片行方向为散热方向时，各分布区的芯片列数相同；当芯片列方向为散热方向时，各分布区的芯片行数相同。例如，在图1B的示例中，芯片行方向为散热方向，第一分布区和第二分布区的列数均为3列。类似情况也存在于图1B、图3至图17中。

在一种实施方式中，沿散热方向，多个分布区内的取电单元114数量减小。示例性地，如图1B所示，第一分布区中取电单元114的数量为21，第二分布区中取电单元114的数量为19。当然，本申请不限于此，在分布区的取电单元114数量大于2的情况下，相邻分布区内取电单元114的数量并非逐一减小，允许若干个相邻分布区内取电单元114的数量沿散热方向增加，只要总体上相邻分布区的间距沿左右方向为增大趋势即可。以分布区数量为6进行说明。沿左右方向，多个分布区的取电单元114数量可以分别为15，14，13，12，11，10；或者，多个分布区的取电单元114数量可以分别为12，12，11，11，10，10；又或者，多个分布区的取电单元114数量可以分别为11，10，10，10，10，10；再或者，多个分布区内取电单元114的数量可以分别为16，15，13，14，12，10。这样，靠近入风口的前半部分芯片总数大于靠近出风口的后半部分芯片总数，可以降低靠近出风口的芯片与靠近入风口的芯片的最大温差，从而提升芯片的均温性。

在一种实施方式中，在垂直于散热方向上，芯片阵列所占电路板110的矩形区域划分为多个子区域，至少两个子区域的取电单元114数量不相等。其中，芯片阵列的列芯片数最大的数值为X，基于X可以将芯片阵列所占电路板区域分为多个子区域。在图1B的示例中，X为21，基于X，可以将第二分布区中第1至9个取电单元114分为一个子区域，该子区域包括9行3列排布的27个芯片；将第10至19个取电单元114分为另一个子区域，该子区域包括呈10行3列排布的30个芯片。由此，在上下方向上，对第二分布区中的19个取电单元114进行分割，将19个取电单元114分为两个子区域，各子区域中的取电单元114可以等间距排布，两个子区域之间的间距可以大于各子区域中相邻取电单元114的间距，从而使得各子区域内位于串联方向两端的芯片与中心位置的芯片之间的距离较小，有效降低各子区域内位于中心位置的芯片的温度，进而减小子区域内多个芯片之间的温差。

当然，本申请不限于此，芯片阵列所占电路板区域在垂直散热方向上的高度为H，还可以基于H将芯片阵列所占电路板区域分为多个子区域。

进一步地，多个子区域包括两个端部区域和一个中间区域，两个端部区域及一个中间区域高度均为H/3。例如，此时各端部区域和中间区域的行数量可以相等。上述区域高度不仅仅局限于H/3，基于高度为H，还可将端部区域设定为H/4，中间区域高度H/2，这里本申请不做具体限定，根据设计需求将取电单元114划分至不同的子区域即可，保证至少部分相邻取电单元114之间的距离不相等即可，以实现形成散热通道，有利于电路板110的散热。

在一种实施方式中，如图2A-图2C，多个子区域包括两个端部区域和一个中间区域，端部区域的取电单元114数量大于中间区域的取电单元114数量。例如，在图2A中，基于第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距，可以将第二分布区中第1至7个取电单元114分为第一个子区域，该子区域包括呈7行3列排布的21个芯片；将第8至12个取电单元114分为第二个子区域，该子区域包括呈5行3列排布的15个芯片；将第13至19个取电单元114分为第三个子区域，该子区域同样包括呈7行3列排布的21个芯片。端部区域的取电单元114数量为7，中间区域的取电单元114数量为5。

在一种实施方式中，如图2A-图2C所示，由中间区域向端部区域，取电单元114的数量增加。例如，在图2A中，端部区域的取电单元114数量为7，中间区域的取电单元114数量为5。端部区域的芯片数量分别为21个，中间区域的芯片数量为15个。由此，由于在电路板110应用于电子设备3100的情况下，两端区域的芯片与外部环境距离较近，散热更好，通过使端部区域布置数量较多的芯片，且中间区域布置数量较少的芯片，可以有效降低中间区域的芯片温度，从而减小中间区域的芯片以及端部区域的芯片的温差，提升电路板110散热效果，保证电路板110的整体性能。

在一种实施方式中，多个子区域包括两个端部区域和一个中间区域，端部区域对应的芯片数量大于或等于中间区域芯片总数。例如，在图2A中，端部区域的芯片即为第一个子区域中的芯片以及第三个子区域中的芯片，中间区域的芯片即为第二个子区域中的芯片。第一个子区域和第三个子区域分别包括21个芯片，第二个子区域包括15个芯片，端部区域对应的芯片数量大于中间区域芯片总数。由此，可以进一步降低中间区域的芯片温度，从而减小中间区域的芯片以及端部区域的芯片的温差，提升电路板110散热效果，保证电路板110的整体性能。

在一种实施方式中，端部区域的平均芯片间距小于中间区域的平均芯片间距。如此设置，由于在电路板110应用于电子设备3100的情况下，两端区域的芯片与外部环境距离较近，散热更好，通过使端部区域的芯片较密，且中间区域的芯片较疏，同样可以有效降低中间区域的芯片温度，从而减小中间区域的芯片以及端部区域的芯片的温差，提升电路板110散热效果，保证电路板110的整体性能。

在一种实施方式中，如图5或图9或图14或图15所示，两个端部区域包括第一端部区域和第二端部区域，第一端部区域的取电单元114数量小于第二端部区域的取电单元114数量，其中，在电路板110的垂直放置状态下，第一端部区域靠近电路板110的顶部，第二端部区域靠近电路板110的底部。这样，由于靠近顶部设置的端部区域更够更好地与外部环境进行热交换，通过上述设置，可以减小第二端部区域的芯片的总发热量，从而可以有效降低第二端部区域的芯片温度，进而减小第一端部区域的芯片以及第二端部区域的芯片的温差，提升电路板110散热效果。

此外，因为烟囱效应，部分密度较轻的热风是流向电路板110的上部，所以减小上部的芯片以便于减小发热量同时留出更多的散热区域，使得上部区域更够更好地与外部环境进行热交换，进而减小上部区域的芯片以及下部区域的芯片的温差，提升电路板110散热效果。

在一种实施方式中，相邻取电单元114之间设置有金属件，沿串联方向，至少部分相邻取电单元114之间的金属件长度长于其他相邻取电单元114，其中，长度方向垂直于取电单元114的并联方向。示例性地，结合图2A-图2C，长度方向即为上下方向。右侧第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距可以大于其他相邻取电单元114的间距，因而在上下方向上，右侧第7个取电单元114和第8个取电单元114之间的金属件长度以及第12个取电单元114和第13个取电单元114之间的金属件长度长于其他相邻取电单元114之间的金属件长度。类似情况也存在于图1B、图3至图17以及图19A至图21B的电路板110中。类似地，上述其他相邻取电单元114为同一行或同一列的相邻取电单元114；在与并联方向垂直的方向上，其他相邻取电单元114为芯片阵列中非边缘的取电单元114。

上述布置，金属件长度增加，使得取电单元114避让出空间而形成散热风道，两个取电组之间的间距可以大于各取电组中相邻取电单元114的间距，从而使得各取电组内位于串联方向两端的芯片与中心位置的芯片之间的距离较小，有效降低各取电组内位于中心位置的芯片的温度，进而减小取电组内多个芯片之间的温差。

可选地，金属件可以为铜片或铝片，焊接在电路板110上，用于对所连接的相邻两个工作芯片进行散热，并降低所连接的相邻两个工作芯片之间的压降。由此，提升了工作芯片的工作稳定性和可靠性。示例性地，金属件的厚度小于或者等于芯片的厚度。其中，金属件的厚度方向和芯片的厚度方向为垂直于电路板110的方向。

在一种实施方式中，如图1B所示，芯片行方向可以为多个芯片的并联方向(例如，图1B中的左右方向)。类似情况也存在于图2A至图17的电路板110中。

在一种实施方式中，芯片行方向为散热方向(例如，图1B中的左右方向)，此时芯片列方向垂直于散热方向。类似情况也存在于图2A至图17的电路板110中。

在一种实施方式中，芯片阵列的并联方向为散热方向(例如，图1B中的左右方向)。类似情况也存在于图2A至图17的电路板110中。

在一种实施方式中，芯片阵列的各芯片之间的工作温差范围是0～10℃(包括端点值)。例如，在散热源为风扇的情况下，当风扇的转速为4000转/分钟时，各芯片之间的温差可以为8～10℃(包括端点值)。当然，上述工作温差范围不仅仅只限定于0～10℃。

在一种实施方式中，电路板上芯片最高温与最低温的温差范围是5-12℃。只要本申请能相对图1A中的取电单元114布置形式，实现降低多个芯片之间的温差即可，比如图1A中的布置形式芯片的温差为20～40℃，而本申请图1B至图21B的取电单元114布置形式，芯片温差为10～20℃。

在一种实施方式中，每行芯片或每列芯片的中心在同一直线上。例如，在图1B的示例中，芯片阵列中的120个芯片呈21行6列排布，各行芯片的中心在一条直线上，各列芯片的中心在一条直线上。其中，前3列芯片的行间距相同，后3列芯片的第10行和第11行缺失。前3列芯片的数量为63个，后3列芯片的数量为57个。芯片阵列的行方向为可以为散热方向。这样，靠近入风口的前半部分芯片总数大于靠近出风口的后半部分芯片总数，入风口处的芯片的数量较多，可以增大入风口处的芯片的发热量，出风口处的芯片的数量较少，可以减小出风口处的芯片的发热量，从而可以进一步降低靠近出风口的芯片与靠近入风口的芯片的最大温差，从而提升芯片的均温性。类似情况也存在于图2A至图21B的电路板110中。

在一种实施方式中，芯片阵列中芯片数量及空缺位113数量的总数为X*Y个。例如，在图1B的示例中，X为21，Y为6。芯片阵列中芯片数量及空缺位113数量的总数为126个。其中，芯片阵列的芯片数量为120个，空缺位113的数量为6个。

在一种实施方式中，行芯片数最大的数值Y将芯片阵列划分为至少两个分布区。

示例性地，在若Y为偶数，芯片阵列前Y/2列的总芯片数量A，大于芯片阵列后Y/2列的总芯片数量B。例如，在图1B中，Y为偶数6，芯片阵列前3列的总芯片数量为63个，芯片阵列后3列的总芯片数量为57个。

若Y为奇数，芯片阵列前(Y-1)/2列的总芯片数量C，大于芯片阵列后(Y-1)/2列的总芯片数量D。例如，以Y为7为例进行说明。此时芯片阵列前3列的总芯片数量C大于芯片阵列后3列的总芯片数量D。这样，靠近入风口的前半部分芯片总数大于靠近出风口的后半部分芯片总数，可以降低靠近出风口的芯片与靠近入风口的芯片的最大温差，从而提升芯片的均温性。

或者，若Y为偶数，芯片阵列前Y/2列及对应列的总芯片数量A还可以小于芯片阵列后Y/2列及对应列的总芯片数量B。例如，在图17中，Y为偶数6，芯片阵列前3列的总芯片数量为57个，芯片阵列后3列的总芯片数量为63个。

若Y为奇数，芯片阵列前(Y-1)/2列及对应列的总芯片数量C，还可以小于芯片阵列后(Y-1)/2列及对应列的总芯片数量D。例如，以Y为7为例进行说明。此时芯片阵列前3列的总芯片数量C可以小于芯片阵列后3列的总芯片数量D。

当然，本申请不限于此，若Y为偶数，芯片阵列前Y/2列及对应列的总芯片数量A，还可以等于芯片阵列后Y/2列及对应列的总芯片数量B。例如，在图12的示例中，Y为偶数6，芯片阵列前3列的总芯片数量为57个，芯片阵列后3列的总芯片数量为57个。

若Y为奇数，芯片阵列前(Y-1)/2列及对应列的总芯片数量C，等于芯片阵列后(Y-1)/2列及对应列的总芯片数量D。例如，以Y为7为例进行说明。此时芯片阵列前3列的总芯片数量C可以等于芯片阵列后3列的总芯片数量D。

本申请还提供了一种工作组件2100，包括电路板110和散热器2110。其中，电路板110为上述任一实施方式中的电路板110，散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接。

示例性地，散热器2110可以为风冷式散热器2110或液冷式散热器2110。散热器2110可以位于电路板110的设置有工作芯片的一侧，用于为电路板110进行散热。散热器2110也可以位于电路板110的未设置有芯片的一侧。或者，在电路板110的两侧均设置芯片，且电路板110的两侧均分别设置有散热器2110。

在一种实施方式中，第二面设置有多个凸台，各凸台与各行取电单元114或各列取电单元114对应设置。这样，取电单元114中的芯片工作过程中产生的热量能够有效通过凸台传导至散热器2110，从而提升散热效果。

或者，在另一种实施方式中，第二面设置有多个凸台，至少部分凸台还可以设置于至少部分相邻取电单元114之间的对应位置。例如，在图3中，电路板110上的117个芯片呈多行排布，行方向平行于散热风道的入风口到出风口的方向。第6行、第11行和第16行芯片的数量分别为3个，其他各行芯片的数量为6个，因而第6行、第11行和第16行芯片的数量小于其他行芯片的数量。其中，至少部分凸台可以设置于第二分布区中第5个取电单元114和第6个取电单元114的对应位置、第9个取电单元114和第10个取电单元114的对应位置以及第13个取电单元114和第14个取电单元114的对应位置

本申请实施例提供一种电路板110，电路板110上设置有芯片阵列，芯片阵列包括多个芯片111及至少一个空缺位113。在本申请的描述中，“多个”的含义是两个或两个以上。

其中，芯片阵列可以包含串联和并联两种芯片111连接方式。例如，如图1B所示，芯片阵列包括120个芯片111和6个空缺位113。其中，芯片阵列中的左侧三列包括63个芯片111，左侧三列未设置空缺位113。芯片阵列中右侧三列包括57个芯片111，右侧三列从上到下数右边的第9行芯片111和第10行芯片111之间设置有2行共6个空缺位113。

也就是说，在图1B中，芯片阵列包括多个芯片111及至少一个空缺位113，类似情况也存在于图2A至图21B的电路板110中。由此，芯片阵列的空缺位113处形成了散热通道，有利于电路板110的散热。

在一种实施方式中，芯片阵列中的芯片111尺寸相同，芯片阵列中芯片111总数大于等于20个或50个。例如，在图1B的示例中，各芯片111均为矩形，芯片阵列中的芯片111总数为120个。因此，图1B中，芯片阵列中的芯片111尺寸相同，芯片阵列中芯片111总数大于等于20个或50个。类似情况也存在于图2A至图21B的电路板110中。

本实施例中，通过使芯片阵列中的芯片111尺寸相同，可以提升芯片111的通用性，方便加工；通过使芯片阵列中芯片111总数大于等于20个或50个，芯片阵列中的芯片111总数较多，可以提升电路板110的计算能力，从而提升电路板110的整体性能。

在一种实施方式中，空缺位113的尺寸大于或等于芯片阵列中的单颗芯片111尺寸，此时空缺位113对应的空间可以容纳至少一个芯片111。其中，“空缺位113的尺寸”包括空缺位113的长度和/或宽度。如此设置，芯片阵列的空缺位113处的散热通道尺寸较大，可以减小风阻，提升散热效果。

在一种实施方式中，芯片阵列中至少部分相邻芯片111间距不相等。

在一个示例中，至少一个空缺位113设置于芯片阵列的行方向上，使芯片阵列中至少一行芯片111中存在不相等的相邻芯片111间距。例如，结合图19A，行方向为左右方向。芯片阵列包括76个芯片111和4个空缺位113。其中，4个空缺位113分别位于第3行第3列、第4行第3列、第5行第3列以及第6行第3列。从而，第3行中从左往右数第2个芯片111和第3个芯片111之间的距离大于其余相邻芯片111之间的距离；第4行中从左往右数第2个芯片111和第3个芯片111之间的距离大于其余相邻芯片111之间的距离；第5行中从左往右数第2个芯片111和第3个芯片111之间的距离大于其余相邻芯片111之间的距离；第6行中从左往右数第2个芯片111和第3个芯片111之间的距离大于其余相邻芯片111之间的距离。

在另一个示例中，至少一个空缺位113位于芯片阵列的列方向上，使芯片阵列中至少一列芯片111中存在不相等的相邻芯片111间距。例如，如图18所示，行方向为左右方向。芯片阵列包括123个芯片111和3个空缺位113。其中，3个空缺位113分别位于从左往右数第6列第10-12行。从而，第6行中从上往下数第9个芯片111和第10个芯片111之间的距离大于其余相邻芯片111之间的距离。

在一种实施方式中，芯片阵列包括多个取电单元114，取电单元114内的芯片111连接方式为并联。例如，如图1B所示，芯片阵列包括40个取电单元114，40个取电单元114串联连接。每个取电单元114中包括3个并联连接的芯片111，从而左边有21个取电单元114，右边有19个取电单元114。其中，从上到下数右边的第9个和第10个取电单元114之间的距离与其他相邻取电单元114之间的距离不相等。如图21B所示，芯片阵列包括10个取电单元114，10个取电单元114串联连接。每个取电单元114中包括10个并联连接的芯片111，从而上侧有5个取电单元114，下侧有5个取电单元114。其中，从上到下数第5个和第6个取电单元114之间的距离与其他相邻取电单元114之间的距离不相等。

在一种实施方式中，空缺位113的总数量是一个取电单元114中所包含芯片111数量的整数倍。示例性地，芯片阵列中的芯片111总数可以是取电单元114的整数倍。例如，如图1B所示，芯片阵列包括120个芯片111和6个空缺位113，一个取电单元114中所包含芯片111数量为3，空缺位113的总数量是一个取电单元114中所包含芯片111数量的2倍。如图21B所示，芯片阵列包括100个芯片111和10个空缺位113，一个取电单元114中所包含芯片111数量为10，空缺位113的总数量是一个取电单元114中所包含芯片111数量的1倍。

在一种实施方式中，在垂直芯片阵列的芯片111并联方向上，与空缺位113前后相邻的两个取电单元114之间的电连接线长度，长于其他相邻取电单元114间的电连接线长度，其中，长度方向垂直于芯片阵列的芯片111并联方向。例如，结合图2A-图2C，芯片111并联方向为左右方向，垂直芯片阵列的芯片111并联方向为上下方向。其中，电连接线可以包括电源线115和/或信号线116。示例性地，结合图2A-图2C，在上下方向上，右侧第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距可以大于其他相邻取电单元114的间距，因而在上下方向上，右侧第7个取电单元114和第8个取电单元114之间的电连接线长度以及第12个取电单元114和第13个取电单元114之间的电连接线长度长于其他相邻取电单元114之间的电连接线长度。类似情况也存在于图1B、图3至图17以及图19A至图21B的电路板110中。

进一步地，上述其他相邻取电单元114具有相同行或相同列。例如，在图2A-图2C的示例中，上述其他相邻取电单元114可以为芯片阵列中在垂直于取电单元114的并联方向上非边缘的取电单元114。例如，可以为右侧同一列设置的第1至7个取电单元114中相邻的取电单元114、右侧同一列设置的第8至12个取电单元114中相邻的取电单元114以及右侧同一列设置的第13至19个取电单元114中相邻的取电单元114。类似情况也存在于图1B、图3至图17以及图19A至图21B的电路板110中。

在一种实施方式中，芯片阵列设置为X*Y，芯片阵列的列方向上，列芯片111数最大的数值为X，芯片阵列的行方向上，行芯片111数最大的数值为Y。其中，芯片阵列中芯片111数量及空缺位113数量的总数为X*Y个。例如，在图1B的示例中，X为21，Y为6。芯片阵列中芯片111数量及空缺位113数量的总数为126个。其中，芯片阵列的芯片111数量为120个，空缺位113的数量为6个。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列划分为至少两个部分，每个部分的芯片111总数不完全相等。

示例性地，结合图1B，行芯片111数最大的数值6将芯片阵列等分为两个部分，两个部分分别为第一部分(例如，图1B中的左三列芯片111)和第二部分(例如，图1B中的右三列芯片111)，第一部分和第二部分内的取电单元114数量不相等。具体地，第一部分包括呈21行3列排布的63个芯片111，第一部分中每行的3个芯片111并联连接，构成1个取电单元114，因而第一部分包括21个取电单元114。第二部分包括呈19行3列排布的57个芯片111，第二部分中每行的3个芯片111并联连接，构成1个取电单元114，因而第二部分包括19个取电单元114。当然，行芯片111最大的数值Y还可以将芯片阵列划分为大于两个部分。本申请对部分的数量不作限定。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列划分为至少两个部分，沿散热方向，每个部分的芯片111总数减少。示例性地，电路板110可以应用于电子设备3100例如计算设备中。电子设备3100内限定出散热风道，电路板110可以工作在散热风道内。电路板110的散热方向为散热风道的入风口到出风口的方向。其中，电路板110的散热源可以为风冷散热源(例如风扇)或液冷散热源。例如，在图1B中，散热方向为从左至右的方向。沿从左至右的方向，第一部分中芯片111总数为63，第二部分中芯片111总数为57，即每个部分的芯片111总数减少。

当然，本申请不限于此，在部分的数量大于2的情况下，相邻部分内芯片111总数不仅限于逐一减小，允许若干个相邻部分内芯片111总数沿散热方向增加，只要总体上部分内芯片111总数沿左右方向为减小趋势即可。以部分数量为6进行说明。沿左右方向，多个部分内芯片111总数可以分别为25，24，23，22，21，20；或者，多个部分内芯片111总数可以分别为22，22，21，21，20，20；又或者，多个部分的取电单元114数量可以分别为21，20，20，20，20，20；再或者，多个部分内取电单元114的数量可以分别为26，25，23，24，22，20。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列划分为至少两个部分，每个部分的行或列的数量不完全相等和/或每个部分芯片111布局非对称。例如，在图1B中，行芯片111数最大的数值Y为6，行芯片111数最大的数值Y将芯片阵列划分为第一部分和第二部分。其中，第一部分包括呈21行3列排布的63个芯片111，第二部分包括呈19行3列排布的57个芯片111，第一部分和第二部分的行数量不相等，且每个部分芯片111布局非对称。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列等分为两个部分，沿散热方向，前半部分的列平均间距小于后半部分的列平均间距。需要说明的是，上述“等分”是在数量上，对芯片111的列数等分；在尺寸上不一定对电路板110等分。在Y为偶数时，如图1B所示，Y为偶数6，此时前半部分和后半部分的列数分别为Y/2＝3。当Y为奇数时，前半部分和后半部分的芯片111列数可以分别为(Y-1)/2，例如在Y为7的情况下，前半部分和后半部分的芯片111列数分别为3。

由此，由于散热方向的前半部分靠近入风口设置，环境温度相对较低，散热方向的后半部分靠近出风口设置，环境温度相对较高，通过使前半部分的列平均间距小于后半部分的列平均间距，靠近出风口设置的芯片111密度可以相对较小，从而可以减小靠近出风口设置的芯片111的总发热量，进而减小前半部分芯片111和后半部分芯片111的温差。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列等分为两个部分，沿散热方向，前半部分与后半部分的芯片111行数和/或芯片111数量和/或空缺位113数量不相等。例如，在图1B的示例中，前半部分即为第一部分，后半部分即为第二部分，第一部分包括呈21行3列排布的63个芯片111，第一部分的空缺位113数量为零。第二部分包括呈19行3列排布的57个芯片111，第一部分的空缺位113数量为6。因此，前半部分与后半部分的芯片111行数不同、芯片111数量不同且空缺位113数量不相等。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列等分为两个部分，沿散热方向，前半部分大于后半部分的芯片111行数和/或芯片111数量。例如，在图1B的示例中，第一部分包括呈21行3列排布的63个芯片111，第二部分包括呈19行3列排布的57个芯片111。因此，前半部分大于后半部分的芯片111行数，且前半部分大于后半部分的芯片111数量。这样，可以进一步减小靠近出风口设置的芯片111的总发热量，进而减小前半部分芯片111和后半部分芯片111的温差。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列等分为两个部分，沿散热方向，前半部分等于后半部分的芯片111行数和/或芯片111数量。例如，如图12所示，第一部分包括呈19行3列排布的57个芯片111，第二部分包括呈19行3列排布的57个芯片111。因此，前半部分等于后半部分的芯片111行数，且前半部分等于后半部分的芯片111数量。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列等分为两个部分，沿散热方向，前半部分小于或等于后半部分的空缺位113数量。例如，在图8的示例中，第一部分包括60个芯片111和3个空缺位113，第二部分包括54个芯片111和9个空缺位113。因此，前半部分小于后半部分的空缺位113数量。

在一种实施方式中，如图9和图12所示，行芯片111数最大的数值Y将芯片阵列等分为两个部分，沿散热方向，前半部分与后半部分至少部分行空缺位113在同一直线上。例如，图9中，第一部分中的第11行包括3个空缺位113。第二部分中的第6行、第11行和第17行分别包括3个空缺位113。其中，第一部分中空缺位113与第二部分中的第11行空缺位113在同一直线上。图12中，第一部分中的第8行和第14行分别包括3个空缺位113。第二部分中的第8行和第14行分别包括3个空缺位113。其中，第一部分中的第8行空缺位113与第二部分中的第8行空缺位113在同一直线上，且第一部分中的第14行空缺位113与第二部分中的第14行空缺位113在同一直线上。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列等分为两个部分，沿散热方向，前半部分与后半部分至少部分行空缺位113不在同一直线上。例如，图9中，第一部分中的第11行包括3个空缺位113。第二部分中的第6行、第11行和第17行分别包括3个空缺位113。其中，第一部分中空缺位113与第二部分中的第11行空缺位113在同一直线上，第一部分中空缺位113与第二部分中的第6行和第17行不在同一直线上。图6A中，第一部分中的第11行包括3个空缺位113。第二部分中的第8行和第14行分别包括3个空缺位113。其中，第一部分中空缺位113与第二部分中空缺位113均不在同一直线上。

在一种实施方式中，如图10和图11所示，行芯片111数最大的数值Y将芯片阵列等分为两个部分，沿散热方向，空缺位113位于前半部分的上边缘和/或下边缘。其中，“前半部分的上边缘”指的是前半部分在垂直于散热方向上的上边缘；“前半部分的下边缘”指的是前半部分在垂直于散热方向上的下边缘。

例如，在图10的示例中，前半部分包括一行空缺位113，一行空缺位113位于前半部分的上边缘。在图11的示例中，前半部分包括两行空缺位113，两行空缺位113分别位于前半部分的上边缘和下边缘。如此设置，空缺位113可以形成风道，有利用芯片111的散热，进一步提升散热效果。

在一种实施方式中，芯片阵列所占电路板110区域分为两端及中间三个区域。例如，在图2A中，基于第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距，可以将第二部分中第1至7个取电单元114分为第一个子区域，该子区域包括呈7行3列排布的21个芯片111；将第8至12个取电单元114分为第二个子区域，该子区域包括呈5行3列排布的15个芯片111；将第13至19个取电单元114分为第三个子区域，该子区域同样包括呈7行3列排布的21个芯片111。端部区域的取电单元114数量为7，中间区域的取电单元114数量为5。

在一种实施方式中，两端区域对应的芯片111总数大于或等于中间区域芯片111总数。例如，在图2A中，将第二部分中第1至7个取电单元114分为第一个子区域，该子区域包括呈7行3列排布的21个芯片111；将第8至12个取电单元114分为第二个子区域，该子区域包括呈5行3列排布的15个芯片111；将第13至19个取电单元114分为第三个子区域，该子区域同样包括呈7行3列排布的21个芯片111。其中，第一个子区域和第二个子区域为两端区域，第二个子区域为中间区域。因此，两端区域对应的芯片111总数大于中间区域芯片111总数。

本实施例中，由于在电路板110应用于电子设备3100的情况下，两端区域的芯片111与外部环境距离较近，散热更好，通过使端部区域布置数量较多的芯片111，且中间区域布置数量较少的芯片111，可以有效降低中间区域的芯片111温度，从而减小中间区域的芯片111以及端部区域的芯片111的温差，提升电路板110散热效果，保证电路板110的整体性能。

在一种实施方式中，两端区域芯片111的行平均间距小于中间区域芯片111的行平均间距。如此设置，由于在电路板110应用于电子设备3100的情况下，两端区域的芯片111与外部环境距离较近，散热更好，通过使两端区域芯片111的行平均间距小于中间区域芯片111的行平均间距，同样可以有效降低中间区域的芯片111温度，从而减小中间区域的芯片111以及端部区域的芯片111的温差，提升电路板110散热效果，保证电路板110的整体性能。

在一种实施方式中，将芯片阵列所占电路板110区域分为两端及中间三个区域，包括：芯片阵列的列芯片111数最大的数值为X，基于X将芯片阵列所占电路板110区域分为两端及中间三个区域。例如，结合图1B，以X(即21)为分割依据，在一种实施例中，分割方式为平均分割，将电路板110从上至下分割为三部分，一列中的7个芯片111对应分割为一部分，则第一部分的芯片111总数为42个，第二部分的芯片111总数为36个，第三部分的芯片111总数为42个。靠近电路板110两端的第一部分(42个)或第三部分的芯片111总数(42个)，大于中间第二部分的芯片111数量(36个)；或者，结合图1B，分割方式为使两端区域的芯片111数量大于中间区域的芯片111数量，例如，可以将电路板110从上至下分割为三部分，一列中自上而下的8个芯片111为一部分、5个芯片111为一部分、8个芯片111为一部分。则第一部分的芯片111总数为48个，第二部分的芯片111总数为24个，第三部分的芯片111总数为个18。

当然，本申请不限于此，在另一种实施方式中，将芯片阵列所占电路板110区域分为两端及中间三个区域，包括：芯片阵列所占电路板110区域在垂直散热方向上的高度为H；基于H将芯片阵列所占电路板110区域分为两端及中间三个区域。例如，在分割方式为平均分割的情况下，两个端部区域及一个中间区域高度均为H/3。

需要说明的是，将芯片阵列所占电路板110区域可分为多个区域，可根据实际情况来划分，不仅限于上述所提到的三个区域。

本领域技术人员可以理解的是，分割方式不限于上述记载，当第一发热列芯片111总数为奇数或者偶数时，可以灵活选择分割的方式。当然，也可以以电路板110排布芯片111的边沿，所形成的整体面积为基准，对其进行分割划分，可以为平均分割，当然也可以按其他比例进行分割，以使得每一部分的芯片111总数符合预设分布要求。

总之，芯片111的排布方式，可以结合风道中各个位置的散热情况而设置。例如入风口环境温度低，整体散热效率高，则可以多布置芯片111数量，出风口环境温度高，整体散热效率低，则可以少布置芯片111数量，靠近出风口芯片111总数小于入风口芯片111总数。同时，电路板110的上下两端，与风的方向垂直的方向上，两端的温度低于电路板110中心的温度，则两端可以多布置芯片111，中心位置少布置芯片111，两端芯片111总数大于中心芯片111总数，也可以分成两部分后，下半部分的芯片111总数大于上半部分的芯片111总数。这与通常改变散热器2110的热阻实现均温，是完全不同的设计思路。

在一种实施方式中，两个端部区域包括第一端部区域和第二端部区域，第一端部区域的芯片111数量小于第二端部区域的芯片111数量，其中，在电路板110的垂直放置状态下，第一端部区域靠近电路板110的顶部，第二端部区域靠近电路板110的底部。这样，由于靠近顶部设置的端部区域更够更好地与外部环境进行热交换，通过上述设置，可以减小第二端部区域的芯片111的总发热量，从而可以有效降低第二端部区域的芯片111温度，进而减小第一端部区域的芯片111以及第二端部区域的芯片111的温差，提升电路板110散热效果。

在一种实施方式中，在垂直芯片阵列的芯片111并联方向上，芯片阵列所占电路板110区域分为两端及中间三个区域。例如，在图2A中，基于第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距，可以将第二部分中第1至7个取电单元114分为第一个子区域，该子区域包括呈7行3列排布的21个芯片111；将第8至12个取电单元114分为第二个子区域，该子区域包括呈5行3列排布的15个芯片111；将第13至19个取电单元114分为第三个子区域，该子区域同样包括呈7行3列排布的21个芯片111。端部区域的取电单元114数量为7，中间区域的取电单元114数量为5。

在一种实施方式中，各区域内对应芯片111的行数相同或列数相同。例如，当芯片111行方向为散热方向时，各部分的芯片111列数相同；当芯片111列方向为散热方向时，各部分的芯片111行数相同。例如，在图1B的示例中，芯片111行方向为散热方向，第一部分和第二部分的列数均为3列。类似情况也存在于图1B、图3至图17中。

在一种实施方式中，至少两个区域对应的取电单元114数量不相等。例如，在图2A的示例中，将第二部分中第1至7个取电单元114分为第一个子区域，该子区域包括呈7行3列排布的21个芯片111；将第8至12个取电单元114分为第二个子区域，该子区域包括呈5行3列排布的15个芯片111；将第13至19个取电单元114分为第三个子区域，该子区域同样包括呈7行3列排布的21个芯片111。端部区域的取电单元114数量为7，中间区域的取电单元114数量为5。

在一种实施方式中，各区域的取电单元114数量由中间向两端区域增加。例如，在图2A中，端部区域的取电单元114数量为7，中间区域的取电单元114数量为5。由此，由于在电路板110应用于电子设备3100的情况下，两端区域的芯片111与外部环境距离较近，散热更好，通过使端部区域布置数量较多的芯片111，且中间区域布置数量较少的芯片111，可以有效降低中间区域的芯片111温度，从而减小中间区域的芯片111以及端部区域的芯片111的温差，提升电路板110散热效果，保证电路板110的整体性能。

在一种实施方式中，每个空缺位113分别对应一个焊接盘117。例如，空缺位113可以对应设置导电金属件，焊接盘117用于焊接导电金属件。

可选地，导电金属件可以为铜片或铝片，焊接在焊接盘117上，用于对所连接的相邻两个工作芯片111进行散热，并降低所连接的相邻两个工作芯片111之间的压降。由此，提升了工作芯片111的工作稳定性和可靠性。示例性地，导电金属件的厚度小于或者等于芯片111的厚度。其中，导电金属件的厚度方向和芯片111的厚度方向为垂直于电路板110的方向。

在一种实施方式中，多个连续的空缺位113上不能共用同一个导电金属件。例如，每个空缺位113可以分别对应一个金属件。

在一种实施方式中，在芯片阵列所占电路板110区域内，在垂直芯片阵列的芯片111并联方向上，与空缺位113前后相邻的两个芯片111之间的金属件长度，长于未间隔空缺位113的相邻芯片111间设置的金属件长度，其中，长方向与并联方向垂直。示例性地，上述未间隔空缺位113的相邻芯片111可以为同一行或同一列，未间隔空缺位113的相邻芯片111，在垂直芯片阵列的芯片111并联方向上，为芯片阵列中非边缘的芯片111。结合图2A-图2C，长度方向即为上下方向，上述未间隔空缺位113的相邻芯片111为同一列。右侧第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距可以大于其他相邻取电单元114的间距，因而在上下方向上，右侧第7个取电单元114和第8个取电单元114之间的金属件长度以及第12个取电单元114和第13个取电单元114之间的金属件长度长于其他相邻取电单元114之间的金属件长度。类似情况也存在于图1B、图3至图17以及图19A至图21B的电路板110中。

在一种实施方式中，在芯片阵列所占电路板110区域内，在垂直芯片阵列的芯片111并联方向上，与空缺位113前后相邻的两个芯片111之间的电信号线116长度，长于未间隔空缺位113的相邻芯片111间的电信号线116长度，其中，长方向与并联方向垂直；和或，与空缺位113相邻的两个芯片111之间的电源线115长度，长于未间隔空缺位113的相邻芯片111间的电源线115长度，其中，长方向与并联方向垂直。

示例性地，未间隔空缺位113的相邻芯片111可以为同一行或同一列。未间隔空缺位113的相邻芯片111，在垂直芯片阵列的芯片111并联方向上，为芯片阵列中非边缘的芯片111。

例如，结合图2A-图2C，图2A为电路板110的结构示意图；图2B示出了图2A所示的电路板110的电流图；图2C示出了图2A所示的电路板110的信号图。其中，芯片111并联方向为左右方向，垂直芯片阵列的芯片111并联方向为上下方向。结合图2A-图2C，在上下方向上，右侧第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距可以大于其他相邻取电单元114的间距，因而在上下方向上，右侧第7个取电单元114和第8个取电单元114之间的电源线115长度以及第12个取电单元114和第13个取电单元114之间的电源线115长度长于其他相邻取电单元114之间的电源线115长度，且右侧第7个取电单元114和第8个取电单元114之间的电信号线116长度以及第12个取电单元114和第13个取电单元114之间的电信号线116长度长于其他相邻取电单元114之间的电信号线116长度。类似情况也存在于图1B、图3至图17以及图19A至图21B的电路板110中。

在一种实施方式中，芯片阵列的各芯片111之间的工作温差范围是0～10℃(包括端点值)。例如，在散热源为风扇的情况下，当风扇的转速为4000转/分钟时，各芯片111之间的温差可以为8～10℃(包括端点值)。这样，各芯片111之间的工作温差较小，从而提升电路板110的工作性能。

可选地，空缺位113为3个以上，沿散热方向，相邻空缺位113间距不相等。例如，此时芯片阵列中相邻列的列间距可以不相等。

进一步地，空缺位113为3个以上，沿散热方向，相邻空缺位113间距可以增大。例如，沿散热方向，芯片阵列中相邻列的列间距可以逐渐增大，这样，靠近出风口设置的芯片111较疏，从而可以降低靠近出风口设置的芯片111的工作温度，减小入风口和出风口处的芯片111温差。

在一种实施方式中，参照图1B-图9、图12-图15、图17-图19B、图21A-图21B，在垂直芯片阵列的芯片111并联方向上，空缺位113为芯片阵列中非边缘的芯片111。

在一种实施方式中，在垂直芯片阵列的芯片111并联方向上，空缺位113前后相邻的芯片111以外的其他非空缺位113相邻芯片111间距相等。如图1B所示，在上下方向上，右侧第10行和第11行为空缺位113。其中，右侧第1至9行中相邻芯片111间距相等，且第12行至21行中相邻芯片111的间距相等。

在一种实施方式中，在垂直芯片阵列的芯片111并联方向上，在空缺位113补齐芯片111后的前后相邻芯片111间距大于或等于其他非空缺位113相邻芯片111间距。也就是说，在空缺位113上补齐芯片111的情况下，该空缺位113上的芯片111与相邻芯片111之间的距离大于或等于其余相邻芯片111之间的距离。

在一种实施方式中，芯片阵列中的芯片111呈行列排布，每行或每列芯片111的中心在同一直线上。例如，在图1B的示例中，芯片阵列中的120个芯片111呈21行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的行间距相同，后3列芯片111的第10行和第11行缺失。前3列芯片111的数量为63个，后3列芯片111的数量为57个。芯片阵列的行方向为可以为散热方向，芯片阵列的列方向为垂直芯片111的散热方向。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，入风口处的芯片111的数量较多，可以增大入风口处的芯片111的发热量，出风口处的芯片111的数量较少，可以减小出风口处的芯片111的发热量，从而可以进一步降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。类似情况也存在于图2A至图21B的电路板110中。

在一种实施方式中，芯片阵列中的芯片111呈行列排布，每一个空缺位113的中心与行或列在同一直线上。示例性地，每一个空缺位113可以均设置在芯片阵列行列的交叉点上，即：空缺位113的中心与对应行芯片111中其他芯片111的中心在一条直线上，且空缺位113的中心与对应列芯片111中其他芯片111的中心在一条直线上。

在一种实施方式中，沿散热方向，芯片阵列中，电路板110上远离散热源的区域，空缺位113的数量增多。例如，在散热源为风扇的情况下，风扇设置于散热风道的入风口处，电路板110上远离散热源的区域即为电路板110上靠近出风口的区域。通过使电路板110上远离散热源的区域在散热方向上空缺位113的数量增多，可以使靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

在一种实施方式中，在高温容易发生区域,空缺位113的数量增多。例如，在散热源为风扇的情况下，风扇设置于散热风道的入风口处，电路板110上远离散热源的区域即为电路板110上靠近出风口的区域。通过使电路板110上远离散热源的区域在散热方向上空缺位113的数量增多，可以使靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

在一种实施方式中，环境温度高低与空缺位113的数量多少呈正比，电路板110上，环境温度越高的区域，设置的空缺位113的数量越多。其中，环境文字包括空气温度、芯片111温度、其他电子元器件温度以及电路板110的温度。例如，电路板110上对应的空缺位113所占区域内，不设置芯片111。空缺位113的数量多少与空缺位113所处区域的芯片111密度负相关，即空缺位113的数量越多，芯片111密度越小，空缺位113的数量越少，芯片111密度越大。如此设置，可以保证在环境温度较高的情况下芯片111的密度较小，从而有利于芯片111散热，减小芯片阵列中芯片111的最大温差。

在一种实施方式中，行芯片111数最大的数值Y将芯片阵列划分为至少两个部分。

示例性地，在若Y为偶数，芯片阵列前Y/2列的总芯片111数量A，大于芯片阵列后Y/2列的总芯片111数量B。例如，在图1B中，Y为偶数6，芯片阵列前3列的总芯片111数量为63个，芯片阵列后3列的总芯片111数量为57个。

若Y为奇数，芯片阵列前(Y-1)/2列的总芯片111数量C，大于芯片阵列后(Y-1)/2列的总芯片111数量D。例如，以Y为7为例进行说明。此时芯片阵列前3列的总芯片111数量C大于芯片阵列后3列的总芯片111数量D。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

或者，若Y为偶数，芯片阵列前Y/2列及对应列的总芯片111数量A还可以小于芯片阵列后Y/2列及对应列的总芯片111数量B。例如，在图17中，Y为偶数6，芯片阵列前3列的总芯片111数量为57个，芯片阵列后3列的总芯片111数量为63个。

若Y为奇数，芯片阵列前(Y-1)/2列及对应列的总芯片111数量C，还可以小于芯片阵列后(Y-1)/2列及对应列的总芯片111数量D。例如，以Y为7为例进行说明。此时芯片阵列前3列的总芯片111数量C可以小于芯片阵列后3列的总芯片111数量D。

当然，本申请不限于此，若Y为偶数，芯片阵列前Y/2列及对应列的总芯片111数量A，还可以等于芯片阵列后Y/2列及对应列的总芯片111数量B。例如，在图12的示例中，Y为偶数6，芯片阵列前3列的总芯片111数量为57个，芯片阵列后3列的总芯片111数量为57个。

若Y为奇数，芯片阵列前(Y-1)/2列及对应列的总芯片111数量C，等于芯片阵列后(Y-1)/2列及对应列的总芯片111数量D。例如，以Y为7为例进行说明。此时芯片阵列前3列的总芯片111数量C可以等于芯片阵列后3列的总芯片111数量D。

本申请还提供了一种工作组件2100，包括电路板110和散热器2110。其中，电路板110为上述任一实施方式中的电路板110，散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接。

示例性地，散热器2110可以为风冷式散热器2110或液冷式散热器2110。散热器2110可以位于电路板110的设置有工作芯片111的一侧，用于为电路板110进行散热。散热器2110也可以位于电路板110的未设置有芯片111的一侧。或者，在电路板110的两侧均设置芯片111，且电路板110的两侧均分别设置有散热器2110。

在一种实施方式中，第二面设置有多个凸台，各凸台与各行取电单元114或各列取电单元114对应设置。这样，取电单元114中的芯片111工作过程中产生的热量能够有效通过凸台传导至散热器2110，从而提升散热效果。

或者，在另一种实施方式中，第二面设置有多个凸台，至少部分凸台还可以设置于至少部分相邻取电单元114之间的对应位置。例如，在图3中，电路板110上的117个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的方向。第6行、第11行和第16行芯片111的数量分别为3个，其他各行芯片111的数量为6个，因而第6行、第11行和第16行芯片111的数量小于其他行芯片111的数量。其中，至少部分凸台可以设置于第二部分中第5个取电单元114和第6个取电单元114的对应位置、第9个取电单元114和第10个取电单元114的对应位置以及第13个取电单元114和第14个取电单元114的对应位置。

在一种实施方式中，如图2A所示，靠近出风口的多个发热元器件111沿第二方向划分为多组发热元器件组，相邻两组发热元器件组之间的间隙大于各发热元器件组中相邻两个发热元器件111之间的间隙。

例如，在图2A的示例中示出了六列发热元器件111。为方便描述，将沿第一方向依次排布的六列发热元器件111分别称为第一发热列、第二发热列……第六发热列。第一发热列至第三发热列中的发热元器件111的数量为21个，第四发热列至第六发热列中的发热元器件111的数量为19个。其中，第一发热列至第三发热列中的21个发热元器件111均匀间隔设置。第四发热列至第六发热列中的19个发热元器件111划分为三组发热元器件组，且三组发热元器件组中位于第二方向两端的发热元器件组中的发热元器件111的数量相同，位于第二方向中部的发热元器件组中的发热元器件111的数量小于两端的发热元器件组中的发热元器件111的数量。

本实施例中，出风口处的相邻两组发热元器件组之间可以具有较大的散热间隙，可以降低靠近出风口的温度，进而可以降低入风口与出风口的最大温差，从而提升工作组件100的均温性。

在一种实施方式中，发热元器件111例如芯片阵列的排布方式可以有多种形式。靠近入风口的第一列(如上述第一发热列)至出风口的最后一列(如上述第六发热列)，每列芯片数量不完全相等。可以为每列芯片数量逐渐递减，例如21个、20个、19个、18个、17个、16个；可以为部分递减，例如21个，21个，21个，19个、19个、19个；也可以为数量跳变，例如21个，21个，20个，19个，20个，21个；或者21个，21个，20个，19个，18个，21个；还可以根据散热需求，设置其他数量的芯片阵列，使得靠近入风口的前半部分芯片总数，大于靠近出风口的后半部分芯片总数，这里的前半部分和后半部分，可以是芯片列数的对半分割，也可以是电路板110尺寸上的对半分割。如图2A，设置靠近入风口的前三列芯片总数大于靠近出风口的后三列芯片总数。

由于每列芯片数量的变化，每行芯片的排布也可以进行不同形式的组合，且每行芯片的数量可以不同。例如，部分行芯片以芯片中心点呈一直线排列，部分行芯片的中心点未形成一直线，例如阶梯排布(如配合上述“每列芯片数量逐渐递减，例如21个、20个、19个、18个、17个、16个”行方向呈现阶梯排布)。每行芯片的数量也存在不同实施例，例如第二方向上，靠近电路板110两端的行芯片数量大于靠近电路板110中心位置行芯片数量。总之，对总芯片分布和/或数量进行分割，分割成的各部分芯片总数，符合预设分布要求。

具体的，第二方向上，以第一发热列芯片数量为分割依据，将电路板110从左至右分割为三部分，第一部分，第二部分及第三部分，靠近电路板110两端的第一部分或第三部分的芯片总数，大于中间第二部分的芯片数量。在另一实施例中，若第二方向上，以第一发热列芯片数量为分割依据，将电路板110从左至右分割为两部分，则第一部分的芯片数量小于或者等于第二部分的芯片数量。

上述具体的分割，参考图2A，第二方向上，以第一发热列芯片数量为分割依据，在一种实施例中，分割方式为平均分割，将电路板110从左至右分割为三部分，第一发热列共有21个芯片，将电路板110从左至右分割为三部分，每第一发热列中的7个芯片对应分割为一部分，则第一部分的芯片总数为42个，第二部分的芯片总数为36个，第三部分的芯片总数为42个。靠近电路板110两端的第一部分(42个)或第三部分的芯片总数(42个)，大于中间第二部分的芯片数量(36个)；若第二方向上，以第一发热列芯片数量为分割依据，将电路板110从左至右分割为两部分，可以以第一发热列的中间第11个芯片中心轴为分割点，将电路板110从左至右分割为两部分，则第一部分的芯片数量(57个)等于第二部分的芯片数量(57个)。本领域技术人员可以理解的是，分割方式不限于上述记载，当第一发热列芯片总数为奇数或者偶数时，可以灵活选择分割的方式。当然，也可以以电路板排布芯片的边沿，所形成的整体面积为基准，对其进行分割划分，可以为平均分割，当然也可以按其他比例进行分割，以使得每一部分的芯片总数符合预设分布要求。

总之，芯片的排布方式，可以结合风道中各个位置的散热情况而设置。例如入风口环境温度低，整体散热效率高，则可以多布置芯片数量，出风口环境温度高，整体散热效率低，则可以少布置芯片数量，靠近出风口芯片总数小于入风口芯片总数。同时，电路板110的上下两端，与风的方向垂直的方向上，两端的温度低于电路板110中心的温度，则两端可以多布置芯片，中心位置少布置芯片，两端芯片总数大于中心芯片总数，也可以分成两部分后，下半部分的芯片总数大于上半部分的芯片总数。这与通常改变散热器的热阻实现均温，是完全不同的设计思路。

在一些实施例中，本申请还提供一种电路板110，该电路板110上设置有多个芯片组118，至少部分芯片间并联连接，各芯片组110包括至少一行芯片和/或至少一列芯片，垂直芯片的并联方向上，相邻两个芯片组之间的组间间距与任一芯片组内相邻芯片间距不相等。

本实施例中电路板110上的芯片按组划分，且设置为各芯片组110之间的组间间距大于各芯片组118内的芯片间距，在各芯片组之间形成了散热通道，从而使得排布于电路板上的芯片更便于散热。例如，如图1B中所示的电路板110上各芯片之间是等间距密集排布的，不利于靠近中心区域的芯片散热。通过本申请实施例，将所有芯片按组划分多个组118，并且将组间间距设置为大于组内芯片间距，从而使得靠近电路板中心区域的芯片可以通过更宽的组件间距实现散热，从而提升了整个电路板上所有芯片的均温性。示例性地，芯片组之间的间距对应于图1B中的一个或者多个连续空缺位113。

在一些实施例中，垂直芯片的并联方向上，相邻两个芯片组118之间的间距大于或等于容纳一个芯片111所需的间距。

本实施例中，通过将芯片组118之间的间距设置为大于或等于容纳一个芯片111所需的距离，确保了各芯片组118之间的间距足够大，从而保证了靠近中心区域的芯片的散热。

在一些实施例中，各芯片组118包括多行芯片，且至少存在两个芯片组118的芯片行数不同。例如，各芯片组118包括至少一行芯片，各芯片组118所包含的芯片行数不唯一。如图16所示，电路板110上划分了只包含一行芯片的芯片组、包含两行芯片的芯片组、包含三行芯片的芯片组等，各芯片组分别形成了芯片阵列。

本实施例中对芯片组内芯片的行数不做限定，方便根据电路板空间以及芯片总数的实际情况，进行各芯片组的排布及划分。

在一些实施例中，各芯片组118包括多列芯片，且各芯片组118的芯片列数相同。如图1B所示，电路板110上包括了三个芯片组118，其中位于电路板110所示左半部分的三列芯片为一个芯片组，位于电路板所示右半部分的三列芯片划分为两个芯片组，且该两个芯片组之间设置有较大间隙，可以容纳至少两行芯片。

示例性地，本实施例中在对电路板110进行散热时，电路板110所示的左侧位于散热方向的上游，右侧位于散热方向的下游。通过将靠近散热方向下游的三列芯片划分为两组或者更多组(例如三组，参考图2A、图4、图5、图10、图11、图18)，确保组间间隙，从而提升了散热方向下游芯片的散热性能，改善了整个电路板上芯片间的均温性。

在一些实施例中，多个芯片组118之间串联供电连接，且各芯片组118的各行芯片之间串联供电连接。

示例性地，如图2B所示，电路板110上包括四个芯片组118，其中包括位于电路板110左半部分的第一芯片组(三列芯片)，位于电路板右半部分的从上至下的第二芯片组、第三芯片组和第四芯片组。电路板上还包括第一电连接件和第二电练级件，其中，一个用于连接电源正极，一个用于连接电源负极。第一芯片组、第二芯片组、第三芯片组和第四芯片组依次顺序串联在第一电连接件119和第二电连接件119’之间实现串联供电。

本实施例中，各芯片组118所包含的芯片列数相同，从而确保在各芯片组118之间进行串联连接时，便于布置成串的多个芯片组在电路板上所占空间区域，有利于电路板设计的通用性以及电路板上走线(例如，芯片之间以及芯片组之间的电源线115和信号线)的合理规划。

在一些实施例中，各芯片组118的各行芯片内的芯片之间并联供电连接。示例性地，各芯片组118内所包含的芯片行之间同样为串联供电连接，并且各芯片组118内每行芯片并联连接。

本实施例中通过各行芯片之间进行并联连接，可以使得各行芯片内各芯片的电压一致，从而确保各芯片获得相同的工作电压，提升工作稳定性。

进一步地，在电路板110上所有芯片一致时(例如，相同型号芯片)，由于各行芯片数量相同，从而并联的各行芯片在串联方向上的压降基本一致且稳定，即有利于将各行芯片之间的工作电压稳定预定范围内，提升芯片工作的稳定性。

在一些实施例中，列方向与垂直所述芯片的并联方向，行方向平行于所述芯片的并联方向。电路板110上的芯片至少部分呈行列排布，其中行方向垂直于电路板110上并联芯片的并联方向。

在一些实施例中，各芯片组118由至少一个取电单元114组成，其中，取电单元114中的芯片并联连接，取电单元114中的芯片呈行排列。示例性地，芯片组118中包括多行芯片，每行芯片之间并联连接构成一个取电单元，并且多行芯片构成的多个取电单元114之间串联连接。

本实施例中将取电单元114内所包含的多个芯片并联连接，确保了取电单元114内各芯片所获取电压的大小一致，有利于提升取电单元114内各芯片工作性能的一致性(例如，算力一致性或者工作频率的一致性等)。

在一些实施例中，沿散热方向，多个芯片组118划分至少一个芯片组集合。

本申请实施例中所提及的散热方向，例如可以为风的方向。例如在风冷散热中，采用散热风扇对电路板110进行散热，风把电路板110上芯片工作所产生的热量带走，从而实现散热。

如图21A所示，电路板110上包括上下两个芯片组118，两个芯片组118之间的间距大于各组芯片内芯片之间的间距。本实施例中将电路板110上上下两个芯片组118划分为一个芯片组集合。此外，两个芯片组118之间形成散热风道，散热风道方向平行于散热方向，且贯穿整个电路板110上的芯片矩阵的中部区域，便于电路板110中部及后部区域上芯片的散热。

在一些实施例中，所述多个芯片组118划分为第一芯片组集合和第二芯片组集合。

如图6和图7所示实施例中，电路板110上包括了5个芯片组118，划分为两个芯片组集合，第一芯片组集合包括上下分布的两个芯片组118，第二芯片组集合包括上中下三个芯片组118。进一步地，该实施例中各芯片组集合中的芯片组118之间所形成间隙(即，散热风道)相互之间错位，这样当风从第一芯片组集合中的散热风道流向第二芯片组集合时，直接流向芯片排布密集的区域，有利于形成扰流，增大散热效率。此外，图13-16中也同样存在散热风道错位的情况，在此不再赘述。

在一些实施例中，芯片组集合内的芯片串联电流方向相同。

进一步地，如图21B示出了图21A中各芯片的串联供电连接关系，本实施例中，整行芯片内的各芯片并联，各行芯片之间串联，并且通过两个电连接件实现于外部电源的连接。图中连接线上的箭头方向为串联电流方向，整体上电流方向从一个电连接件流入第一行芯片，再经由各行芯片顺序流入最后一行芯片后经另一个电连接件流出。

在一些实施例中，第一芯片组集合和第二芯片组集合中的芯片数量相等。

如图12和图13所示的实施例中，第一芯片组集合和第二芯片组集合中分别包括了三个芯片组，并且第一芯片组集合中包括两个第一间隙，第二芯片组集合中包括两个第二间隙，并且两芯片组集合中所包含的芯片数量相等，均为57个。

本实施例中在对电路板110上芯片进行分组的，形成组件间隙实现散热的同时，第一芯片组集合和第二芯片组集合中芯片数量保持一致，便于电路板110上芯片的布局。

进一步地，第一芯片组集合和第二芯片组集合的芯片列数相同，且第一芯片组集合的芯片数量等于第二芯片组集合的芯片数量。

各芯片组集合所包含的芯片列数相同，从而确保在各集合内芯片组之间进行串联连接时，便于布置成串的多个芯片组118在电路板110上所占空间区域，有利于电路板110设计的通用性以及电路板110上走线(例如，芯片之间以及芯片组之间的电源线115和信号线116)的合理规划。

在一些实施例中，第一芯片组集合小于第二芯片组集合中的芯片数量。

如图16和图17所示实施例中，电路板110上将所有芯片划分为了左右两部分，分别对应第一芯片组集合和第二芯片组集合。其中，第一芯片组集合小于第二芯片组集合中的芯片数量。本实施例中，第二芯片组集合可以处于散热效率较高区域，第一芯片组集合可以处于散热效率较低区域，从而便于实现整个电路板110上芯片的均温性。

进一步地，第一芯片组集合和第二芯片组集合的芯片列数相同，且第一芯片组集合的芯片数量小于第二芯片组集合的芯片数量。

各芯片组集合所包含的芯片列数相同，从而确保在各集合内芯片组118之间进行串联连接时，便于布置成串的多个芯片组118在电路板110上所占空间区域，有利于电路板110设计的通用性以及电路板110上走线(例如，芯片之间以及芯片组之间的电源线115和信号线116)的合理规划。

在一些实施例中，第一芯片组集合大于第二芯片组集合中的芯片数量。

如图14、图15和图6-9中，电路板110上将所有芯片划分为了左右两部分，分别对应第一芯片组集合和第二芯片组集合。其中，第一芯片组集合中的芯片数量大于第二芯片组集合中的芯片数量。

本实施例中，第一芯片组集合中芯片的数量大于第二芯片组集合中芯片的数量，从而第一芯片组集合整体上的芯片密度要大于第二芯片组集合整体上的芯片密度。第一芯片组集合可以处于散热效率较高区域，第二芯片组集合可以处于散热效率较低区域，从而便于实现整个电路板110上芯片的均温性。

示例性地，本实施例中的电路板110可以设置为：第一芯片组集合靠近散热源。例如，散热源为风扇，风扇配置为风向平行于电路板110上芯片的并联方向，并且第一芯片组集合靠近风扇。

进一步地，第一芯片组集合和第二芯片组集合的芯片列数相同，且第一芯片组集合的芯片数量大于第二芯片组集合的芯片数量。

各芯片组集合所包含的芯片列数相同，从而确保在各集合内芯片组之间进行串联连接时，便于布置成串的多个芯片组118在电路板110上所占空间区域，有利于电路板110设计的通用性以及电路板110上走线(例如，芯片之间以及芯片组之间的电源线115和信号线116)的合理规划。

在一些实施例中，第一芯片组集合的芯片列平均间距，小于第二芯片组集合的芯片列平均间距。

如图2A所示，电路板110上包括前三列芯片构成的第一芯片组集合和后三列芯片构成的第二芯片组集合，其中第一芯片组集合中仅包括一个芯片组，第二芯片组集合中包括沿列方向的三个芯片组。第一芯片组集合中三列芯片之间的列间距的平均值小于第二芯片组集合中三列芯片之间的列平均间距。

本实施例中的电路板110处于工作环境中时，第一芯片组集合和第二芯片组集合沿散热方向分布。以风冷散热为例，散热方向为风扇的吹风方向，第一新芯片组集合位于散热方向的上游，第二芯片组集合位于散热方向的下游(其中，上游和下游仅仅是相对于电路板110于风扇所处位置来说的，电路板110更靠近风扇一端为上游，相对的另一端为下游)。相对来说，从上游至下游，风的温度逐步提高，通过将第二芯片组集合中的列间距设置为大于第一芯片组集合中的列间距，从而有利于改善电路板110上芯片的均温性。

在一些实施例中，第一芯片组集合中，垂直芯片的并联方向上，包括1个芯片组；沿所述垂直方向，所述第一芯片组集合中芯片组内相邻芯片间的芯片间距相等。

如图2A所示，位于电路板110左侧的第一芯片组集合包括一个芯片组，并且组内各芯片在垂直芯片的并联方向上的间距是相等的。由于各芯片组118内垂直芯片的并联方向上，各行芯片是串联连接的，通过等间距的设置芯片，有利于电路板110的硬件设计。例如，芯片间连接件或者布线采取统一的大小或者长度即可，一方面简化了设计，另一方面也可以降低成本。其中，连接件可以是贴于芯片之间的铜片或者焊盘等。需要注意的是，以上仅为示例，本申请并不限于此。

在一些实施例中，第一芯片组集合中，垂直芯片的并联方向上，包括多个芯片组118；第一芯片组集合中各相邻芯片组118之间的组间距大于各芯片组118内相邻芯片间的芯片间距。

本实施例中电路板110上的芯片包括第一芯片组集合，且该集合中设置为各芯片组118之间的组间间距大于各芯片组118内的芯片间距，在各组芯片之间形成了散热通道，从而使得排布于电路板110上的芯片更便于散热。

在一些实施例中，第二芯片组集合中，垂直所述芯片的并联方向上，包括1个芯片组；沿所述垂直方向，第二芯片组集合中芯片组内相邻芯片间的芯片间距相等。

如图17所示，位于电路板110右侧的第二芯片组集合包括一个芯片组118，并且组内各芯片在垂直芯片的并联方向上的间距是相等的。由于各芯片组118内垂直芯片的并联方向上，各行芯片是串联连接的，通过等间距的设置芯片，有利于电路板110的硬件设计。例如，芯片间连接件或者布线采取统一的大小或者长度即可，一方面简化了设计，另一方面也可以降低成本。其中，连接件可以是贴于芯片之间的铜片或者焊盘等。需要注意的是，以上仅为示例，本申请并不限于此。

在一些实施例中，第二芯片组集合中，垂直所述芯片的并联方向上，包括多个芯片组118；所述第二芯片组集合中各相邻芯片组118之间的组间距大于各芯片组118内相邻芯片间的芯片间距。

本实施例中电路板110上的芯片包括第二芯片组集合，且该集合中设置为各芯片组118之间的组间间距大于各芯片组118内的芯片间距，在各组芯片之间形成了散热通道，从而使得排布于电路板110上的芯片更便于散热。

在一些实施例中，垂直芯片的并联方向上，第一芯片组集合中的多对相邻芯片组之间形成多个第一间隙；第二芯片组集合中的多对相邻芯片组之间形成多个第二间隙。

示例性地，各芯片组118之间的间隙大于或等于容纳一个芯片所需的间距。本实施例中电路板110上的芯片包括第一芯片组集合和第二芯片组集合，且集合内各芯片组118之间形成间隙，在各组芯片之间形成了散热通道，从而使得排布于电路板110上的芯片更便于散热。

在一些实施例中，多个第一间隙和多个第二间隙一一对应，且至少部分相互对应的第一间隙和第二间隙共线。如图8、9、12所示实施例中至少部分相互对应的第一间隙和第二间隙共线。其中图8和图9所示实施例中，存在一个第一间隙，三个第二间隙，并且只有一对第一间隙和第二间隙共线；图2所示实施例中存在两个第一间隙和两个第二间隙，并且两对第一间隙和第二间隙分别共线。

本实施例中通过将位于第一芯片组集合中的第一间隙和位于第二芯片组集合中的第二间隙设置为共线，大大减少了风阻，从而提升风速及风量，提高散热效率。

在一些实施例中，对于至少一个所述第一间隙，第二芯片组集合中不存在共线的第二间隙。如图6和图7所示实施例中，电路板110上包括了5个芯片组118，划分为两个芯片组集合，第一芯片组集合包括上下分布的两个芯片组，第二芯片组集合包括上中下三个芯片组。

进一步地，本实施例中各芯片组集合中的芯片组118之间所形成间隙(即，散热风道)相互之间错位，这样当风从第一芯片组集合中的散热风道流向第二芯片组集合时，直接流向芯片排布密集的区域，有利于形成扰流，增大散热效率。此外，图13-16中也同样存在散热风道错位的情况，在此不再赘述。

在一些实施例中，多个第一间隙的数量小于多个第二间隙的数量。

如图6-图9、图14和图15，电路板110上包括左右分布的第一芯片组集合和第二芯片组集合，分别包括三列芯片，其中，第一芯片组集合中的第一间隙数量小于第二芯片组集合中的间隙数量。以图6为例，第一芯片组集合中包括一个第一间隙，第二芯片组集合中包括两个第二间隙。

本实施例中在第一芯片组集合中设置了较少的第一间隙，在第二芯片组集合中设置了较多的第二间隙，间隙越多，可设置芯片的空间就越少，从而第一芯片组集合中芯片数量就大于第二芯片组集合中芯片数量，从而整体上第一芯片组集合中芯片分布较密集，第二芯片组集合中芯片分布较稀疏。可见，本实施例中沿散热方向(或者沿芯片并联方向)，芯片整体排布呈前密后疏的趋势，便于电路板110上各区域芯片的均温性。

在一些实施例中，垂直所述芯片的并联方向上，第一芯片组集合中至少一列芯片的数量大于第二芯片组集合中至少一列芯片的数量。

如图1B-图10、图14、图15、图18和图20所示，电路板110上均包括左右分布的第一芯片组集合和第二芯片组集合，分别包括三列芯片，其中，第一芯片组集合中至少一列芯片的数量大于第二芯片组集合中至少一列芯片的数量。以图4为例，第一芯片组集合中包括一个芯片组，第二芯片组集合中包括5个芯片组，并且第一芯片组集合中的任意一列芯片的芯片数都大于第二芯片组中任意一列芯片的芯片数。

进一步地，第一芯片组集合中所有芯片列的芯片数量均大于第二芯片组集合中所有芯片列的芯片数量。本实施例中将第一芯片组集合中芯片列所包含芯片的数量设置为小于第二芯片组集合中芯片列所包含芯片的数量，从而可以整体上使得第一芯片组集合中芯片数量大于第二芯片组集合中芯片数量。

第一芯片组集合和第二芯片组集合沿散热方向分布，从而以上实施例中芯片数量的设置可以提升电路板110上芯片的均温性。

在一些实施例中，第一芯片组集合中至少一列芯片的首芯片至尾芯片的距离小于第二芯片组集合中至少一列芯片的首芯片至尾芯片的距离。

如图10、图11和图16所示实施例，电路板110上均包括左右分布的第一芯片组集合和第二芯片组集合，分别包括三列芯片，其中，第一芯片组合集中仅包括一个芯片组，并且该芯片组中缺失第一行三个芯片(如图10和图16所示)，或者该芯片组118中缺失第一行和最后一行芯片(如图11所示)，而第二芯片组集合中未缺失上下端部的芯片，从而使得第一芯片组集合中的芯片列中首芯片至尾芯片的距离小于第二芯片组集合中至少一列芯片的首芯片至尾芯片的距离。

示例性地，第一芯片组集合和第二芯片组集合沿散热方向分布。本实施例中第一芯片组集合中缺失芯片行的区域形成延伸至第二芯片组集合的散热通道。以风冷散热为例，风可以通过散热通道进入第二芯片组集合进行散热，增大了进入第二芯片组集合的风量。此外，由于散热通道的仅上侧或者下侧存在芯片，使得经散热通道进入第二芯片组集合的风吸收热量较少，温度相对较低，便于第二芯片组集合的散热降温，改善了整个电路板110上芯片的均温性。

在一些实施例中，第一芯片组集合中芯片组的数量小于第二芯片组集合中芯片组的数量。

如图1B-图10、图14、图15、图18和图20所示实施例中，电路板110上均包括左右分布的第一芯片组集合和第二芯片组集合，第一芯片组集合中芯片组的数量小于第二芯片组集合中芯片组的数量。整体上第一芯片组集合中所形成的芯片组之间的第一间隙的数量小于第二芯片组集合中所形成的芯片组之间的第二间隙的数量。更多的第二间隙使得第二芯片组集合中的芯片具有更高的散热效率，对于风冷散热，虽然经第一芯片组集合后进入第二芯片组集合的风温度较高，但由于第二芯片组集合中第二间隙较多，平衡了风温度较多的问题，从而提升了电路板110上芯片的均温性。

在一些实施例中，垂直所述芯片的并联方向上，第二芯片组集合包括两个端部芯片组和一个中部芯片组，其中，各端部芯片组的芯片数量大于中部芯片组的芯片数量。

如图6所示实施例中，电路板110上均包括左右分布的第一芯片组集合和第二芯片组集合，其中，第二芯片组集合中各芯片组118包含相同列芯片，且两端部芯片组分别包括7行芯片，中部芯片组包括5行芯片，两端部芯片组中所包含芯片的数量大于中部芯片组所包含芯片的数量。

示例性地，第一芯片组集合和第二芯片组集合沿散热方向分布。以风冷散热为例，风先进入第一芯片组集合吸收热量后进入第二芯片组集合。示例性地，本实施例的电路板110竖直配置于电子设备的壳体中，电子设备壳体的上下两端有利于电路板110上下两端芯片的散热，因此该两端的芯片数量可以相对中部更多，以便实现芯片之间的均温性。

在一些实施例中，两个端部芯片组包括第一端部芯片组和第二端部芯片组，第一端芯片组的芯片数量小于第二端部芯片组的芯片数量，其中，在所述电路板110的垂直放置状态下，所述第一端部芯片组靠接所述电路板110的顶部，所述第二端部芯片组靠近所述电路板110的底部。

示例性地，第一芯片组集合和第二芯片组集合沿散热方向分布。以风冷散热为例，风先进入第一芯片组集合吸收热量后进入第二芯片组集合。在散热方向上，风温度逐渐升高，由于温度越高的风越趋于上升，因此较高温度的风上升至第一端部芯片组，温度较低的风进入第二端部芯片组。通过将第一端部芯片组所包含芯片数量设置为少于第二端部芯片组所包含芯片数量，可以更好的实现芯片的均温性。

在一些实施例中，垂直所述芯片的并联方向上，各所述端部芯片组中芯片间的平均间距小于所述中部芯片组中芯片间的平均间距。

示例性地，第一芯片组集合和第二芯片组集合沿散热方向分布。以风冷散热为例，风先进入第一芯片组集合吸收热量后进入第二芯片组集合。示例性地，本实施例的电路板110竖直配置于电子设备的壳体中，电子设备壳体的上下两端有利于电路板110上下两端芯片的散热，因此该两端的芯片间距可以相对中部更小，以便实现芯片之间的均温性。

在一些实施例中，沿散热方向，第一芯片组集合中芯片列平均间距小于第二芯片组集合中芯片列平均间距。

示例性地，第一芯片组集合和第二芯片组集合沿散热方向分布。以风冷散热为例，风先进入第一芯片组集合吸收热量后进入第二芯片组集合，进入第二芯片组集合的风温度更高。通过第一芯片组集合中芯片列平均间距设置为小于第二芯片组集合中芯片列平均间距，使得第二芯片组集合中芯片列更稀疏，便于实现整个电路板110上芯片之间的均温性。

在一些实施例中，垂直所述芯片的并联方向上，相邻芯片组之间的电连接线长度大于芯片组内相邻芯片之间的电连接线长度。示例性地，电连接线包括电源线115和/或信号线116连接线。

如图2B所示实施例中，电路板110上均包括左右分布的第一芯片组集合和第二芯片组集合，其中，第二芯片组集合中包括上中下三个芯片组，可以看出各芯片组118之间的电源线115长度要长于各芯片组118内芯片件的电源线115长度。同样的情况存在于图19B和图21B中，在此不再赘述。

如图2C所示实施例中，电路板110上均包括左右分布的第一芯片组集合和第二芯片组集合，其中，第二芯片组集合中包括上中下三个芯片组，可以看出各芯片组118之间的信号线116长度要长于各芯片组118内芯片件的信号线116长度。

在一些实施例中，垂直芯片的并联方向上，相邻芯片组之间设置有金属件。通过在相邻芯片组之间设置金属件，可以较小相邻芯片组之间的压降。

在一些实施例中，垂直芯片的并联方向上，各芯片组118内的相邻芯片间设置有金属件，相邻芯片组之间的金属件长度大于相邻芯片间的金属件长度。通过在相邻芯片组之间以及芯片组内的芯片之间设置金属件，可以较小相邻芯片之间的压降。

另一方面，如图23所示本申请还提供一种工作组件2100，其包括：

电路板110，如前述任一实施例所述；

散热器2110，该散热器包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与所述散热鳍片连接。此外，第二面设置有多个凸台，各凸台与各行芯片或各列芯片对应设置。

进一步地，第二面设置有多个凸台，至少部分凸台设置于至少部分相邻芯片组118之间的对应位置。

需要说明的是，若电路板110上具有空缺位113时，可能的一种情况是至少部分凸台与空缺位113对应。

本实施例中至少部分凸台设置于至少部分相邻芯片组118之间的对应位置，即将凸台对应于芯片组118之间的间隙设置，在凸台与间隙之间形成散热通道。在风冷散热中可以提升通过此散热通道的风量，有利于整个电路板上芯片的均温性。

下面结合图1B-图21B描述根据本申请多个实施例的电路板110。

实施例一

图1B示出根据本申请实施例一的电路板110的结构示意图。在实施例一中，散热方向为图1B中从左向右的方向，并联方向和行方向为图1B中的左右方向，垂直于并联方向的方向、垂直于散热方向的方向和列方向均为图1B中的上下方向。

如图1B所示，电路板110上设置有芯片阵列，芯片阵列的芯片111数量大于20个或50个，例如，图1B中芯片阵列的芯片111数量为120个。芯片阵列设置为X*Y，芯片阵列的列方向上，列芯片111数最大的数值为X，芯片阵列的行方向上，行芯片111数最大的数值为Y。在实施例一中，X为21，Y为6。

在图1B的示例中，在左右方向上，芯片阵列所占电路板110的矩形区域划分为两个分布区，即行芯片111数最大的数值Y将芯片阵列等分为两个分布区，两个分布区分别为第一分布区(例如，图1B中的左三列芯片111)和第二分布区(例如，图1B中的右三列芯片111)，第一分布区和第二分布区内的取电单元114数量不相等。具体地，第一分布区包括呈21行3列排布的63个芯片111，第一分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第一分布区包括21个取电单元114。第二分布区包括呈19行3列排布的57个芯片111，第二分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第二分布区包括19个取电单元114。

当然，行芯片111最大的数值Y还可以将芯片阵列划分为大于两个分布区。本申请对分布区的数量不作限定。

在实施例一中，芯片111行方向为散热方向，第一分布区和第二分布区的列数相同(均为三列)。当然，本申请不限于此，当芯片111列方向为散热方向时，各分布区的芯片111行数可以相同。

沿左右方向，两个分布区内的取电单元114数量减小。如图1B所示，第一分布区中取电单元114的数量为21，第二分布区中取电单元114的数量为19。当然，本申请不限于此，在分布区的取电单元114数量大于2的情况下，相邻分布区内取电单元114的数量并非逐一减小，允许若干个相邻分布区内取电单元114的数量沿散热方向增加，只要总体上相邻分布区的间距沿左右方向为增大趋势即可。以分布区数量为6进行说明。沿左右方向，多个分布区的取电单元114数量可以分别为15，14，13，12，11，10；或者，多个分布区的取电单元114数量可以分别为12，12，11，11，10，10；又或者，多个分布区的取电单元114数量可以分别为11，10，10，10，10，10；再或者，多个分布区内取电单元114的数量可以分别为16，15，13，14，12，10。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

沿上下方向，第一分布区中的21个取电单元114之间的距离可以相等。第二分布区的第9个取电单元114和第10个取电单元114的间距可以大于其他相邻取电单元114的间距。其中，在上下方向上，上述“其他相邻取电单元114”为芯片阵列中非边缘的取电单元114。例如，其他相邻取电单元114的间距可以为同一列设置的第1至9个取电单元114中相邻取电单元114的间距以及第10至19个取电单元114中相邻取电单元114的间距。上述“其他相邻取电单元114的间距”可以等于第一分布区中相邻取电单元114的间距，此时第一分布区的列平均间距小于第二分布区的列平均间距。

沿左右方向，相邻取电单元114之间的距离增加，和/或相邻芯片111之间的距离增加。例如，沿左右方向，第一分布区与第二分布区之间的距离可以大于各分布区内相邻两列芯片111之间的距离；或者，沿散热方向，第一分布区与第二分布区之间的距离可以等于各分布区内相邻两列芯片111之间的距离；又或者，沿散热方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

在上下方向上，芯片阵列所占电路板110的矩形区域划分为多个子区域，至少两个子区域的取电单元114数量不相等。在实施例一中，基于第二分布区中第9个取电单元114和第10个取电单元114的间距，可以将第二分布区中第1至9个取电单元114分为一个子区域，该子区域包括9行3列排布的27个芯片111；将第10至19个取电单元114分为另一个子区域，该子区域包括呈10行3列排布的30个芯片111。

由此，在上下方向上，可以根据相邻取电单元114之间的间距对第二分布区中的19个取电单元114进行分割，将19个取电单元114分为两个子区域，各子区域中的取电单元114可以等间距排布，两个子区域之间的间距可以大于各子区域中相邻取电单元114的间距，从而使得各子区域内位于串联方向两端的芯片111与中心位置的芯片111之间的距离较小，有效降低各子区域内位于中心位置的芯片111的温度，进而减小子区域内多个芯片111之间的温差。

沿左右方向，第一分布区与第二分布区的至少部分取电单元114分别在同一直线上。具体地，在图1B中，芯片阵列中的120个芯片111呈21行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的行间距相同，后3列芯片111的第10行和第11行缺失。前3列芯片111的数量为63个，后3列芯片111的数量为57个。芯片阵列的行方向为可以为散热方向。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，入风口处的芯片111的数量较多，可以增大入风口处的芯片111的发热量，出风口处的芯片111的数量较少，可以减小出风口处的芯片111的发热量，从而可以进一步降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

可选地，各分布区内芯片111的行间距可以相同，各行中的多个芯片111的中心可以在一条直线上。沿串联方向，第一分布区端部的3个芯片111与对应的子区域端部的3个芯片111的中心在一条直线上。两个子区域之间的间隙与第一分布区的第10行和第11行芯片111在第一方向上对应。

其中，相邻取电单元114之间可以设置有金属件，沿上下方向，至少部分相邻取电单元114之间的金属件长度长于其他相邻取电单元114。由此，如此设置的金属件可以减小电流通道的电阻，减小电流通道的电压降，从而减小电流通道上的能量损耗。

电路板110可以应用于工作组件2100。其中，工作组件2100可以包括散热器2110。散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接，第二面设置有多个凸台，各凸台可以与各行取电单元114或各列取电单元114对应设置。

在图1B中，电路板110上的120个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的方向。第10行和第11行芯片111的数量分别为3个，其他各行芯片111的数量为6个，因而第10行和第11行芯片111的数量小于其他行芯片111的数量。其中，至少部分凸台可以设置于第9个取电单元114和第10个取电单元114之间的对应位置。

实施例二

图2A示出根据本申请实施例二的电路板110的结构示意图。如图2A所示，电路板110上芯片阵列的芯片111数量为120个。芯片阵列包括多个由并联芯片111构成的取电单元114，多个取电单元114串联连接。其中，至少部分相邻取电单元114之间的距离不相等。

具体地，芯片阵列包括靠近入风口设置的第一分布区和靠近出风口设置的第二分布区。具体地，第一分布区包括呈21行3列排布的63个芯片111，第一分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第一分布区包括21个取电单元114。第一分布区中的21个取电单元114之间的距离可以相等。第二分布区包括呈19行3列排布的57个芯片111，第二分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第二分布区包括19个取电单元114。在串联方向上，第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距可以大于其他相邻取电单元114的间距。

其中，在与并联方向垂直的方向上，上述“其他相邻取电单元114”为芯片阵列中非边缘的取电单元114。例如，其他相邻取电单元114的间距可以为同一列设置的第1至7个取电单元114的间距、第8至12个取电单元114的间距以及第13至19个取电单元114的间距。在图2A中，并联方向为行方向。

基于第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距，可以将第二分布区中第1至7个取电单元114分为第一个子区域，该子区域包括呈7行3列排布的21个芯片111；将第8至12个取电单元114分为第二个子区域，该子区域包括呈5行3列排布的15个芯片111；将第13至19个取电单元114分为第三个子区域，该子区域同样包括呈7行3列排布的21个芯片111。

由此，在串联方向上，可以根据相邻取电单元114之间的间距对第二分布区中的19个取电单元114进行分割，将19个取电单元114分为三个子区域，各子区域中的取电单元114可以等间距排布，相邻两个子区域之间的间距可以大于各子区域中相邻取电单元114的间距，从而使得各子区域内位于串联方向两端的芯片111与中心位置的芯片111之间的距离较小，有效降低各子区域内位于中心位置的芯片111的温度，进而减小子区域内多个芯片111之间的温差。

沿并联方向，各分布区的取电单元114数量可以减小。如图2A所示，第一分布区中取电单元114的数量可以为21，第二分布区中取电单元114的数量可以为19。当然，本申请不限于此，在分布区的取电单元114数量大于2的情况下，各分布区的取电单元114数量可以依次逐渐减小，可以部分逐渐减小，也可以部分减小。以分布区数量为6进行说明。沿并联方向，多个分布区的取电单元114数量可以分别为15，14，13，12，11，10；或者，多个分布区的取电单元114数量可以分别为12，12，11，11，10，10；又或者，多个分布区的取电单元114数量可以分别为11，10，10，10，10，10。

相邻取电单元114之间可以设置有金属件，沿串联方向，至少部分相邻取电单元114之间的金属件长于其他相邻取电单元114，其中，长方向与并联方向垂直。例如，金属件可以为铜片。由此，如此设置的金属件可以减小电流通道的电阻，减小电流通道的电压降，从而减小电流通道上的能量损耗。

其中，各分布区内芯片111的行间距相同，各行中的多个芯片111的中心在一条直线上。沿串联方向，第一分布区端部的3个芯片111与对应的子区域端部的3个芯片111的中心在一条直线上。相邻两个子区域之间的间隙分别与第一分布区的第8行和第14行芯片111在第一方向上对应。

也就是说，芯片阵列中的120个芯片111呈21行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的行间距相同，后3列芯片111的第8行和第14行缺失。前3列芯片111的数量为63个，后3列芯片111的数量为57个。芯片阵列的行方向为可以为散热方向。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，同样可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

可选地，沿垂直于散热方向，第二分布区分布在两个端部区域和一个中间区域。各端部区域的芯片111数量大于等于中间区域的芯片111数量。在图2A中，端部区域的芯片111即为第一个子区域中的芯片111以及第三个子区域中的芯片111，中间区域的芯片111即为第二个子区域中的芯片111。端部区域的芯片111数量分别为21个，中间区域的芯片111数量为15个。由此，由于在电路板110应用于电子设备3100的情况下，两端区域的芯片111与外部环境距离较近，散热更好，通过使端部区域布置数量较多的芯片111，且中间区域布置数量较少的芯片111，可以有效降低中间区域的芯片111温度，从而减小中间区域的芯片111以及端部区域的芯片111的温差，提升电路板110散热效果，保证电路板110的整体性能。

其中，沿并联方向，第一分布区与第二分布区之间的距离可以大于各分布区内相邻两列芯片111之间的距离；或者，沿并联方向，第一分布区与第二分布区之间的距离可以等于各分布区内相邻两列芯片111之间的距离；又或者，沿并联方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

电路板110可以应用于工作组件2100。其中，工作组件2100可以包括散热器2110。散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接，第二面设置有多个凸台，各凸台可以与各行取电单元114或各列取电单元114对应设置。

在图2A中，电路板110上的120个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的方向。第8行和第14行芯片111的数量分别为3个，其他各行芯片111的数量为6个，因而第8行和第14行芯片111的数量小于其他行芯片111的数量。其中，至少部分凸台可以设置于第7个取电单元114和第8个取电单元114的对应位置以及第12个取电单元114和第13个取电单元114的对应位置。

图2B示出了图2A所示的电路板110的电流图；图2C示出了图2A所示的电路板110的信号图。如图2B和图2C所示，沿各芯片111组的串联方向，相邻分布区之间的电连接线长度大于各分布区内相邻取电单元114之间的电连接线长度。其中，电连接线可以为电源线115和/或信号线116长度。

此外，电路板110的上边缘设置有第一电连接件119和第二电连接件119'，第一电连接件119和第二电连接件119'可为L型。以上仅为示例，第一电连接件119和第二电连接件119'的位置及形状均不做限制，具体的，第一电连接件119和第二电连接件119'不仅限于设置在如图2A所示的上边缘，还可设置在其他边缘的位置。即各图中所示的L型供电端，其在图中所处的位置，并不以图中的为限，还可以设置在电路板的上下左右或任意位置。

需要说明的是，如图2B所示，电路板上110上的多个芯片111采用串并联供电连接方式，具体为：每三个芯片并联构成一个取电单元114，多个取电单元114串联连接在第一电连接件119和第二电连接件119'之间。以上取电单元114由三个芯片构成，仅作为示例，取电单元114还可以是2、4、5个甚至更多芯片并联构成，本申请对此不做限定。

实施例三

图3示出根据本申请实施例三的电路板110的结构示意图。如图3所示，电路板110上芯片阵列的芯片111数量为117个。芯片阵列包括多个由并联芯片111构成的取电单元114，多个取电单元114串联连接。其中，至少部分相邻取电单元114之间的距离不相等。

具体地，芯片阵列包括靠近入风口设置的第一分布区和靠近出风口设置的第二分布区。具体地，第一分布区包括呈21行3列排布的63个芯片111，第一分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第一分布区包括21个取电单元114。第一分布区中各取电单元114的间距可以相等。第二分布区包括呈18行3列排布的54个芯片111，第二分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第二分布区包括18个取电单元114。在串联方向上，第5个取电单元114和第6个取电单元114的间距、第9个取电单元114和第10个取电单元114、第13个取电单元114和第14个取电单元114的间距可以大于其他相邻取电单元114的间距。

其中，在与并联方向垂直的方向上，上述“其他相邻取电单元114”为芯片阵列中非边缘的取电单元114。其他相邻取电单元114的间距可以为同一列设置的第1至5个取电单元114的间距、第6至9个取电单元114的间距、第10至13个取电单元114的间距以及第13至19个取电单元114的间距。在图3中，并联方向为行方向。

基于第5个取电单元114和第6个取电单元114的间距、第9个取电单元114和第10个取电单元114、第13个取电单元114和第14个取电单元114的间距，可以将第二分布区中第1至5个取电单元114分为第一个子区域，该子区域包括呈5行3列排布的15个芯片111；将第6至9个取电单元114分为第二个子区域，该子区域包括呈4行3列排布的12个芯片111；将第10至13个取电单元114分为第三个子区域，该子区域同样包括呈4行3列排布的12个芯片111；将第14至18个取电单元114分为第四个子区域，该子区域包括呈5行3列排布的15个芯片111。

由此，在串联方向上，可以根据相邻取电单元114之间的间距对第二分布区中的18个取电单元114进行分割，将18个取电单元114分为4个子区域，各子区域中的取电单元114可以等间距排布，相邻两个子区域之间的间距可以大于各子区域中相邻取电单元114的间距，从而使得各子区域内位于串联方向两端的芯片111与中心位置的芯片111之间的距离较小，有效降低各子区域内位于中心位置的芯片111的温度，进而减小子区域内多个芯片111之间的温差。

沿并联方向，各分布区的取电单元114数量可以减小。如图3所示，第一分布区中取电单元114的数量可以为21，第二分布区中取电单元114的数量可以为18。当然，本申请不限于此，在分布区的取电单元114数量大于2的情况下，各分布区的取电单元114数量可以依次逐渐减小，可以部分逐渐减小，也可以部分减小。以分布区数量为6进行说明。沿并联方向，多个分布区的取电单元114数量可以分别为15，14，13，12，11，10；或者，多个分布区的取电单元114数量可以分别为12，12，11，11，10，10；又或者，多个分布区的取电单元114数量可以分别为11，10，10，10，10，10。

相邻取电单元114之间可以设置有金属件，沿串联方向，至少部分相邻取电单元114之间的金属件长于其他相邻取电单元114，其中，长方向与并联方向垂直。例如，金属件可以为铜片。由此，如此设置的金属件可以减小电流通道的电阻，减小电流通道的电压降，从而减小电流通道上的能量损耗。

其中，各分布区内芯片111的行间距相同，各行中的多个芯片111的中心在一条直线上。沿串联方向，第一分布区端部的3个芯片111与对应的子区域端部的3个芯片111的中心在一条直线上。相邻两个子区域之间的间隙分别与第一分布区的第6行、第11行和第16行芯片111在第一方向上对应。

也就是说，芯片阵列中的117个芯片111呈21行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的行间距相同，后3列芯片111的第6行、第11行和第16行缺失。前3列芯片111的数量为63个，后3列芯片111的数量为54个。芯片阵列的行方向为可以为散热方向。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，同样可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

其中，沿并联方向，第一分布区与第二分布区之间的距离可以大于各分布区内相邻两列芯片111之间的距离；或者，沿并联方向，第一分布区与第二分布区之间的距离可以等于各分布区内相邻两列芯片111之间的距离；又或者，沿并联方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

电路板110可以应用于工作组件2100。其中，工作组件2100可以包括散热器2110。散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接，第二面设置有多个凸台，各凸台可以与各行取电单元114或各列取电单元114对应设置。

在图3中，电路板110上的117个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的方向。第6行、第11行和第16行芯片111的数量分别为3个，其他各行芯片111的数量为6个，因而第6行、第11行和第16行芯片111的数量小于其他行芯片111的数量。其中，至少部分凸台可以设置于第二分布区中第5个取电单元114和第6个取电单元114的对应位置、第9个取电单元114和第10个取电单元114的对应位置以及第13个取电单元114和第14个取电单元114的对应位置。

实施例四

图4示出根据本申请实施例四的电路板110的结构示意图。如图4所示，电路板110上芯片阵列的芯片111数量为120个。芯片阵列包括多个由并联芯片111构成的取电单元114，多个取电单元114串联连接。其中，至少部分相邻取电单元114之间的距离不相等。

具体地，芯片阵列包括靠近入风口设置的第一分布区和靠近出风口设置的第二分布区。具体地，第一分布区包括呈22行3列排布的66个芯片111，第一分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第一分布区包括22个取电单元114。第一分布区中各取电单元114的间距可以相等。第二分布区包括呈18行3列排布的54个芯片111，第二分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第二分布区包括18个取电单元114。在串联方向上，第二分布区的第4个取电单元114和第5个取电单元114的间距、第7个取电单元114和第8个取电单元114的间距、第11个取电单元114和第12个取电单元114的间距以及第14个取电单元114和第15个取电单元114的间距可以大于其他相邻取电单元114的间距。

其中，在与并联方向垂直的方向上，上述“其他相邻取电单元114”为芯片阵列中非边缘的取电单元114。其他相邻取电单元114的间距可以为同一列设置的第1至4个取电单元114的间距、第5至7个取电单元114的间距、第8至11个取电单元114的间距、第12至14个取电单元114的间距以及第15至18个取电单元114的间距。在图4中，并联方向为行方向。

基于第4个取电单元114和第5个取电单元114的间距、第7个取电单元114和第8个取电单元114的间距、第11个取电单元114和第12个取电单元114的间距以及第14个取电单元114和第15个取电单元114的间距，可以将第二分布区中第1至4个取电单元114分为第一个子区域，该子区域包括呈4行3列排布的12个芯片111；将第5至7个取电单元114分为第二个子区域，该子区域包括呈3行3列排布的9个芯片111；将第8至11个取电单元114分为第三个子区域，该子区域包括呈4行3列排布的12个芯片111；将第12至14个取电单元114分为第四个子区域，该子区域包括呈3行3列排布的9个芯片111；将第15至18个取电单元114分为第五个子区域，该子区域包括呈4行3列排布的12个芯片111。

由此，在串联方向上，可以根据相邻取电单元114之间的间距对第二分布区中的18个取电单元114进行分割，将18个取电单元114分为5个子区域，各子区域中的取电单元114可以等间距排布，相邻两个子区域之间的间距可以大于各子区域中相邻取电单元114的间距，从而使得各子区域内位于串联方向两端的芯片111与中心位置的芯片111之间的距离较小，有效降低各子区域内位于中心位置的芯片111的温度，进而减小子区域内多个芯片111之间的温差。

沿并联方向，各分布区的取电单元114数量可以减小。如图4所示，第一分布区中取电单元114的数量可以为22，第二分布区中取电单元114的数量可以为18。当然，本申请不限于此，在分布区的取电单元114数量大于2的情况下，各分布区的取电单元114数量可以依次逐渐减小，可以部分逐渐减小，也可以部分减小。以分布区数量为6进行说明。沿并联方向，多个分布区的取电单元114数量可以分别为15，14，13，12，11，10；或者，多个分布区的取电单元114数量可以分别为12，12，11，11，10，10；又或者，多个分布区的取电单元114数量可以分别为11，10，10，10，10，10。

相邻取电单元114之间可以设置有金属件，沿串联方向，至少部分相邻取电单元114之间的金属件长于其他相邻取电单元114，其中，长方向与并联方向垂直。例如，金属件可以为铜片。由此，如此设置的金属件可以减小电流通道的电阻，减小电流通道的电压降，从而减小电流通道上的能量损耗。

其中，各分布区内芯片111的行间距相同，各行中的多个芯片111的中心在一条直线上。沿串联方向，第一分布区端部的3个芯片111与对应的子区域端部的3个芯片111的中心在一条直线上。相邻两个子区域之间的间隙分别与第一分布区的第5行、第9行、第14行芯片111和第18行芯片111在第一方向上对应。

也就是说，芯片阵列中的120个芯片111呈22行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的行间距相同，后3列芯片111的第5行、第9行、第14行芯片111和第18行缺失。前3列芯片111的数量为66个，后3列芯片111的数量为54个。芯片阵列的行方向为可以为散热方向。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，同样可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

其中，沿并联方向，第一分布区与第二分布区之间的距离可以大于各分布区内相邻两列芯片111之间的距离；或者，沿并联方向，第一分布区与第二分布区之间的距离可以等于各分布区内相邻两列芯片111之间的距离；又或者，沿并联方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

电路板110可以应用于工作组件2100。其中，工作组件2100可以包括散热器2110。散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接，第二面设置有多个凸台，各凸台可以与各行取电单元114或各列取电单元114对应设置。

在图4中，电路板110上的120个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的散热方向。第5行、第9行、第14行芯片111和第18行芯片111的数量分别为3个，其他各行芯片111的数量为6个，因而第5行、第9行、第14行芯片111和第18行芯片111的数量小于其他行芯片111的数量。其中，至少部分凸台可以设置于第二分布区中第4个取电单元114和第5个取电单元114之间的对应位置、第7个取电单元114和第8个取电单元114之间的对应位置、第11个取电单元114和第12个取电单元114之间的对应位置以及第14个取电单元114和第15个取电单元114之间的对应位置。

实施例五

图5示出根据本申请实施例五的电路板110的结构示意图。如图5所示，电路板110上芯片阵列的芯片111数量为120个。芯片阵列包括多个由并联芯片111构成的取电单元114，多个取电单元114串联连接。其中，至少部分相邻取电单元114之间的距离不相等。

具体地，芯片阵列包括靠近入风口设置的第一分布区和靠近出风口设置的第二分布区。具体地，第一分布区包括呈22行3列排布的66个芯片111，第一分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第一分布区包括22个取电单元114。第一分布区中各取电单元114的间距可以相等。第二分布区包括呈18行3列排布的54个芯片111，第二分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第二分布区包括18个取电单元114。在串联方向上，第二分布区的第4个取电单元114和第5个取电单元114的间距、第7个取电单元114和第8个取电单元114的间距、第10个取电单元114和第11个取电单元114的间距以及第14个取电单元114和第15个取电单元114的间距可以大于其他相邻取电单元114的间距。

其中，在与并联方向垂直的方向上，上述“其他相邻取电单元114”为芯片阵列中非边缘的取电单元114。其他相邻取电单元114的间距可以为同一列设置的第1至4个取电单元114的间距、第5至7个取电单元114的间距、第8至10个取电单元114的间距、第11至14个取电单元114的间距以及第15至18个取电单元114的间距。在图5中，并联方向为行方向。

基于第4个取电单元114和第5个取电单元114的间距、第7个取电单元114和第8个取电单元114的间距、第10个取电单元114和第11个取电单元114的间距以及第14个取电单元114和第15个取电单元114的间距，可以将第二分布区中第1至4个取电单元114分为第一个子区域，该子区域包括呈4行3列排布的12个芯片111；将第5至7个取电单元114分为第二个子区域，该子区域包括呈3行3列排布的9个芯片111；将第8至10个取电单元114分为第三个子区域，该子区域包括呈3行3列排布的9个芯片111；将第11至14个取电单元114分为第四个子区域，该子区域包括呈4行3列排布的12个芯片111；将第15至18个取电单元114分为第五个子区域，该子区域包括呈4行3列排布的12个芯片111。

由此，在串联方向上，可以根据相邻取电单元114之间的间距对第二分布区中的18个取电单元114进行分割，将18个取电单元114分为5个子区域，各子区域中的取电单元114可以等间距排布，相邻两个子区域之间的间距可以大于各子区域中相邻取电单元114的间距，从而使得各子区域内位于串联方向两端的芯片111与中心位置的芯片111之间的距离较小，有效降低各子区域内位于中心位置的芯片111的温度，进而减小子区域内多个芯片111之间的温差。

沿并联方向，各分布区的取电单元114数量可以减小。如图5所示，第一分布区中取电单元114的数量可以为22，第二分布区中取电单元114的数量可以为18。

其中，各分布区内芯片111的行间距相同，各行中的多个芯片111的中心在一条直线上。沿串联方向，第一分布区端部的3个芯片111与对应的子区域端部的3个芯片111的中心在一条直线上。相邻两个子区域之间的间隙分别与第一分布区的第5行、第9行、第13行芯片111和第18行芯片111在第一方向上对应。

也就是说，芯片阵列中的120个芯片111呈22行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的行间距相同，后3列芯片111的第5行、第9行、第13行芯片111和第18行缺失。前3列芯片111的数量为66个，后3列芯片111的数量为54个。芯片阵列的行方向为可以为散热方向。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，同样可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

其中，沿并联方向，第一分布区与第二分布区之间的距离可以大于各分布区内相邻两列芯片111之间的距离；或者，沿并联方向，第一分布区与第二分布区之间的距离可以等于各分布区内相邻两列芯片111之间的距离；又或者，沿并联方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

电路板110可以应用于工作组件2100。其中，工作组件2100可以包括散热器2110。散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接，第二面设置有多个凸台，各凸台可以与各行取电单元114或各列取电单元114对应设置。

在图5中，电路板110上的120个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的散热方向。第5行、第9行、第13行芯片111和第18行芯片111的数量分别为3个，其他各行芯片111的数量为6个，因而第5行、第9行、第13行芯片111和第18行芯片111的数量小于其他行芯片111的数量。其中，至少部分凸台可以设置于第二分布区中第4个取电单元114和第5个取电单元114之间的对应位置、第7个取电单元114和第8个取电单元114之间的对应位置、第10个取电单元114和第11个取电单元114之间的对应位置以及第14个取电单元114和第15个取电单元114之间的对应位置。

实施例六

图6A和图6B示出根据本申请实施例六的电路板110的结构示意图。如图6A和图6B所示，电路板110上芯片阵列的芯片111数量为117个。芯片阵列包括多个由并联芯片111构成的取电单元114，多个取电单元114串联连接。其中，至少部分相邻取电单元114之间的距离不相等。

具体地，芯片阵列包括靠近入风口设置的第一分布区和靠近出风口设置的第二分布区。具体地，第一分布区包括呈20行3列排布的60个芯片111，第一分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第一分布区包括20个取电单元114。第一分布区中的20个取电单元114之间的距离可以相等。第二分布区包括呈19行3列排布的57个芯片111，第二分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第二分布区包括19个取电单元114。在列方向上，第一分布区的第10个取电单元114和第11个取电单元114的间距可以大于其他相邻取电单元114的间距；第二分布区的第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距可以大于其他相邻取电单元114的间距。在图6A中，并联方向为行方向。

基于第一分布区的第10个取电单元114和第11个取电单元114的间距，可以将第一分布区分为两个子区域，各子区域分别包括呈10行3列排布的20个芯片111。基于第二分布区中第7个取电单元114和第8个取电单元114的间距以及第12个取电单元114和第13个取电单元114的间距，可以将第二分布区中第1至7个取电单元114分为第一个子区域，该子区域包括呈7行3列排布的21个芯片111；将第8至12个取电单元114分为第二个子区域，该子区域包括呈5行3列排布的15个芯片111；将第13至19个取电单元114分为第三个子区域，该子区域同样包括呈7行3列排布的21个芯片111。

由此，在串联方向上，可以根据相邻取电单元114之间的间距对第一分布区以及第二分布区中的取电单元114进行分割，将第一分布区中的20个取电单元114分割为两个子区域，且将第二分布区中的19个取电单元114分为三个子区域，各子区域中的取电单元114可以等间距排布，相邻两个子区域之间的间距可以大于各子区域中相邻取电单元114的间距，从而使得各子区域内位于串联方向两端的芯片111与中心位置的芯片111之间的距离较小，有效降低各子区域内位于中心位置的芯片111的温度，进而减小子区域内多个芯片111之间的温差。

沿并联方向，各分布区的取电单元114数量可以减小。如图6A所示，第一分布区中取电单元114的数量可以为20，第二分布区中取电单元114的数量可以为19。其中，各分布区内芯片111的行间距相同，各行中的多个芯片111的中心在一条直线上。

结合图6A，芯片阵列中的117个芯片111呈21行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第11行缺失，后3列芯片111的第8行和第14行缺失。前3列芯片111的数量为60个，后3列芯片111的数量为57个。芯片阵列的行方向为可以为散热方向。这样，靠近入风口的前半部分芯片111总数大于靠近出风口的后半部分芯片111总数，同样可以降低靠近出风口的芯片111与靠近入风口的芯片111的最大温差，从而提升芯片111的均温性。

沿垂直于散热方向，第二分布区分布在两个端部区域和一个中间区域。各端部区域的芯片111数量大于等于中间区域的芯片111数量。在图6A中，端部区域的芯片111即为第一个子区域中的芯片111以及第三个子区域中的芯片111，中间区域的芯片111即为第二个子区域中的芯片111。端部区域的芯片111数量分别为21个，中间区域的芯片111数量为15个。由此，由于在电路板110应用于电子设备3100的情况下，两端区域的芯片111与外部环境距离较近，散热更好，通过使端部区域布置数量较多的芯片111，且中间区域布置数量较少的芯片111，可以有效降低中间区域的芯片111温度，从而减小中间区域的芯片111以及端部区域的芯片111的温差，提升电路板110散热效果，保证电路板110的整体性能。

其中，沿并联方向，第一分布区与第二分布区之间的距离可以大于各分布区内相邻两列芯片111之间的距离；或者，沿并联方向，第一分布区与第二分布区之间的距离可以等于各分布区内相邻两列芯片111之间的距离；又或者，沿并联方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

电路板110可以应用于工作组件2100。其中，工作组件2100可以包括散热器2110。散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接，第二面设置有多个凸台，各凸台可以与各行取电单元114或各列取电单元114对应设置。

在图6A中，电路板110上的117个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的方向。第8行、第11行和第14行芯片111的数量分别为3个，其他各行芯片111的数量为6个，因而第8行、第11行和第14行芯片111的数量小于其他行芯片111的数量。其中，至少部分凸台可以设置于第一分布区中第10个取电单元114和第11个取电单元114之间的对应位置、第二分布区中第7个取电单元114和第8个取电单元114之间的对应位置以及第12个取电单元114和第13个取电单元114之间的对应位置。

实施例七

图7示出根据本申请实施例七的电路板110的结构示意图。如图7所示，电路板110上芯片阵列的芯片111数量为117个。芯片阵列包括多个由并联芯片111构成的取电单元114，多个取电单元114串联连接。其中，至少部分相邻取电单元114之间的距离不相等。

具体地，芯片阵列包括靠近入风口设置的第一分布区和靠近出风口设置的第二分布区。具体地，第一分布区包括呈20行3列排布的60个芯片111，第一分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第一分布区包括20个取电单元114。第一分布区中的20个取电单元114之间的距离可以相等。第二分布区包括呈19行3列排布的57个芯片111，第二分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第二分布区包括19个取电单元114。在列方向上，第一分布区的第10个取电单元114和第11个取电单元114的间距可以大于其他相邻取电单元114的间距；第二分布区的第6个取电单元114和第7个取电单元114的间距以及第13个取电单元114和第14个取电单元114的间距可以大于其他相邻取电单元114的间距。在图7中，并联方向为行方向。

基于第一分布区的第10个取电单元114和第11个取电单元114的间距，可以将第一分布区分为两个子区域，各子区域分别包括呈10行3列排布的20个芯片111。基于第二分布区中第6个取电单元114和第7个取电单元114的间距以及第13个取电单元114和第14个取电单元114的间距，可以将第二分布区中第1至6个取电单元114分为第一个子区域，该子区域包括呈6行3列排布的18个芯片111；将第7至13个取电单元114分为第二个子区域，该子区域包括呈7行3列排布的21个芯片111；将第14至19个取电单元114分为第三个子区域，该子区域包括呈6行3列排布的18个芯片111。

沿并联方向，各分布区的取电单元114数量可以减小。如图7所示，第一分布区中取电单元114的数量可以为20，第二分布区中取电单元114的数量可以为19。其中，各分布区内芯片111的行间距相同，各行中的多个芯片111的中心在一条直线上。

结合图7，芯片阵列中的117个芯片111呈21行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第11行缺失，后3列芯片111的第7行和第15行缺失。前3列芯片111的数量为60个，后3列芯片111的数量为57个。芯片阵列的行方向为可以为散热方向。

沿并联方向，第一分布区与第二分布区之间的距离可以大于各分布区内相邻两列芯片111之间的距离；或者，沿并联方向，第一分布区与第二分布区之间的距离可以等于各分布区内相邻两列芯片111之间的距离；又或者，沿并联方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

电路板110可以应用于工作组件2100。其中，工作组件2100可以包括散热器2110。散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接，第二面设置有多个凸台，各凸台可以与各行取电单元114或各列取电单元114对应设置。

在图7中，电路板110上的117个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的方向。第7行、第11行和第15行芯片111的数量分别为3个，其他各行芯片111的数量为6个，因而第7行、第11行和第15行芯片111的数量小于其他行芯片111的数量。其中，至少部分凸台可以设置于第一分布区中第10个取电单元114和第11个取电单元114之间的对应位置、第二分布区中第6个取电单元114和第7个取电单元114之间的对应位置以及第13个取电单元114和第14个取电单元114之间的对应位置。

实施例八

图8示出根据本申请实施例八的电路板110的结构示意图。如图8所示，电路板110上芯片阵列的芯片111数量为114个。芯片阵列包括多个由并联芯片111构成的取电单元114，多个取电单元114串联连接。其中，至少部分相邻取电单元114之间的距离不相等。

具体地，芯片阵列包括靠近入风口设置的第一分布区和靠近出风口设置的第二分布区。具体地，第一分布区包括呈20行3列排布的60个芯片111，第一分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第一分布区包括20个取电单元114。第一分布区中的20个取电单元114之间的距离可以相等。第二分布区包括呈18行3列排布的54个芯片111，第二分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第二分布区包括18个取电单元114。在列方向上，第一分布区的第10个取电单元114和第11个取电单元114的间距可以大于其他相邻取电单元114的间距；第二分布区的第5个取电单元114和第6个取电单元114的间距、第9个取电单元114和第10个取电单元114的间距以及第13个取电单元114和第14个取电单元114的间距可以大于其他相邻取电单元114的间距。在图8中，并联方向为行方向。

基于第一分布区的第10个取电单元114和第11个取电单元114的间距，可以将第一分布区分为两个子区域，各子区域分别包括呈10行3列排布的20个芯片111。基于第二分布区中第5个取电单元114和第6个取电单元114的间距、第9个取电单元114和第10个取电单元114的间距以及第13个取电单元114和第14个取电单元114的间距，可以将第二分布区中第1至5个取电单元114分为第一个子区域，该子区域包括呈5行3列排布的15个芯片111；将第6至9个取电单元114分为第二个子区域，该子区域包括呈4行3列排布的12个芯片111；将第10至13个取电单元114分为第三个子区域，该子区域包括呈4行3列排布的12个芯片111；将第14至18个取电单元114分为第四个子区域，该子区域包括呈5行3列排布的15个芯片111。

沿并联方向，各分布区的取电单元114数量可以减小。如图8所示，第一分布区中取电单元114的数量可以为20，第二分布区中取电单元114的数量可以为18。其中，各分布区内芯片111的行间距相同，各行中的多个芯片111的中心在一条直线上。

结合图7，芯片阵列中的114个芯片111呈21行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第11行缺失，后3列芯片111的第6行、第11行和第16行缺失。前3列芯片111的数量为60个，后3列芯片111的数量为54个。芯片阵列的行方向为可以为散热方向。

沿并联方向，第一分布区与第二分布区之间的距离可以大于各分布区内相邻两列芯片111之间的距离；或者，沿并联方向，第一分布区与第二分布区之间的距离可以等于各分布区内相邻两列芯片111之间的距离；又或者，沿并联方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

电路板110可以应用于工作组件2100。其中，工作组件2100可以包括散热器2110。散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接，第二面设置有多个凸台，各凸台可以与各行取电单元114或各列取电单元114对应设置。

在图8中，电路板110上的114个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的方向。其中，至少部分凸台可以设置于第一分布区中第10个取电单元114和第11个取电单元114之间的对应位置、第二分布区中第5个取电单元114和第6个取电单元114之间的对应位置、第9个取电单元114和第10个取电单元114之间的对应位置以及第13个取电单元114和第14个取电单元114之间的对应位置。

实施例九

图9示出根据本申请实施例九的电路板110的结构示意图。如图9所示，电路板110上芯片阵列的芯片111数量为120个。芯片阵列包括多个由并联芯片111构成的取电单元114，多个取电单元114串联连接。其中，至少部分相邻取电单元114之间的距离不相等。

具体地，芯片阵列包括靠近入风口设置的第一分布区和靠近出风口设置的第二分布区。具体地，第一分布区包括呈20行3列排布的60个芯片111，第一分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第一分布区包括20个取电单元114。第一分布区中的20个取电单元114之间的距离可以相等。第二分布区包括呈18行3列排布的54个芯片111，第二分布区中每行的3个芯片111并联连接，构成1个取电单元114，因而第二分布区包括18个取电单元114。在列方向上，第一分布区的第10个取电单元114和第11个取电单元114的间距可以大于其他相邻取电单元114的间距；第二分布区的第5个取电单元114和第6个取电单元114的间距、第9个取电单元114和第10个取电单元114的间距以及第13个取电单元114和第14个取电单元114的间距可以大于其他相邻取电单元114的间距。在图8中，并联方向为行方向。

基于第一分布区的第10个取电单元114和第11个取电单元114的间距，可以将第一分布区分为两个子区域，各子区域分别包括呈10行3列排布的20个芯片111。基于第二分布区中第5个取电单元114和第6个取电单元114的间距、第9个取电单元114和第10个取电单元114的间距以及第13个取电单元114和第14个取电单元114的间距，可以将第二分布区中第1至5个取电单元114分为第一个子区域，该子区域包括呈5行3列排布的15个芯片111；将第6至9个取电单元114分为第二个子区域，该子区域包括呈4行3列排布的12个芯片111；将第10至13个取电单元114分为第三个子区域，该子区域包括呈4行3列排布的12个芯片111；将第14至18个取电单元114分为第四个子区域，该子区域包括呈5行3列排布的15个芯片111。

沿并联方向，各分布区的取电单元114数量可以减小。如图8所示，第一分布区中取电单元114的数量可以为20，第二分布区中取电单元114的数量可以为18。其中，各分布区内芯片111的行间距相同，各行中的多个芯片111的中心在一条直线上。

结合图9，芯片阵列中的114个芯片111呈21行6列排布，各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第11行缺失，后3列芯片111的第6行、第11行和第16行缺失。前3列芯片111的数量为60个，后3列芯片111的数量为54个。芯片阵列的行方向为可以为散热方向。

沿并联方向，第一分布区与第二分布区之间的距离可以大于各分布区内相邻两列芯片111之间的距离；或者，沿并联方向，第一分布区与第二分布区之间的距离可以等于各分布区内相邻两列芯片111之间的距离；又或者，沿并联方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

电路板110可以应用于工作组件2100。其中，工作组件2100可以包括散热器2110。散热器2110包括散热主体和散热鳍片，散热主体包括相对的第一面和第二面，第一面与散热鳍片连接，第二面设置有多个凸台，各凸台可以与各行取电单元114或各列取电单元114对应设置。

在图9中，电路板110上的114个芯片111呈多行排布，行方向平行于散热风道的入风口到出风口的方向。其中，至少部分凸台可以设置于第一分布区中第10个取电单元114和第11个取电单元114之间的对应位置、第二分布区中第5个取电单元114和第6个取电单元114之间的对应位置、第9个取电单元114和第10个取电单元114之间的对应位置以及第13个取电单元114和第14个取电单元114之间的对应位置。

电路板110包括两个靠近入风口设置第一芯片阵列和四个靠近出风口设置的第二芯片阵列。第一芯片阵列和第二芯片阵列内的多个芯片111均呈行排布。两个第一芯片阵列在第二方向上间隔设置，四个第二芯片阵列在第二方向上间隔设置，且相邻两个第一芯片阵列之间的距离以及相邻两个第二芯片阵列之间的距离均大于芯片111的行间距。

在图9的示例中，其中一个第一芯片阵列包括呈10行3列排布的30个芯片111，另外一个第一芯片阵列包括呈11行3列排布的33个芯片111。各第一芯片阵列内芯片111的行间距相等，且各行中的三个芯片111的中心在一条直线上。沿第二方向，第一个第二芯片阵列、第三个第二芯片阵列和第四个第二芯片阵列分别包括呈5行3列排布的15个芯片111，第二个第二芯片阵列包括呈4行3列排布的12个芯片111。各第二芯片阵列内芯片111的行间距相等，各行中的三个芯片111的中心在一条直线上。其中，第二个第二芯片阵列和第三个第二芯片阵列之间的间隙为第一间隙。两个第一芯片阵列之间的间隙与第一间隙在同一条直线上。

电路板110上设置有呈阵列排布的120个芯片111。各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第11行缺失，后3列芯片111的第6行、第11行和第17行缺失。前3列芯片111的数量为63个，后3列芯片111的数量为57个。

其中，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以大于各芯片阵列内相邻两列芯片111之间的距离；或者，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以等于各芯片阵列内相邻两列芯片111之间的距离；又或者，沿第一方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

实施例十

图10示出根据本申请实施例十的电路板110的结构示意图。如图10所示，电路板110包括一个靠近入风口设置第一芯片阵列和三个靠近出风口设置的第二芯片阵列。第一芯片阵列和第二芯片阵列内的多个芯片111均呈行排布。三个第二芯片阵列在第二方向上间隔设置，且相邻两个第二芯片阵列之间的距离大于芯片111的行间距。

在图10的示例中，第一芯片阵列包括呈20行3列排布的60个芯片111。第一芯片阵列内芯片111的行间距相等，且各行中的三个芯片111的中心在一条直线上。沿第二方向，第一个第二芯片阵列和第三个第二芯片阵列分别包括呈7行3列排布的21个芯片111，第二个第二芯片阵列包括呈5行3列排布的15个芯片111。各第二芯片阵列内芯片111的行间距相等，各行中的三个芯片111的中心在一条直线上。沿第二方向，第一芯片阵列一端的3个芯片111与对应的第二芯片阵列端部的3个芯片111的中心不在一条直线上，第一芯片阵列另一端的3个芯片111与对应的第二芯片阵列端部的3个芯片111的中心在一条直线上。

电路板110上设置有呈阵列排布的117个芯片111。各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第1行缺失，后3列芯片111的第8行和第14行缺失。前3列芯片111的数量为60个，后3列芯片111的数量为57个。

其中，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以大于各芯片阵列内相邻两列芯片111之间的距离；或者，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以等于各芯片阵列内相邻两列芯片111之间的距离；又或者，沿第一方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

实施例十一

图11示出根据本申请实施例十一的电路板110的结构示意图。如图11所示，电路板110包括一个靠近入风口设置第一芯片阵列和三个靠近出风口设置的第二芯片阵列。第一芯片阵列和第二芯片阵列内的多个芯片111均呈行排布。三个第二芯片阵列在第二方向上间隔设置，且相邻两个第二芯片阵列之间的距离大于芯片111的行间距。

在图11的示例中，第一芯片阵列包括呈19行3列排布的57个芯片111。第一芯片阵列内芯片111的行间距相等，且各行中的三个芯片111的中心在一条直线上。沿第二方向，第一个第二芯片阵列和第三个第二芯片阵列分别包括呈7行3列排布的21个芯片111，第二个第二芯片阵列包括呈5行3列排布的15个芯片111。各第二芯片阵列内芯片111的行间距相等，各行中的三个芯片111的中心在一条直线上。第一芯片阵列端部的3个芯片111与对应的第二芯片阵列端部的3个芯片111的中心不在一条直线上。

电路板110上设置有呈阵列排布的114个芯片111。各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第1行和第22行缺失，后3列芯片111的第8行和第14行缺失。前3列芯片111的数量为57个，后3列芯片111的数量为57个。

其中，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以大于各芯片阵列内相邻两列芯片111之间的距离；或者，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以等于各芯片阵列内相邻两列芯片111之间的距离；又或者，沿第一方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

实施例十二

图12示出根据本申请实施例十二的电路板110的结构示意图。如图12所示，电路板110包括三个靠近入风口设置第一芯片阵列和三个靠近出风口设置的第二芯片阵列。第一芯片阵列和第二芯片阵列内的多个芯片111均呈行排布。三个第一芯片阵列在第二方向上间隔设置，三个第二芯片阵列在第二方向上间隔设置，且相邻两个第一芯片阵列之间的距离以及相邻两个第二芯片阵列之间的距离均大于芯片111的行间距。

在图12的示例中，沿第二方向，位于端部的各第一芯片阵列包括呈7行3列排布的21个芯片111，位于中部的第一芯片阵列包括呈5行3列排布的15个芯片111。各第一芯片阵列内芯片111的行间距相等，且各行中的三个芯片111的中心在一条直线上。沿第二方向，位于端部的各第二芯片阵列包括呈7行3列排布的21个芯片111，位于中部的第二芯片阵列包括呈5行3列排布的15个芯片111。各第二芯片阵列内芯片111的行间距相等，各行中的三个芯片111的中心在一条直线上。其中，相邻两个第一芯片阵列之间的间隙与相邻两个第二芯片阵列之间的间隙位于同一条直线上。

电路板110上设置有呈阵列排布的114个芯片111。各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第8行和第14行缺失，后3列芯片111的第8行和第14行缺失。前3列芯片111的数量为57个，后3列芯片111的数量为57个。

其中，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以大于各芯片阵列内相邻两列芯片111之间的距离；或者，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以等于各芯片阵列内相邻两列芯片111之间的距离；又或者，沿第一方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

实施例十三

图13示出根据本申请实施例十三的电路板110的结构示意图。如图13所示，电路板110包括三个靠近入风口设置第一芯片阵列和三个靠近出风口设置的第二芯片阵列。第一芯片阵列和第二芯片阵列内的多个芯片111均呈行排布。三个第一芯片阵列在第二方向上间隔设置，三个第二芯片阵列在第二方向上间隔设置，且相邻两个第一芯片阵列之间的距离以及相邻两个第二芯片阵列之间的距离均大于芯片111的行间距。

在图13的示例中，沿第二方向，位于端部的各第一芯片阵列包括呈6行3列排布的18个芯片111，位于中部的第一芯片阵列包括呈7行3列排布的21个芯片111。各第一芯片阵列内芯片111的行间距相等，且各行中的三个芯片111的中心在一条直线上。沿第二方向，位于端部的各第二芯片阵列包括呈7行3列排布的21个芯片111，位于中部的第二芯片阵列包括呈5行3列排布的15个芯片111。各第二芯片阵列内芯片111的行间距相等，各行中的三个芯片111的中心在一条直线上。其中，相邻两个第一芯片阵列之间的间隙与相邻两个第二芯片阵列之间的间隙错开布置。

电路板110上设置有呈阵列排布的114个芯片111。各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第7行和第15行缺失，后3列芯片111的第8行和第14行缺失。前3列芯片111的数量为57个，后3列芯片111的数量为57个。

其中，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以大于各芯片阵列内相邻两列芯片111之间的距离；或者，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以等于各芯片阵列内相邻两列芯片111之间的距离；又或者，沿第一方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

实施例十四

图14示出根据本申请实施例十四的电路板110的结构示意图。如图14所示，电路板110包括三个靠近入风口设置第一芯片阵列和四个靠近出风口设置的第二芯片阵列。第一芯片阵列和第二芯片阵列内的多个芯片111均呈行排布。三个第一芯片阵列在第二方向上间隔设置，四个第二芯片阵列在第二方向上间隔设置，且相邻两个第一芯片阵列之间的距离以及相邻两个第二芯片阵列之间的距离均大于芯片111的行间距。

在图14的示例中，沿第二方向，位于端部的各第一芯片阵列包括呈7行3列排布的21个芯片111，位于中部的第一芯片阵列包括呈6行3列排布的18个芯片111。各第一芯片阵列内芯片111的行间距相等，且各行中的三个芯片111的中心在一条直线上。沿第二方向，第一个第二芯片阵列、第三个第二芯片阵列和第四个第二芯片阵列分别包括呈5行3列排布的15个芯片111，第二个第二芯片阵列包括呈4行3列排布的12个芯片111。各第二芯片阵列内芯片111的行间距相等，各行中的三个芯片111的中心在一条直线上。其中，相邻两个第一芯片阵列之间的间隙与相邻两个第二芯片阵列之间的间隙错开布置。

电路板110上设置有呈阵列排布的117个芯片111。各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第8行和第15行缺失，后3列芯片111的第6行、第11行和第17行缺失。前3列芯片111的数量为60个，后3列芯片111的数量为57个。

其中，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以大于各芯片阵列内相邻两列芯片111之间的距离；或者，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以等于各芯片阵列内相邻两列芯片111之间的距离；又或者，沿第一方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

实施例十五

图15示出根据本申请实施例十五的电路板110的结构示意图。如图15所示，电路板110包括四个靠近入风口设置第一芯片阵列和五个靠近出风口设置的第二芯片阵列。第一芯片阵列和第二芯片阵列内的多个芯片111均呈行排布。四个第一芯片阵列在第二方向上间隔设置，五个第二芯片阵列在第二方向上间隔设置，且相邻两个第一芯片阵列之间的距离以及相邻两个第二芯片阵列之间的距离均大于芯片111的行间距。

在图15的示例中，沿第二方向，第一个第一芯片阵列和第四个第一芯片阵列分别包括呈5行3列排布的15个芯片111，第二个第一芯片阵列和第三个第一芯片阵列分别包括呈4行3列排布的12个芯片111。各第一芯片阵列内芯片111的行间距相等，且各行中的三个芯片111的中心在一条直线上。沿第二方向，第一个第二芯片阵列包括呈2行3列排布的6个芯片111；第二个第二芯片阵列、第三个第二芯片阵列和第五个第二芯片阵列分别包括呈4行3列排布的12个芯片111，第四个第二芯片阵列包括呈3行3列排布的3个芯片111。各第二芯片阵列内芯片111的行间距相等，各行中的三个芯片111的中心在一条直线上。其中，相邻两个第一芯片阵列之间的间隙与相邻两个第二芯片阵列之间的间隙错开布置。

电路板110上设置有呈阵列排布的105个芯片111。各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第6行、第11行和第16行缺失，后3列芯片111的第3行、第8行、第13行和第17行缺失。前3列芯片111的数量为54个，后3列芯片111的数量为51个。

其中，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以大于各芯片阵列内相邻两列芯片111之间的距离；或者，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以等于各芯片阵列内相邻两列芯片111之间的距离；又或者，沿第一方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

实施例十六

图16示出根据本申请实施例十六的电路板110的结构示意图。如图16所示，电路板110包括六个靠近入风口设置第一芯片阵列和六个靠近出风口设置的第二芯片阵列。第一芯片阵列和第二芯片阵列内的多个芯片111均呈行排布。六个第一芯片阵列在第二方向上间隔设置，六个第二芯片阵列在第二方向上间隔设置，且相邻两个第一芯片阵列之间的距离以及相邻两个第二芯片阵列之间的距离均大于芯片111的行间距。

在图16的示例中，沿第二方向，第一个至第五个第一芯片阵列分别包括呈3行3列排布的9个芯片111，第一个第一芯片阵列包括呈2行3列排布的9个芯片111，第六个第一芯片阵列包括呈1行3列排布的3个芯片111。各第一芯片阵列内芯片111的行间距相等，且各行中的三个芯片111的中心在一条直线上。沿第二方向，第一个第一芯片阵列包括呈1行3列排布的3个芯片111，第二个至第六个第二芯片阵列分别包括呈3行3列排布的9个芯片111。各第二芯片阵列内芯片111的行间距相等，各行中的三个芯片111的中心在一条直线上。其中，相邻两个第一芯片阵列之间的间隙与相邻两个第二芯片阵列之间的间隙错开布置。

电路板110上设置有呈阵列排布的93个芯片111。各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，前3列芯片111的第一行、第4行、第8行、第12行、第16行和第20行缺失，后3列芯片111的第2行、第6行、第10行、第14行和第18行缺失。前3列芯片111的数量为45个，后3列芯片111的数量为48个。

其中，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以大于各芯片阵列内相邻两列芯片111之间的距离；或者，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以等于各芯片阵列内相邻两列芯片111之间的距离；又或者，沿第一方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

实施例十七

图17示出根据本申请实施例十七的电路板110的结构示意图。如图17所示，电路板110包括三个靠近入风口设置第一芯片阵列和一个靠近出风口设置的第二芯片阵列。第一芯片阵列和第二芯片阵列内的多个芯片111均呈行排布。两个第一芯片阵列在第二方向上间隔设置，且两个第一芯片阵列之间的距离大于芯片111的行间距。

在图17的示例中，沿第二方向，位于端部的各第一芯片阵列包括呈7行3列排布的21个芯片111，位于中部的第一芯片阵列包括呈5行3列排布的15个芯片111，各第一芯片阵列内芯片111的行间距相等。第二芯片阵列包括呈21行3列排布的63个芯片111，第二芯片阵列中芯片111的行间距相等，且各行中的多个芯片111的中心在一条直线上。沿第二方向，第一芯片阵列端部的3个芯片111与对应的第二芯片阵列端部的3个芯片111的中心在一条直线上。相邻两个第一芯片阵列之间的间隙分别与第二芯片阵列的第8行和第14行芯片111在第一方向上对应。

也就是说，电路板110上共设置呈21行6列排布的120个芯片111。各行芯片111的中心在一条直线上，各列芯片111的中心在一条直线上。其中，后3列芯片111的行间距相同，前3列芯片111的第8行和第14行缺失。前3列芯片111的数量为57个，后3列芯片111的数量为63个。

其中，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以大于各芯片阵列内相邻两列芯片111之间的距离；或者，沿第一方向，第一芯片阵列与第二芯片阵列之间的距离可以等于各芯片阵列内相邻两列芯片111之间的距离；又或者，沿第一方向，多列芯片111之间的距离可以逐渐增大或逐渐减小。

实施例十八

图18示出根据本申请实施例十八的电路板110的结构示意图。如图18所示，电路板110上共设置21行6列芯片111。其中，第六列芯片111的第10行、第11行和第12行缺失。前3列芯片111的数量为63个，后3列芯片111的数量为60个。其中，沿第一方向，相邻两列芯片111之间的距离可以逐渐增大；或者，沿第一方向，相邻两列芯片111之间的距离可以逐渐减小；又或者，沿第一方向，第三列和第四列芯片111之间的距离大于其余相邻两列之间芯片111之间的距离；当然，不本申请不限于此，例如，还可以是沿第一方向，每相邻两列芯片111之间的距离相等，或者多个芯片111的列间距可以没有任何规律。

实施例十九

图19A示出根据本申请实施例十九的电路板110的结构示意图。如图19A所示，电路板110上共设置10行8列芯片111。芯片111的总数量为76个，第三行芯片111的第三至六列缺失。其中，沿第一方向，相邻两列芯片111之间的距离可以逐渐增大；或者，沿第一方向，相邻两列芯片111之间的距离可以逐渐减小；又或者，沿第一方向，第三列和第四列芯片111之间的距离大于其余相邻两列之间芯片111之间的距离；当然，不本申请不限于此，例如，还可以是沿第一方向，每相邻两列芯片111之间的距离相等，或者多个芯片111的列间距可以没有任何规律。

图19B示出图19A所示的电路板110的电流图。如图19B所示，电路板110包括三个靠近入风口设置的第一芯片阵列和三个靠近出风口设置的第二芯片阵列。其中，位于第一方向边缘的第一芯片阵列包括10个芯片111组，位于第一方向中部的两个第一芯片阵列分别包括2个和7个芯片111组。位于第一方向边缘的第二芯片阵列包括10个芯片111组，位于第一方向中部的两个第二芯片阵列分别包括2个和7个芯片111组。每个芯片111组由并联的2个芯片111构成取电单元114。其中，沿各芯片111组的串联方向，相邻芯片阵列之间的电连接线长度大于相邻芯片111组之间的电连接线长度，且相邻芯片阵列之间的信号线116的长度大于相邻芯片111组之间的信号线116长度。

实施例二十

图20示出根据本申请实施例二十的电路板110的结构示意图。如图20所示，电路板110上共设置11行12列芯片111。芯片111的总数量为129个，第一行芯片111的第十至十二列缺失。其中，沿第一方向，相邻两列芯片111之间的距离可以逐渐增大；或者，沿第一方向，相邻两列芯片111之间的距离可以逐渐减小；又或者，沿第一方向，第三列和第四列芯片111之间的距离大于其余相邻两列之间芯片111之间的距离；当然，不本申请不限于此，例如，还可以是沿第一方向，每相邻两列芯片111之间的距离相等，或者多个芯片111的列间距可以没有任何规律。

实施例二十一

图21A示出根据本申请实施例二十一的电路板110的结构示意图。如图21A所示，电路板110上芯片111的总数量为100个，第六行芯片111缺失。

图21B示出图21A所示的电路板110的电流图。如图21B所示，电路板110包括一个靠近入风口设置的第一芯片阵列和一个靠近出风口设置的第二芯片阵列。其中，第一芯片阵列和第二芯片阵列分别包括5个芯片111组。每个芯片111组由并联的10个芯片111构成取电单元114。其中，沿各芯片111组的串联方向，第一芯片阵列和第二芯片阵列之间的电连接线长度大于各芯片阵列中相邻芯片111组之间的电连接线长度，且相邻芯片阵列之间的信号线116的长度大于各芯片阵列中相邻芯片111组之间的信号线116长度。

上述实施例的电路板110和工作组件2100的其他构成可以采用于本领域普通技术人员现在和未来知悉的各种技术方案，这里不再详细描述。

在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

上文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (138)

1.一种电路板，其特征在于，所述电路板上设置有芯片阵列，所述芯片阵列包括多个串联连接的取电单元，所述取电单元中的各芯片并联连接，其中，至少部分相邻取电单元之间的距离不相等。

2.根据权利要求1所述的电路板，其特征在于，所述芯片阵列中的芯片尺寸相同，所述芯片阵列中芯片总数大于等于20个或50个。

3.根据权利要求1所述的电路板，其特征在于，沿垂直于并联方向的方向，至少部分相邻取电单元之间的距离大于其他相邻取电单元之间的距离。

4.根据权利要求1所述的电路板，其特征在于，沿垂直于并联方向的方向，至少部分相邻取电单元之间的电连接线长度长于其他相邻取电单元之间的电连接线长度，其中，长度方向垂直于所述取电单元的并联方向。

5.根据权利要求3或4所述的电路板，其特征在于，所述其他相邻取电单元为同一行或同一列的相邻取电单元。

6.根据权利要求3或4所述的电路板，其特征在于，在垂直于所述取电单元的并联方向上，所述其他相邻取电单元为所述芯片阵列中非边缘的取电单元。

7.根据权利要求1所述的电路板，其特征在于，沿散热方向，相邻取电单元之间的距离增加，和/或相邻芯片之间的距离增加。

8.根据权利要求1所述的电路板，其特征在于，在散热方向上，所述芯片阵列所占电路板的矩形区域划分为多个分布区，至少两个分布区内的取电单元数量不相等。

9.根据权利要求8所述的电路板，其特征在于，当芯片行方向为所述散热方向时，各分布区的芯片列数相同；当芯片列方向为所述散热方向时，各分布区的芯片行数相同。

10.根据权利要求8所述的电路板，其特征在于，沿所述散热方向，多个分布区内的取电单元数量减小。

11.根据权利要求1所述的电路板，其特征在于，在垂直于散热方向上，所述芯片阵列所占电路板的矩形区域划分为多个子区域，至少两个子区域的取电单元数量不相等。

12.根据权利要求11所述的电路板，其特征在于，当芯片行方向为所述散热方向时，各子区域的芯片行数相同；当芯片列方向为所述散热方向时，各子区域的芯片列数相同。

13.根据权利要求11所述的电路板，其特征在于，所述多个子区域包括两个端部区域和一个中间区域，所述端部区域的取电单元数量大于所述中间区域的取电单元数量。

14.根据权利要求13所述的电路板，其特征在于，由所述中间区域向所述端部区域，所述取电单元的数量增加。

15.根据权利要求11所述的电路板，其特征在于，所述多个子区域包括两个端部区域和一个中间区域，端部区域对应的芯片数量大于或等于中间区域芯片总数。

16.根据权利要求11所述的电路板，其特征在于，所述多个子区域包括两个端部区域和一个中间区域，端部区域的平均芯片间距小于中间区域的平均芯片间距。

17.根据权利要求13所述的电路板，其特征在于，两个所述端部区域包括第一端部区域和第二端部区域，所述第一端部区域的取电单元数量小于所述第二端部区域的取电单元数量，其中，在所述电路板的垂直放置状态下，所述第一端部区域靠近所述电路板的顶部，所述第二端部区域靠近所述电路板的底部。

18.根据权利要求1所述电路板，其特征在于，相邻取电单元之间设置有金属件，沿串联方向，至少部分相邻取电单元之间的金属件长度长于其他相邻取电单元，其中，长度方向垂直于所述取电单元的并联方向。

19.根据权利要求18所述电路板，其特征在于，所述其他相邻取电单元为同一行或同一列的相邻取电单元。

20.根据权利要求18所述的电路板，在与所述并联方向垂直的方向上，所述其他相邻取电单元为所述芯片阵列中非边缘的取电单元。

21.根据权利要求1所述的电路板，其特征在于，芯片行方向为所述多个芯片的并联方向。

22.根据权利要求1所述的电路板，其特征在于，芯片行方向为散热方向。

23.根据权利要求1所述的电路板，其特征在于，芯片列方向垂直于散热方向。

24.根据权利要求1所述的电路板，其特征在于，所述芯片阵列的并联方向为散热方向。

25.根据权利要求1所述的电路板，其特征在于，所述芯片阵列的各芯片之间的工作温差范围是0～10℃。

26.根据权利要求1所述的电路板，其特征在于，每行芯片或每列芯片的中心在同一直线上。

27.一种工作组件，其特征在于，包括：

电路板，如权利要求1至26任一项所述；

散热器，所述散热器包括散热主体和散热鳍片，所述散热主体包括相对的第一面和第二面，所述第一面与所述散热鳍片连接。

28.根据权利要求27所述的工作组件，其特征在于，所述第二面设置有多个凸台，各所述凸台与各行取电单元或各列取电单元对应设置。

29.根据权利要求27所述的工作组件，其特征在于，所述第二面设置有多个凸台，至少部分凸台设置于至少部分相邻取电单元之间的对应位置。

30.根据权利要求27所述的工作组件，其特征在于，所述工作组件适于工作在散热风道中，所述散热风道包括入风口和出风口，散热方向为从所述入风口到所述出风口。

31.一种电路板，其特征在于，所述电路板设置有芯片阵列，所述芯片阵列包括多个芯片及至少一个空缺位。

32.根据权利要求31所述的电路板，其特征在于，所述芯片阵列中的芯片尺寸相同，所述芯片阵列中芯片总数大于等于20个或50个。

33.根据权利要求31所述的电路板，其特征在于，所述空缺位的尺寸大于或等于所述芯片阵列中的单颗芯片尺寸。

34.根据权利要求31所述的电路板，其特征在于，所述空缺位对应的空间可以容纳至少一个芯片。

35.根据权利要求31所述的电路板，其特征在于，所述芯片阵列中至少部分相邻芯片间距不相等。

36.根据权利要求35所述的电路板，其特征在于，所述芯片阵列中至少部分相邻芯片间距不相等包括：

至少一个所述空缺位设置于所述芯片阵列的行方向上，使所述芯片阵列中至少一行芯片中存在不相等的相邻芯片间距；和/或，

至少一个所述空缺位位于所述芯片阵列的列方向上，使所述芯片阵列中至少一列芯片中存在不相等的相邻芯片间距。

37.根据权利要求31所述的电路板，其特征在于，所述芯片阵列包括多个最小取电单元，所述最小取电单元内的芯片连接方式为并联。

38.根据权利要求37所述的电路板，所述空缺位的总数量是一个所述最小取电单元中所包含芯片数量的整数倍。

39.根据权利要求37所述的电路板，其特征在于，还包括各所述最小取电单元之间串联连接。

40.根据权利要求39所述的电路板，其特征在于，在垂直所述芯片阵列的芯片并联方向上，与所述空缺位前后相邻的两个所述最小取电单元之间的电连接线长度，长于其他相邻最小取电单元间的电连接线长度，其中，长度方向垂直于所述芯片阵列的芯片并联方向。

41.根据权利要求40所述的电路板，其特征在于，所述其他相邻最小取电单元具有相同行或相同列。

42.根据权利要求40所述的电路板，其特征在于，在垂直所述芯片阵列的芯片并联方向上，所述其他相邻最小取电单元为所述芯片阵列中非边缘的最小取电单元。

43.根据权利要求31所述的电路板，其特征在于，所述芯片阵列设置为X*Y，所述芯片阵列的列方向上，列芯片数最大的数值为所述X，所述芯片阵列的行方向上，行芯片数最大的数值为所述Y。

44.根据权利要求43所述的电路板，其特征在于，所述芯片阵列中芯片数量及所述空缺位数量的总数为X*Y个。

45.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列划分为至少两个部分，每个部分的芯片总数不完全相等。

46.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列划分为至少两个部分，沿散热方向，每个部分的芯片总数减少。

47.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列划分为至少两个部分，每个部分的行或列的数量不完全相等和/或每个部分芯片布局非对称。

48.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列等分为两个部分，沿散热方向，前半部分的列平均间距小于后半部分的列平均间距。

49.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列等分为两个部分，沿散热方向，前半部分与后半部分的芯片行数和/或芯片数量和/或空缺位数量不相等。

50.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列等分为两个部分，沿散热方向，前半部分大于后半部分的芯片行数和/或芯片数量。

51.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列等分为两个部分，沿散热方向，前半部分等于后半部分的芯片行数和/或芯片数量。

52.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列等分为两个部分，沿散热方向，前半部分小于或等于后半部分的空缺位数量。

53.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列等分为两个部分，沿散热方向，前半部分与后半部分至少部分行空缺位在同一直线上。

54.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列等分为两个部分，沿散热方向，前半部分与后半部分至少部分行空缺位不在同一直线上。

55.根据权利要求43所述的电路板，其特征在于，还包括：

所述行芯片数最大的数值Y将所述芯片阵列等分为两个部分，沿散热方向，所述空缺位位于前半部分的上边缘和/或下边缘。

56.根据权利要求31所述的电路板，其特征在于，垂直散热方向上，所述芯片阵列所占电路板区域分为两端及中间三个区域。

57.根据权利要求56所述的电路板，其特征在于，两端区域对应的芯片总数大于或等于中间区域芯片总数。

58.根据权利要求56所述的电路板，其特征在于，两端区域芯片的行平均间距小于中间区域芯片的行平均间距。

59.根据权利要求56所述的电路板，其特征在于，将所述芯片阵列所占电路板区域分为两端及中间三个区域，包括：

所述芯片阵列的列芯片数最大的数值为X，基于X将所述芯片阵列所占电路板区域分为两端及中间三个区域。

60.根据权利要求56所述的电路板，其特征在于，将所述芯片阵列所占电路板区域分为两端及中间三个区域，包括：

所述芯片阵列所占电路板区域在垂直散热方向上的高度为H；

基于H将所述芯片阵列所占电路板区域分为两端及中间三个区域。

61.根据权利要求56所述的电路板，其特征在于，两个端部区域包括第一端部区域和第二端部区域，所述第一端部区域的芯片数量小于所述第二端部区域的芯片数量，其中，在所述电路板的垂直放置状态下，所述第一端部区域靠近所述电路板的顶部，所述第二端部区域靠近所述电路板的底部。

62.根据权利要求31所述的电路板，其特征在于，在垂直所述芯片阵列的芯片并联方向上，所述芯片阵列所占电路板区域分为两端及中间三个区域。

63.根据权利要求62所述的电路板，其特征在于，各所述区域内对应芯片的行数相同或列数相同。

64.根据权利要求62所述的电路板，其特征在于，至少两个所述区域对应的最小取电单元数量不相等。

65.根据权利要求62所述的电路板，其特征在于，各所述区域的最小取电单元数量由中间向两端区域增加。

66.根据权利要求31所述的电路板，其特征在于，所述电路板上，每个所述空缺位分别对应一个焊接盘。

67.根据权利要求31所述的电路板，其特征在于，所述空缺位对应设置导电金属件。

68.根据权利要求67所述的电路板，其特征在于，多个连续的所述空缺位上不能共用同一个导电金属件。

69.根据权利要求67所述的电路板，其特征在于，在所述芯片阵列所占电路板区域内，在垂直所述芯片阵列的芯片并联方向上，与所述空缺位前后相邻的两个芯片之间的金属件长度，长于未间隔空缺位的相邻芯片间设置的金属件长度，其中，长方向与所述并联方向垂直。

70.根据权利要求69所述的电路板，其特征在于，所述未间隔空缺位的相邻芯片为同一行或同一列。

71.根据权利要求69所述的电路板，其特征在于，所述未间隔空缺位的相邻芯片，在垂直所述芯片阵列的芯片并联方向上，为所述芯片阵列中非边缘的芯片。

72.根据权利要求31所述的电路板，其特征在于，在所述芯片阵列所占电路板区域内，在垂直所述芯片阵列的芯片并联方向上，与所述空缺位前后相邻的两个芯片之间的电信号线长度，长于未间隔空缺位的相邻芯片间的电信号线长度，其中，长方向与所述并联方向垂直；和或，与所述空缺位相邻的两个芯片之间的电源线长度，长于未间隔空缺位的相邻芯片间的电源线长度，其中，长方向与所述并联方向垂直。

73.根据权利要求72所述的电路板，其特征在于，所述未间隔空缺位的相邻芯片为同一行或同一列。

74.根据权利要求72所述的电路板，其特征在于，所述未间隔空缺位的相邻芯片，在垂直所述芯片阵列的芯片并联方向上，为所述芯片阵列中非边缘的芯片。

75.根据权利要求31所述的电路板，其特征在于，所述芯片阵列的各芯片之间的工作温差范围是0～10℃。

76.根据权利要求31所述的电路板，其特征在于，所述空缺位为3个以上，沿散热方向，相邻空缺位间距不相等。

77.根据权利要求31所述的电路板，其特征在于，所述空缺位为3个以上，沿散热方向，相邻空缺位间距增大。

78.根据权利要求31所述的电路板，其特征在于，在垂直所述芯片阵列的芯片并联方向上，所述空缺位为所述芯片阵列中非边缘的芯片。

79.根据权利要求31所述的电路板，其特征在于，在垂直所述芯片阵列的芯片并联方向上，空缺位前后相邻的芯片以外的其他非空缺位相邻芯片间距相等。

80.根据权利要求31所述的电路板，其特征在于，在垂直所述芯片阵列的芯片并联方向上，在所述空缺位补齐芯片后的前后相邻芯片间距大于或等于其他非空缺位相邻芯片间距。

81.根据权利要求31所述的电路板，其特征在于，所述芯片阵列中的芯片呈行列排布，每行或每列芯片的中心在同一直线上。

82.根据权利要求31所述的电路板，其特征在于，所述芯片阵列中的芯片呈行列排布，每一个所述空缺位的中心与行或列在同一直线上。

83.根据权利要求31所述的电路板，其特征在于，所述芯片阵列中的芯片呈行列排布，每一个空缺位，均设置在所述芯片阵列行列的交叉点上。

84.根据权利要求31所述的电路板，其特征在于，沿散热方向，所述芯片阵列中，所述电路板上远离散热源的区域，所述空缺位的数量增多。

85.根据权利要求31所述的电路板，其特征在于，沿散热方向，所述芯片阵列中，越远离散热源，在垂直散热方向上的芯片数量减少。

86.根据权利要求31所述的电路板，其特征在于，所述芯片阵列中，环境温度高低与所述空缺位的数量多少呈正比，所述电路板上，环境温度越高的区域，设置的所述空缺位的数量越多。

87.根据权利要求31所述的电路板，其特征在于，所述芯片阵列中，所述空缺位的数量多少与所述空缺位所处区域的芯片密度负相关。

88.根据权利要求31所述的电路板，其特征在于，所述电路板上对应的所述空缺位所占区域内，不设置芯片。

89.根据权利要求31所述的电路板，其特征在于，所述芯片阵列的行方向为芯片的散热方向。

90.根据权利要求31所述的电路板，其特征在于，所述芯片阵列的列方向为垂直芯片的散热方向。

91.根据权利要求31所述的电路板，其特征在于，所述芯片阵列中的芯片总数是最小取电单元的整数倍。

92.一种工作组件，其特征在于，包括：

电路板，如权利要求31至91任一项所述；

散热器，所述散热器包括散热主体和散热鳍片，所述散热主体包括相对的第一面和第二面，所述第一面与所述散热鳍片连接。

93.根据权利要求92所述的工作组件，其特征在于，所述第二面设置有多个凸台，各所述凸台与各行取电单元或各列取电单元对应设置。

94.根据权利要求92所述的工作组件，其特征在于，所述第二面设置有多个凸台，至少部分凸台设置于至少部分相邻取电单元之间的对应位置。

95.根据权利要求92所述的工作组件，其特征在于，所述工作组件适于工作在散热风道中，所述散热风道包括入风口和出风口，散热方向为从所述入风口到所述出风口。

96.一种电路板，其特征在于，所述电路板上设置有多个芯片组，至少部分芯片间并联连接，各所述芯片组包括至少一行芯片和/或至少一列芯片，垂直所述芯片的并联方向上，相邻两个所述芯片组之间的组间间距，与任一所述芯片组内相邻芯片间距不相等。

97.根据权利要求96所述的电路板，其特征在于，

垂直所述芯片的并联方向上，相邻两个所述芯片组之间的间距大于或等于容纳一个芯片所需的间距。

98.根据权利要求96所述的电路板，其特征在于，所述芯片组由至少一个最小取电单元组成。

99.根据权利要求98所述的电路板，其特征在于，所述最小取电单元中的芯片并联连接。

100.根据权利要求98所述的电路板，其特征在于，所述最小取电单元中的芯片呈行排列。

101.根据权利要求97所述的电路板，其特征在于，

沿散热方向，所述多个芯片组划分至少一个芯片组集合。

102.根据权利要求101所述的电路板，其特征在于，芯片组集合内的芯片串联电流方向相同。

103.根据权利要求101所述的电路板，其特征在于，

所述多个芯片组划分为第一芯片组集合和第二芯片组集合。

104.根据权利要求103所述的电路板，其特征在于，所述第一芯片组集合和第二芯片组集合中的芯片数量相等。

105.根据权利要求103所述的电路板，其特征在于，所述第一芯片组集合小于第二芯片组集合中的芯片数量。

106.根据权利要求103所述的电路板，其特征在于，所述第一芯片组集合大于第二芯片组集合中的芯片数量。

107.根据权利要求103所述的电路板，其特征在于，所述第一芯片组集合的芯片列平均间距，小于第二芯片组集合的芯片列平均间距。

108.根据权利要求103所述的电路板，其特征在于，

所述第一芯片组集合中，垂直所述芯片的并联方向上，包括1个芯片组；

沿垂直方向，所述第一芯片组集合中芯片组内相邻芯片间的芯片间距相等。

109.根据权利要求103所述的电路板，其特征在于，

所述第一芯片组集合中，垂直所述芯片的并联方向上，包括多个芯片组；

所述第一芯片组集合中各相邻芯片组之间的组间距大于各芯片组内相邻芯片间的芯片间距。

110.根据权利要求103所述的电路板，其特征在于，

所述第二芯片组集合中，垂直所述芯片的并联方向上，包括1个芯片组；

沿垂直方向，所述第二芯片组集合中芯片组内相邻芯片间的芯片间距相等。

111.根据权利要求103所述的电路板，其特征在于，

所述第二芯片组集合中，垂直所述芯片的并联方向上，包括多个芯片组；

所述第二芯片组集合中各相邻芯片组之间的组间距大于各芯片组内相邻芯片间的芯片间距。

112.根据权利要求103所述的电路板，其特征在于，

所述第一芯片组集合和第二芯片组集合的芯片列数相同，且所述第一芯片组集合的芯片数量大于第二芯片组集合的芯片数量。

113.根据权利要求103所述的电路板，其特征在于，

所述第一芯片组集合和第二芯片组集合的芯片列数相同，且所述第一芯片组集合的芯片数量小于第二芯片组集合的芯片数量。

114.根据权利要求103所述的电路板，其特征在于，

所述第一芯片组集合和第二芯片组集合的芯片列数相同，且所述第一芯片组集合的芯片数量等于第二芯片组集合的芯片数量。

115.根据权利要求103所述的电路板，其特征在于，垂直所述芯片的并联方向上，

所述第一芯片组集合中的多对相邻芯片组之间形成多个第一间隙；

所述第二芯片组集合中的多对相邻芯片组之间形成多个第二间隙。

116.根据权利要求115所述的电路板，其特征在于，所述多个第一间隙和所述多个第二间隙一一对应，且至少部分相互对应的第一间隙和第二间隙共线。

117.根据权利要求115所述的电路板，其特征在于，对于至少一个所述第一间隙，所述第二芯片组集合中不存在共线的第二间隙。

118.根据权利要求115所述的电路板，其特征在于，所述多个第一间隙的数量小于所述多个第二间隙的数量。

119.根据权利要求103所述的电路板，其特征在于，垂直所述芯片的并联方向上，所述第一芯片组集合中至少一列芯片的数量大于所述第二芯片组集合中至少一列芯片的数量。

120.根据权利要求119所述的电路板，其特征在于，所述第一芯片组集合中至少一列芯片的首芯片至尾芯片的距离小于所述第二芯片组集合中至少一列芯片的首芯片至尾芯片的距离。

121.根据权利要求103所述的电路板，其特征在于，

所述第一芯片组集合中芯片组的数量小于所述第二芯片组集合中芯片组的数量。

122.根据权利要求103所述的电路板，其特征在于，垂直所述芯片的并联方向上，所述第二芯片组集合包括两个端部芯片组和一个中部芯片组，其中，各所述端部芯片组的芯片数量大于所述中部芯片组的芯片数量。

123.根据权利要求122所述的电路板，其特征在于，所述两个端部芯片组包括第一端部芯片组和第二端部芯片组，所述第一端部芯片组的芯片数量小于所述第二端部芯片组的芯片数量，其中，在所述电路板的垂直放置状态下，所述第一端部芯片组靠接所述电路板的顶部，所述第二端部芯片组靠近所述电路板的底部。

124.根据权利要求122所述的电路板，其特征在于，垂直所述芯片的并联方向上，各所述端部芯片组中芯片间的平均间距小于所述中部芯片组中芯片间的平均间距。

125.根据权利要求103-124中任一项所述的电路板，其特征在于，沿散热方向，所述第一芯片组集合中芯片列平均间距小于所述第二芯片组集合中芯片列平均间距。

126.根据权利要求96-124中任一项所述的电路板，其特征在于，垂直所述芯片的并联方向上，相邻芯片组之间的电连接线长度大于芯片组内相邻芯片之间的电连接线长度。

127.根据权利要求126所述的电路板，其特征在于，所述电连接线包括电源线和/或信号线连接线。

128.根据权利要求126所述的电路板，其特征在于，垂直所述芯片的并联方向上，相邻芯片组之间设置有金属件。

129.根据权利要求128所述的电路板，其特征在于，垂直所述芯片的并联方向上，各所述芯片组内的相邻芯片间设置有金属件，所述相邻芯片组之间的金属件长度大于所述相邻芯片间的金属件长度。

130.根据权利要求96所述的电路板，其特征在于，各所述芯片组包括多行芯片，且至少存在两个芯片组的芯片行数不同。

131.根据权利要求96所述的电路板，其特征在于，各所述芯片组包括多列芯片，且各所述芯片组的芯片列数相同。

132.根据权利要求96所述的电路板，其特征在于，多个芯片组之间串联供电连接，且各芯片组的各行芯片之间串联供电连接。

133.根据权利要求132所述的电路板，其特征在于，各芯片组的各行芯片内的芯片之间并联供电连接。

134.根据权利要求96所述的电路板，其特征在于，列方向与垂直所述芯片的并联方向。

135.根据权利要求96所述的电路板，其特征在于，行方向平行于所述芯片的并联方向。

136.一种工作组件，其特征在于，包括：

电路板，如权利要求96至135任一项所述；

散热器，所述散热器包括散热主体和散热鳍片，所述散热主体包括相对的第一面和第二面，所述第一面与所述散热鳍片连接。

137.根据权利要求136所述的工作组件，其特征在于，所述第二面设置有多个凸台，各所述凸台与各行芯片或各列芯片对应设置。

138.根据权利要求136所述的工作组件，其特征在于，所述第二面设置有多个凸台，至少部分凸台设置于至少部分相邻芯片组之间的对应位置。