CN212587504U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN212587504U
CN212587504U CN202021042282.9U CN202021042282U CN212587504U CN 212587504 U CN212587504 U CN 212587504U CN 202021042282 U CN202021042282 U CN 202021042282U CN 212587504 U CN212587504 U CN 212587504U
Authority
CN
China
Prior art keywords
chip
flip
semiconductor package
package structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021042282.9U
Other languages
English (en)
Inventor
罗飞宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SZ DJI Technology Co Ltd
Original Assignee
SZ DJI Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SZ DJI Technology Co Ltd filed Critical SZ DJI Technology Co Ltd
Priority to CN202021042282.9U priority Critical patent/CN212587504U/zh
Priority to PCT/CN2020/135923 priority patent/WO2021248862A1/zh
Application granted granted Critical
Publication of CN212587504U publication Critical patent/CN212587504U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公开提供一种半导体封装结构，包括：承载壳体；第一芯片，设置于所述承载壳体的第一表面，其中，所述第一芯片为倒装芯片，包括倒装凸块；第二芯片，所述第二芯片为倒装芯片，包括倒装凸块；和转接基板；其中，所述第一芯片的一部分倒装凸块与所述第二芯片的倒装凸块电连接，所述第一芯片的另一部分倒装凸块通过所述转接基板与所述承载壳体电连接。本实用新型技术方案中的半导体封装结构可以有效减小封装结构的体积和工艺难度。

Description

半导体封装结构
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体封装结构。
背景技术
激光雷达是用于对外界进行感知的感知系统，可以获知外界的立体三维信息，其原理为，主动对外发射激光脉冲信号，探测到反射的回波信号，根据发射信号和接收信号之间的时间差，判断被测物体的距离；再结合光脉冲的发射方向信息，便可重建待获知物体的三维深度信息。
如何在特定的时间内实现对视场中尽可能多的方位进行测量是激光雷达的一个技术难点。
一种解决方法是使用单线、多线光源发光传感器和单线、多线接收传感器收发组合配合转动部件对多个方向进行探测，以有效增大探测的方位，从而获取空间分辨率更高的环境数据。但这种叠加的方式，一般叠加线数有限，从单线，6线，12线，16线，32线，64线，128线，再增大叠加线数时，加工难度、体积和成本急剧增加，且线数增大时需要旋转部件增加探测方位，旋转部件的长期可靠性存在挑战。
如果存在更多线数如几千，几万线甚至更多线的面阵光电接收传感器，则可以在线数急剧增加的情况下，实现激光雷达的低转速动，甚至不需要转动部件，即可更全面方位地探测环境数据，从而实现固态激光雷达。
现有技术中的技术方案无法简单方便地有效减小封装结构的体积和工艺难度，进而实现几千或几万线等多线数的面阵光电接收传感器。
实用新型内容
本公开的目的在于提供一种半导体封装结构，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
本公开提供一种半导体封装结构，包括：承载壳体；第一芯片，设置于所述承载壳体的第一表面，其中，所述第一芯片为倒装芯片，包括倒装凸块；第二芯片，所述第二芯片为倒装芯片，包括倒装凸块；和转接基板；其中，所述第一芯片的一部分倒装凸块与所述第二芯片的倒装凸块电连接，所述第一芯片的另一部分倒装凸块通过所述转接基板与所述承载壳体电连接。
在本公开的一种示例性实施例中，所述第一芯片为驱动芯片，所述第二芯片为光电接收传感器芯片。
在本公开的一种示例性实施例中，所述承载壳体包括：管壳腔体，所述管壳腔体为具有开口的半封闭结构，所述管壳腔体的内表面上设置有键合指；所述转接基板的第一表面通过预置焊料块与所述驱动芯片的所述另一部分倒装凸块电连接，所述转接基板的第二表面设置有第一焊盘；所述第一焊盘与所述键合指通过导线电连接。
在本公开的一种示例性实施例中，所述键合指的排列形式为单排、双排或者多排；和/或，所述第一焊盘的排列形式为单排、双排或者多排；和/或，所述预置焊料块的排列形式为单排、双排或者多排。
在本公开的一种示例性实施例中，所述驱动芯片和所述光电接收传感器芯片之间设置有填充材料层。
在本公开的一种示例性实施例中，所述驱动芯片通过第一环氧树脂或焊料设置于所述管壳腔体的内表面的底部；其中，所述第一环氧树脂包括导电银浆或不导电银浆。
在本公开的一种示例性实施例中，所述驱动芯片、所述光电接收传感器芯片和所述转接基板之间的连接方式包括：单个基板或者单个芯片到晶圆焊接；或者，单个基板或者单个芯片到单个芯片焊接。
在本公开的一种示例性实施例中，所述承载壳体还包括玻璃，所述玻璃通过第二环氧树脂与所述管壳腔体在所述管壳腔体的开口处连接，形成密封空间。
在本公开的一种示例性实施例中，相邻的所述预置焊料块间的最小间距大于或等于150微米。
在本公开的一种示例性实施例中，所述预置焊料块包括以下任一种焊料层：SnAg1.8合金层，SnAg3.5合金层，AuSn合金层，INP合金层， PbSnAg合金层和SnAgCu合金层。
在本公开的一种示例性实施例中，所述转接基板呈“口”字形，所述“口”字形的四个内角包括直角、45°倒角或者R角。
在本公开的一种示例性实施例中，转接基板为下列基板其中之一： FR4材料基板、rogers材料基板、BT材料基板和陶瓷材料基板。
在本公开的一种示例性实施例中，所述转接基板的层数为下列层数其中之一：2层、3层、4层和6层。
在本公开的一种示例性实施例中，所述第一焊盘上预置有以下任一种金属层：银层、金层、镍/金层、镍/铂/金层和镍/铂/银/金层；和/或，所述预置焊料块上预置有以下任一种金属层：锡层、金层、镍/金层和镍 /铂/金层。
在本公开的一种示例性实施例中，所述光电接收传感器芯片为下列芯片其中之一：雪崩光电二极管、单光子雪崩光电二极管、光电二极管、单光子探测器和CMOS图像传感器。
在本公开的一种示例性实施例中，所述承载壳体包括第一基板和透明塑封材料，所述透明塑封材料通过注塑或者点胶方式将光电接收传感器芯片、所述转接基板、所述驱动芯片和所述第一基板塑封为一体。
本公开的技术方案中，通过将第一芯片的一部分倒装凸块和第二芯片的倒装凸块连接，并将第一芯片的另一部分倒装凸块通过转接基板连接到承载壳体，可以有效减小封装结构的体积和工艺难度。
附图说明
图1为现有技术中一种半导体封装结构的剖视图；
图2为现有技术中另一种半导体封装结构的剖视图；
图3为现有技术中一种芯片结构的剖视图；
图4为现有技术中另一种芯片封装结构的剖视图；
图5为本公开一种示例实施方式的半导体封装结构的剖视图；
图6为本公开一种示例实施方式的定制工艺的剖视图；
图7为本公开一种示例实施方式的定制工艺的俯视图；
图8为本公开一种示例实施方式的倒装凸块的剖视图；
图9为本公开一种示例实施方式的转接基板的剖视图；
图10为本公开另一种示例实施方式的半导体封装结构的剖视图；
图11为本公开另一种示例实施方式的半导体封装结构的俯视图；
图12为本公开又一种示例实施方式的半导体封装结构的剖视图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本实用新型将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
相关技术中，要实现面阵化的光电接收传感器如APD(雪崩光电二极管)，对应小信号放大和信号采集处理电路也需要实现面阵化、小型化，并需要实现面阵光电接传感器芯片101和ASIC(Application-Specific Integrated Circuit，专用集成电路)驱动芯片102之间的Die to Die(芯片到芯片)互联通信，同时也需要引出部分IO(Input/Output，输入输出) 信号引脚103与PCB(印刷电路板)上其他硬件连接，其电路互联如图 1所示。
如图1所示，基于COMS(Complementary Metal Oxide Semiconductor，互补型金属氧化物半导体)工艺的ASIC驱动芯片需要在AlPad(铝焊盘)上进行镀金制程，如镀Ti/Ni/Au(钛/镍/金)层等金属化体系，该方案采用0.35um规格等较落后的工艺进行工厂特殊定制，且每个工艺节点的演进，均需要特殊定制，无法与传统的CMOS工艺兼容，无法随着先进CMOS纳米工艺的快速演进而演进、无法提升集成度和性能。
如图2所示，为了实现面阵光电接收传感器201与传统CMOS的 ASIC驱动芯片202的互联，且不需要与工厂特殊定制工艺，往往需要引入TSV(Through Silicon Via，硅通孔)203Si(硅)interposer(插入) 工艺实现side by side(并排)互联。这样CMOS的ASIC驱动芯片202 不需要采用特殊定制工艺，采用传统COMS工艺即可以实现随着摩尔定律每间隔18～24个月演进一代，可以从55nm，28nm，16nm，10nm，7nm， 5nm至3nm不断演进，以提升集成度和性能，但采用cowos (Chip-on-Wafer-on-Substrate，衬底上的晶圆上的芯片)封装技术并排的互联存在诸多问题，例如封装尺寸大，成本高，芯片间互联信号走线长，寄生电容电感大等，从而影响电性能。
当前的传统的CMOS工艺芯片，一种是如图3所示的线焊接芯片 301，Al Pad开窗303通过焊接线将芯片(Die)上的IO信号引出；另外一种是如图4所示的倒装芯片401，芯片上UBM(Under Bump Metallurgy，底部凸块金属化)形成Solder bump(焊锡凸块)403或者Cu pillar(铜凸点)将IO信号与基板焊接，将信号引出。
如果需要线焊接铝焊盘和倒装焊锡凸块或者铜凸点同时在同一芯片 (Die)上通过芯片(Die)Hybrid bond(混合焊接)实现，如图4所示，需要进行特殊工艺定制，而且CMOS工艺遵循摩尔定律，如果有这种需求的ASIC芯片需要跟随摩尔定律演进和提升集成度和性能，就需要每一代工艺均进行特殊定制，这样会导致ASIC芯片的演进定制成本高，时间长甚至无晶圆厂商可以实现。
可见，相关技术方案无法简单方便地有效减小封装结构的体积和工艺难度，进而实现几千或几万线等多线数的面阵光电接收传感器。
如图5所示，本实用新型实施例提供一种半导体封装结构，包括：承载壳体；第一芯片501，设置于承载壳体的第一表面，其中，第一芯片501为倒装芯片，包括倒装凸块505；第二芯片502，第二芯片502 为倒装芯片，包括倒装凸块506；和转接基板503；其中，第一芯片501 的一部分倒装凸块与第二芯片502的倒装凸块电连接，第一芯片501的另一部分倒装凸块通过转接基板503与承载壳体电连接。
这里，承载壳体的第一表面为如图5所示的承载壳体的上表面。倒装凸块可以为倒装铜凸点。
在本实用新型实施例中，在不需要特殊定制工艺的条件下，驱动芯片上仅需采用传统倒装焊锡球或者铜凸块结构封装工艺即可实现芯片到芯片、转接基本到芯片的焊接互联，同时转接基板可以采用成熟的工艺超声波键合技术进行线焊接，将需要引出的电源地和IO信号引出。
相比较cowos并排互联方式，采用本实用新型实施例的技术方案，半导体封装结构的封装尺寸可以大幅缩小，同时转接基板可以采用FR4 (一种耐燃材料等级)的PCB材料，也可以采用BT(bismaleimide triazine)树脂材料，不需要采用较成本较高的硅通孔插入，封装成本可以大幅减少。另外，驱动芯片不需要特殊定制，可以实现随摩尔定律快速演进，缩短了开发周期，同时节省了定制成本。
在本实用新型实施例中，第一芯片501可以为驱动芯片，例如ASIC 芯片，第二芯片502可以为光电接收传感器芯片。
如图6和图7所示，在一种主流晶圆厂商定制工艺中，同一芯片上需要实现倒装铜凸点601又要保留铝焊盘开窗602。
本实用新型提出了一种基于传统CMOS倒装工艺ASIC芯片演进解耦的芯片到芯片(Die to Die)互联的封装结构，ASIC芯片不需要采用该主流晶圆厂商定制工艺，而是仅仅采用如图4所示的传统CMOS工艺倒装工艺，即可以通过摩尔定律不断演进提升集成度和性能，既可以满足光电接收传感器芯片与驱动芯片的信号互联通信，同时也可以将需要外引出的IO更容易和更可靠的引出与外面硬件电路互联通信，从而降低封装工艺难度和提升可靠性。
通过对面阵光电接收传感器芯片与传统CMOS的ASIC驱动芯片的小型化和集成化，可以实现固态激光雷达。其中，面阵光电接收传感器芯片与传统CMOS的ASIC驱动芯片的芯片到芯片互联方案是关键，存在需要晶圆厂商特殊定制工艺和采用如图2所示的cowos并排互联方案封装尺寸过大、成本高的问题。
光电接收传感器芯片通常是4至6寸的晶圆，而ASIC芯片采用 CMOS工艺通常是8寸至12寸晶圆，晶圆尺寸不一样，无法实现晶圆至晶圆的焊接，如CIS(CMOS Image Sensor，图像传感器)主流的硅通孔焊接或者复合焊接(hybrid bond)。本实用新型实施例的技术方案可以很好地解决的不同尺寸晶圆之间芯片到芯片的互联。
如图5所示，在一种实施例中，承载壳体可以为管壳腔体504，管壳腔体504为具有开口的半封闭结构，管壳腔体的内表面上设置有键合指507；转接基板503的第一表面通过预置焊料块514与驱动芯片501 的另一部分倒装凸块电连接，转接基板503的第二表面设置有第一焊盘 508；第一焊盘508与键合指507通过导线509电连接。
这里，导线509可以为金线。
如图7所示，倒装芯片的倒装凸块包括铜凸块801和焊锡层802，铜凸块801的下方具有应力缓冲层803。应力缓冲层803可以由PI (Polyimide，聚酰亚胺)材料形成，可以减缓芯片受到的应力。
如图1所示的芯片到芯片连接结构中，采用bump to pad(凸块到焊盘)的芯片焊接工艺，只有上芯片有bump(凸块)单侧有PI应力缓冲层。
本实用新型实施例的半导体封装结构中，如图5所示，在芯片到芯片的互联中，采用bump to bump(凸块到凸块)的芯片焊接工艺。由于上芯片和下芯片均包含倒装凸块，倒装凸块下均有一层PI层做为应力缓冲层，相当上芯片和下芯片均有应力缓冲层，同时两侧均有凸块的高度，上凸块和下凸块叠加，芯片间的间距增加，也有利减缓上芯片和下芯片受到的应力，有效避免由于应力原因导致的bump crack(凸块开裂) 和E-lowK开裂，从而提升了芯片到芯片互联的可靠性。
如图5所示，转接基板的第一表面为转接基板的下表面。
转接基板第一表面的焊盘及镀层处理工艺包含预置预置焊料块、OSP (OrganicSolderability Preservatives，有机保焊膜)和焊盘电镀金属层。
预置焊料块514包括以下任一种焊料层：SnAg1.8(锡银，其中银的含量为1.8％)合金层，SnAg3.5(锡金，其中金的含量为3.5％)合金层， AuSn(铜锡)合金层，INP(磷化铟)合金层，PbSnAg(铅锡银)合金层和SnAgCu(锡银铜)合金层。
预置焊料块514上可以预置锡层、金层、镍/金层或镍/铂/金层，且并不局限于此。这里，镍/金层为包含镍层和金层的双层结构，镍/铂/金层为包含镍层、铂层和金层的三层结构。
预置焊料块514设置在转接基板的第一表面，预置焊料块可以经过压平工艺处理，也可以不经压平工艺处理，用于与ASIC芯片上的倒装凸块通过倒装焊接进行互联。
预置焊料块通过via(过孔)和走线与第一焊盘508连接。第一焊盘508可以电镀银层、金层、镍/金层、镍/铂/金层和镍/铂/银/金层等任一种金属层，且并不局限于此。这里，镍/铂/银/金层为包含镍层、铂层、银层和金层的四层结构。
电镀金属层后，可以通过超声波焊接技术焊接金线或铜线将电源地和信号IO引出。
第一焊盘508的排列形式可以为单排、双排，也可以根据需要引出的信号数量设计为多排。
键合指507和预置焊料块514可以为单排、双排，也可以根据需要引出的信号数量设计为多排。
为了便于印制，相邻的预置焊料块间514的最小间距大于或等于150 微米。
驱动芯片通过第一环氧树脂511或焊料设置于管壳腔体的内表面的底部；其中，第一环氧树脂包括导电银浆或不导电银浆。
承载壳体还包括玻璃512，玻璃通过第二环氧树脂513与管壳腔体 504在管壳腔体的开口处连接，形成密封空间。
驱动芯片、光电接收传感器芯片和转接基板503之间的连接方式可以为单个基板或者单个芯片到晶圆焊接；或者，单个基板或者单个芯片到单个芯片焊接。
如图9所示，转接基板901呈“口”字形，“口”字形的四个内角包括直角、45°倒角或者R角。转接基板内”口”字可以采用模具冲制或者激光切割等加工方法形成。四个内角可以采用直角，也可以采用 45°倒角或者R角处理，以有利于减缓四角处凸块受到应力。
转接基板514可以为FR4材料基板、rogers(罗杰斯，一种板材) 材料基板、BT材料基板或陶瓷材料基板，且并不局限于此。其中，BT 可以为LOW CTE core(low thermalexpansion core，低膨胀系数核心) BT材料，CTE可以为3ppm至8ppm的BT材料。这里，ppm为不良率单位，1ppm为百万分之一。
如图10所示，预置焊料块514通过via(过孔)902和走线与第一焊盘508连接。
转接基板514的层数可以为2层、3层、4层或6层，且并不局限于此。
光电接收传感器芯片可以为APD(Avalanche Photo Diode，雪崩光电二极管)，SAPD(single photon Avalanche Diode，单光子雪崩光电二极管)，PD(photodiode，光电二极管)，SPD(single photon detector，单光子探测器)或者CIS(CMOS Image sensor，CMOS图像传感器)，但并不局限于此。
如图11所示的本实用新型中的半导体封装结构的封装流程中，可以通过芯片焊接设备的bond head(焊接头)吸取光电接收传感器和转接基板，并沾flux(助焊剂)后放置到ASIC芯片的倒装凸块上，光电接收传感器的倒装凸块和转接基板的预置焊料块分别与ASIC芯片的倒装凸块一一对应，通过助焊剂本身的粘性固定住转接基板和光电接收传感器芯片，三者再通过回流焊炉进行Reflow(回流焊接)。
焊接完成后，通过清洗工序将倒装凸块间的助焊剂残留和光电接收传感芯片的光接收面即pixel(像素)面的助焊剂残留和外来物清洗干净，以避免影响收光效率。
驱动芯片501和光电接收传感器芯片502之间设置有填充材料层 510。填充材料层的填充材料可以为underfill(底部填充剂)。
在形成填充材料层时，需清洗干净后通过点underfill设备在ASIC 芯片的预留点胶边上点上凝胶态的底部填充剂，底部填充剂在毛细作用下填充到倒装凸块之间的空隙，再通过烤箱烘烤固化底部填充剂，固化后的底部填充剂可以对倒装凸块起到保护和增加可靠性的作用，同时对转接基板起到支撑的作用，避免后续超声波焊接线焊接时造成凸块裂纹等问题。
之后，通过芯片焊接设备将底部填充剂固化后的三者结合体吸取，并放置到管壳腔体内，通过第一环氧树脂或焊料与管壳腔体进行焊接。第一环氧树脂烘烤固化或者焊料焊接后，通过超声波键合线焊接将转接基板上表面的包括电源地和信号IO的第一焊盘与管壳腔体基板上的finger(键合指)进行互联和引出，最后将玻璃通过第二环氧树脂或者焊料与管壳腔体封合，形成密闭空腔封装。
密闭空腔利于提升光电接收传感器芯片收光效率和防尘，如果填充透明树脂透光率仅有90％左右。
助焊剂污染和清洁直接影响光电接收传感器芯片的收光效率，上述封装工艺流程仅为典型封装流程，其中关键的转接基板和光电接收传感芯片与ASIC芯片的焊接，可以不采用助焊剂和回流焊接的制程，也可采用TC bond(thermo-compression，热压焊)或者其他焊接方式，例如在焊接过程中增加氢气，氢气和氮气的混合气等还原性气体，这样可以避免助焊剂残留和挥发污染光电接收芯片的光接收区，从而影响收光效率和响应，同时也减少清洗制程，从而简化封装工艺流程和降低封装成本。
如图5所示的半导体封装结构的工艺流程的玻璃封盖形成密闭空腔仅为本实用新型实施例的一种封装工艺，除此之外，也可以采用透明塑封料注塑或者点胶等方式将光电接收传感器芯片、转接基板、驱动芯片、导线和第一基板等进行塑封成型和保护。
如图12所示，承载壳体可以包括第一基板1201和透明塑封材料 1202，透明塑封材料通过注塑或者点胶方式将光电接收传感器芯片、转接基板、驱动芯片和第一基板塑封为一体。
本公开的技术方案中，通过将第一芯片的一部分倒装凸块和第二芯片的倒装凸块连接，并将第一芯片的另一部分倒装凸块通过转接基板连接到承载壳体，可以有效减小封装结构的体积和工艺难度，简单方便地实现几千或几万线等多线数的面阵光电接收传感器。
本领域技术人员在考虑说明书及实践这里公开的实用新型后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围由所附的权利要求指出。

Claims (16)

1.一种半导体封装结构，其特征在于，包括：
承载壳体；
第一芯片，设置于所述承载壳体的第一表面，其中，所述第一芯片为倒装芯片，包括倒装凸块；
第二芯片，所述第二芯片为倒装芯片，包括倒装凸块；和
转接基板；
其中，所述第一芯片的一部分倒装凸块与所述第二芯片的倒装凸块电连接，所述第一芯片的另一部分倒装凸块通过所述转接基板与所述承载壳体电连接。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一芯片为驱动芯片，所述第二芯片为光电接收传感器芯片。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述承载壳体包括：
管壳腔体，所述管壳腔体为具有开口的半封闭结构，所述管壳腔体的内表面上设置有键合指；
所述转接基板的第一表面通过预置焊料块与所述驱动芯片的所述另一部分倒装凸块电连接，所述转接基板的第二表面设置有第一焊盘；
所述第一焊盘与所述键合指通过导线电连接。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述键合指的排列形式为单排、双排或者多排；和/或，
所述第一焊盘的排列形式为单排、双排或者多排；和/或，
所述预置焊料块的排列形式为单排、双排或者多排。
5.根据权利要求3所述的半导体封装结构，其特征在于，所述驱动芯片和所述光电接收传感器芯片之间设置有填充材料层。
6.根据权利要求3所述的半导体封装结构，其特征在于，所述驱动芯片通过第一环氧树脂或焊料设置于所述管壳腔体的内表面的底部；其中，所述第一环氧树脂包括导电银浆或不导电银浆。
7.根据权利要求3所述的半导体封装结构，其特征在于，所述驱动芯片、所述光电接收传感器芯片和所述转接基板之间的连接方式包括：单个基板或者单个芯片到晶圆焊接；或者，单个基板或者单个芯片到单个芯片焊接。
8.根据权利要求3所述的半导体封装结构，其特征在于，所述承载壳体还包括玻璃，所述玻璃通过第二环氧树脂与所述管壳腔体在所述管壳腔体的开口处连接，形成密封空间。
9.根据权利要求3所述的半导体封装结构，其特征在于，相邻的所述预置焊料块间的最小间距大于或等于150微米。
10.根据权利要求3所述的半导体封装结构，其特征在于，所述预置焊料块包括以下任一种焊料层：SnAg1.8合金层，SnAg3.5合金层，AuSn合金层，INP合金层，PbSnAg合金层和SnAgCu合金层。
11.根据权利要求2所述的半导体封装结构，其特征在于，所述转接基板呈“口”字形，所述“口”字形的四个内角包括直角、45°倒角或者R角。
12.根据权利要求2所述的半导体封装结构，其特征在于，转接基板为下列基板其中之一：FR4材料基板、rogers材料基板、BT材料基板和陶瓷材料基板。
13.根据权利要求2所述的半导体封装结构，其特征在于，所述转接基板的层数为下列层数其中之一：2层、3层、4层和6层。
14.根据权利要求3所述的半导体封装结构，其特征在于，所述第一焊盘上预置有以下任一种金属层：银层、金层、镍/金层、镍/铂/金层和镍/铂/银/金层；和/或，所述预置焊料块上预置有以下任一种金属层：锡层、金层、镍/金层和镍/铂/金层。
15.根据权利要求2所述的半导体封装结构，其特征在于，所述光电接收传感器芯片为下列芯片其中之一：雪崩光电二极管、单光子雪崩光电二极管、光电二极管、单光子探测器和CMOS图像传感器。
16.根据权利要求2所述的半导体封装结构，其特征在于，所述承载壳体包括第一基板和透明塑封材料，所述透明塑封材料通过注塑或者点胶方式将光电接收传感器芯片、所述转接基板、所述驱动芯片和所述第一基板塑封为一体。
CN202021042282.9U 2020-06-09 2020-06-09 半导体封装结构 Active CN212587504U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202021042282.9U CN212587504U (zh) 2020-06-09 2020-06-09 半导体封装结构
PCT/CN2020/135923 WO2021248862A1 (zh) 2020-06-09 2020-12-11 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021042282.9U CN212587504U (zh) 2020-06-09 2020-06-09 半导体封装结构

Publications (1)

Publication Number Publication Date
CN212587504U true CN212587504U (zh) 2021-02-23

Family

ID=74643910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021042282.9U Active CN212587504U (zh) 2020-06-09 2020-06-09 半导体封装结构

Country Status (2)

Country Link
CN (1) CN212587504U (zh)
WO (1) WO2021248862A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115339045B (zh) * 2022-08-25 2023-10-13 合肥通富微电子有限公司 一种塑封方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
CN2636411Y (zh) * 2003-08-01 2004-08-25 威盛电子股份有限公司 多芯片封装结构
JP2005101053A (ja) * 2003-09-22 2005-04-14 Nec Corp モジュール部品の接続部材およびその部品接続構造
CN201681923U (zh) * 2010-01-27 2010-12-22 江苏长电科技股份有限公司 在载板芯片上倒装芯片和贴装无源元件的系统级封装结构
US8497536B2 (en) * 2011-09-16 2013-07-30 Omnivision Technologies, Inc. Dual-facing camera assembly
US8981511B2 (en) * 2012-02-29 2015-03-17 Semiconductor Components Industries, Llc Multi-chip package for imaging systems
KR102275684B1 (ko) * 2017-04-18 2021-07-13 삼성전자주식회사 반도체 패키지
WO2021062674A1 (zh) * 2019-09-30 2021-04-08 深圳市汇顶科技股份有限公司 封装结构及其形成方法、封装方法

Also Published As

Publication number Publication date
WO2021248862A1 (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
US6294406B1 (en) Highly integrated chip-on-chip packaging
US6093969A (en) Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
KR100856609B1 (ko) 반도체장치 및 그 제조방법
US8067823B2 (en) Chip scale package having flip chip interconnect on die paddle
KR20020095123A (ko) 반도체 장치 및 그 제조 방법
CN113725153B (zh) 多层多芯片扇出型三维集成封装方法及结构
CN212587504U (zh) 半导体封装结构
US6762472B2 (en) Signal communication structures
CN101719485A (zh) 芯片结构、衬底结构、芯片封装结构及其工艺
US20190259676A1 (en) Iii-v chip-scale smt package
CN113539849A (zh) 一种系统级封装方法及其封装结构
CN113539851A (zh) 一种系统级封装方法及其封装结构
US6933616B2 (en) Multi-chip module packaging device using flip-chip bonding technology
CN109478556B (zh) 检测器模块、检测器、成像设备和制造检测器模块的方法
CN203839371U (zh) 一种dram双芯片堆叠封装结构
KR101111424B1 (ko) 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지
KR100377471B1 (ko) 반도체패키지 및 그 제조방법
CN113539857A (zh) 一种系统级封装方法及封装结构
KR20080062565A (ko) 플립 칩 패키지
US11710757B2 (en) Semiconductor package and method of fabricating the same
CN218849478U (zh) 晶圆键合结构
CN201681923U (zh) 在载板芯片上倒装芯片和贴装无源元件的系统级封装结构
CN209766418U (zh) 一种高性能弹性计算的封装芯片
US20240014140A1 (en) Fan-out Wafer Level Package having Small Interposers

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant