CN210958964U - 一种可靠型布线基板 - Google Patents

一种可靠型布线基板 Download PDF

Info

Publication number
CN210958964U
CN210958964U CN201921488685.3U CN201921488685U CN210958964U CN 210958964 U CN210958964 U CN 210958964U CN 201921488685 U CN201921488685 U CN 201921488685U CN 210958964 U CN210958964 U CN 210958964U
Authority
CN
China
Prior art keywords
conductive layer
layer
wiring substrate
conducting layer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921488685.3U
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Zhongxinbang Electronic Co ltd
Original Assignee
Foshan Zhongxinbang Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Zhongxinbang Electronic Co ltd filed Critical Foshan Zhongxinbang Electronic Co ltd
Priority to CN201921488685.3U priority Critical patent/CN210958964U/zh
Application granted granted Critical
Publication of CN210958964U publication Critical patent/CN210958964U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本实用新型提供一种可靠型布线基板,其包括有布置在所述基板上积层的金的含量为15~100重量%的第一导电层及银的含量为15~100重量%的第二导电层,第二导电层为第一导电层在第一导电层和第二导电层的边界上形成金和银的合金层,通过对第一导电层和第二导电层的一次蚀刻处理,第二导电层突出在第一导电层和合金层的侧方,其中所述合金层设置在第一导电层和第二导电层之间的边界外周部;通过上述结构其提供了可靠性高的布线基板、更高密度的布线基板。

Description

一种可靠型布线基板
技术领域
本实用新型涉及保护电路板技术领域,具体涉及一种可靠型布线基板。
背景技术
近年来强烈要求布线基板小型、轻量化。为了实现布线基板的小型、轻量化,高密度的布线的实现是重要的,但是布线电极的问题是指在窄的间隔的电极间被施加电场的时候,金属离子向阴极侧析出,那个到枝状到阳极侧延伸导体电路间短的现象。以前,提出了能够抑制布线电极的微调,防止因布线电极图案的短路导致基板的不良的技术。
发明内容
针对现有技术中存在的缺陷,本实用新型的目的在于提供一种可靠型布线基板,该布线基板其能够在保证正常的印刷电路板基础上,同时能够使得其上的布线更加紧密。
为实现上述目的,本实用新型采用的技术方案如下:
一种可靠型布线基板,所述布线基板包括有绝缘基板,所述布线基板还包括有布置在所述基板上积层的金的含量为15~100重量%的第一导电层及银的含量为15~100重量%的第二导电层,第二导电层为第一导电层在第一导电层和第二导电层的边界上形成金和银的合金层,通过对第一导电层和第二导电层的一次蚀刻处理,第二导电层突出在第一导电层和合金层的侧方,其中所述合金层设置在第一导电层和第二导电层之间的边界外周部。
进一步,所述第二导电层比第一导电层具有更小的离子化倾向,并且在第一导电层和第二导电层的边界外周部具有更小的离子化倾向。
进一步,所述布线基板还包括有形成第二导电层向侧突出于第一导电层的阶差部或合金部,构成第一导电层与第二导电层的位置精度以及第一导电层及第二导电层的层结构体的宽度及间隔在10μm以下。
与现有技术相比,本方案具有的有益技术效果为:本方案中的布线基板包括有绝缘基板和在基板上层叠的第一导电层和第二导电层,第二导电层比第一导电层具有更小的离子化倾向,而对于第一导电层和第二导电层的一次边缘。通过合成处理,在第一导电层和第二导电层之间的边界外周部设置有第二导电层突出至第一导电层侧方的阶梯差部;进而提供了可靠性高的布线基板、更高密度的布线基板。
附图说明
图1为本实施例中的布线基板结构示意图(合金层未显示);
图2为图1中的A-A向剖面结构示意图。
图3为蚀刻处理后的布线基板结构示意图;
图4为图3中的B-B向剖面结构示意图。
图中:
1-基板,2-第一导电层,3-第二导电层,4-合金层,21-阶梯部
具体实施方式
下面结合说明书附图与具体实施方式对本实用新型做进一步的详细说明。
本方案是针对现有的提出了能够抑制布线电极的微调,防止因布线电极图案的短路导致基板的不良的技术;进而提出的一种可靠型布线基板,该布线基板其能够在保证正常的印刷电路板基础上,同时能够使得其上的布线更加紧密。
参照附图1至4所示,本实施例中的布线基板在矩形平板状的绝缘基板1上,以在绝缘基板1的横向方向平行地延伸的矩形状的图案进行印刷金的粘贴状组件(例如金的含量15~100重量%)。然后,以比绝缘基板1小一圈的矩形状的模式打印银的粘贴状组件(例如银的含量15~100重量%),以覆盖金的粘贴状组件的图案。然后,通过进行绝缘基板1的烧成(例如800℃左右)来形成金层构成的第一导电层2和银层构成的第二导电层3。通过燃烧,在第一导电层2和第二导电层3的边界部分形成金与银的合金层4。即,通过印刷、烧成,在绝缘基板1上层叠配置金层构成的第一导电2和银层构成的第二导电3。另外,在本实施方式中,由于不是通过印刷形成上述的阶梯部21,所以在该工程中,不要求高精度。
通过光子图形形成图中用点划线表示的大致H字状的图案。此后,通过实施一次蚀刻处理,即,通过使布线基板浸泡在蚀刻液中,除去图1所示的一点划线所包围的部分(大致H字形图案)以外的部分。
构成金层的第一导电层2的金质是比构成银层的第二导电层3的银具有更小的离子化倾向的材质。因此,第一导电层2的溶解速度(蚀刻速度)比第二导电层3的溶解速度(蚀刻速度)慢。在本实施方式中,将碘、碘化钾、水的混合比例设为1:2:10(wt比)的碘化钾溶液作为蚀刻液使用。在这种情况下,在第一导电层2和第二导电层3中,向侧面进行溶解的速度(侧蚀刻速度)产生三倍左右的差。
由于与第二导电层3相比,第一导电层2溶解速度慢,因此在第二导电层3与第一导电层2之间的边界外周部形成有阶梯差部23。与第二导电层3相比,第一导电层2被形成为向侧方突出1μm左右。另外,通过蚀刻处理曝光通过燃烧形成的合金层4。即,通过蚀刻处理,在第一导电层2和第二导电层3的边界外周部形成金与银的合金层4。在层叠构造部中的外周侧配置有第一导电层2,并且通过形成金与银的合金层4,提高了抑制效果,并提高了抑制硫化的效果。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其同等技术的范围之内,则本实用新型也意图包含这些改动和变型在内。

Claims (3)

1.一种可靠型布线基板,所述布线基板包括有绝缘基板,其特征在于:所述布线基板还包括有布置在所述基板上积层的金的含量为15~100重量%的第一导电层及银的含量为15~100重量%的第二导电层,第二导电层为第一导电层在第一导电层和第二导电层的边界上形成金和银的合金层,通过对第一导电层和第二导电层的一次蚀刻处理,第二导电层突出在第一导电层和合金层的侧方,其中所述合金层设置在第一导电层和第二导电层之间的边界外周部。
2.根据权利要求1所述的一种可靠型布线基板,其特征在于:所述第二导电层比第一导电层具有更小的离子化倾向,并且在第一导电层和第二导电层的边界外周部具有更小的离子化倾向。
3.根据权利要求1或2所述的一种可靠型布线基板,其特征在于:所述布线基板还包括有形成第二导电层向侧突出于第一导电层的阶差部或合金部,构成第一导电层与第二导电层的位置精度以及第一导电层及第二导电层的层结构体的宽度及间隔在10μm以下。
CN201921488685.3U 2019-09-07 2019-09-07 一种可靠型布线基板 Active CN210958964U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921488685.3U CN210958964U (zh) 2019-09-07 2019-09-07 一种可靠型布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921488685.3U CN210958964U (zh) 2019-09-07 2019-09-07 一种可靠型布线基板

Publications (1)

Publication Number Publication Date
CN210958964U true CN210958964U (zh) 2020-07-07

Family

ID=71373839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921488685.3U Active CN210958964U (zh) 2019-09-07 2019-09-07 一种可靠型布线基板

Country Status (1)

Country Link
CN (1) CN210958964U (zh)

Similar Documents

Publication Publication Date Title
CN102569171B (zh) 改善冠状缺陷的线路结构及其制作方法
CN210958964U (zh) 一种可靠型布线基板
JP2017013334A (ja) 配線基板およびサーマルヘッド
CN102883541B (zh) 等离子体去夹膜方法
CN108551725B (zh) 一种印制电路板线路电镀镍金的方法及其印制电路板线路
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2007173586A (ja) 複数個取り配線基板の検査方法および複数個取り配線基板
JP2009277834A (ja) チップ抵抗器の製造方法及びチップ抵抗器
JP6763008B2 (ja) 配線基板の製造方法、およびサーマルヘッドの製造方法
CN211047389U (zh) 一种无引线上金的封装基板以及电子装置
JPS5938068Y2 (ja) 基板上のパタ−ン構造
JPH06169145A (ja) プリント配線板の製造方法
WO2023230923A1 (zh) 布线基板及制备方法、背板、显示装置
CN108617105A (zh) 一种板内引线电金的pcb板生产工艺
JP2000340732A (ja) 半導体装置用リードフレーム及びこれを用いた半導体装置
CN114340194A (zh) 电路板制备方法
JP2007012886A (ja) プリント配線板の製造方法
CN117835590A (zh) 一种具有金手指的pcb制作方法及pcb
JP2000188204A (ja) 抵抗器およびその製造方法
JPH07176402A (ja) 角形チップ固定抵抗器
JP2000215818A (ja) プラズマディスプレイパネル
CN116137764A (zh) 印制电路板及其制备方法
JPH10321404A (ja) 抵抗器およびその製造方法
JPS5927409A (ja) 電極の形成方法
JP2012069889A (ja) 多層配線基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant