CN207427118U - 芯片输入输出管脚调整电路 - Google Patents
芯片输入输出管脚调整电路 Download PDFInfo
- Publication number
- CN207427118U CN207427118U CN201720930322.5U CN201720930322U CN207427118U CN 207427118 U CN207427118 U CN 207427118U CN 201720930322 U CN201720930322 U CN 201720930322U CN 207427118 U CN207427118 U CN 207427118U
- Authority
- CN
- China
- Prior art keywords
- signal
- input
- circuit
- pull
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 240000005373 Panax quinquefolius Species 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000003280 down draw process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型属于数模混合集成电路领域，特别适用于有多个数字信号输入的SOC芯片，具体为一种芯片输入输出管脚调整电路，其能够方便实现芯片数字输入管脚的切换，降低成本，其包括芯片本体，所述芯片本体内设置有信号切换电路，所述信号切换电路的输入端连接接口电路和FUSE信号，所述信号切换电路包括两个多路选择器和缓冲器，其中一个所述多路选择器的使能端连接反向器，所述FUSE信号输入所述多路选择器的使能端，外部输入数字信号通过所述接口电路分别输入所述多路选择器的输入端，所述多路选择器的输出端通过所述缓冲器作为输出信号端。
Description
技术领域
本实用新型属于数模混合集成电路领域，特别适用于有多个数字信号输入的SOC片上系统芯片，具体为一种芯片输入输出管脚调整电路。
背景技术
随着SOC的飞速发展，数字电路规模已经越来越大，芯片输入管脚也在逐渐增多，然而由于芯片使用的环境不同，有时芯片的一些管脚需要交换位置，特别是数字信号输入时，有时很难通过PCB来改变相应的管脚。传统的方法是通过更改电路版图将相应的管脚切换，但这样就需要增加掩光板，也就是说两款芯片有两套不同的掩光板，也就意味着增加成本，而且制作之后芯片的管脚也是固定的，不能在继续更改；如果市场销售和实际生产之间存在误差，就会出现其中一款芯片没有存货的同时另一款芯片存货过盛的情况，这样会增大芯片管理难度，也会对公司的资金带来极大的冲击。
发明内容
为了解决上述问题，本实用新型提供了一种芯片输入信号管脚调整电路，其能够方便实现芯片数字输入管脚的切换，降低成本。
其技术方案是这样的：一种芯片输入信号管脚调整电路，其包括芯片本体，其特征在于，所述芯片本体内设置有信号切换电路，所述信号切换电路的输入端连接接口电路和FUSE信号，所述信号切换电路包括两个多路选择器和缓冲器，其中一个所述多路选择器的使能端连接反向器，所述FUSE信号输入所述多路选择器的使能端，外部输入数字信号通过所述接口电路分别输入所述多路选择器的输入端，所述多路选择器的输出端通过所述缓冲器作为输出信号端。
其进一步特征在于，所述接口电路前端还设置有下拉电路，所述FUSE信号与下拉信号经过下拉切换电路、下拉电路输入输出下拉信号到所述接口电路；
所述下拉切换电路包括两个或门，一个所述或门的一个输入端输入所述FUSE信号、另一个输入端输入所述下拉信号，另一个所述或门的输入端输入经过反相器的所述FUSE信号、另一个输入端输入所述下拉信号；
所述下拉电路包括NMOS管和串联设置的三个反相器；
所述接口电路前端还设置有上拉电路，所述FUSE信号与上拉信号经过上拉切换电路、上拉电路输入输出上拉信号到所述接口电路；
所述上拉切换电路包括两个与门，一个所述与门的一个输入端输入所述FUSE信号、另一个输入端输入所述上拉信号，另一个所述与门的输入端输入经过反相器的所述FUSE信号、另一个输入端输入所述上拉信号；
所述下拉电路包括PMOS管和串联设置的三个反相器。
采用本实用新型的电路后，通过设置FUSE为高电平或低电平，从而使得输入信号经过信号切换电路输出不同的输出信号，即实现芯片数字输入管脚的切换，无需改变芯片管脚布局，降低了成本。
附图说明
图1 为本实用新型结构示意图；
图2为下拉切换电路示意图；
图3 为下拉电路示意图；
图4为信号切换电路示意图。
具体实施方式
由于上拉和下拉原理类似，这边只给出了下拉的附图和具体的工作过程描述：
见图1至图4所示，一种芯片输入信号管脚调整电路，其包括芯片本体，芯片本体内设置有信号切换电路，信号切换电路的输入端连接接口电路和FUSE信号，信号切换电路包括两个多路选择器和缓冲器，其中一个多路选择器的使能端连接反向器，FUSE信号输入多路选择器的使能端，外部输入数字信号通过接口电路分别输入多路选择器的输入端，多路选择器的输出端通过缓冲器作为输出信号端。
接口电路前端还设置有下拉电路，FUSE信号与下拉信号经过下拉切换电路、下拉电路输入输出下拉信号到接口电路；下拉切换电路包括两个或门，一个或门的一个输入端输入FUSE信号、另一个输入端输入下拉信号，另一个或门的输入端输入经过反相器的FUSE信号、另一个输入端输入下拉信号；下拉电路包括NMOS管和串联设置的三个反相器。
由于大部分数字输入信号为时钟信号线和数据信号线，需要下拉信号的往往都是数据信号线，时钟信号线并不需要下拉，所以在电路设置过程中下拉信号只能影响数据信号线，不可以影响时钟信号线。当FUSE信号为低电平时，图2中的下拉信号1始终为高电平，从而该路的下拉电路中的NMOS管1_1的栅端电压也始终为低电平，所以下拉电路不会起作用，当下拉信号变成低电平信号时，图2中的下拉信号2会变成低电平信号，从而该路的下拉电路中的NMOS管1_1的栅端电压将为高电平，将该路输入信号拉低。如果当FUSE信号为高电平信号时，下拉过程正好相反，从而通过FUSE信号完成下拉电路切换。这边的FUSE是熔丝，当FUSE不去烧断输出是低电平，烧断后输出是高电平，是否烧断是可控的，正常状态下是低电平。
正常工作是下拉电路不起作用，数字输入信号通过接口电路输入到信号切换电路。数字输入信号通过总线传递到芯片内部时存在很多风险，首先数字信号输入的电源电压可能会低于芯片内部的电源电压，其次在总线传输过程中会有很多的噪声耦合到输入信号中，干扰到数字输入信号，接口电路就是为解决这些问题完成电平转移和噪声过滤等潜在风险。图4给出信号且换电路示意图，二路选择器中当SEL（使能端）为高电平时，输出Y与A输入信号相同，当SEL为高电平时，输出Y与B输入信号相同；所以当FUSE信号为低电平信号时，输出信号1与输入数字信号1相同，输出信号2与输入数字信号2相同；当FUSE为高电平信号时输出信号1与输入数字信号2相同，输出信号2与输入数字信号1相同从而通过FUSE信号完成信号切换。
如果有多个数字输入信号需要切换，可以把管脚切换电路中的二路选择器换成多路选择器；如果不需要下拉电路可以把下拉电路和下拉选择电路去掉。
如果需要采用上拉，则需要把下拉选择电路中的或门换成与门，把下拉电路中的对地下拉NMOS管变成对电源上拉的PMOS管，其余结构不变，由于电路结构类似，没有给出相应附图。
Claims (7)
1.一种芯片输入输出管脚调整电路，其包括芯片本体，其特征在于，所述芯片本体内设置有信号切换电路，所述信号切换电路的输入端连接接口电路和FUSE信号，所述信号切换电路包括两个多路选择器和缓冲器，其中一个所述多路选择器的使能端连接反向器，所述FUSE信号输入所述多路选择器的使能端，外部输入数字信号通过所述接口电路分别输入所述多路选择器的输入端，所述多路选择器的输出端通过所述缓冲器作为输出信号端。
2.根据权利要求1所述的一种芯片输入输出管脚调整电路，其特征在于，所述接口电路前端还设置有下拉电路，所述FUSE信号与下拉信号经过下拉切换电路、下拉电路输入输出下拉信号到所述接口电路。
3.根据权利要求2所述的一种芯片输入输出管脚调整电路，其特征在于，所述下拉切换电路包括两个或门，一个所述或门的一个输入端输入所述FUSE信号、另一个输入端输入所述下拉信号，另一个所述或门的输入端输入经过反相器的所述FUSE信号、另一个输入端输入所述下拉信号。
4.根据权利要求2所述的一种芯片输入输出管脚调整电路，其特征在于，所述下拉电路包括NMOS管和串联设置的三个反相器。
5.根据权利要求2所述的一种芯片输入输出管脚调整电路，其特征在于，所述接口电路前端还设置有上拉电路，所述FUSE信号与上拉信号经过上拉切换电路、上拉电路输入输出上拉信号到所述接口电路。
6.根据权利要求5所述的一种芯片输入输出管脚调整电路，其特征在于，所述上拉切换电路包括两个与门，一个所述与门的一个输入端输入所述FUSE信号、另一个输入端输入所述上拉信号，另一个所述与门的输入端输入经过反相器的所述FUSE信号、另一个输入端输入所述上拉信号。
7.根据权利要求5所述的一种芯片输入输出管脚调整电路，其特征在于，所述下拉电路包括PMOS管和串联设置的三个反相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720930322.5U CN207427118U (zh) | 2017-07-28 | 2017-07-28 | 芯片输入输出管脚调整电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720930322.5U CN207427118U (zh) | 2017-07-28 | 2017-07-28 | 芯片输入输出管脚调整电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207427118U true CN207427118U (zh) | 2018-05-29 |
Family
ID=62398294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720930322.5U Withdrawn - After Issue CN207427118U (zh) | 2017-07-28 | 2017-07-28 | 芯片输入输出管脚调整电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207427118U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107508592A (zh) * | 2017-07-28 | 2017-12-22 | 无锡思泰迪半导体有限公司 | 一种芯片输入输出管脚调整电路 |
-
2017
- 2017-07-28 CN CN201720930322.5U patent/CN207427118U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107508592A (zh) * | 2017-07-28 | 2017-12-22 | 无锡思泰迪半导体有限公司 | 一种芯片输入输出管脚调整电路 |
| CN107508592B (zh) * | 2017-07-28 | 2024-01-30 | 基合半导体（宁波）有限公司 | 一种芯片输入输出管脚调整电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104204985B (zh) | 用于电压电平转换的装置、系统和方法 | |
| US10009027B2 (en) | Three state latch | |
| CN109683836A (zh) | 一种兼容多种显示协议硬件接口的驱动装置 | |
| CN108322210A (zh) | 一种电平转换电路 | |
| CN103632715B (zh) | 用于可编程逻辑器件的二模冗余配置存储单元电路 | |
| CN207427118U (zh) | 芯片输入输出管脚调整电路 | |
| CN107508592A (zh) | 一种芯片输入输出管脚调整电路 | |
| CN103294423A (zh) | 包括信号发射电路的芯片、芯片间通信系统及其配置方法 | |
| CN103746681B (zh) | 一种cmos器件电源上下电输出三态控制电路 | |
| CN209072341U (zh) | 基于dmos管的跨电压域的电平转移电路及芯片 | |
| CN107317737A (zh) | 一种基于SMBus/I2C总线的通信系统 | |
| CN104572560A (zh) | Usb和adc接口复用电路及复用方法 | |
| CN209676211U (zh) | 具有掉电锁存功能的电平转换电路 | |
| CN104142905B (zh) | 一种扩展集成电路总线iic的方法及设备 | |
| CN106452395A (zh) | 一种多路时钟分发电路及电子设备 | |
| CN109104182A (zh) | 一种快速低功耗单端接口 | |
| CN104270145A (zh) | 一种多pdn型电流模rm逻辑电路 | |
| CN109756222A (zh) | 一种电平转换电路以及芯片系统 | |
| CN204406394U (zh) | Usb和adc接口复用电路 | |
| CN107748727A (zh) | 航天器用高可靠交叉冗余串行通信接口及其使用方法 | |
| CN103559159A (zh) | 一种信息处理方法以及电子设备 | |
| CN106972999A (zh) | 一种接口扩展电路和运行方法 | |
| US9558136B2 (en) | Variable series resistance termination for wireline serial link transistor | |
| CN202662010U (zh) | Fpga互联装置、验证板及soc系统 | |
| CN106209068B (zh) | 一种基于NoC互连的差分电荷重分布容性发送器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191211 Address after: 315400 science and technology innovation center 1401, No. 475, Zhishan Road, East New Area, Yuyao Economic Development Zone, Zhejiang Province Patentee after: JIGE SEMICONDUCTOR (NINGBO) CO.,LTD. Address before: 214028 No.16 Changjiang Road, Xinwu District, Wuxi City, Jiangsu Province Patentee before: SteadiChips Inc. |
|
| TR01 | Transfer of patent right | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20180529 Effective date of abandoning: 20240130 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20180529 Effective date of abandoning: 20240130 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |