CN202662010U - Fpga互联装置、验证板及soc系统 - Google Patents
Fpga互联装置、验证板及soc系统 Download PDFInfo
- Publication number
- CN202662010U CN202662010U CN 201220000833 CN201220000833U CN202662010U CN 202662010 U CN202662010 U CN 202662010U CN 201220000833 CN201220000833 CN 201220000833 CN 201220000833 U CN201220000833 U CN 201220000833U CN 202662010 U CN202662010 U CN 202662010U
- Authority
- CN
- China
- Prior art keywords
- fpga
- interface
- module
- signal
- soc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012795 verification Methods 0.000 title abstract description 9
- 230000003993 interaction Effects 0.000 title abstract 8
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000013519 translation Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 18
- 230000005540 biological transmission Effects 0.000 abstract 2
- 238000013024 troubleshooting Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 235000009508 confectionery Nutrition 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及集成电路技术领域，提供了一种FPGA互联装置、验证板及SOC系统。所述装置包括：通过高速互联接口互联的两块FPGA；其中，每块FPGA中包括内部模块、接收模块和发送模块；所述内部模块要发送的信号集中成一组连接所述发送模块，所述内部模块要接收的信号集中成另一组连接所述接收模块；每块FPGA的发送模块通过一个高速互联接口连接到另一块FPGA的接收模块。本实用新型的技术方案中，高速互联接口实现FPGA的互联，节省了FPGA互联的信号线和管脚数目，降低了SOC设计的复杂度和验证的实现难度，提高了SOC设计效率和速度以及验证的实现速度和准确性；还方便了SOC硬件布局设计和错误排查。
Description
技术领域
本实用新型涉及集成电路技术领域，特别涉及一种FPGA互联装置、验证板及SOC系统。
背景技术
半导体产业进入超深亚微米乃至纳米加工时代后，在单一集成电路芯片上就可以实现一个复杂的电子系统，诸如手机芯片、数字电视芯片、DVD芯片等。随着工艺的进步，更多的功能都可望在单一芯片上实现。SOC（System on Chip，片上系统，或称系统级芯片）技术正是在集成电路（IC）向集成系统（IS）转变的大方向下产生的，随着半导体工艺技术的发展，IC设计者能够将愈来愈复杂的功能集成到单硅片上。由于SOC可以充分利用已有的设计积累，显著地提高了单一CPU的设计能力和集成能力，因此得到了迅速的发展。
SOC通常使用FPGA（Field Programmable Gate Array，现场可编程门阵列）实现逻辑功能模块的定制，因而SOC开发过程中必须进行FPGA功能验证。但随着SOC逻辑规模越来越大，单颗FPGA很难放下一个完整的SOC设计，因此在FPGA验证的时候，必须进行功能分割，将SOC的功能分别放在两颗或是更多FPGA中进行验证。如图1所示，现有技术中，当在SOC中实现两块FPGA互联时，通常使用多根信号线来直接互联，即如果从FPGA_1到FPGA_2需要发送多类信号（Signal_0到Signal_i）并接收多类信号（Signal_j到Signal_n），则使用n根信号线分别发送和接收各类信号。
SOC的这种设计和验证方式对于多个FPGA之间的互联提出了一定要求，FPGA的管脚数量和互联线的长短（时序影响）等因素均会影响SOC的性能或是验证效率。并且在进行FPGA验证的时候需要建立工程，做详细的管脚划分，管脚位置约束等，由于管脚数目众多、走线复杂，该工作很容易引入错误。
在实现本实用新型过程中，实用新型人发现，上述互联方式存在以下缺点：在两块FPGA的互联工程中需要分别对使用到的管脚进行位置约束，并且需要在硬件上提供足够多的硬件互联管脚才能实现；对于一些时序要求比较高的接口，还需要对硬件互联线的走线提出要求，这些互联结构的布局设计复杂，在工程上难以实现，且极易发生错误。
此外，在中国专利公开文献CN102116841A中虽然公开了一种基于模型量化的FPGA互联结构评估方法，该方法主要通过遍历搜索大规模的FPGA互联结构空间来提取量化指标用于评价，从而在保证准确性的情况下加快了评估速度。但是该方法只是在确定互联结构后对其进行评价，而无法对互联结构做出有效的改进。
实用新型内容
（一）要解决的技术问题
针对上述缺点，本实用新型为了解决现有技术中FPGA互联结构复杂的问题，提供了一种FPGA互联装置、验证板及SOC系统。
（二）技术方案
为了解决上述技术问题，一方面，本实用新型提供了一种FPGA互联装置，所述装置包括：通过高速互联接口互联的两块FPGA；其中，每块FPGA中包括内部模块、接收模块和发送模块；所述内部模块要发送的信号集中成一组连接所述发送模块，所述内部模块要接收的信号集中成另一组连接所述接收模块；每块FPGA的发送模块通过一个高速互联接口连接到另一块FPGA的接收模块。
另一方面，本实用新型还同时提供了一种FPGA验证板，所述验证板包括如上所述的FPGA互联装置。
再一方面，本实用新型还同时提供了一种SOC系统，所述系统包括如上所述的FPGA验证板。
（三）有益效果
在本实用新型的技术方案中，由于使用高速互联接口实现FPGA的互联， 节省了FPGA互联结构中的信号线数目和管脚数目，降低了SOC设计时FPGA安装管脚设计的复杂度，降低了SOC验证时管脚划分、管脚位置约束的实现难度，提高了SOC设计效率和速度，并使得SOC验证实现的速度和准确性得到提升。此外，由于减少了两块FPGA互联之间的走线，使走线简洁明了，方便了SOC的硬件布局设计和错误排查。
附图说明
图1为现有技术中FPGA互联结构示意图；
图2为本实用新型的实施例中FPGA互联装置的结构示意图；
图3为本实用新型的实施例中FPGA互联时进行信号转换的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的实施例中，针对当前的FPGA通常使用多信号线连接实现互联的方式，提出使用高速互联接口取代多信号线连接，在FPGA内部将互联时的各类信号进行分组，在FPGA之间通过少量的高速互联接口实现互联，通过这种方式减少了FPGA互联结构之间的管脚数量，降低了布线设计的复杂度，使工程错误率大大降低，同时提高了设计验证的效率和速度。
本实用新型的实施例中，FPGA互联装置的结构如图2所示。在图2中，在需要互联的两块FPGA内部分别内置接收模块和发送模块，将每块FPGA要发送的信号集中成一组连接到发送模块、要接收的信号集中成另一组连接到接收模块，每块FPGA的发送模块通过高速互联接口连接到另一块FPGA的接收模块，通过高速互联接口将本FPGA要发送的信号发送给另一块FPGA同时接收从另一块FPGA发来的信号。
其中，所述内部模块与发送模块和/或接收模块的连接为慢速时钟域连接，所述高速互联接口为高速时钟域接口。所述发送模块中包括并串转换接口，所述接收模块包括串并转换接口，所述内部模块与所述发送模块和/或所述接收模块的连接为并行连接接口，所述高速互联接口为串行接口。所述并行连接接口为低压差分信号接口，所述串行接口为高速串行接口。
下面进一步以图2中第一FPGA 100发送信号，第二FPGA 200接收信号为例进行说明。在第一FPGA 100中，将需要发送到第二FPGA 200的多个信号Signal_0,Signal_1,Signal_2,…,Signal_i集中成一组，分别通过各自的通道（如连接线或数据发送通道等）首先发送至第一FPGA 100的发送模块TX_1处；发送模块TX_1并行接收全部发送信号，对信号进行并串转换，通过高速互联接口将全部发送信号以高速串行信号方式发送到第二FPGA 200的接收模块RX_2处；在第二FPGA 200的接收模块RX_2中对接收到的高速串行信号进行串并转换，还原出第一FPGA 100中原始要发送的多个信号Signal_0,Signal_1,Signal_2,…,Signal_i；再将信号通过各信号的通道（如连接线或数据接收通道等）送给第二FPGA 200内部的功能模块使用。
同样地，第一FPGA 100通过其接收模块RX_1接收第二FPGA 200的发送模块TX_2通过高速互联接口发来的串行信号，将其还原为原始的多个信号Signal_j,Signal_j+1,Signal_j+2,…,Signal_n后送给第一FPGA 100内部的功能模块使用。
通过上述方式，本实用新型以两组高速互联接口实现了两块FPGA之间的互联，由于高速互联接口互传的信号不受物理管脚限制，本实用新型的实施例中明显减少了FPGA互联结构中使用的管脚和连接线数目，使得FPGA的设计安装更快捷，管脚使用和走线布局更简洁，大大提高了SOC设计速度和FPGA功能验证速度。
本实用新型的实施例中，FPGA互联的详细实现方式如下：
（1）在SOC的FPGA验证初期，确定需要进行分割的功能模块，即确定 需要分别放在不同FPGA中进行验证的功能模块的划分，根据功能模块的划分确定两块FPGA之间需要传递的信号，将信号分为接收和发送两个方向的信号。
（2）在两FPGA内部引入高速收发功能模块，可以使用FPGA内置的LVDS（Low-Voltage Differential Signaling，低压差分信号）等接口实现，该功能模块实现双向收发功能和信号的并串转换功能。
（3）源FPGA发送信号时的信号转换的实现示意图如图3所示，其中，Clock1为慢速时钟域，Signal_0,Signal_1，…,Signal_i为该慢速时钟域的一组信号，Clock2为高速时钟域，在该高速时钟域中实现对Clock1时钟域的信号Signal_0,Signal_1，…,Signal_i的采样和并串转换，将最终得到的高速串行信号Signal_tx在高速互联接口上进行发送；所述高速互联接口为高速串行接口，如USB、PCI Express等。
（4）高速串行信号Signal_tx在到达目标FPGA之后，目标FPGA的接收模块同样使用高速时钟域Clock2将该高速串行信号Signal_tx接收下来，随后进行串并转换将信号一一还原到Clock1的慢速时钟域，还原后得到初始发送的Signal_0,Signal_1，…,Signal_i信号，将还原后信号送到目标FPGA内部的功能模块中使用。
在本实用新型的实施例中，上述源目标FPGA发送信号到目标FPGA的过程的反方向是一样的，即互联的两个FPGA内部需要分别放置接收模块和发送模块；发送模块处理信号后通过高速互联接口发送到接收模块，接收模块还原信号后送给FPGA内部的功能模块使用。
在本实用新型进一步的实施例中，通过该高速互联接口进行传输的信号最好是一组时序相关性不强的信号，例如寄存器配置信号、一组时钟无关的数据信号等。因为在并串和串并转换的时候通常使用异步时钟进行处理，如果是时序强相关的信号，必须严格按照信号的时序关系进行传递，否则可能会引起信号时序上的问题（如信号等待时间过长或死锁等现象）；而时序相关性不强的信号在转换时无需考虑信号间的时序关系，使得信号转换效率更高。
更进一步地，一对高速串行收发接口所能承载的并行信号数量与使用的时钟域有关，例如，当高速时钟域Clock2的频率是慢速时钟域Clock1的频率的16倍时，如果采用双时钟沿采样的方式，可以通过高速互联接口传送并行信号32个。
在本实用新型更进一步的实施例中，上述FPGA互联装置是FPGA验证板上的硬件结构，所述FPGA验证板主要用于进行SOC片上系统的验证，通过使用所述FPGA验证板来快速验证SOC系统的逻辑、功能和/或性能，因而该验证板通常还包括一些与外部设备连接的通用接口，比如输入/输出接口、图像输出接口（如VGA等）、音频输出接口、网络接口（如以太网接口等）、电源接口、存储设备接口、CPU接口等，用以传递所需验证内容的信号数据。
本领域普通技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，包括上述实施例方法的各步骤，而所述的存储介质可以是：ROM/RAM、磁碟、光盘等。此外，由于现场可编程门阵列FPGA本身的特性，其除了具备硬件的逻辑单元阵列之外，自身还支持以编程配置的方式实现更复杂的逻辑功能。因此，本领域普通技术人员同样可以理解，上述实施例中的发送模块和接收模块可以是具体的硬件模块，也可以是在FPGA中通过编程配置实现的固件或软件功能模块，这两个功能模块与FPGA内部可以通过实体的连接线接收信号，也可以接收程序运行时直接产生的信号。在此情况下，本实用新型的上述实施方式不应理解为对本实用新型的装置和方法的具体限定，其并非是本实用新型的装置和方法所唯一采用的方式，在现场可编程门阵列FPGA中所通常采用的任意的功能模块的实现方式均应落入本实用新型的保护范围内。
综上所述，采用本实用新型上述实施例的装置，具有以下明显的有益效果：
1、使用较少的接口管脚实现两块FPGA的互联，节省了互联时使用的管脚数量；
2、降低了SOC设计时FPGA安装管脚设计的复杂度，提高了SOC设计效率和速度；
3、降低了SOC验证时管脚划分、管脚位置约束的实现难度，使得SOC验证实现的速度和准确性得到提升；
4、减少了两块FPGA互联之间的走线，使走线简洁明了，方便了SOC的硬件布局设计和错误排查。
以上实施方式仅用于说明本实用新型，而并非对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型的范畴，本实用新型的实际保护范围应由权利要求限定。
Claims (10)
1.一种FPGA互联装置，其特征在于，所述装置包括：通过高速互联接口互联的两块FPGA；其中，
每块FPGA中包括内部模块、接收模块和发送模块；所述内部模块要发送的信号集中成一组连接所述发送模块，所述内部模块要接收的信号集中成另一组连接所述接收模块；
每块FPGA的发送模块通过一个高速互联接口连接到另一块FPGA的接收模块。
2.根据权利要求1所述的装置，其特征在于，每块FPGA中，所述内部模块通过连接线或数据发送通道连接所述发送模块，通过连接线或数据接收通道连接所述接收模块。
3.根据权利要求1所述的装置，其特征在于，所述内部模块与发送模块和/或接收模块的连接为慢速时钟域连接，所述高速互联接口为高速时钟域接口。
4.根据权利要求1-3中任一项所述的装置，其特征在于，所述发送模块中包括并串转换接口，所述接收模块包括串并转换接口，所述内部模块与所述发送模块和/或所述接收模块的连接为并行连接接口，所述高速互联接口为串行接口。
5.根据权利要求4所述的装置，其特征在于，所述并行连接接口为低压差分信号接口，所述串行接口为高速串行接口。
6.根据权利要求5所述的装置，其特征在于，所述高速串行接口为USB或PCI Express接口。
7.一种FPGA验证板，其特征在于，所述验证板包括如权利要求1-6中任一项所述的FPGA互联装置。
8.根据权利要求7所述的验证板，其特征在于，所述验证板还包括：连接外部设备的通用接口。
9.根据权利要求8所述的验证板，其特征在于，所述通用接口为：输入/输出接口、图像输出接口、音频输出接口、网络接口、电源接口、存储设备接口和/或CPU接口。
10.一种SOC系统，其特征在于，所述系统包括如权利要求7-9中任一项所述的FPGA验证板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220000833 CN202662010U (zh) | 2012-01-04 | 2012-01-04 | Fpga互联装置、验证板及soc系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220000833 CN202662010U (zh) | 2012-01-04 | 2012-01-04 | Fpga互联装置、验证板及soc系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202662010U true CN202662010U (zh) | 2013-01-09 |
Family
ID=47456900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220000833 Expired - Lifetime CN202662010U (zh) | 2012-01-04 | 2012-01-04 | Fpga互联装置、验证板及soc系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202662010U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103235749A (zh) * | 2013-03-26 | 2013-08-07 | 江南大学 | 一种基于FPGA的传感器网络SoC原型验证平台 |
| CN109558373A (zh) * | 2018-12-03 | 2019-04-02 | 济南浪潮高新科技投资发展有限公司 | 一种高效能融合服务器架构 |
-
2012
- 2012-01-04 CN CN 201220000833 patent/CN202662010U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103235749A (zh) * | 2013-03-26 | 2013-08-07 | 江南大学 | 一种基于FPGA的传感器网络SoC原型验证平台 |
| CN109558373A (zh) * | 2018-12-03 | 2019-04-02 | 济南浪潮高新科技投资发展有限公司 | 一种高效能融合服务器架构 |
| CN109558373B (zh) * | 2018-12-03 | 2022-03-01 | 山东浪潮科学研究院有限公司 | 一种高效能融合服务器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102567587A (zh) | Fpga互联装置及方法 | |
| CN108563144B (zh) | 一种弹载雷达信号处理半实物仿真测试系统 | |
| Patel et al. | VHDL implementation of UART with status register | |
| CN104022828A (zh) | 一种基于异步通信模式的光纤数据传输方法 | |
| CN106970894A (zh) | 一种基于Arria10的FPGA异构加速卡 | |
| CN201878182U (zh) | 一种基于fpga的总线型通信系统 | |
| US20240027525A1 (en) | Performing scan data transfer inside multi-die package with serdes functionality | |
| CN101546286A (zh) | 一种高速串行总线逻辑分析方法和装置 | |
| CN202662010U (zh) | Fpga互联装置、验证板及soc系统 | |
| CN105337677A (zh) | 一种高带宽大规模mimo信道模拟的方法与装置 | |
| US8737233B2 (en) | Increasing throughput of multiplexed electrical bus in pipe-lined architecture | |
| Laddha et al. | Implementation of serial communication using UART with configurable baud rate | |
| CN103631314B (zh) | 去除电平信号中毛刺的方法 | |
| CN103926846B (zh) | 航空弹药模拟与故障生成的系统 | |
| CN201994962U (zh) | 基于fpga芯片架构技术的以太网到e1信道适配器 | |
| CN210983388U (zh) | 一种可一路转多路pci-e和pci总线接口的板卡 | |
| CN111856246B (zh) | 一种高速同步触发总线电路及同步触发方法 | |
| CN1928575A (zh) | 芯片测试机制与相关方法 | |
| CN202495946U (zh) | 一种基于物联网管理控制的fpga的总线型通信系统 | |
| CN116155372B (zh) | 一种基于光交换的多fpga原型验证系统 | |
| CN203482180U (zh) | 通讯接口同步电路 | |
| CN103996408B (zh) | 确定集成电路的接口时序的方法与其相关的机器可读媒体 | |
| Iles | Performance and lessons of the CMS global calorimeter trigger | |
| CN213876359U (zh) | 一种硬件仿真加速器i/o扩展装置 | |
| CN107425841A (zh) | 一种基于跳变检错结构的时序错误检测单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160202 Address after: 266100 Zhuzhou Road, Laoshan District, Shandong, No. 151, No. Patentee after: QINGDAO HISENSE ELECTRONICS Co.,Ltd. Address before: 266100 Zhuzhou Road, Laoshan District, Shandong, No. 151, No. Patentee before: HISENSE HIVIEW TECH Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 266100 Zhuzhou Road, Laoshan District, Shandong, No. 151, No. Patentee after: Hisense Visual Technology Co., Ltd. Address before: 266100 Zhuzhou Road, Laoshan District, Shandong, No. 151, No. Patentee before: QINGDAO HISENSE ELECTRONICS Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130109 |
|
| CX01 | Expiry of patent term |