CN207217500U - 集成电路和集成电路系统 - Google Patents

集成电路和集成电路系统 Download PDF

Info

Publication number
CN207217500U
CN207217500U CN201720453604.0U CN201720453604U CN207217500U CN 207217500 U CN207217500 U CN 207217500U CN 201720453604 U CN201720453604 U CN 201720453604U CN 207217500 U CN207217500 U CN 207217500U
Authority
CN
China
Prior art keywords
crossbeam
integrated circuit
antifuse
insulating regions
fuse structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201720453604.0U
Other languages
English (en)
Inventor
P·弗纳拉
C·里韦罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Application granted granted Critical
Publication of CN207217500U publication Critical patent/CN207217500U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了集成电路和系统。该集成电路在衬底的顶部上包括互连部分，该互连部分包括由绝缘区域(RIS)分隔开的多个金属化层级。该集成电路在该互连部分内另外包括至少一个反熔丝结构(STR)，该反熔丝结构涂覆在该绝缘区域(RIS)的一部分中，该反熔丝结构包括：横梁(PTR)，该横梁由两个臂(BR1A，BR1B)固持在两个不同点处；本体(BTA)；以及反熔丝绝缘区域(ZSF)，该横梁(PTR)、该本体(BTA)以及这些臂(BR1A，BR1B)是金属并且位于同一金属化层级内，该本体和该横梁通过该反熔丝绝缘区域(ZSF)相互接触，该反熔丝绝缘区域被配置成用于在该本体与该横梁之间存在击穿电位差的情况下经受击穿。

Description

集成电路和集成电路系统
技术领域
本实用新型涉及集成电路，并且更具体地涉及这些集成电路中存在的反熔丝结构。
背景技术
目前，反熔丝结构通常是基于位于集成电路的有源区与多晶硅线之间的氧化物的击穿。在氧化物经受电击穿之前，它是绝缘体，并且在多晶硅线与集成电路的有源区之间没有电流通过。
然而，当在多晶硅线与集成电路的有源区之间施加击穿电位差时，氧化物则经受击穿并变成导体。
击穿是不可逆转的。
因此，这种反熔丝结构可以在操作中用作一次性可编程存储器单元(OTP单元)。
具体地，存储器单元然后从非导通状态转到导通状态，这使得有可能对其逻辑值取决于存储器单元的状态的位进行存储。
产品中经常使用反熔丝结构。另外，当它们被用于对秘密信息进行编码时，它们将进行逆向工程。
然而，可以通过使用诸如扫描电子显微镜(SEM)等适当工具进行故障分析而容易地观察当前的反熔丝结构，这使得有可能在去除多晶硅层之后确定氧化物的状态。
实用新型内容
根据一种实施方式和实施例，提出了在反向工程操作中易于制造并难以分析的反熔丝结构。
因此，根据一个实施例，提出了一种位于集成电路的互连部分(后段制程、或BEOL)中的反熔丝结构，从而使其特别地耐逆向工程操作，因为它不会与集成电路的衬底直接接触。此外，这种反熔丝结构特别地基于在制造该结构的步骤中所生长的金属氧化物，因此该氧化物特别薄，并且几乎不可能目视地确定其状态，即是否已经经受了击穿。
根据一个方面，提出了一种集成电路，该集成电路在衬底的顶部上包括互连部分(BEOL部分)，该互连部分包括由绝缘区域(通常为金属间电介质(IMD))分隔开的多个金属化层级。
根据该方面的一个一般特征，该集成电路在该互连部分内另外包括至少一个反熔丝结构，该反熔丝结构涂覆有该绝缘区域的一部分。
这种反熔丝结构包括：横梁，该横梁由两个臂固持在两个不同点处；本体；以及反熔丝绝缘区域。
该横梁、该本体以及这些臂是金属并且位于同一金属化层级内。
该本体和该横梁经由该反熔丝绝缘区域相互接触，该反熔丝绝缘区域被配置成用于在该本体与该横梁之间存在击穿电位差的情况下经受击穿。
根据一个实施例，该横梁、这两个臂以及该本体包括第一金属(例如铜或铝)，并且该反熔丝绝缘区域包括这种第一金属的氧化物。
由于反熔丝绝缘区域是特别地通过在制造该结构的步骤中生长氧化物所形成的，该反熔丝绝缘区域的厚度有利地非常小。可以指出，该反熔丝绝缘区域的厚度至少等于2nm并且小于等于20nm。
根据一个实施例，这两个臂基本平行于第一方向延伸，并且该横梁相对于与该第一方向正交的第二方向具有非零角度偏差，从而允许该横梁与本体(例如支座)进行接触。
根据一个实施例，在该横梁的中心部分附近，在该横梁的两个相反面上，将这两个臂(BR1A，BR1B)分别固定到该横梁上，这两个臂固定到该横梁所处的这两个固定点(EMPA，EMPB)在该横梁的纵向方向上被间隔开。
根据一个实施例，该本体可以包括支座，该支座经由该反熔丝绝缘区域与该横梁的两端之一进行接触。
在变体中，该反熔丝绝缘区域可以包括两个反熔丝部分，并且该本体则可以包括两个支座，这两个支座经由这两个反熔丝部分分别与该横梁的两端进行接触。这两个反熔丝部分中的至少一个反熔丝部分被配置成用于在这些支座中的至少一个支座与该横梁之间存在击穿电位差的情况下经受击穿。
集成电路可以包括多个反熔丝结构。
这些反熔丝结构中的至少一个反熔丝结构可以包括已经经受击穿的反熔丝绝缘区域，并且这些反熔丝结构中的至少一个反熔丝结构可以包括尚未经受击穿的反熔丝绝缘区域。
根据另一方面，提出一种系统，该系统包括：如上述限定的集成电路；以及被配置成用于在这些反熔丝结构中的至少一个反熔丝结构两端施加该击穿电位差的装置。
这些装置可以或可以不属于集成电路。
根据本实用新型的实施例的集成电路和系统具有易于制造并且在反向工程操作中难以分析的反熔丝结构。
附图说明
本实用新型的其他优点和特征将基于查阅对本实用新型的非限制性实现方式和实施例的详细说明以及对应附图而变得显而易见，在附图中：
-图1至图10(其中的一些是示意性的)涉及本实用新型的各种实施方式和实施例。
具体实施方式
参考图1，可以看出，在集成电路CI的互连部分PITX的同一金属化层级Mi内形成反熔丝结构STR，通常本领域技术人员还通过缩写词BEOL来指代此互连部分。
此部分PITX位于衬底SB的顶部上。
在这里所描述的实施例中，结构STR是金属，例如由铜或铝制成，但不限于这两个示例。
如将在下文更加详细地看到的，从形成在该部分PITX的绝缘区域RIS(通常为金属间介电材料层(IMD))的顶部的金属中间结构 STRI(图1的左侧部分)中获得反熔丝结构STR(图1的右侧部分)。在对下面的绝缘层RIS的中间结构STRI进行释放(去封装)之后形成结构STR。
此处的中间结构STRI包括非对称交叉形状的组件ENS1。
此组件ENS1包括在两个点EMPA和EMPB处固定于横梁PTR 的第一臂BR1A和第二臂BR1B，这两个点分别位于横梁PTR的两个相反面上。这两点EMPA和EMPB隔开距离d(图1中示出了距离 d/2)。
此外，这两个臂分别固定到金属部分BDA、BDB上。
如将在下文更加详细地看到的，使用用于形成互连部分PITX的金属轨道的常规技术来生产组件ENS1，这特别是在CMOS技术的上下文中会使用到。
除了组件ENS1之外，中间结构STRI还包括形成在同一金属化层级Mi内的至少一个本体(例如支座BTA)。
如上所述，图1的左侧部分示出了置于下面的绝缘区域RIS上的结构STRI，其中横梁PTR的端部位于距支座BTA一定距离处。因此，下面的区域RIS可以防止组件ENS1在这里的移动。
图1的右侧部分示出了在释放中间结构STRI之后获得的反熔丝结构STR。这里通过蚀刻下面的绝缘区域RIS来实现这种释放或去封装的操作，以便释放臂BR1A和BR1B以及横梁PTR。
在微电子工程87(2010)412-415的R.Vayrette等人的标题为“Residual stressestimation in damascene copper interconnects using embedded sensors(使用嵌入式传感器进行对镶嵌铜互连中的残余应力估计)”的文章中，已经表明，在这种类型的组件的去封装之后，产生应力松弛，从而导致臂的残余纵向变形，引起横梁的角度偏移a(这里是顺时针方向)。
更具体地，假设具有恒定宽度Wa的臂，则偏差a通过以下公式来表示：
其中，L0是松弛后臂的长度
L0等于
其中，σ表示残余平均纵向应力，并且E表示材料的杨氏模量(对于各向同性铜大致等于130GPa，对于铝等于63GPa)。
基于对具有各种d值和各种Wa值的测试结构进行的测量通过实验来确定σ。因此，对于1/d等于2μm-1且Wa等于0.5μm，σ的值大约为800MPa。
可以指出，对于长度为10微米且宽度为0.2微米的臂，指针的偏差对于2微米的间距d是0.2微米量级。对于1微米的间距，得到0.3 微米量级的偏差a。这对应于在400°下进行退火的结构，其绝缘区域 RIS为0.56微米。
对于0.2微米量级的线宽(臂宽)，平均纵向残余变形对于0.5 微米的线宽(臂宽)为0.25％至0.30％，对于1微米的线宽为0.20％，以及对于2微米的线宽为略低于0.20％。
因此，在释放之后，这两个臂BR1A和BR1B基本平行于第一方向DIR1延伸，并且所述横梁PTR相对于与该第一方向正交的第二方向DIR2具有非零角度偏差a。
这种松弛的应力和臂的残余纵向变形导致横梁PTR的角度偏差a，后者的端部与支座BTA接触。
如在图2中示意性展示的，结构STR随后通过沉积IMD型的材料而被重新封装在绝缘区域RIS中。
在图2中示意性地展示了特定形式的支座BTA，可以看出，经由反熔丝绝缘区域ZSF来实现横梁PTR与支座BTA之间的接触。
更详细地如图3所展示的，由如下面所看到的制造结构STR的方法所得到的，分别用金属氧化物OX1、OX2覆盖横梁PTR以及支座 BTA(两者均为金属)。
因此，反熔丝绝缘区域ZSF包括氧化物OX1以及氧化物OX2。
通过非限制性示例的方式，当支座BTA以及横梁PTR由铝制成时，氧化物OX1和OX2由氧化铝(Al2O3)制成。氧化物OX1、OX2 的每一层的厚度例如为7至8纳米的量级，由此导致在最厚点处区域 ZSF的厚度为14至16纳米的量级。
然而，更一般地，区域ZSF的厚度可以被认为在2nm与20nm 之间。
此反熔丝绝缘区域ZSF能够在本体与在本例中为支座BTA以及横梁PTR之间存在击穿电位差的情况下经受击穿。
如此，如图4中所展示的，提供了装置MLM，该装置可以或可以不并入包含结构STR的集成电路中，该装置能够将电压V施加到支座BTA，而部分BDB例如处于接地电位GND。
另外，如在图5中示意性展示的，只要电压V未达到击穿电压 VB，则支座BTA与横梁PTR之间没有电流流过。
然而，一旦电压V达到击穿电压VB，区域ZSF获取至少一个导电路径，该导电路径允许电流在支座BTA与横梁PTR之间流过。
通过限制性示例的方式，对于横梁PTR以及由厚度为几十纳米的氧化铝覆盖的铝制成的支座BTA，击穿电压VB位于约5伏处，并且在击穿之后，示出了存在约30欧姆的接触电阻，该接触电阻代表了支座BTA与横梁PTR之间的焊接接头。
将反熔丝结构STR放置在涂覆有绝缘区域RIS的集成电路的互连部分PITX中，将其与由天然金属氧化物形成的反熔丝区域ZSF进行组合，这样几乎不可能使用常规的故障分析装置(例如扫描电子显微镜(SEM))来检测结构STR是否已经经受了击穿。
对于想要确定结构是否已经经受了击穿的第三方，唯一办法是对该结构进行电气测试。然而，如图6所展示的，当集成电路IC包括大量反熔丝结构STRi时，这变得非常繁琐，甚至在经济上是不现实的。
此外，有可能设想在这些结构之上和之下生成金属屏蔽，以便使得对这些结构的接入更加困难。
在图6中，示出了形成在各种金属化层内的集成电路的互连部分 PITX中的9个反熔丝结构STR0-STR8。
这些结构中的一些结构(诸如例如结构STR0、STR3、STR5和 STR7)的反熔丝区域已经经受击穿，而其他结构STR1、STR2、STR4、STR6和STR8的反熔丝区域没有经受击穿。因此，根据相应反熔丝区域ZSF的状态(即是否已经经受了击穿)，有可能存储具有逻辑值0 或1的九位的二进制字。
作为变体，如图7所展示的，结构STR的本体可能不仅包括单个支座BTA，而且包括两个支座BTA以及BTB。
在这种情况下，反熔丝区域包括两个反熔丝绝缘部分ZSFA和 ZSFB。横梁PTR的两端分别经由两个反熔丝部分ZSFA和ZSFB与两个支座BTA和BTB进行接触。
此外，当横梁PTR处于接地电位GND时，两个反熔丝部分ZSFA、 ZSFB能够在存在施加到两个支座BTA和BTB的击穿电压V的情况下经受击穿。
当然可以将电压V仅施加到单个支座(例如支座BTA)，并且使第二支座浮置。在这种情况下，只有反熔丝绝缘部分ZSFA才能够经受击穿。
现在更具体地参考图8至图10以便描述制造反熔丝结构STR的方法的实施方式。
在这些图中，假设在金属化层级M3(金属3)中形成组件ENS1 以及该一个或多个支座BTA、BTB。
在图8中，可以看出金属层级2与金属层级3之间的通孔2的层级V2被用于形成用于氧化物蚀刻操作的保护壁，接着将进行氧化物蚀刻操作，其允许组件ENS1和各种支座被释放。
此外，在金属层级3中形成结构STR(在这种情况下为横梁PTR) 的移动部分以及本体(在这种情况下为支座BTA)，支座BTA可能通过通孔连接至金属层级2。
结构STR以及特别地组件ENS1是使用制造金属化层级以及通孔的常规步骤生产的。更具体地，如图9所展示的，在形成金属层级 M2以及通孔层级V2之后，为了简单起见，通过蚀刻下面的金属间电介质(这里称为第一中间绝缘区域RIS1)并且将金属(在这种情况下为铝)沉积在由此获得的沟槽中的以常规方式来产生此处用虚线示出的组件ENS1以及中间结构STRI的一个或多个支座。
在这个阶段，金属部分上已经生长有与环境空气相接触的氧化物。
接下来，先进行各向同性干法蚀刻，然后(例如用氢氟酸)进行湿法蚀刻以除去对组件ENS1以及该一个或多个各种支座进行限制的绝缘区域(氧化物)，以便释放中间结构STRI并允许横梁与一个或多个支座进行接触。
在湿法蚀刻之后，氧化铝几乎消失，但一旦结构在释放期间与空气进行接触，相同厚度的氧化铝就会返回(主要是结构与空气的接触导致了氧化)。氧化物在横梁以及一个或多个支座上方的生长将允许覆盖横梁的这两个金属氧化物层在横梁的角度偏差期间分别与该一个或多个支座进行接触时形成反熔丝绝缘区域ZSF。
接下来，如图10所展示的，因此产生的反熔丝结构STR被覆盖有新的金属间绝缘材料层(这里称为第二中间绝缘区域RIS2)，该层将形成互连部分PITX的绝缘区域RIS的一部分。因此，结构STR 被封装在互连部分PITX的绝缘区域RIS的一部分内，并且随后执行用于产生各种更高金属化M4层级和通孔V3层级的常规方法。

Claims (11)

1.一种集成电路，其特征在于，所述集成电路在衬底的顶部上包括互连部分，所述互连部分包括由绝缘区域分隔开的多个金属化层级，所述集成电路在所述互连部分内另外包括至少一个反熔丝结构，所述反熔丝结构涂覆有所述绝缘区域的一部分，所述反熔丝结构包括：横梁，所述横梁由两个臂固持在两个不同点处；本体；以及反熔丝绝缘区域，所述横梁、所述本体以及所述臂是金属并且位于同一金属化层级内，所述本体和所述横梁经由所述反熔丝绝缘区域相互接触，所述反熔丝绝缘区域被配置成用于在所述本体与所述横梁之间存在击穿电位差的情况下经受击穿。
2.根据权利要求1所述的集成电路，其特征在于，所述横梁、所述两个臂以及所述本体包括第一金属，并且所述至少一个反熔丝绝缘区域包括所述第一金属的氧化物。
3.根据权利要求2所述的集成电路，其特征在于，所述第一金属是铜或铝。
4.根据权利要求2或3所述的集成电路，其特征在于，所述反熔丝绝缘区域的厚度至少等于2nm小于等于20nm。
5.根据权利要求1至3中任一项所述的集成电路，其特征在于，所述两个臂基本平行于第一方向延伸，并且所述横梁相对于与所述第一方向正交的第二方向具有非零角度偏差。
6.根据权利要求1至3中任一项所述的集成电路，其特征在于，在所述横梁的中心部分附近，在所述横梁的两个相反面上，将所述两个臂分别固定到所述横梁上，所述两个臂固定到所述横梁所处的所述两个固定点在所述横梁的纵向方向上被间隔开。
7.根据权利要求1至3中任一项所述的集成电路，其特征在于，所述本体包括支座，所述支座经由所述反熔丝绝缘区域与所述横梁的两端之一进行接触。
8.根据权利要求1至3中任一项所述的集成电路，其特征在于，所述反熔丝绝缘区域包括两个反熔丝部分，所述本体包括两个支座，所述支座经由所述两个反熔丝部分分别与所述横梁的两端进行接触，所述两个反熔丝部分中的至少一个反熔丝部分被配置成用于在所述支座中的至少一个支座与所述横梁之间存在所述击穿电位差的情况下经受击穿。
9.根据权利要求1至3中任一项所述的集成电路，其特征在于，所述集成电路包括多个反熔丝结构。
10.根据权利要求9所述的集成电路，其特征在于，所述反熔丝结构中的至少一个反熔丝结构包括已经经受击穿的反熔丝绝缘区域，并且所述反熔丝结构中的至少一个反熔丝结构包括尚未经受击穿的反熔丝绝缘区域。
11.一种集成电路系统，其特征在于，所述集成电路系统包括：根据权利要求1至10中任一项所述的集成电路；以及被配置成用于在所述反熔丝结构中的至少一个反熔丝结构两端施加所述击穿电位差的装置。
CN201720453604.0U 2016-11-08 2017-04-26 集成电路和集成电路系统 Withdrawn - After Issue CN207217500U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1660777 2016-11-08
FR1660777A FR3058567B1 (fr) 2016-11-08 2016-11-08 Circuit integre comportant une structure antifusible, et procede de realisation

Publications (1)

Publication Number Publication Date
CN207217500U true CN207217500U (zh) 2018-04-10

Family

ID=58213205

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201720453604.0U Withdrawn - After Issue CN207217500U (zh) 2016-11-08 2017-04-26 集成电路和集成电路系统
CN201710282882.9A Active CN108063131B (zh) 2016-11-08 2017-04-26 包括反熔丝结构的集成电路及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710282882.9A Active CN108063131B (zh) 2016-11-08 2017-04-26 包括反熔丝结构的集成电路及其制造方法

Country Status (3)

Country Link
US (2) US10242944B2 (zh)
CN (2) CN207217500U (zh)
FR (1) FR3058567B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063131A (zh) * 2016-11-08 2018-05-22 意法半导体(鲁塞)公司 包括反熔丝结构的集成电路及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296101B2 (en) 2020-03-27 2022-04-05 Sandisk Technologies Llc Three-dimensional memory device including an inter-tier etch stop layer and method of making the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3421574B2 (ja) * 1998-05-21 2003-06-30 株式会社東芝 半導体装置
JP3466929B2 (ja) * 1998-10-05 2003-11-17 株式会社東芝 半導体装置
US6515343B1 (en) * 1998-11-19 2003-02-04 Quicklogic Corporation Metal-to-metal antifuse with non-conductive diffusion barrier
US20030080839A1 (en) * 2001-10-31 2003-05-01 Wong Marvin Glenn Method for improving the power handling capacity of MEMS switches
JP4489651B2 (ja) * 2005-07-22 2010-06-23 株式会社日立製作所 半導体装置およびその製造方法
JP4191202B2 (ja) * 2006-04-26 2008-12-03 エルピーダメモリ株式会社 不揮発性記憶素子を搭載した半導体記憶装置
FR2935061A1 (fr) * 2008-08-13 2010-02-19 St Microelectronics Rousset Dispositif de detection d'une attaque d'un circuit integre
FR2984009B1 (fr) * 2011-12-09 2014-01-03 St Microelectronics Rousset Dispositif mecanique de commutation electrique integre
US9502424B2 (en) * 2012-06-29 2016-11-22 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same
KR102204054B1 (ko) * 2014-03-24 2021-01-18 인텔 코포레이션 스페이서 브레이크다운을 이용한 안티퓨즈 요소
CN105826297B (zh) * 2015-01-06 2018-08-10 中芯国际集成电路制造(上海)有限公司 反熔丝及其形成方法
FR3058567B1 (fr) * 2016-11-08 2019-01-25 Stmicroelectronics (Rousset) Sas Circuit integre comportant une structure antifusible, et procede de realisation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063131A (zh) * 2016-11-08 2018-05-22 意法半导体(鲁塞)公司 包括反熔丝结构的集成电路及其制造方法

Also Published As

Publication number Publication date
US20190172785A1 (en) 2019-06-06
US10685912B2 (en) 2020-06-16
CN108063131A (zh) 2018-05-22
CN108063131B (zh) 2021-03-30
US20180130740A1 (en) 2018-05-10
US10242944B2 (en) 2019-03-26
FR3058567A1 (fr) 2018-05-11
FR3058567B1 (fr) 2019-01-25

Similar Documents

Publication Publication Date Title
US10553483B2 (en) Semiconductor device with reduced via resistance
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
JP5005702B2 (ja) 湿度センサー
US8921975B2 (en) System and method for forming aluminum fuse for compatibility with copper BEOL interconnect scheme
US20060234464A1 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
US10867994B2 (en) High density capacitors formed from thin vertical semiconductor structures such as FINFETs
CN207217500U (zh) 集成电路和集成电路系统
CN108417550A (zh) 半导体装置及其制造方法
US9875964B2 (en) Semiconductor device components and methods
US9620371B2 (en) Semiconductor structures having low resistance paths throughout a wafer
CN102130092A (zh) 熔丝器件及制备方法
CN103723674B (zh) Mems晶体管及其制造方法
KR102463139B1 (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
CN107452713A (zh) 形成具有改进黏附性的低电阻率贵金属互连的装置及方法
CN105980840B (zh) 制造具有凸起接触的半导体器件的方法
CN104347493B (zh) 半导体及其制造方法
US8916393B2 (en) Method for estimating the diffusion length of metallic species within a three-dimensional integrated structure, and corresponding three-dimensional integrated structure
US20160343719A1 (en) Interposers for integrated circuits with one-time programming and methods for manufacturing the same
GB2539774B (en) High density capacitors formed from thin vertical semiconductor structures such as FinFETs
JP2012021826A5 (zh)
CN109791840A (zh) 电子部件
JP2007081187A (ja) 評価用素子、及びその製造方法、並びに膜特性評価方法
JP2007059768A (ja) 複合電子部品の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20180410

Effective date of abandoning: 20210330

AV01 Patent right actively abandoned

Granted publication date: 20180410

Effective date of abandoning: 20210330