JP2007059768A - 複合電子部品の製造方法 - Google Patents

Abstract

【課題】 開口部が垂直な構造で、かつ膜厚が10μm以上となっても、再配線、引出導体のカバレッジ性および信頼性を向上させるとともに、垂直な開口を形成することによって開口部分のパターンの精度を向上させる。
【解決手段】 回路素子か形成された半導体基板上に絶縁層を介してインダクタを形成し、半導体基板内の回路素子とインダクタを接続する導体パターンを形成する複合電子部品の製造方法において、絶縁層の一部に凹部を形成して回路素子に接続された導体パターンを引き出し、その凹部に薄膜導体による下地電極層を形成し、その下地電極層上に電解めっきによって厚膜導体を形成してインダクタと接続する。
【選択図】 図１

Description

本発明は、回路素子が形成された半導体基板上にインダクタ等の受動回路素子を形成する複合電子部品の製造方法に係るもので、その接続用の導体パターンおよびインダクタ用の導体パターンの製造方法に関するものである。

厚膜電子部品の製造工程によって半導体装置上にインダクタなどの受動部品を形成して複合化を図り、その接続構造にウェハレベルパッケージを採用する場合がある。その場合、半導体基板内の回路素子と厚膜の受動部品との接続を絶縁膜の開口と通して行っている。図４は、その接続部の構造を示す断面図で、絶縁層45にテーパーを持たせて、その表面に薄膜導体層46を形成する構造を採用している。このテーパーが引出導体すなわち薄膜導体層のカバレッジを向上させ、信頼性を維持している。

その絶縁層45の絶縁材料は、有機絶縁材料（ポリベンズオキサゾール、ベンゾシクロブテン等）や無機材料（酸化膜、窒化膜等）が用いられ、その開口の形成方法はフォトリソグラフィー、等方性エッチングで形成している。絶縁層45の膜厚は数μm程度で、再配線の金属膜（Cu、Al、Au等）は接着層（下地層）（数100nm程度）を含めても10μm程度である。この絶縁層を精度の良いパターンで形成するすれためには、開口部が垂直であることが望ましい。しかし、開口部が垂直であると図５に示すようにカバレッジ性が劣化し、信頼性も低くなる。したがって、開口部が垂直となることによって接続が難しくなり、絶縁層の厚膜化の阻害要因となる問題も生じる。
特開２００２−５７０３７号公報

本発明は、絶縁層の開口部が垂直な構造で、かつ膜厚が10μm以上となっても、再配線、引出導体のカバレッジ性の良い接続を確保するとともに、垂直な開口を形成することによって開口部分のパターンの精度を向上させるものである。

本発明は、薄膜工程によってパターンを形成した後に電解めっきを用いて厚膜の金属膜を形成することによって、上記の課題を解決するものである。すなわち、回路素子が形成された半導体基板上に絶縁層を介してインダクタを形成し、半導体基板内の回路素子とインダクタを接続する導体パターンを形成する複合電子部品の製造方法において、絶縁層の一部に凹部を形成して回路素子に接続された導体パターンを引き出し、その凹部に薄膜導体による下地電極層を形成し、その下地電極層上に電解めっきによって厚膜導体を形成してインダクタと接続することに特徴を有するものである。

本発明によれば、半導体装置上に受動部品を形成して接続する複合電子部品の接続部の絶縁膜の開口部の精度を向上させることができる。そのため導体膜のカバレッジ性、信頼性を向上させることができる。さらに、インダクタの導体パターンの形成と接続パターンの形成を同じ電解メッキの工程でできるので、工程数の削減の効果も得られる。

本発明は接続導体層の形成とインダクタ用導体の形成を同時に行うことができる。その場合のプロセスは、
絶縁層の一部に凹部を形成して回路素子に接続された導体パターンを引き出す、
その凹部と絶縁層の一部の表面に薄膜導体による下地電極層を形成する、
その下地電極層上にレジストを形成して所定の配線パターンとインダクタ用の導体パターンを露出させ、
その下地電極層上に電解めっきによって厚膜導体を形成してインダクタおよびインダクタと接続する導体膜を形成する、
ということになる。

以下、図面を参照して、本発明の実施例について説明する。図１は、本発明によって形成した導体膜の正面断面図を示すものである。半導体基板上の絶縁層15上に薄膜導体と電解メッキによる厚膜導体膜17を形成したものである。薄膜導体は１μm程度であるが、その表面に５μm以上の厚膜導体層を形成できるので、厚みが10μm以上の絶縁膜15の開口部と周囲の絶縁膜上に形成した場合にも、段差部のカバレッジを確実にすることができ、信頼性を高めることができる。

図２は、厚さ16μmの絶縁膜に形成した80μｍ×80μｍの開口に60μｍ×60μｍの導体パターンとそれに接続されて絶縁膜上に延びる導体パターンを形成した状態を示すものである。16μmの段差部にも十分な膜厚の導体膜が形成されるので、半導体基板内部の素子と絶縁膜上に形成するインダクタ等の素子とを低抵抗で接続することができる。

図３は、半導体基板上にインダクタを形成する例を示すものである。半導体基板上の絶縁膜に開口を形成し、スパッタリング等によって下地電極を形成する。この薄膜導体上にレジスト膜を形成し、その下地電極層上にレジストを形成して所定の配線パターンとインダクタ用の導体パターンを露出させる。その後に電解めっきによって、金属膜を厚膜化して15μm程度とする。その後にレジストを除去し、その部分の下地電極をエッチングして除去する。これによって、配線パターンとインダクタの導体パターンを同時に厚膜で形成できる。

本発明は、半導体基板上に受動回路素子等を形成する複合電子部品全般に応用でき、半導体内部の素子と絶縁膜上の素子とを低抵抗で接続する場合に有用である。

本発明の実施例を示す正面断面図 本発明の他の実施例を示す平面図と正面断面図 本発明の他の実施例を示す正面断面図 従来の構造を示す正面断面図 従来の構造を示す正面断面図

符号の説明

15、45：絶縁層
16、46：薄膜導体層
17：厚膜導体層

Claims (3)

1. 回路素子が形成された半導体基板上に絶縁層を介してインダクタを形成し、半導体基板内の回路素子とインダクタを接続する導体パターンを形成する複合電子部品の製造方法において、
   絶縁層の一部に凹部を形成して回路素子に接続された導体パターンを引き出し、
   その凹部に薄膜導体による下地電極層を形成し、
   その下地電極層上に電解めっきによって厚膜導体を形成してインダクタと接続することを特徴とする複合電子部品の製造方法。
2. 回路素子が形成された半導体基板上に絶縁層を介してインダクタを形成し、半導体基板内の回路素子とインダクタを接続する導体パターンを形成する複合電子部品の製造方法において、
   絶縁層の一部に凹部を形成して回路素子に接続された導体パターンを引き出し、
   その凹部と絶縁層の一部の表面に薄膜導体による下地電極層を形成し、
   その下地電極層上に電解めっきによって厚膜導体を形成してインダクタおよびインダクタと接続する導体膜を形成することを特徴とする複合電子部品の製造方法。
3. 回路素子が形成された半導体基板上に絶縁層を介してインダクタを形成し、半導体基板内の回路素子とインダクタを接続する導体パターンを形成する複合電子部品の製造方法において、
   絶縁層の一部に凹部を形成して回路素子に接続された導体パターンを引き出し、
   その凹部と絶縁層の一部の表面に薄膜導体による下地電極層を形成し、
   その下地電極層上にレジストを形成して所定の配線パターンとインダクタ用の導体パターンを露出させ、
   その下地電極層上に電解めっきによって厚膜導体を形成してインダクタおよびインダクタと接続する導体膜を形成することを特徴とする複合電子部品の製造方法。

Images